JP6882681B2 - 情報処理システム、情報処理装置、及び情報処理システムの制御方法 - Google Patents
情報処理システム、情報処理装置、及び情報処理システムの制御方法 Download PDFInfo
- Publication number
- JP6882681B2 JP6882681B2 JP2017136131A JP2017136131A JP6882681B2 JP 6882681 B2 JP6882681 B2 JP 6882681B2 JP 2017136131 A JP2017136131 A JP 2017136131A JP 2017136131 A JP2017136131 A JP 2017136131A JP 6882681 B2 JP6882681 B2 JP 6882681B2
- Authority
- JP
- Japan
- Prior art keywords
- information processing
- request
- processing device
- ring bus
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
- G06F12/0831—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4247—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
- G06F12/1491—Protection against unauthorised use of memory or access to memory by checking the subject access rights in a hierarchical protection system, e.g. privilege levels, memory rings
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
- G06F15/8015—One dimensional arrays, e.g. rings, linear arrays, buses
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- Computing Systems (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
- Multi Processors (AREA)
Description
本発明の第1の実施形態について説明する。
図1は、第1の実施形態における情報処理システムの構成例を示す図である。第1の実施形態における情報処理システムは、複数のノードを環状に接続するリングバスRINGを介して接続される複数の情報処理装置としてのノード10を有する。図2にノード10内部の構成例を示す。
次に、本発明の第2の実施形態について説明する。
図7は、第2の実施形態における情報処理システムの構成例を示す図である。第2の実施形態における情報処理システムは、第1の実施形態と同様に複数のノード(A〜D)10−A〜10−Dが複数のノードを環状に接続するリングバスRINGを介して接続され、さらにノード(A)10−Aに対してリングバスRING外からリクエストを発行するノード(E)10−Eが接続される。
次に、本発明の第3の実施形態について説明する。
図9は、第3の実施形態における情報処理システムの構成例を示す図である。第3の実施形態における情報処理システムは、複数のノードを環状に接続するリングバスRING0を介してノード(A〜D)10−A〜10−Dが接続されるとともに、さらにリングバスRING0とは異なるリングバスRING1を介してノード(A)10−A及びノード(E〜G)10−E〜10−Gが接続される。
11 CPU
12 メモリ
13 メモリコントローラ
14 クロスバ部
15、18 調停部
16 デッドロック制御部
17、19 抑止部
31 転送部
Q11、Q12、Q13、Q21、Q22、Q23 キュー(バッファ)
401、402、411 カウンタ
403、404 論理和演算回路
405、412〜414 閾値保持回路
406、407、415〜417 比較回路
408 論理積演算回路
409 フラグ保持回路
418 セレクタ
Claims (9)
- 環状のバスであるリングバスを介して接続される複数の情報処理装置を有する情報処理システムにおいて、
前記情報処理装置は、
前記リングバスを介して受信する他の情報処理装置への第1のリクエストを格納する複数のエントリを有する第1の保持部と、
前記第1の保持部に格納した前記第1のリクエスト及び自身が発行する他の情報処理装置への第2のリクエストを次段の情報処理装置へ順次送信する送信部と、
前記第1の保持部における前記エントリの使用数が第1の閾値以上である状態が第1の時間より長く継続し、かつ次段の情報処理装置への前記リクエストの送信が抑止された状態が第2の時間より長く継続した場合、前記第1の保持部における前記エントリの使用可能数を前記第1の閾値より大きい第2の閾値に変更し、抑止信号を出力する制御部と、
前記抑止信号に応じて、前記リングバスへの前記第2のリクエストの送信を抑止する抑止部とを有することを特徴とする情報処理システム。 - 前記制御部は、前記第1の保持部における前記エントリの使用可能数が前記第2の閾値であり、かつ前記第1の保持部における前記エントリの使用数が前記第1の閾値より小さい第3の閾値未満になった場合、前記第1の保持部における前記エントリの使用可能数を前記第1の閾値に変更することを特徴とする請求項1記載の情報処理システム。
- 前記第2のリクエストを格納する複数のエントリを有する第2の保持部を有し、
前記抑止部は、前記第2の保持部から前記送信部への前記第2のリクエストの送信を抑止することを特徴とする請求項1又は2記載の情報処理システム。 - 前記情報処理装置は、
前記第1の保持部における前記エントリの使用数が前記第1の保持部における前記エントリの使用可能数以上である場合、前段の情報処理装置から自身への前記リクエストの送信を抑止させることを特徴とする請求項1〜3の何れか1項に記載の情報処理システム。 - 前記第2のリクエストを発行する発行部と、
自身への前記第1のリクエスト及び前記第2のリクエストに応じて処理を行う処理部とを有することを特徴とする請求項1〜4の何れか1項に記載の情報処理システム。 - 前記リングバスに接続された情報処理装置に接続される前記リングバスの外部の情報処理装置を有し、
前記外部の情報処理装置に接続される前記リングバスに接続された情報処理装置の抑止部は、前記抑止信号に応じて、前記第2のリクエスト及び前記外部の情報処理装置から受信したリクエストの前記リングバスへの送信を抑止することを特徴とする請求項1〜5の何れか1項に記載の情報処理システム。 - 第1の前記リングバスに接続される複数の情報処理装置と、
前記第1のリングバスとは異なる第2のリングバスに接続される複数の情報処理装置とを有し、
前記第1のリングバスから前記第2のリングバスに対してリクエストが発行可能であり、
前記第1のリングバス及び前記第2のリングバスに接続される情報処理装置の抑止部は、前記第2のリングバスに係る前記抑止信号に応じて、前記第2のリクエスト及び前記第1のリングバスから受信したリクエストの前記第2のリングバスへの送信を抑止することを特徴とする請求項1〜6の何れか1項に記載の情報処理システム。 - 環状のバスであるリングバスを介して他の情報処理装置に接続される情報処理装置において、
前記リングバスを介して受信する他の情報処理装置への第1のリクエストを格納する複数のエントリを有する第1の保持部と、
前記第1の保持部に格納した前記第1のリクエスト及び自身が発行する他の情報処理装置への第2のリクエストを次段の情報処理装置へ順次送信する送信部と、
前記第1の保持部における前記エントリの使用数が第1の閾値以上である状態が第1の時間より長く継続し、かつ次段の情報処理装置への前記リクエストの送信が抑止された状態が第2の時間より長く継続した場合、前記第1の保持部における前記エントリの使用可能数を前記第1の閾値より大きい第2の閾値に変更し、抑止信号を出力する制御部と、
前記抑止信号に応じて、前記リングバスへの前記第2のリクエストの送信を抑止する抑止部とを有することを特徴とする情報処理装置。 - 環状のバスであるリングバスを介して接続される複数の情報処理装置を有する情報処理システムの制御方法において、
前記複数の情報処理装置の内の第1の情報処理装置の第1の保持部が、前記リングバスを介して受信する他の情報処理装置への第1のリクエストを格納し、
前記第1の情報処理装置の送信部が、前記第1の保持部に格納した前記第1のリクエスト及び自身が発行する他の情報処理装置への第2のリクエストを次段の情報処理装置へ順次送信し、
前記第1の情報処理装置の制御部が、前記第1の保持部におけるエントリの使用数が第1の閾値以上である状態が第1の時間より長く継続し、かつ次段の情報処理装置への前記リクエストの送信が抑止された状態が第2の時間より長く継続した場合、前記第1の保持部における前記エントリの使用可能数を前記第1の閾値より大きい第2の閾値に変更し、抑止信号を出力し、
前記第1の情報処理装置の抑止部が、前記抑止信号に応じて、前記リングバスへの前記第2のリクエストの送信を抑止することを特徴とする情報処理システムの制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017136131A JP6882681B2 (ja) | 2017-07-12 | 2017-07-12 | 情報処理システム、情報処理装置、及び情報処理システムの制御方法 |
US16/008,095 US10459841B2 (en) | 2017-07-12 | 2018-06-14 | Information processing apparatus, information processing system, and method of controlling information processing apparatus, configured to form ring-shaped bus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017136131A JP6882681B2 (ja) | 2017-07-12 | 2017-07-12 | 情報処理システム、情報処理装置、及び情報処理システムの制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019020808A JP2019020808A (ja) | 2019-02-07 |
JP6882681B2 true JP6882681B2 (ja) | 2021-06-02 |
Family
ID=64999454
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017136131A Active JP6882681B2 (ja) | 2017-07-12 | 2017-07-12 | 情報処理システム、情報処理装置、及び情報処理システムの制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10459841B2 (ja) |
JP (1) | JP6882681B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11580058B1 (en) * | 2021-08-30 | 2023-02-14 | International Business Machines Corporation | Hierarchical ring-based interconnection network for symmetric multiprocessors |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63292747A (ja) * | 1987-05-25 | 1988-11-30 | Hitachi Ltd | バツフア管理方式 |
JPH07210365A (ja) * | 1994-01-24 | 1995-08-11 | Ricoh Co Ltd | 画像形成装置 |
US6490630B1 (en) | 1998-05-08 | 2002-12-03 | Fujitsu Limited | System and method for avoiding deadlock in multi-node network |
JP3846710B2 (ja) * | 2002-04-09 | 2006-11-15 | 日本電気株式会社 | フロー制御装置 |
US7849256B2 (en) * | 2006-07-11 | 2010-12-07 | Advanced Micro Devices, Inc. | Memory controller with ring bus for interconnecting memory clients to memory devices |
JP5550261B2 (ja) * | 2009-05-29 | 2014-07-16 | キヤノン株式会社 | リングバスを用いたデータ処理装置、データ処理方法およびプログラム |
JP5932242B2 (ja) * | 2011-05-20 | 2016-06-08 | キヤノン株式会社 | 情報処理装置、通信方法、及びプログラム |
JP6139857B2 (ja) * | 2012-01-26 | 2017-05-31 | キヤノン株式会社 | データ処理装置、入力制御装置、及び制御方法 |
-
2017
- 2017-07-12 JP JP2017136131A patent/JP6882681B2/ja active Active
-
2018
- 2018-06-14 US US16/008,095 patent/US10459841B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20190018776A1 (en) | 2019-01-17 |
JP2019020808A (ja) | 2019-02-07 |
US10459841B2 (en) | 2019-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7558895B2 (en) | Interconnect logic for a data processing apparatus | |
US8855112B2 (en) | NoC system and input switching device | |
US10282343B2 (en) | Semiconductor device | |
US20070115995A1 (en) | NoC system employing AXI protocol and interleaving method thereof | |
EP2038744B1 (en) | Method and system of grouping interrupts from a time-dependent data storage means | |
JPS61214694A (ja) | データ伝送のスイッチング装置 | |
JP6882681B2 (ja) | 情報処理システム、情報処理装置、及び情報処理システムの制御方法 | |
JP4322659B2 (ja) | シリアル伝送制御装置、コンピュータシステム、および、シリアル伝送制御方法 | |
KR100905802B1 (ko) | 컴퓨터 시스템의 입력/출력 노드에서 태깅 및 중재 매카니즘 | |
JP5304888B2 (ja) | 調停方法、調停回路、及び調停回路を備えた装置 | |
JP5993267B2 (ja) | 画像処理装置 | |
JP6853479B2 (ja) | 情報処理システム、情報処理装置、及び情報処理システムの制御方法 | |
KR102549085B1 (ko) | 버스 제어회로 | |
KR20040054722A (ko) | 컴퓨터 시스템 i/o 노드 | |
EP2405362B1 (en) | A connection arrangement | |
JP7041339B2 (ja) | 情報処理システム、情報処理装置、及び情報処理システムの制御方法 | |
JP2007087247A (ja) | バス制御システム | |
JP6402576B2 (ja) | 通信装置、情報処理装置、情報処理システム及び通信装置の制御方法 | |
JP2019087046A (ja) | 情報処理システム、情報処理装置、及び情報処理システムの制御方法 | |
US20160292093A1 (en) | Bus system including bridge circuit for connecting interlock bus and split bus | |
JP6295700B2 (ja) | 調停回路及び調停回路の処理方法 | |
JP6823259B2 (ja) | バス制御回路、情報処理装置及びバス制御回路の制御方法 | |
JPH0561812A (ja) | 情報処理システム | |
JP2820054B2 (ja) | バスインタフェース装置 | |
JP2019074823A (ja) | 割り込み制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200409 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210308 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210406 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210419 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6882681 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |