JP4322659B2

JP4322659B2 - シリアル伝送制御装置、コンピュータシステム、および、シリアル伝送制御方法

Info

Publication number: JP4322659B2
Application number: JP2003422840A
Authority: JP
Inventors: 宏次小林
Original assignee: NEC Computertechno Ltd
Current assignee: NEC Computertechno Ltd
Priority date: 2003-12-19
Filing date: 2003-12-19
Publication date: 2009-09-02
Anticipated expiration: 2023-12-19
Also published as: JP2005182485A

Description

本発明は、シリアル伝送制御装置、コンピュータシステム、および、シリアル伝送制御方法に関し、特に、論理レーン番号を自由に設定可能なシリアル伝送制御装置、コンピュータシステム、および、シリアル伝送制御方法に関する。

従来のシリアル伝送制御装置、特に、ＰＣＩＥｘｐｒｅｓｓに関して図面を参照して説明する。

図５は、×４のＰＣＩＥｘｐｒｅｓｓの構成例を示すブロック図である。

ＰＣＩＥｘｐｒｅｓｓは、装置間における通信規格であり、×１，×２，×４，×８，×１２，×１６，×３２（本数分のレーンを束ねたリンク）をサポートしている。（例：×１６の場合は１６レーンを束ねたリンク）
図５を参照すると、上流側のシリアル伝送制御装置１Ａ（物理層）と、下流側のシリアル伝送制御装置２Ｂ（物理層）とが×４のＰＣＩＥｘｐｒｅｓｓで接続されている。ここで、たとえば、パーソナルコンピュータにおいて、上流側とは、オペレーティングシステムが動作するメインのプロセッサに近い部分であり、下流側とは、周辺装置に近い部分である。

ＰＣＩＥｘｐｒｅｓｓの物理レーン番号に対する論理レーン番号の割り付け方法としては、物理レーン番号順に論理レーン番号を割り当てる方法（物理レーン番号０，１，２，３に対し論理レーン番号０，１，２，３を割り当てる。図５の左）と、論理レーン番号を反転する方法（物理レーン番号０，１，２，３に対し論理レーン番号３，２，１，０を割り当てる。図５の右）とがある。

論理レーン番号を反転する方法は、レーン障害の場合や、接続先の装置の論理レーン番号が反転している時場合の回避策として使用される。また、割り当ての制御は、リンク制御回路３Ｃで行われる。

また、レーン障害が起きた場合、リンク制御回路３Ｃは、リンクの再トレーニングを行い、リンクの再構成を行う。図５は、物理レーン番号１で障害が発生した場合を示している。論理レーン番号を変えず、×１（物理レーン番号０，論理レーン番号０）として使用する方法と、論理レーン番号を反転して、×２（物理レーン番号２，３に論理レーン番号１，０を割り当てる）として使用する方法があるが、図５の例では、性能の観点から論理レーン番号を反転した×２が選択されている。

また、論理ポートと物理ポートの対応をバーチャルポート識別アドレスを利用して制御する技術がある（たとえば、特許文献１）。

特表２００３−５０４９６１

従来は、各レーンの物理レーン番号と論理レーン番号が固定的に割り付けられていたため、ＰＣＩＥｘｐｒｅｓｓの仕様上、リンクの構成に必須となるレーン（論理レーン番号０）で障害が起きると、他に使用可能なレーンがあるにも関わらず、リンクが使用出来なくなる問題があった。その回避策として論理レーン番号を反転する機能（例：４レーン構成のリンクにおいて、物理レーン番号０，１，２，３に論理レーン番号０，１，２，３を割り付けたとき、反転機能を使用すると論理レーン番号は３，２，１，０となる）を有しているが、同様の問題を抱えており、１回目の障害は救えても、２回目の障害でリンクが使用できなくなる可能性があった。リンクを構成するのに必須となるレーン（論理レーン番号０）で障害が発生するとリンクが使用不可になってしまう。

ＰＣＩＥｘｐｒｅｓｓの論理レーン番号の割り当て方法は上記の通り、通常と反転の２種類しかなく、論理レーン番号０となりうる最若番と最老番の物理レーン番号の２つのレーンで障害が起きると、他に使用可能なレーンが残っていてもリンクが使用不可になってしまう。

さらには、レーンの物理レーン番号と論理レーン番号とが固定に割り付けられていることから、各装置のピンも固定となり、装置間の配線にも制限があった。

また、特許文献１記載の技術も障害時の論理レーン番号の再割り当てに関して効率的な機能を開示していない。

本発明の目的は、論理レーン番号を自由に設定可能とすることで、装置間配線の自由度を高め、さらには、複数のレーンで障害が起きた時の性能低下を抑えることである。

本発明の第１のシリアル伝送制御装置は、各物理レーンの有効・無効を示すビットを格納するレーン有効フラグと、前記レーン有効フラグで示される無効な物理レーンのみを除く有効なレーン全てを論理レーンに割り当てる制御回路とを含むことを特徴とする。

本発明の第２のシリアル伝送制御装置は、各物理レーンの有効・無効を示すビットを格納するレーン有効フラグと、前記レーン有効フラグの値、接続先の装置の機能、および、前記接続先が自身より上流か下流かに基づいて、前記レーン有効フラグで示される無効な物理レーンのみを除く有効なレーン全てを論理レーンに割り当てる制御回路とを含むことを特徴とする。

本発明の第３のシリアル伝送制御装置は、各物理レーンの有効・無効を示すビットを格納するレーン有効フラグと、「論理レーン番号＝有効フラグの個数（対象物理レーン番号以下の個数）−１」のアルゴリズムに基づいて前記レーン有効フラグで示される無効な物理レーンのみを除く有効なレーン全てを論理レーンに割り当てる制御回路とを含むことを特徴とする。

本発明の第４のシリアル伝送制御装置は、各物理レーンの有効・無効を示すビットを格納するレーン有効フラグと、前記レーン有効フラグの値、接続先の装置の機能、および、前記接続先が自身より上流か下流かに基づいて、かつ、「論理レーン番号＝有効フラグの個数（対象物理レーン番号以下の個数）−１」のアルゴリズムに基づいて前記レーン有効フラグで示される無効な物理レーンのみを除く有効なレーン全てを論理レーンに割り当てる制御回路とを含むことを特徴とする。

本発明の第５のシリアル伝送制御装置は、各物理レーンの有効・無効を示すビットを格納するレーン有効フラグと、接続先の装置からの受信用論理レーン番号を格納する物理レーン対応の受信用論理レーン番号レジスタと、「論理レーン番号＝有効フラグの個数（対象物理レーン番号以下の個数）−１」のアルゴリズムに基づいて送信用論理レーン番号を格納する物理レーン対応の送信用論理レーン番号レジスタと、接続先の装置の機能、および、前記接続先が自身より上流か下流かに基づいて、前記受信用論理レーン番号レジスタの値、送信用論理レーン番号レジスタの値のどちらかを格納する前記物理レーン対応の確定論理レーン番号レジスタと含むことを特徴とする。

本発明の第６のシリアル伝送制御装置は、接続先の装置から受信用論理レーン番号を受信し、前記接続先の装置に送信用論理レーン番号を送信するリンク制御回路と、各物理レーンの有効・無効を示すビットを格納するレーン有効フラグと、前記送信用論理レーン番号からの受信用論理レーン番号を格納する物理レーン対応の受信用論理レーン番号レジスタと、「論理レーン番号＝有効フラグの個数（対象物理レーン番号以下の個数）−１」のアルゴリズムに基づいて送信用論理レーン番号を格納する物理レーン対応の送信用論理レーン番号レジスタと、接続先の装置の機能、および、前記接続先が自身より上流か下流かに基づいて、前記受信用論理レーン番号レジスタの値、送信用論理レーン番号レジスタの値のどちらかを確定論理レーン番号として格納する前記物理レーン対応の確定論理レーン番号レジスタとを備えるレーン制御回路と、前記レーン制御回路からの確定論理レーン番号に基づいてデータ転送を行うクロスバ回路と、を含むことを特徴とする。

本発明のコンピュータシステムは、前記第１、２、３、４、５、または、６のシリアル伝送制御装置を１以上備えることを特徴とする。

本発明の第１のシリアル伝送制御方法は、シリアル伝送制御装置が、各物理レーンの有効・無効を示すビットを格納するレーン有効で示される無効な物理レーンのみを除く有効なレーン全てを論理レーンに割り当てるステップを含むことを特徴とする。

本発明の第２のシリアル伝送制御方法は、シリアル伝送制御装置が、各物理レーンの有効・無効を示すビットを格納するレーン有効フラグの値、接続先の装置の機能、および、前記接続先が自身より上流か下流かに基づいて、前記レーン有効フラグで示される無効な物理レーンのみを除く有効なレーン全てを論理レーンに割り当てるステップを含むことを特徴とする。

本発明の第３のシリアル伝送制御方法は、シリアル伝送制御装置が、各物理レーンの有効・無効を示すビットを格納するレーン有効フラグ、「論理レーン番号＝有効フラグの個数（対象物理レーン番号以下の個数）−１」のアルゴリズムに基づいて前記レーン有効フラグで示される無効な物理レーンのみを除く有効なレーン全てを論理レーンに割り当てるステップを含むことを特徴とする。

本発明の第４のシリアル伝送制御方法は、シリアル伝送制御装置が、各物理レーンの有効・無効を示すビットを格納するレーン有効フラグ、前記レーン有効フラグの値、接続先の装置の機能、および、前記接続先が自身より上流か下流かに基づいて、かつ、「論理レーン番号＝有効フラグの個数（対象物理レーン番号以下の個数）−１」のアルゴリズムに基づいて前記レーン有効フラグで示される無効な物理レーンのみを除く有効なレーン全てを論理レーンに割り当てるステップとを含むことを特徴とする。

本発明の第５のシリアル伝送制御方法は、シリアル伝送制御装置が、各物理レーンの有効・無効を示すビットをレーン有効フラグに格納するステップと、物理レーン対応の受信用論理レーン番号レジスタに接続先の装置からの受信用論理レーン番号を格納するステップと、物理レーン対応の送信用論理レーン番号レジスタに「論理レーン番号＝有効フラグの個数（対象物理レーン番号以下の個数）−１」のアルゴリズムに基づいて送信用論理レーン番号を格納するステップと、前記物理レーン対応の確定論理レーン番号レジスタに、接続先の装置の機能、および、前記接続先が自身より上流か下流かに基づいて、前記受信用論理レーン番号レジスタの値、送信用論理レーン番号レジスタの値のどちらかを格納するステップと、を含むことを特徴とする。

本発明の第６のシリアル伝送制御方法は、リンク制御回路が、接続先の装置から受信用論理レーン番号を受信し、前記接続先の装置に送信用論理レーン番号を送信するステップと、レーン制御回路が、各物理レーンの有効・無効を示すビットをレーン有効フラグに格納するステップと、レーン制御回路が、物理レーン対応の受信用論理レーン番号レジスタに接続先の装置からの受信用論理レーン番号を格納するステップと、レーン制御回路が、物理レーン対応の送信用論理レーン番号レジスタに「論理レーン番号＝有効フラグの個数（対象物理レーン番号以下の個数）−１」のアルゴリズムに基づいて送信用論理レーン番号を格納するステップと、レーン制御回路が、前記物理レーン対応の確定論理レーン番号レジスタに、接続先の装置の機能、および、前記接続先が自身より上流か下流かに基づいて、前記受信用論理レーン番号レジスタの値、送信用論理レーン番号レジスタの値のどちらかを格納するステップと、クロスバ回路前記レーン制御回路からの確定論理レーン番号に基づいてデータ転送を行うステップと、を含むことを特徴とする。

本発明の第１の効果は、複数のレーンで障害が起きた時の性能低下を抑えることが可能なことである。

その理由は、物理レーン番号に対し論理レーン番号を自由に割り付けることを可能とするからである。

第２の効果は、装置間の配線が自由に行えることであり、配線ミスした時の回避策ともなる。

これも、物理レーン番号に対し論理レーン番号を自由に割り付けることを可能とするからである。

次に、本発明を実施するための第１の最良の形態について図面を参照して詳細に説明する。

図１は、本発明を実施するための第１の最良の形態の構成を示すブロック図である。

図１を参照すると、上流側のシリアル伝送制御装置１Ｄと、下流側のシリアル伝送制御装置２Ｅとがシリアルリンクで接続される。シリアル伝送制御装置１Ｄは、クロスバ回路１０と、レーン制御回路１１と、リンク制御回路１３とを含む。シリアル伝送制御装置２Ｅは、リンク制御回路１３を含む。

クロスバ回路１０は、レーン制御回路１１により確定された各論理レーン番号を使用して物理レーン番号に論理レーン番号を対応させ、データの転送を行う。リンク制御回路１３は、シリアルリンクのトレーニング（初期化）や状態の監視を行っており、接続先の論理レーン番号、および、各レーンの状態（障害の有無）をレーン制御回路１１に報告する。

レーン制御回路１１は、リンク制御回路１３から受け取った情報を使用し、接続先が従来の装置であるか否かを考慮し、本発明の機能を有する装置同士の接続の場合は、レーン制御回路１１は、上流側・下流側を考慮して、物理レーン番号に対する論理レーン番号を確定する。

ここで、従来の装置とは、論理レーン番号の割り当て方法が、通常と反転の２種類しかなく、論理レーン番号０となりうる最若番と最老番との物理レーン番号の２つのレーンで障害が起きると、他に使用可能なレーンが残っていてもリンクが使用不可になってしまう装置のことである。

また、リンク制御回路１３から障害が報告された場合は、レーン制御回路１１は、内蔵するレーン有効フラグ２０の各Ｂｉｔ（後述）を参照し、有効なレーンのみを使用してレーン番号を再割り付けする。

次に、レーン制御回路１１の詳細な構成について図面を参照して説明する。

図２は、図１のレーン制御回路１１の詳細な構成を示すブロック図である。

図２を参照すると、シリアル伝送制御装置１Ｄのレーン制御回路１１は、レーン有効フラグ２０と、物理レーン対応に、それぞれ、送信用論理レーン番号レジスタ２１と、受信用論理レーン番号レジスタ２２と、確定論理レーン番号レジスタ２３と、送信用論理レーン番号レジスタ２１の出力、受信用論理レーン番号レジスタ２２の出力のどちらかを選択する選択回路２４と、送信用論理レーン番号レジスタ２１の出力、確定論理レーン番号レジスタ２３の出力のどちらかを選択する選択回路２５とを含む。また、図示しない制御回路が存在し、レーン有効フラグ２０、送信用論理レーン番号レジスタ２１、受信用論理レーン番号レジスタ２２の値の受け渡し等を含む制御を実行する。

レーン有効フラグ２０は、物理レーンごとに使用可能か否かを示しており、使用可能なレーンだけに論理レーン番号が生成され、送信用論理レーン番号レジスタ２１に格納される。論理レーン番号の生成方法としては、自物理レーン番号より若番の物理レーンの有効個数から算出する方法がある。たとえば、物理レーン番号２に対して、論理レーン番号を割り当てるときに、物理レーン０の有効フラグがレーン０は有効で、かつ、物理レーン１の有効フラグが無効の場合、物理レーン２の論理レーン番号は、“１”が割り当てられ、物理レーン０，１共に有効な場合は、“２”が、共に無効な場合は、“０”が、論理番号として割り当てられる。

レーン有効フラグ２０は、電源オンの時（初期）は、すべて“１”（Ｂｉｔ０−３＝“１１１１”）であり、リンクのトレーニング中、または、データ通信中にレーンの障害を検出されると、障害のあるレーンのＢｉｔが、オフ（“１”から“０”）にされる。送信用論理レーン番号レジスタ２１には、レーン有効フラグ２０を使用して割り付けられた論理レーン番号が常時、更新、格納される。すなわち、レーン有効フラグ２０の値が更新されると、送信用論理レーン番号レジスタ２１の値も同時に更新される。レーンの障害は、リンク制御回路１３で検出され、検出されるとリンクの再トレーニングが始まり、更新された値を使って論理レーン番号の再設定が行われる。

送信用論理レーン番号レジスタ２１への論理レーン番号の割り付けは、物理レーン番号の若番から順に実施され、有効なレーンに対してのみ０，１，２，３，・・・，と順に論理番号を割り当てられ、無効なレーンに関しては、割り付けられない。

論理的には、＜論理レーン番号（物理レーン番号）＝有効フラグの個数（対象物理レーン番号以下の個数）−１＞となる。

たとえば、（１）レーン有効フラグ２０がＢｉｔ０−３＝１１１１の場合、送信用論理レーン番号レジスタ２１には下記の値が格納される。

＜物理レーン０→論理レーン番号＝１個（Ｂｉｔ０）−１＝０＞、＜物理レーン１→論理レーン番号＝２個（Ｂｉｔ０：Ｂｉｔ１）−１＝１＞、＜物理レーン２→論理レーン番号＝３個（Ｂｉｔ０：Ｂｉｔ１：Ｂｉｔ２）−１＝２＞、＜物理レーン３→論理レーン番号＝４個（Ｂｉｔ０：Ｂｉｔ１：Ｂｉｔ２：Ｂｉｔ３）−１＝３＞。

また、（２）レーン有効フラグ２０がＢｉｔ０−３＝１１０１（Ｂｉｔ２：レーン２で障害が発生し、オフ）の場合、送信用論理レーン番号レジスタ２１には下記の値が格納される。

＜物理レーン０→論理レーン番号＝１個（Ｂｉｔ０）−１＝０＞、＜物理レーン１→論理レーン番号＝２個（Ｂｉｔ０：Ｂｉｔ１）−１＝１＞、＜物理レーン２→論理レーン番号＝（Ｂｉｔ２＝０なので割り付けない）＞、＜物理レーン３→論理レーン番号＝３個（Ｂｉｔ０：Ｂｉｔ１：Ｂｉｔ３）−１＝２＞。

図３は、論理レーン番号の再割り付けの１例を示す説明図である。

図３を参照すると、シリアル伝送制御装置１Ｄの物理レーン０と、シリアル伝送制御装置２Ｅの物理レーン２との接続で障害が発生し、論理レーン番号の再割り付けが実施されている。

受信用論理レーン番号レジスタ２２は、接続先のシリアル伝送制御装置２Ｅから受信した論理レーン番号を格納する。送信用論理レーン番号レジスタ２１は、接続先のシリアル伝送制御装置２Ｅへの論理レーン番号を格納し、受信用論理レーン番号レジスタ２２は、接続先のシリアル伝送制御装置２Ｅから受信した論理レーン番号を格納する。

確定論理レーン番号レジスタ２３に格納される確定論理レーン番号の決定には、接続先のシリアル伝送制御装置２Ｅが、従来のシリアル伝送制御装置か否かが考慮される。また、同じ機能を有するシリアル伝送制御装置同士の接続場合は、上流側か下流側かが判断され、その結果選択された論理レーン番号が確定論理レーン番号レジスタ２３に格納される。この確定論理レーン番号レジスタ２３内の確定論理レーン番号は、クロスバ回路１０、リンク制御回路１３を経由して接続先のシリアル伝送制御装置２Ｅへ送信される。

以上、詳細に実施例の構成を述べたが、図１のリンク制御回路１３、および、クロスバ回路１０は、当業者にとってよく知られており、詳細な構成は省略する。

次に、本発明を実施するための最良の形態の動作について図面を参照して説明する。

図４は、本発明を実施するための最良の形態の動作を示すフローチャートである。

図４を参照すると、シリアル伝送制御装置１Ｄ（シリアル伝送制御装置２Ｅ）は、接続先のシリアル伝送制御装置２Ｅ（シリアル伝送制御装置１Ｄ）と通信を行うために、まず、リンク制御回路１３が、リンクのトレーニングを実施する（図４ステップＳ１）。

シリアル伝送制御装置１Ｄ、シリアル伝送制御装置２Ｅは、それぞれ、自身が従来の装置であるかどうかを示す機能情報（本発明の機能を持っていないかどうかを示す情報）を事前に内蔵している。また、シリアル伝送制御装置１Ｄ、シリアル伝送制御装置２Ｅは、上流・下流を判定するための位置識別情報（たとえば、連番）を事前に内蔵している。

トレーニングでは、接続先の機能情報、位置識別情報を取得する。

次に、シリアル伝送制御装置１Ｄ（シリアル伝送制御装置２Ｅ）は、レーン制御回路１１の送信用論理レーン番号レジスタ２１の値をリンク制御回路１３を経由して送信し、接続先のシリアル伝送制御装置２Ｅ（シリアル伝送制御装置１Ｄ）から送られてくる論理レーン番号を受信し、リンク制御回路１３を経由してレーン制御回路１１の受信用論理レーン番号レジスタ２２に格納する（ステップＳ２）。

次に、シリアル伝送制御装置１Ｄ（シリアル伝送制御装置２Ｅ）は、接続先のシリアル伝送制御装置２Ｅ（シリアル伝送制御装置１Ｄ）が、たとえば、従来の装置（論理レーン番号の割り当て方法が、通常と反転の２種類しかなく、論理レーン番号０となりうる最若番と最老番との物理レーン番号の２つのレーンで障害が起きると、他に使用可能なレーンが残っていてもリンクが使用不可になってしまう装置）であるか否かを調べる（ステップＳ３）。接続先のシリアル伝送制御装置２Ｅ（シリアル伝送制御装置１Ｄ）から固定の受信用論理レーン番号が送られてくるので、受信した受信用論理レーン番号を確定論理レーン番号とする（ステップＳ５）。

接続先のシリアル伝送制御装置２Ｅ（シリアル伝送制御装置１Ｄ）が、従来の装置でないと（ステップＳ３／Ｎｏ）、シリアル伝送制御装置１Ｄ（シリアル伝送制御装置２Ｅ）は、自身の位置が接続先のシリアル伝送制御装置２Ｅ（シリアル伝送制御装置１Ｄ）より上流側か否かを調べる（図４のステップＳ４）。

シリアル伝送制御装置１Ｄ（シリアル伝送制御装置２Ｅ）は、自身の位置が接続先のシリアル伝送制御装置２Ｅ（シリアル伝送制御装置１Ｄ）より上流側であると（ステップＳ４／Ｙｅｓ）、上流側は受信用論理レーン番号を確定論理レーン番号とし（図４のステップＳ６）、自身の位置が接続先のシリアル伝送制御装置２Ｅ（シリアル伝送制御装置１Ｄ）より下流側であると（ステップＳ４／Ｎｏ）、送信用論理レーン番号（図４のステップＳ７）を確定論理レーン番号にする。

レーン障害が発生すると（ステップＳ８）、レーン制御回路１１内のレーン有効フラグ２０の障害が発生したレーンに対応するＢｉｔをオフにし（ステップＳ９）、使用可能なレーンでのみ確定論理レーン番号の再割り付けを行い（ステップＳ１０）、リンクの再トレーニングを行う。

上流側のシリアル伝送制御装置１Ｄにおける確定論理レーン番号の決定は、詳細には、以下の順序で行われる。

（１）送信用論理レーン番号レジスタ２１の値を下流側のシリアル伝送制御装置２Ｅに送信する。（２）シリアル伝送制御装置２Ｅから受信した論理レーン番号を受信用論理レーン番号レジスタ２２に格納する。（３）受信用論理レーン番号レジスタ２２の値を確定論理レーン番号レジスタ２３に格納する。

下流側のシリアル伝送制御装置２Ｅにおける確定論理レーン番号の決定は、詳細には、以下の順序で行われる。
（１）上流側のシリアル伝送制御装置１Ｄから受信した論理レーン番号を受信用論理レーン番号レジスタ２２に格納する。（２）送信用論理レーン番号レジスタ２１の値をシリアル伝送制御装置１Ｄに送信する。（３）送信用論理レーン番号レジスタ２１の値を確定論理レーン番号レジスタ２３に格納する。

次に、本発明を実施するための第２の最良の形態について図面を参照して詳細に説明する。

次に、本発明を実施するための第２の最良の形態は、図４の各ステップを含む方法である。

本発明のシリアル伝送制御装置１Ｄは、種々のコンピュータシステムに適用可能である。

本発明を実施するための第１の最良の形態の構成を示すブロック図である。図１のレーン制御回路１１の詳細な構成を示すブロック図である。論理レーン番号の再割り付けの１例を示す説明図である。本発明を実施するための最良の形態の動作を示すフローチャートである。ＰＣＩＥｘｐｒｅｓｓの構成例を示すブロック図である。

符号の説明

１Ａシリアル伝送制御装置
１Ｄシリアル伝送制御装置
２Ｂシリアル伝送制御装置
２Ｅシリアル伝送制御装置
３Ｃリンク制御回路
１０クロスバ回路
１１レーン制御回路
１３リンク制御回路
２０レーン有効フラグ
２１送信用論理レーン番号レジスタ
２２受信用論理レーン番号レジスタ
２３確定論理レーン番号レジスタ
２４選択回路
２５選択回路

Claims

各物理レーンの有効・無効を示すビットを格納するレーン有効フラグと、前記レーン有効フラグで示される無効な物理レーンのみを除く有効な物理レーン全てをＰＣＩＥｘｐｒｅｓｓ規格による連番の論理レーン番号が付与された論理レーンに割り当て、かつ、有効な物理レーンが無効になると、その無効となった物理レーンを除く有効な物理レーン全てを前記ＰＣＩＥｘｐｒｅｓｓ規格による連番の論理レーン番号が付与された論理レーンに再割り当てする制御回路とを含むことを特徴とするシリアル伝送制御装置。
各物理レーンの有効・無効を示すビットを格納するレーン有効フラグと、
接続先の装置から受信した前記ＰＣＩＥｘｐｒｅｓｓ規格による連番の論理レーン番号を受信用論理レーン番号として格納する受信用論理レーン番号レジスタと、
自身が前記有効な物理レーンに対して割り当てた前記接続先装置への前記ＰＣＩＥｘｐｒｅｓｓ規格による連番の論理レーン番号を送信用論理レーン番号として格納する送信用論理レーン番号レジスタと、
前記受信用論理レーン番号と前記送信用論理レーン番号のうち、前記接続先の装置とのＰＣＩＥｘｐｒｅｓｓ規格によるデータ転送で使用する前記論理レーン番号を確定論理レーン番号として格納する確定論理レーン番号レジスタとを備え、
前記接続先の装置が論理レーン番号の割り当てについて通常と反転の２種類しかない装置であれば、前記受信用論理レーン番号レジスタ内の前記受信用論理レーン番号をデータ転送を行うための前記確定論理レーン番号として前記確定論理レーン番号レジスタに格納し、
前記接続先の装置が前記通常と反転の２種類しかない装置でなく、かつ、自身が前記接続先の装置より上流であれば、前記受信用論理レーン番号レジスタ内の前記受信用論理レーン番号を前記確定論理レーン番号として前記確定論理レーン番号レジスタに格納し、
前記接続先の装置が前記通常と反転の２種類しかない装置でなく、かつ、自身が前記接続先の装置より下流であれば、前記送信用論理レーン番号レジスタ内の前記送信用論理レーン番号を前記確定論理レーン番号として前記確定論理レーン番号レジスタに格納し、
前記レーン有効フラグで示される無効な物理レーンのみを除く有効な物理レーン全てを前記ＰＣＩＥｘｐｒｅｓｓ規格による連番の論理レーン番号が付与された論理レーンに割り当てる制御回路と、
を含むことを特徴とする請求項１記載のシリアル伝送制御装置。
各物理レーンの有効・無効を示すビットを格納するレーン有効フラグと、前記レーン有効フラグで示される有効な物理レーンに対し、若番の物理レーンから順番に０番から連番で論理レーン番号を計算し、前記レーン有効フラグで示される無効な物理レーンのみを除く有効な物理レーン全てを前記ＰＣＩＥｘｐｒｅｓｓ規格による連番の論理レーン番号が付与された論理レーンに割り当てる制御回路とを含むことを特徴とする請求項２記載のシリアル伝送制御装置。
前記接続先の装置から前記受信用論理レーン番号レジスタに格納される前記受信用論理レーン番号を受信し、前記接続先の装置に前記送信用論理レーン番号レジスタ内の前記送信用論理レーン番号を送信するリンク制御回路と、
前記制御回路からの確定論理レーン番号に基づいてデータ転送を行うクロスバ回路と、
を含むことを特徴とする請求項３記載のシリアル伝送制御装置。
請求項１、２、３、または、４記載のシリアル伝送制御装置を１以上備えることを特徴とするコンピュータシステム。
制御回路を備えるシリアル伝送制御装置におけるシリアル伝送制御方法であって、
前記制御回路が、各物理レーンの有効・無効を示すビットを格納するレーン有効フラグと、前記レーン有効フラグで示される無効な物理レーンのみを除く有効な物理レーン全てをＰＣＩＥｘｐｒｅｓｓ規格による連番の論理レーン番号が付与された論理レーンに割り当て、かつ、有効な物理レーンが無効になると、その無効となった物理レーンを除く有効な物理レーン全てを前記ＰＣＩＥｘｐｒｅｓｓ規格による連番の論理レーン番号が付与された論理レーンに再割り当てするステップを含むことを特徴とするシリアル伝送制御方法。
各物理レーンの有効・無効を示すビットを格納するレーン有効フラグと、
接続先の装置から受信した前記ＰＣＩＥｘｐｒｅｓｓ規格による連番の論理レーン番号を受信用論理レーン番号として格納する受信用論理レーン番号レジスタと、
自身が前記有効な物理レーンに対して割り当てた前記接続先装置への前記ＰＣＩＥｘｐｒｅｓｓ規格による連番の論理レーン番号を送信用論理レーン番号として格納する送信用論理レーン番号レジスタと、
前記受信用論理レーン番号と前記送信用論理レーン番号のうち、前記接続先の装置とのＰＣＩＥｘｐｒｅｓｓ規格によるデータ転送で使用する前記論理レーン番号を確定論理レーン番号として格納する確定論理レーン番号レジスタとを備える前記シリアル伝送制御装置におけるシリアル伝送制御方法であって、
前記制御回路が、
前記接続先の装置が論理レーン番号の割り当てについて通常と反転の２種類しかない従来の装置であれば、前記受信用論理レーン番号レジスタ内の前記受信用論理レーン番号をデータ転送を行うための前記確定論理レーン番号として前記確定論理レーン番号レジスタに格納するステップと、
前記接続先の装置が前記従来の装置でなく、かつ、自身が前記接続先の装置より上流であれば、前記受信用論理レーン番号レジスタ内の前記受信用論理レーン番号を前記確定論理レーン番号として前記確定論理レーン番号レジスタに格納するステップと、
前記接続先の装置が前記従来の装置でなく、かつ、自身が前記接続先の装置より下流であれば、前記送信用論理レーン番号レジスタ内の前記送信用論理レーン番号を前記確定論理レーン番号として前記確定論理レーン番号レジスタに格納するステップと、
前記レーン有効フラグで示される無効な物理レーンのみを除く有効な物理レーン全てを前記ＰＣＩＥｘｐｒｅｓｓ規格による連番の論理レーン番号が付与された論理レーンに割り当てるステップと、
を含むことを特徴とする請求項６記載のシリアル伝送制御方法。
制御回路と各物理レーンの有効・無効を示すビットを格納するレーン有効フラグとを備えるシリアル伝送制御装置におけるシリアル伝送制御方法であって、
前記レーン有効フラグで示される無効な物理レーンのみを除く有効な物理レーン全てをＰＣＩＥｘｐｒｅｓｓ規格による連番の論理レーン番号が付与された論理レーンに割り当て、かつ、有効な物理レーンが無効になると、その無効となった物理レーンを除く有効な物理レーン全てを前記ＰＣＩＥｘｐｒｅｓｓ規格による連番の論理レーン番号が付与された論理レーンに再割り当てするステップは、
前記レーン有効フラグで示される有効な物理レーンに対し、若番の物理レーンから順番に０番から連番で論理レーン番号を計算し、前記レーン有効フラグで示される無効な物理レーンのみを除く有効な物理レーン全てを前記ＰＣＩＥｘｐｒｅｓｓ規格による連番の論理レーン番号が付与された論理レーンに割り当てることを特徴とする請求項７記載のシリアル伝送制御方法。
リンク制御回路とクロスバ回路とを備える前記シリアル伝送制御装置におけるシリアル伝送制御方法であって、
前記リンク制御回路が、前記接続先の装置から前記受信用論理レーン番号レジスタに格納される前記受信用論理レーン番号を受信し、前記接続先の装置に前記送信用論理レーン番号レジスタ内の前記送信用論理レーン番号を送信するステップと、
クロスバ回路が、前記制御回路からの確定論理レーン番号に基づいてデータ転送を行うステップと、
を含むことを特徴とする請求項８記載のシリアル伝送制御方法。