JP7036552B2 - 半導体装置 - Google Patents

Description

本発明の一態様は、半導体装置、表示装置及び電子機器に関する。

なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、駆動回路、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、表示システム、表示モジュール、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又はそれらの製造方法、を一例として挙げることができる。

なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路、演算装置、駆動回路、記憶装置等は半導体装置の一態様である。また、表示装置、撮像装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、表示モジュール、及び電子機器は半導体装置を有している場合がある。

液晶表示装置や発光表示装置に代表されるフラットパネルディスプレイは、映像の表示に広く用いられている。これらの表示装置に用いられているトランジスタとしては主にシリコン半導体などが用いられているが、近年、シリコン半導体に代わって、半導体特性を示す金属酸化物をトランジスタに用いる技術が注目されている。例えば特許文献１、２には、半導体層に、酸化亜鉛、又はＩｎ－Ｇａ－Ｚｎ系酸化物を用いたトランジスタを、表示装置の画素に用いる技術が開示されている。

特開２００７－９６０５５号公報 特開２００７－１２３８６１号公報

本発明の一態様は、新規な半導体装置又は表示装置の提供を課題とする。又は、本発明の一態様は、高品質な半導体装置又は表示装置の提供を課題とする。又は、本発明の一態様は、信頼性が高い半導体装置又は表示装置の提供を課題とする。又は、本発明の一態様は、映像信号のばらつきが低減された半導体装置又は表示装置の提供を課題とする。又は、本発明の一態様は、消費電力が低い半導体装置又は表示装置の提供を課題とする。

なお、本発明の一態様は、必ずしも上記の課題の全てを解決する必要はなく、少なくとも一の課題を解決できるものであればよい。また、上記の課題の記載は、他の課題の存在を妨げるものではない。これら以外の課題は、明細書、特許請求の範囲、図面などの記載から、自ずと明らかとなるものであり、明細書、特許請求の範囲、図面などの記載から、これら以外の課題を抽出することが可能である。

本発明の一態様に係る半導体装置は、デコーダ回路と、増幅回路と、演算回路と、を有し、増幅回路は、第１のアンプと、第２のアンプと、を有し、第１のアンプ又は第２のアンプの一方は、第１のアンプ又は第２のアンプの他方の出力を検査する機能を有し、演算回路は、検査の結果に基づいて、第１のアンプ又は第２のアンプから出力される電位の誤差を算出する機能を有し、デコーダ回路は、デコーダ回路に入力された映像信号から電位の誤差を差し引くことにより、映像信号の補正を行う機能を有する半導体装置である。

また、本発明の一態様に係る半導体装置において、第１のアンプは、第１のオペアンプを有し、第２のアンプは、第２のオペアンプと、第１のスイッチと、第２のスイッチと、を有し、第１のスイッチの第１の端子は、第２のオペアンプの反転入力端子と電気的に接続され、第１のスイッチの第２の端子は、第２のオペアンプの出力端子と電気的に接続され、第２のスイッチの第１の端子は、第２のオペアンプの反転入力端子と電気的に接続され、第２のスイッチの第２の端子は、第１のオペアンプの出力端子と電気的に接続され、第２のオペアンプは、第１のオペアンプの出力の検査結果に対応する信号を、演算回路に出力する機能を有していてもよい。

また、本発明の一態様に係る半導体装置において、第１のオペアンプの出力の検査は、第２のスイッチをオン状態とし、第２のオペアンプの非反転入力端子に供給される電位を徐々に変化させることにより行ってもよい。

また、本発明の一態様に係る半導体装置において、第１のスイッチ及び第２のスイッチは、トランジスタによって構成され、トランジスタは、チャネル形成領域に金属酸化物を含んでいてもよい。

また、本発明の一態様に係る半導体装置において、映像信号はデジタルデータであり、演算回路は、デジタルデータを用いて電位の誤差を算出する機能を有していてもよい。

また、本発明の一態様にかかる表示装置は、上記の半導体装置と、画素部と、を有し、画素部は、複数の画素を有し、半導体装置は、補正された映像信号に対応する電位を、画素に供給する機能を有する表示装置である。

また、本発明の一態様に係る表示装置において、半導体装置は、ＤＡ変換回路を有し、ＤＡ変換回路は、選択回路と、電位生成回路と、を有し、電位生成回路は、選択回路に複数の参照電位を供給する機能を有し、参照電位の数は、画素に表示される階調の数よりも多くてもよい。

また、本発明の一態様に係る表示装置は、半導体装置を用いた第１の駆動回路と、半導体装置を用いた第２の駆動回路と、を有し、画素部は、反射型の液晶素子を有する第１の画素と、発光素子を有する第２の画素と、を有し、第１の駆動回路は、第１の画素に映像信号を供給する機能を有し、第２の駆動回路は、第２の画素に映像信号を供給する機能を有し、第１の駆動回路が有する電位生成回路は、第１の電位を用いて参照電位を生成する機能を有し、第２の駆動回路が有する電位生成回路は、第２の電位を用いて参照電位を生成する機能を有し、検査を行う際に、第１の電位又は第２の電位の一方は、第１の電位又は第２の電位の他方に変更されてもよい。

また、本発明の一態様にかかる電子機器は、上記の表示装置と、プロセッサと、を有し、プロセッサは、半導体装置において、画素部への映像信号の供給を行うか、検査を行うか、を選択する機能を有する電子機器である。

本発明の一態様により、新規な半導体装置又は表示装置を提供することができる。又は、本発明の一態様により、高品質な半導体装置又は表示装置を提供することができる。又は、本発明の一態様により、信頼性が高い半導体装置又は表示装置を提供することができる。又は、本発明の一態様により、映像信号のばらつきが低減された半導体装置又は表示装置を提供することができる。又は、本発明の一態様により、消費電力が低い半導体装置又は表示装置を提供することができる。

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。また、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。これら以外の効果は、明細書、特許請求の範囲、図面などの記載から、自ずと明らかとなるものであり、明細書、特許請求の範囲、図面などの記載から、これら以外の効果を抽出することが可能である。

表示装置の構成例を示す図。 駆動回路の構成例を示す図。 駆動回路の構成例を示す図。 駆動回路の動作例を示す図。 駆動回路の動作例を示す図。 駆動回路の動作例を示す図。 駆動回路の動作例を示す図。 ラッチ回路の構成例を示す図。 選択回路の構成例を示す図。 電位生成回路の構成例を示す図。 画素の構成例を示す図。 画素の構成例を示す図。 画素の構成例を示す図。 画素の構成例を示す図。 表示装置の構成例を示す図。 表示装置の構成例を示す図。 駆動回路の動作例を示す図。 表示装置の構成例を示す図。 表示装置の構成例を示す図。 表示装置の構成例を示す図。 表示装置の構成例を示す図。 電極の構成例を示す図。 画素の構成例を示す図。 画素の構成例を示す図。 表示モジュールの構成例を示す図。 トランジスタの構成例を示す図。 エネルギーバンド構造を示す図。 表示システムの構成例を示す図。 電子機器の構成例を示す図。 電子機器の構成例を示す図。

以下、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の実施の形態における説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。

また、本発明の一態様には、半導体装置、記憶装置、表示装置、撮像装置、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）タグなど、あらゆる装置がその範疇に含まれる。また、表示装置には、液晶表示装置、有機発光素子に代表される発光素子を各画素に備えた発光装置、電子ペーパー、ＤＭＤ（Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）などが、その範疇に含まれる。

また、本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）などに分類される。例えば、トランジスタのチャネル形成領域に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用、及びスイッチング作用の少なくとも１つを有する場合、当該金属酸化物を、金属酸化物半導体（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、略してＯＳと呼ぶことができる。以下、チャネル形成領域に金属酸化物を含むトランジスタを、ＯＳトランジスタとも表記する。

また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。金属酸化物の詳細については後述する。

また、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図又は文章に示された接続関係に限定されず、図又は文章に示された接続関係以外のものも、図又は文章に記載されているものとする。ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。

ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。

ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、又は、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。又は、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。

ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅又は電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。

なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。

また、図面上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。

（実施の形態１）
本実施の形態では、本発明の一態様に係る駆動回路及び表示装置について説明する。

＜表示装置の構成例＞
図１に、表示装置１０の構成例を示す。表示装置１０は、画素部２０、駆動回路４０、駆動回路５０を有する。また、画素部２０は複数の画素３１を有する。

画素部２０は、映像を表示する機能を有する。画素３１は表示素子を有し、所定の階調を表示する機能を有する。ここでは、画素部２０がｍ列ｎ行（ｍ、ｎは２以上の整数）の画素３１を有する場合について示す。第ｉ列第ｊ行（ｉは１以上ｍ以下の整数、ｊは１以上ｎ以下の整数）の画素３１は、配線ＳＬ［ｉ］及び配線ＧＬ［ｊ］と接続されている。配線ＧＬ［１］乃至［ｎ］は駆動回路４０と接続され、配線ＳＬ［１］乃至［ｍ］は駆動回路５０と接続されている。画素３１が所定の階調を表示することにより、画素部２０に所定の映像が表示される。

画素３１に設けられる表示素子の例としては、液晶素子、発光素子などが挙げられる。液晶素子としては、透過型の液晶素子、反射型の液晶素子、半透過型の液晶素子などを用いることができる。また、表示素子として、シャッター方式のＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）素子、光干渉方式のＭＥＭＳ素子、マイクロカプセル方式、電気泳動方式、エレクトロウェッティング方式、電子粉流体（登録商標）方式等を適用した表示素子などを用いることもできる。

また、発光素子の例としては、例えばＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、ＱＬＥＤ（Ｑｕａｎｔｕｍ－ｄｏｔ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、半導体レーザなどの、自発光性の発光素子が挙げられる。

駆動回路４０は、画素３１を選択するための信号（以下、選択信号ともいう）を画素部２０に供給する機能を有する。具体的には、駆動回路４０は、配線ＧＬに選択信号を供給する機能を有し、配線ＧＬは、駆動回路４０から出力された選択信号を伝える機能を有する。

駆動回路５０は、映像を表示するための信号（以下、映像信号ともいう）を生成して画素部２０に供給する機能を有する。具体的には、駆動回路５０は、配線ＳＬに映像信号を供給する機能を有し、配線ＳＬは、駆動回路５０から出力された映像信号を伝える機能を有する。配線ＳＬに供給された映像信号は、駆動回路４０によって選択された画素３１に書き込まれる。

ここで、画素３１にはＯＳトランジスタを用いることが好ましい。金属酸化物は、シリコンなどの半導体よりもエネルギーギャップが大きく、少数キャリア密度を低くすることができるため、ＯＳトランジスタのオフ電流は極めて小さくすることができる。そのため、画素３１にＯＳトランジスタを用いた場合、チャネル形成領域にシリコンを有するトランジスタ（以下、Ｓｉトランジスタともいう）などを用いる場合と比較して、画素３１に映像信号を長期間にわたって保持することができる。これにより、画素３１への映像信号の書き込みの頻度を大幅に減らすことができ、消費電力を削減することができる。映像信号の書き込みの頻度は、例えば、１日に１回以上且つ１秒間に０．１回未満、好ましくは１時間に１回以上且つ１秒間に１回未満、より好ましくは３０秒間に１回以上且つ１秒間に１回未満とすることができる。ＯＳトランジスタを用いた画素３１の回路構成の詳細については、実施の形態２において説明する。

駆動回路５０は、シフトレジスタ５１、デコーダ回路５２、レベルシフタ回路５３、デジタルアナログ（ＤＡ）変換回路５４、増幅回路５５、演算回路５６を有する。なお、駆動回路５０は半導体装置によって構成することができる。従って、駆動回路５０は半導体装置と呼ぶこともできる。

シフトレジスタ５１は、スタートパルスＳＰ、クロック信号ＣＬＫ、リセット信号ＲＳＴを用いてサンプリングパルスを生成する機能を有する。シフトレジスタ５１によって生成されたサンプリングパルスは、デコーダ回路５２に出力される。

デコーダ回路５２は、外部から入力された映像信号（データＳＤ）をデコードする機能を有する。具体的には、データＳＤに基づいて、ＤＡ変換回路５４の動作を制御する制御信号を生成する機能を有する。デコーダ回路５２によってデコードされた信号は、レベルシフタ回路５３に出力される。

レベルシフタ回路５３は、デコーダ回路５２から入力された信号のレベルを変換する機能を有する。具体的には、レベルシフタ回路５３は、デコーダ回路５２から入力された電位を、ＤＡ変換回路５４の動作を制御するための電位に変換する機能を有する。ＤＡ変換回路５４の動作に負電位が用いられる場合、負電位はレベルシフタ回路５３によって生成される。

ＤＡ変換回路５４は、データＳＤに対応するアナログ信号を生成する機能を有する。具体的には、デジタル信号であるデータＳＤを、アナログ値の電位に変換する機能を有する。ＤＡ変換回路５４の動作には、デコーダ回路５２によってデコードされ、レベルシフタ回路５３によって変換されたデータＳＤが用いられる。なお、ＤＡ変換回路５４には複数の参照電位ＶＲが供給される。

増幅回路５５は、ＤＡ変換回路５４によって生成された電位を増幅して、配線ＳＬに出力する機能を有する。増幅回路５５から配線ＳＬに供給される電位が、画素３１に供給される映像信号に対応する。

ここで、駆動回路５０に含まれる素子の特性などにばらつきがあると、駆動回路５０から配線ＳＬに供給される映像信号のばらつきが生じ得る。そして、映像信号のばらつきは、画素部２０に表示される映像のムラの原因となる。そのため、高品質な映像を表示するためには、映像信号のばらつき、すなわち配線ＳＬに供給される電位の期待値と実測値の差（以下、誤差電位ともいう）を抑えることが好ましい。

本発明の一態様に係る駆動回路５０は、増幅回路５５から出力される信号を検査し、誤差電位を算出する機能を有する。そして、算出された誤差電位に基づいてデータＳＤを補正することにより、配線ＳＬに供給される電位のばらつきを低減することができる。これにより、表示装置１０の品質及び信頼性を向上させることができる。

具体的には、駆動回路５０は演算回路５６を有する。演算回路５６は、増幅回路５５から入力された信号に基づいて、誤差電位を算出する機能を有する。そして、算出された誤差電位は、データＤｏｓとしてデコーダ回路５２に供給される。

デコーダ回路５２は、データＤｏｓに基づいて、データＳＤを補正する機能を有する。具体的には、デコーダ回路５２はデータＳＤから誤差電位を差し引く機能を有する。これにより、駆動回路５０は誤差電位が相殺されたデータＳＤに基づいて映像信号を生成することができ、配線ＳＬに供給される電位のばらつきを低減することができる。

＜駆動回路の構成例＞
次に、駆動回路の具体的な構成例について説明する。図２に、駆動回路５０の構成例を示す。

シフトレジスタ５１は、複数のレジスタ１１０を有する。レジスタ１１０はフリップフロップなどにより構成され、サンプリングパルスを生成してラッチ回路１２０に出力する機能を有する回路である。

デコーダ回路５２は、複数のラッチ回路１２０、複数のデコーダ１３０を有する。ラッチ回路１２０は、入力されたデータＳＤを所定のタイミングで格納し、デコーダ１３０に出力する機能を有する回路である。ラッチ回路１２０から信号が出力されるタイミングは、レジスタ１１０から入力されるサンプリングパルスによって制御される。デコーダ１３０は、ラッチ回路１２０から入力された信号を、選択回路１６０の動作を制御する制御信号に変換する機能を有する回路である。

レベルシフタ回路５３は、複数のラッチ回路１４０、複数のレベルシフタ１５０を有する。ラッチ回路１４０は、入力された信号を所定のタイミングで格納し、レベルシフタ１５０に出力する機能を有する回路である。ラッチ回路１４０から信号が出力されるタイミングは、信号ＬＳによって制御される。レベルシフタ１５０は、ラッチ回路１４０から入力された電位を、選択回路１６０の動作を制御するために必要な電位に変換する機能を有する回路である。

ＤＡ変換回路５４は、複数の選択回路１６０、電位生成回路１７０を有する。選択回路１６０は、デコーダ１３０及びレベルシフタ１５０によって生成された制御信号に基づいて、データＳＤに対応する電位を出力する機能を有する回路である。電位生成回路１７０は、参照電位ＶＲを用いて、選択回路１６０に供給される参照電位Ｖｒｅｆを生成する機能を有する回路である。選択回路１６０は、レベルシフタ１５０から入力された制御信号に基づいて一の参照電位Ｖｒｅｆを選択し、アンプ１８０に出力する。すなわち、選択回路１６０は、データＳＤを用いて生成された制御信号に基づいて所定の電位（アナログ値）を出力する機能を有する。これにより、映像信号のＤＡ変換が行われる。

増幅回路５５は、複数のアンプ１８０を有する。アンプ１８０は、選択回路１６０から入力された電位を増幅して、配線ＳＬに供給する機能を有する回路である。

レジスタ１１０、ラッチ回路１２０、デコーダ１３０、ラッチ回路１４０、レベルシフタ１５０、選択回路１６０、アンプ１８０は、それぞれ配線ＳＬと同数設けられている。以下、一の配線ＳＬに供給する映像信号を生成する回路の組を、ラインＬと呼ぶ。すなわち、駆動回路５０には配線ＳＬと同数のラインＬが設けられている。ラインＬは、レジスタ１１０、ラッチ回路１２０、デコーダ１３０、ラッチ回路１４０、レベルシフタ１５０、選択回路１６０、アンプ１８０によって構成されている。

ここで、本発明の一態様に係るアンプ１８０は、他のアンプ１８０の出力を検査し、検査の結果に対応する信号を演算回路５６に出力する機能を有する。そして、演算回路５６は、アンプ１８０から入力された信号、及びデータＳＤを用いて、アンプ１８０から配線ＳＬに供給される誤差電位を算出し、データＤｏｓとしてラッチ回路１２０に出力する。データＤｏｓが入力されたラッチ回路１２０は、データＳＤから誤差電位を差し引いたデータＳＤ´を生成して、デコーダ１３０に出力する。このように、誤差電位に応じてデータＳＤを補正することにより、配線ＳＬに供給される電位のばらつきを抑えることができる。アンプ１８０の具体的な構成例及び動作例について、以下説明する。

＜アンプの構成例＞
図３に、駆動回路５０が有するアンプ１８０の具体的な構成例を示す。ここでは、ラインＬ［ｘ－２］乃至［ｘ］（ｘは３以上ｍ以下の整数）に属するアンプ１８０（１８０［ｘ－２］乃至［ｘ］）を示しているが、他のアンプ１８０も同様の構成とすることができる。

アンプ１８０は、オペアンプＯＰ、スイッチＳＷ１、スイッチＳＷ２、スイッチＳＷ３、バッファＢＵＦを有する。オペアンプＯＰの非反転入力端子は選択回路１６０と接続され、出力端子は配線ＳＬと接続されている。スイッチＳＷ１の第１の端子はオペアンプＯＰの反転入力端子と接続され、第２の端子はオペアンプＯＰの出力端子と接続されている。スイッチＳＷ２の第１の端子はオペアンプＯＰの反転入力端子と接続され、第２の端子は他のアンプ１８０のオペアンプＯＰの出力端子と接続されている。スイッチＳＷ３の第１の端子はバッファＢＵＦの入力端子と接続され、第２の端子は他のアンプ１８０のオペアンプＯＰの出力端子と接続されている。バッファＢＵＦの出力端子は演算回路５６と接続されている。

図３においては、アンプ１８０［ｘ－２］のスイッチＳＷ２、ＳＷ３の第２の端子は、アンプ１８０［ｘ］のオペアンプＯＰの出力端子と接続され、アンプ１８０［ｘ－１］のスイッチＳＷ２、ＳＷ３の第２の端子は、アンプ１８０［ｘ－２］のオペアンプＯＰの出力端子と接続され、アンプ１８０［ｘ］のスイッチＳＷ２、ＳＷ３の第２の端子は、アンプ１８０［ｘ－１］のオペアンプＯＰの出力端子と接続されている。アンプ１８０［ｘ－２］乃至［ｘ］が有するオペアンプＯＰを、それぞれオペアンプＯＰ［ｘ－２］乃至［ｘ］と表記する。

ラインＬ［ｘ－２］乃至［ｘ］にはそれぞれデータＳＤ［ｘ－２］乃至［ｘ］が入力される。また、ラインＬ［ｘ－２］乃至［ｘ］に属する選択回路１６０はそれぞれ、データＳＤ［ｘ－２］乃至［ｘ］に対応する電位Ｖｉｎ［ｘ－２］乃至［ｘ］を出力する。そして、オペアンプＯＰ［ｘ－２］乃至［ｘ］はそれぞれ、電位Ｖｉｎ［ｘ－２］乃至［ｘ］を入力電位として、電位Ｖｏｕｔ［ｘ－２］乃至［ｘ］を出力する。

アンプ１８０を通常動作させる際は、図３に示すように、スイッチＳＷ１をオン状態、スイッチＳＷ２、ＳＷ３をオフ状態とする。これにより、オペアンプＯＰはボルテージフォロワを構成し、電位Ｖｉｎを増幅して配線ＳＬに出力することができる。

また、アンプ１８０はそれぞれ、他のアンプ１８０の出力を検査する機能を有する。図３においては、アンプ１８０［ｘ－１］はアンプ１８０［ｘ－２］の出力を検査する機能を有し、アンプ１８０［ｘ］はアンプ１８０［ｘ－１］の出力を検査する機能を有し、アンプ１８０［ｘ－２］はアンプ１８０［ｘ］の出力を検査する機能を有する。検査の結果に対応する信号は、アンプ１８０からバッファＢＵＦを介して演算回路５６に出力される。

演算回路５６は、バッファＢＵＦから入力された信号とデータＳＤに基づいて、アンプ１８０［ｘ－２］乃至［ｘ］の出力の誤差電位を算出し、これをデータＤｏｓ［ｘ－２］乃至［ｘ］としてラインＬ［ｘ－２］乃至［ｘ］に属するラッチ回路１２０に出力する機能を有する。そして、ラッチ回路１２０は、データＳＤからデータＤｏｓを差し引いたデータＳＤ´をデコーダ１３０（図示せず）に出力する。これにより、誤差電位が相殺された映像信号を生成することができる。

なお、アンプ１８０が通常動作をしている期間は、演算回路５６による演算やデータＤｏｓの出力は行われない。そのため、この期間において演算回路５６への電力の供給を停止することが好ましい。これにより、駆動回路５０の消費電力を削減することができる。

スイッチＳＷ１、ＳＷ２、ＳＷ３は、トランジスタ又はアナログスイッチなどによって構成することができる。ここで、スイッチＳＷ１、ＳＷ２として、特にＯＳトランジスタを用いることが好ましい。この場合、スイッチＳＷ１、ＳＷ２のオフ電流を極めて小さくすることができるため、オペアンプＯＰの反転入力端子に入力される電位の変動を極めて小さく抑えることができる。これにより、アンプ１８０の出力の検査の精度を向上させることができる。

バッファＢＵＦは、演算回路５６に出力される信号のレベルをシフトさせる機能を有していてもよい。これにより、スイッチＳＷ３を介して出力される信号を、演算回路５６における演算に用いられる信号に変換することができる。

＜アンプの動作例＞
次に、誤差電位の算出及び映像信号の補正を行う際の、アンプ１８０の具体的な動作例について説明する。ここでは一例として、３つのアンプ１８０［ｘ－２］乃至［ｘ］の出力を検査することにより、データＤｏｓ［ｘ－２］乃至［ｘ］を算出する場合について説明する。

［検査動作１］
図４は、アンプ１８０［ｘ－２］の出力を、アンプ１８０［ｘ－１］を用いて検査する際の動作例を示す。アンプ１８０［ｘ－２］の出力の検査する際、アンプ１８０［ｘ－２］のスイッチＳＷ１はオン状態、スイッチＳＷ２、ＳＷ３はオフ状態であり、アンプ１８０［ｘ－１］のスイッチＳＷ２はオン状態、スイッチＳＷ１、ＳＷ３はオフ状態であり、アンプ１８０［ｘ］のスイッチＳＷ１、ＳＷ３はオン状態、スイッチＳＷ２はオフ状態である。

まず、ラインＬ［ｘ－２］において、ラッチ回路１２０にデータＳＤ［ｘ－２］が入力され、選択回路１６０からアンプ１８０［ｘ－２］にデータＳＤ［ｘ－２］のアナログ値に対応する電位Ｖｉｎ［ｘ－２］が入力される。また、ラインＬ［ｘ－１］において、ラッチ回路１２０にデータＳＤ［ｘ－１］が入力され、選択回路１６０からアンプ１８０［ｘ－１］にデータＳＤ［ｘ－１］のアナログ値に対応する電位Ｖｉｎ［ｘ－１］が入力される。

オペアンプＯＰ［ｘ－２］は、電位Ｖｉｎ［ｘ－２］を入力電位として、電位Ｖｏｕｔ［ｘ－２］を出力する。そして、電位Ｖｏｕｔ［ｘ－２］は、オペアンプＯＰ［ｘ－１］の反転入力端子に入力される。

ここで、オペアンプＯＰ［ｘ－２］はボルテージフォロワを構成している。よって、電位Ｖｉｎ［ｘ－２］と電位Ｖｏｕｔ［ｘ－２］の関係は、理想的にはＶｉｎ［ｘ－２］＝電位Ｖｏｕｔ［ｘ－２］となる。しかしながら、オペアンプＯＰ［ｘ－２］に含まれる素子の特性などの影響により、オペアンプＯＰ［ｘ－２］の出力が電位Ｖｉｎ［ｘ－２］からずれ、電位Ｖｏｕｔの期待値と実測値に差が生じる場合がある（オペアンプＯＰの出力電位の期待値と実測値の差は、誤差電位に相当する）。オペアンプＯＰ［ｘ－２］の誤差電位Ｖｏｓ［ｘ－２］を考慮すると、電位Ｖｏｕｔ［ｘ－２］は以下の式で表される。

次に、ラインＬ［ｘ－１］に入力されるデータＳＤ［ｘ－１］を変化させる。具体的には、データＳＤ［ｘ－１］として、データＳＤ［ｘ－２］の周辺まで徐々に変化する信号を順次入力する。これにより、電位Ｖｉｎ［ｘ－１］が電位Ｖｉｎ［ｘ－２］の周辺まで徐々に上昇する。そして、電位Ｖｉｎ［ｘ－１］が電位Ｖｏｕｔ［ｘ－２］に達すると、オペアンプＯＰ［ｘ－１］の出力はローレベルからハイレベルになる。このときの電位Ｖｉｎ［ｘ－１］を、電位Ｖｉｎ（＋）［ｘ－１］とする。

ここで、電位Ｖｉｎ（＋）［ｘ－１］は、電位Ｖｏｕｔ［ｘ－２］にオペアンプＯＰ［ｘ－１］の誤差電位Ｖｏｓ［ｘ－１］が付加された電位である。よって、電位Ｖｉｎ（＋）［ｘ－１］は以下の式で表される。

オペアンプＯＰ［ｘ－１］の出力は、オペアンプＯＰ［ｘ－２］の出力の検査結果に対応し、アンプ１８０［ｘ］のスイッチＳＷ３、バッファＢＵＦを介して、演算回路５６に入力される。また、演算回路５６は、データＳＤ［ｘ－２］と、オペアンプＯＰ［ｘ－１］の出力がローレベルからハイレベルになったときのデータＳＤ［ｘ－１］、すなわちデータＳＤ（＋）［ｘ－１］を格納する。ここで、データＳＤ［ｘ－２］、データＳＤ（＋）［ｘ－１］はそれぞれ、電位Ｖｉｎ［ｘ－２］、電位Ｖｉｎ（＋）［ｘ－１］に対応するデジタル値である。よって、演算回路５６は、データＳＤ［ｘ－２］、データＳＤ（＋）［ｘ－１］から、式（２）における電位Ｖｉｎ［ｘ－２］と電位Ｖｉｎ（＋）［ｘ－１］の組を得ることができる。

以上のように、アンプ１８０［ｘ－２］の出力をアンプ１８０［ｘ－１］を用いて検査することにより、式（２）に示す誤差電位Ｖｏｓ［ｘ－２］と誤差電位Ｖｏｓ［ｘ－１］の関係を得ることができる。

なお、ここでは電位Ｖｉｎ［ｘ－１］を徐々に上昇させることによって検査を行う場合について説明したが、電位Ｖｉｎ［ｘ－１］を電位Ｖｉｎ［ｘ－２］の周辺まで徐々に下降させてもよい。この場合、オペアンプＯＰ［ｘ－１］の出力がハイレベルからローレベルになったときの電位Ｖｉｎ［ｘ－１］が、電位Ｖｉｎ（＋）［ｘ－１］に相当する。

［検査動作２］
図５は、アンプ１８０［ｘ－１］の出力を、アンプ１８０［ｘ］を用いて検査する際の動作例を示す。アンプ１８０［ｘ－１］の出力の検査する際、アンプ１８０［ｘ－１］のスイッチＳＷ１はオン状態、スイッチＳＷ２、ＳＷ３はオフ状態であり、アンプ１８０［ｘ］のスイッチＳＷ２はオン状態、スイッチＳＷ１、ＳＷ３はオフ状態であり、アンプ１８０［ｘ－２］のスイッチＳＷ１、ＳＷ３はオン状態、スイッチＳＷ２はオフ状態である。

まず、ラインＬ［ｘ－１］において、ラッチ回路１２０にデータＳＤ［ｘ－１］が入力され、選択回路１６０からアンプ１８０［ｘ－１］にデータＳＤ［ｘ－１］のアナログ値に対応する電位Ｖｉｎ［ｘ－１］が入力される。また、ラインＬ［ｘ］において、ラッチ回路１２０にデータＳＤ［ｘ］が入力され、選択回路１６０からアンプ１８０［ｘ］にデータＳＤ［ｘ］のアナログ値に対応する電位Ｖｉｎ［ｘ］が入力される。

オペアンプＯＰ［ｘ－１］は、電位Ｖｉｎ［ｘ－１］を入力電位として、電位Ｖｏｕｔ［ｘ－１］を出力する。そして、電位Ｖｏｕｔ［ｘ－１］は、オペアンプＯＰ［ｘ］の反転入力端子に入力される。オペアンプＯＰ［ｘ－１］のオフセット電位Ｖｏｓ［ｘ－１］を考慮すると、電位Ｖｏｕｔ［ｘ－１］は以下の式で表される。

次に、ラインＬ［ｘ］に入力されるデータＳＤ［ｘ］を変化させる。具体的には、データＳＤ［ｘ］として、データＳＤ［ｘ－１］の周辺まで徐々に変化する信号を順次入力する。これにより、電位Ｖｉｎ［ｘ］が電位Ｖｉｎ［ｘ－１］の周辺まで徐々に上昇する。そして、電位Ｖｉｎ［ｘ］が電位Ｖｏｕｔ［ｘ－１］に達すると、オペアンプＯＰ［ｘ］の出力はローレベルからハイレベルになる。このときの電位Ｖｉｎ［ｘ］を、電位Ｖｉｎ（＋）［ｘ］とする。

ここで、電位Ｖｉｎ（＋）［ｘ］は、電位Ｖｏｕｔ［ｘ－１］にオペアンプＯＰ［ｘ］のオフセット電位Ｖｏｓ［ｘ］が付加された電位である。よって、電位Ｖｉｎ（＋）［ｘ］は以下の式で表される。

オペアンプＯＰ［ｘ］の出力は、オペアンプＯＰ［ｘ－１］の出力の検査結果に対応し、アンプ１８０［ｘ－２］のスイッチＳＷ３、バッファＢＵＦを介して、演算回路５６に入力される。そして、演算回路５６は、データＳＤ［ｘ－１］と、オペアンプＯＰ［ｘ］の出力がローレベルからハイレベルになったときのデータＳＤ［ｘ］、すなわちデータＳＤ（＋）［ｘ］を格納する。ここで、データＳＤ［ｘ－１］、データＳＤ（＋）［ｘ］はそれぞれ、電位Ｖｉｎ［ｘ－１］、電位Ｖｉｎ（＋）［ｘ］に対応するデジタル値である。よって、演算回路５６は、データＳＤ［ｘ－１］、データＳＤ（＋）［ｘ］から、式（４）における電位Ｖｉｎ［ｘ－１］と電位Ｖｉｎ（＋）［ｘ］の組を得ることができる。

以上のように、アンプ１８０［ｘ－１］の出力をアンプ１８０［ｘ］を用いて検査することにより、式（４）に示す誤差電位Ｖｏｓ［ｘ－１］と誤差電位Ｖｏｓ［ｘ］の関係を得ることができる。

［検査動作３］
図６は、アンプ１８０［ｘ］の出力を、アンプ１８０［ｘ－２］を用いて検査する際の動作例を示す。アンプ１８０［ｘ］の出力の検査する際、アンプ１８０［ｘ］のスイッチＳＷ１はオン状態、スイッチＳＷ２、ＳＷ３はオフ状態であり、アンプ１８０［ｘ－２］のスイッチＳＷ２はオン状態、スイッチＳＷ１、ＳＷ３はオフ状態であり、アンプ１８０［ｘ－１］のスイッチＳＷ１、ＳＷ３はオン状態、スイッチＳＷ２はオフ状態である。

まず、ラインＬ［ｘ］において、ラッチ回路１２０にデータＳＤ［ｘ］が入力され、選択回路１６０からアンプ１８０［ｘ］にデータＳＤ［ｘ］のアナログ値に対応する電位Ｖｉｎ［ｘ］が入力される。また、ラインＬ［ｘ－２］において、ラッチ回路１２０にデータＳＤ［ｘ－２］が入力され、選択回路１６０からアンプ１８０［ｘ－２］にデータＳＤ［ｘ－２］のアナログ値に対応する電位Ｖｉｎ［ｘ－２］が入力される。

オペアンプＯＰ［ｘ］は、電位Ｖｉｎ［ｘ］を入力電位として、電位Ｖｏｕｔ［ｘ］を出力する。そして、電位Ｖｏｕｔ［ｘ］は、オペアンプＯＰ［ｘ－２］の反転入力端子に入力される。オペアンプＯＰ［ｘ］の誤差電位Ｖｏｓ［ｘ］を考慮すると、電位Ｖｏｕｔ［ｘ］は以下の式で表される。

次に、ラインＬ［ｘ－２］に入力されるデータＳＤ［ｘ－２］を変化させる。具体的には、データＳＤ［ｘ－２］として、データＳＤ［ｘ］の周辺まで徐々に変化する信号を順次入力する。これにより、電位Ｖｉｎ［ｘ－２］が電位Ｖｉｎ［ｘ］の周辺まで徐々に上昇する。そして、電位Ｖｉｎ［ｘ－２］が電位Ｖｏｕｔ［ｘ］に達すると、オペアンプＯＰ［ｘ－２］の出力はローレベルからハイレベルになる。このときの電位Ｖｉｎ［ｘ－２］を、電位Ｖｉｎ（＋）［ｘ－２］とする。

ここで、電位Ｖｉｎ（＋）［ｘ－２］は、電位Ｖｏｕｔ［ｘ］にオペアンプＯＰ［ｘ－２］の誤差電位Ｖｏｓ［ｘ－２］が付加された電位である。よって、電位Ｖｉｎ（＋）［ｘ－２］は以下の式で表される。

オペアンプＯＰ［ｘ－２］の出力は、オペアンプＯＰ［ｘ］の出力の検査結果に対応し、アンプ１８０［ｘ－１］のスイッチＳＷ３、バッファＢＵＦを介して、演算回路５６に入力される。そして、演算回路５６は、データＳＤ［ｘ］と、オペアンプＯＰ［ｘ－２］の出力がローレベルからハイレベルになったときのデータＳＤ［ｘ－２］、すなわちデータＳＤ（＋）［ｘ－２］を格納する。ここで、データＳＤ［ｘ］、データＳＤ（＋）［ｘ－２］はそれぞれ、電位Ｖｉｎ［ｘ］、電位Ｖｉｎ（＋）［ｘ－２］に対応するデジタル値である。よって、演算回路５６は、データＳＤ［ｘ］、データＳＤ（＋）［ｘ－２］から、式（６）における電位Ｖｉｎ［ｘ］と電位Ｖｉｎ（＋）［ｘ－２］の組を得ることができる。

以上のように、アンプ１８０［ｘ］の出力をアンプ１８０［ｘ－２］を用いて検査することにより、式（６）に示す誤差電位Ｖｏｓ［ｘ－２］と誤差電位Ｖｏｓ［ｘ］の関係を得ることができる。

［補正動作］
図７は、演算回路５６によってオフセット誤差が算出され、誤差電位に基づいて映像信号が補正される際の動作例を示す。

上記の検査動作１乃至３により、式（２）、（４）、（６）の関係を得ることができる。ここで、式（２）、（４）、（６）は、Ｖｏｓ［ｘ］、Ｖｏｓ［ｘ－１］、Ｖｏｓ［ｘ－２］を未知数とした３元連立方程式を構成している。演算回路５６は、式（２）、（４）、（６）の関係から、誤差電位Ｖｏｓ［ｘ］、Ｖｏｓ［ｘ－１］、Ｖｏｓ［ｘ－２］を算出する機能を有する。なお、誤差電位の算出には、上記の検査動作１乃至３によって演算回路５６に格納されたデジタルデータ（ＳＤ［ｘ－２］、ＳＤ［ｘ－１］、ＳＤ［ｘ］、ＳＤ（＋）［ｘ－２］、ＳＤ（＋）［ｘ－１］、ＳＤ（＋）［ｘ］）が用いられる。演算回路５６によって算出された誤差電位Ｖｏｓ［ｘ］、Ｖｏｓ［ｘ－１］、Ｖｏｓ［ｘ－２］の値は、それぞれデータＤｏｓ［ｘ－２］、Ｄｏｓ［ｘ－１］、Ｄｏｓ［ｘ］としてラッチ回路１２０に供給される。

ラッチ回路１２０は、入力されたデータＳＤから誤差電位を差し引いて、データＳＤ´を生成する。具体的には、ラインＬ［ｘ－２］のラッチ回路１２０は、データＳＤ［ｘ－２］からデータＤｏｓ［ｘ－２］を差し引いたデータＳＤ´［ｘ－２］を、ラインＬ［ｘ－１］のラッチ回路１２０は、データＳＤ［ｘ－１］からデータＤｏｓ［ｘ－１］を差し引いたデータＳＤ´［ｘ－１］を、ラインＬ［ｘ］のラッチ回路１２０は、データＳＤ［ｘ］からデータＤｏｓ［ｘ］を差し引いたデータＳＤ´［ｘ］を、それぞれデコーダ１３０（図示せず）に出力する。そして、ラインＬはデータＳＤ´に基づいてアナログ電位を生成し、配線ＳＬに供給する。これにより、駆動回路５０は、アンプ１８０の特性のばらつきに寄らず、所望の映像信号を配線ＳＬに供給することができる。よって、高品質で信頼性が高い表示装置を実現することができる。

なお、ここでは３つのアンプ１８０のセットを用いて誤差電位を算出する場合について説明したが、誤差電位の算出に用いるアンプ１８０の数はこれに限定されない。

＜ラッチ回路の構成例＞
次に、ラッチ回路１２０の構成例について説明する。ラッチ回路１２０は、データＳＤから誤差電位を差し引く機能を有する。図８（Ａ）に、ラッチ回路１２０の構成例を示す。

ラッチ回路１２０は、減算回路１２１、複数のフリップフロップＦＦを有する。減算回路１２１にはデータＳＤ、データＤｏｓが入力され、フリップフロップＦＦには、減算回路１２１によって生成されたデータＳＤ´、レジスタ１１０によって生成されたサンプリングパルスが入力される。

減算回路１２１は、減算を行う機能を有する。減算回路１２１にデータＳＤ、データＤｏｓが入力されると、減算回路１２１は、データＳＤからデータＤｏｓを差し引き、データＳＤ´としてフリップフロップＦＦに出力する。フリップフロップＦＦは、減算回路１２１から入力されたデータＳＤ´を所定のタイミングで格納し、デコーダ１３０に出力する機能を有する。データＳＤ´が出力されるタイミングは、レジスタ１１０によって生成されたサンプリングパルスによって制御される。

図８（Ｂ）に、減算回路１２１の構成例を示す。減算回路１２１は、加算器１２２、インバータ１２３を有する。なお、ここでは一例として、４ビットのデータＡ［３：０］と４ビットのデータＢ［３：０］の減算を行うことにより、データＡ´［３：０］を得る場合について説明する。この場合、減算回路１２１には加算器１２２とインバータ１２３がそれぞれ４つずつ設けられる。

加算器１２２には、データＡと、データＢの反転信号が入力される。デジタルデータの演算においては、Ａ－Ｂ＝Ａ＋Ｂｂ＋１（ＢｂはＢの反転信号）と表すことができる。そのため、加算器１２２にデータＡとデータＢｂを入力することにより、データＡからデータＢを差し引いたデータＡ´を得ることができる。

加算器１２２は例えば、図８（Ｃ）に示すように、２つのＸＯＲ回路と、２つのＡＮＤ回路と、１つのＯＲ回路から構成することができる。ここで、Ａ、Ｂは入力データであり、Ａ´は出力データである。また、データＣｉｎは下位の桁からの繰り上がりに対応するデータであり、データＣｏｕｔは、Ａ＋Ｂ＋Ｃｉｎの繰り上がりに対応するデータである。

以上のように、ラッチ回路１２０に減算回路１２１を設けることにより、データＳＤからデータＤｏｓを差し引き、誤差電位を相殺することができる。

＜ＤＡ変換回路の構成例＞
次に、ＤＡ変換回路５４の構成例について説明する。ＤＡ変換回路５４は、選択回路１６０、電位生成回路１７０を有する。

［選択回路］
図９に選択回路１６０の構成例を示す。選択回路１６０は、レベルシフタ１５０から入力された制御信号に基づいて、データＳＤに対応する電位を出力する機能を有する回路である。ここでは一例として、レベルシフタ１５０から信号Ｐ［０］乃至［６］とその反転信号ＰＢ［０］乃至［６］、及び信号ＰＢ［７］が制御信号として入力され、電位生成回路１７０から２５６種類の参照電位Ｖｒｅｆ（Ｖｒｅｆ［０］乃至［２５５］）が入力される場合について説明する。ただし、レベルシフタ１５０から入力される制御信号の数、及び電位生成回路１７０から入力される電位の数は、画素が表示する階調の数に応じて適宜設定することができる。なお、電位生成回路１７０から入力される電位は、Ｖｒｅｆ［０］が最も低く、Ｖｒｅｆ［０］からＶｒｅｆ［２５５］まで順に高くなる電位であるとする。

選択回路１６０は、ｐチャネル型トランジスタによって構成される回路１６１Ｐと、ｎチャネル型トランジスタによって構成される回路１６１Ｎを有する。参照電位Ｖｒｅｆ［０］乃至［１２７］は回路１６１Ｎに入力され、参照電位Ｖｒｅｆ［１２８］乃至［２５５］は回路１６１Ｐに入力される。選択回路１６０は、レベルシフタ１５０から入力された制御信号に基づいて、参照電位Ｖｒｅｆ［０］乃至［２５５］からいずれかの電位を選択して、アンプ１８０に出力する機能を有する。これにより、データＳＤに対応する電位（アナログ値）がアンプ１８０に出力される。

ここで、選択回路１６０に参照電位Ｖｒｅｆ［０］乃至［２５５］が入力される場合、配線ＳＬには２５６種類の電位を供給することができるため、画素は２５６種類の階調を表示することができる。しかしながら、データＳＤの補正を行う場合（図７参照）、補正後のデータＳＤに対応する電位が、参照電位Ｖｒｅｆ［０］よりも低い電位、又は参照電位Ｖｒｅｆ［２５５］よりも高い電位となり得る。そのため、選択回路１６０には、Ｖｒｅｆ［０］よりも低い参照電位（ここではＶｒｅｆ´［０］、［１］）と、Ｖｒｅｆ［２５５］よりも高い参照電位（ここではＶｒｅｆ´［２］、［３］）を供給することが好ましい。これにより、補正されたデータＳＤに対応する電位をアンプ１８０に出力することができる。

制御信号Ｑ、ＱＢ、ＰＢ［７］によって、回路１６１Ｐ及び回路１６１Ｎが有するトランジスタの導通状態が制御され、参照電位Ｖｒｅｆ´［０］乃至［３］のうちいずれか一が選択される。そして、選択された参照電位Ｖｒｅｆ´はアンプ１８０に出力される。なお、制御信号ＱＢは制御信号Ｑの反転信号である。

アンプ１８０に参照電位Ｖｒｅｆを出力するか参照電位Ｖｒｅｆ´を出力するかの選択は、制御信号ＳＥＬ、ＳＥＬＢを用いてアナログスイッチＡＳ１、ＡＳ２の導通状態を制御することにより行うことができる。具体的には、制御信号ＳＥＬ、ＳＥＬＢによってアナログスイッチＡＳ１がオン状態、アナログスイッチＡＳ２がオフ状態に制御されると、参照電位Ｖｒｅｆ［０］乃至［２５５］のうちいずれか一がアンプ１８０に出力される。一方、制御信号ＳＥＬ、ＳＥＬＢによってアナログスイッチＡＳ１がオフ状態、アナログスイッチＡＳ２がオン状態に制御されると、参照電位Ｖｒｅｆ´［０］乃至［３］のうちいずれか一がアンプ１８０に出力される。なお、制御信号ＳＥＬＢは制御信号ＳＥＬの反転信号である。

以上のように、選択回路１６０に入力される参照電位の数を、画素に表示される階調の数よりも多くすることにより、映像信号の補正を正確に行うことができる。

［電位生成回路］
図１０に、電位生成回路１７０の構成例を示す。電位生成回路１７０は、参照電位ＶＲを用いて、選択回路１６０に供給される参照電位Ｖｒｅｆを生成する機能を有する回路である。ここでは、参照電位ＶＲ［０］乃至［８］から参照電位Ｖｒｅｆ［０］乃至［２５５］が生成される例を示しているが、参照電位ＶＲの数は生成する参照電位Ｖｒｅｆの数に応じて適宜設定される。

参照電位ＶＲ［０］乃至［８］はそれぞれ選択回路１６０に供給され、参照電位Ｖｒｅｆとして用いられる。図１０における参照電位ＶＲ［０］乃至［８］はそれぞれ、参照電位Ｖｒｅｆ［０］、［３２］、［６４］、［９６］、［１２８］、［１６０］、［１９２］、［２２４］、［２５５］として用いられる。また、参照電位ＶＲ［０］乃至［８］が供給される配線の間には、直列に接続された抵抗Ｒが設けられている。隣接する２つの参照電位ＶＲの差を抵抗Ｒによって分割することにより、２つの参照電位ＶＲの間の電位を生成し、これらの電位を、上記の９種類以外の参照電位Ｖｒｅｆとして用いることができる。このようにして、参照電位Ｖｒｅｆ［０］乃至［２５５］を生成することができる。なお、抵抗Ｒの数は、生成される参照電位Ｖｒｅｆの数に応じて設定される。

また、電位生成回路１７０には、ＶＲ［０］よりも低い参照電位（ここではＶＲ´［０］）と、ＶＲ［８］よりも高い参照電位（ここではＶＲ´［１］）が供給される。参照電位ＶＲ´［０］、［１］はそれぞれ、参照電位Ｖｒｅｆ´［０］、［３］として用いられる。また、抵抗Ｒによって、参照電位Ｖｒｅｆ´［０］と参照電位Ｖｒｅｆ［０］の間の参照電位Ｖｒｅｆ´［１］と、参照電位Ｖｒｅｆ´［３］と参照電位Ｖｒｅｆ［２５５］の間の参照電位Ｖｒｅｆ´［２］と、が生成される。

以上の通り、本発明の一態様は、増幅回路５５を用いて配線ＳＬに供給される映像信号を検査し、演算回路５６を用いて誤差電位を算出することができる。また、本発明の一態様は、算出された誤差電位に基づいて映像信号を補正することにより、映像信号の誤差電位を相殺することができる。これにより、画素部２０に表示される映像のムラを低減し、高品質で信頼性が高い表示装置を実現することができる。さらに、本発明の一態様は、アンプ１８０がデータＳＤに対応する電位を正しく出力しているかを、別途テスト回路を用いることなく検査することができる。

本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。

（実施の形態２）
本実施の形態では、上記実施の形態で説明した画素の構成例について説明する。

＜構成例１＞
図１１（Ａ）に、発光素子を用いた画素の構成例を示す。図１１（Ａ）に示す画素３１は、トランジスタＴｒ１１乃至Ｔｒ１３、発光素子２１０、容量素子Ｃ１を有する。なお、ここでは、トランジスタＴｒ１１乃至Ｔｒ１３をｎチャネル型としているが、Ｔｒ１１乃至Ｔｒ１３はそれぞれｐチャネル型であってもよい。

トランジスタＴｒ１１のゲートは配線ＧＬと接続され、ソース又はドレインの一方はトランジスタＴｒ１２のゲート、及び容量素子Ｃ１の一方の電極と接続され、ソース又はドレインの他方は配線ＳＬと接続されている。トランジスタＴｒ１２のソース又はドレインの一方は容量素子Ｃ１の他方の電極、発光素子２１０の一方の電極、及びトランジスタＴｒ１３のソース又はドレインの一方と接続され、ソース又はドレインの他方は電位Ｖａが供給される配線ＡＬと接続されている。発光素子２１０の他方の電極は、電位Ｖｃが供給される配線ＣＬと接続されている。トランジスタＴｒ１３のゲートは配線ＧＬと接続され、ソース又はドレインの他方は配線ＭＬと接続されている。トランジスタＴｒ１１のソース又はドレインの一方、トランジスタＴｒ１２のゲート、及び容量素子Ｃ１の一方の電極と接続されたノードを、ノードＮ１とする。また、トランジスタＴｒ１２のソース又はドレインの一方、トランジスタＴｒ１３のソース又はドレインの一方、及び容量素子Ｃ１の他方の電極と接続されたノードを、ノードＮ２とする。

ここでは、配線ＡＬに供給される電位Ｖａを高電源電位とし、配線ＣＬに供給される電位Ｖａを低電源電位とした場合について説明する。また、容量素子Ｃ１は、ノードＮ２の電位を保持するための保持容量としての機能を有する。

トランジスタＴｒ１１は、配線ＳＬの電位のノードＮ１への供給を制御する機能を有する。また、トランジスタＴｒ１３は、配線ＭＬの電位のノードＮ２への供給を制御する機能を有する。具体的には、配線ＧＬの電位を制御してトランジスタＴｒ１１、Ｔｒ１３をオン状態とすることにより、配線ＳＬの電位がノードＮ１に、配線ＭＬの電位がノードＮ２にそれぞれ供給され、画素３１の書き込みが行われる。ここで、配線ＳＬの電位は映像信号に対応する電位である。その後、配線ＧＬの電位を制御してトランジスタＴｒ１１、Ｔｒ１３をオフ状態とすることにより、ノードＮ１、Ｎ２の間の電圧が保持される。

そして、ノードＮ１、Ｎ２の間の電圧に応じてトランジスタＴｒ１２のソース－ドレインの間に流れる電流量が制御され、発光素子２１０が当該電流量に応じた輝度で発光する。これにより、画素３１の階調を制御することができる。

上記の動作を配線ＧＬごとに順次行うことにより、画素部２０において第１フレーム分の映像を表示することができる。

なお、配線ＧＬの選択には、プログレッシブ方式を用いてもよいし、インターレース方式を用いてもよい。また、駆動回路５０から配線ＳＬへの映像信号の供給は、配線ＳＬに順次映像信号を供給する点順次駆動を用いて行ってもよいし、全ての配線ＳＬに一斉に映像信号を供給する線順次駆動を用いて行ってもよい。また、複数の配線ＳＬごとに順に、映像信号を供給してもよい。

その後、第２のフレーム期間において、第１のフレーム期間と同様の動作により、映像の表示が行われる。これにより、画素部２０に表示される映像が書き換えられる。なお、映像の書き換えの頻度は、画素部２０の観察者が書き換えによる映像の変化を識別することが難しい頻度で行う。画素部２０に動画を表示する場合は、映像の書き換えの頻度を、例えば、１秒間に６０回以上とすることが好ましい。これにより、なめらかな動画を表示することができる。

一方、画素部２０に静止画を表示する場合や、一定期間映像が変化しない、又は変化が一定以下である動画を表示する場合などは、書き換えを行わず、直前のフレームの映像を維持することが好ましい。これにより、映像の書き換えに伴う消費電力を削減することができる。

映像の書き換えの頻度を減らす場合、ノードＮ１、Ｎ２の間の電圧が長時間保持されることが好ましい。そのため、トランジスタＴｒ１１、Ｔｒ１３にはＯＳトランジスタを用いることが好ましい。これにより、ノードＮ１、Ｎ２の電位を極めて長期間にわたって保持することができ、映像の書き換えの頻度を減らしても、表示状態を維持することができる。映像の書き換えの頻度は、例えば、１日に１回以上且つ１秒間に０．１回未満、好ましくは１時間に１回以上且つ１秒間に１回未満、より好ましくは３０秒間に１回以上且つ１秒間に１回未満とすることができる。

なお、表示状態を維持するとは、映像の変化が一定の範囲より大きくならないように保持することをいう。上記一定の範囲は適宜設定することができ、例えば使用者が映像を閲覧する場合に、同じ映像であると認識できる範囲に設定することが好ましい。

また、映像の書き換えの頻度を減らすことにより、映像を表示する際のちらつき（フリッカーともいう）を低減することができる。これにより、画素部２０の観察者の目の疲労を低減することができる。

また、映像の書き換えを行わない期間においては、駆動回路４０及び駆動回路５０に供給される電源電位や信号を停止することができる。これにより、駆動回路４０及び駆動回路５０における消費電力を低減することができる。

なお、トランジスタＴｒ１１、Ｔｒ１３には、ＯＳトランジスタ以外のトランジスタを用いてもよい。例えば、金属酸化物以外の単結晶半導体を有する基板の一部にチャネル形成領域が形成されるトランジスタを用いてもよい。このような基板としては、単結晶シリコン基板や単結晶ゲルマニウム基板などが挙げられる。また、トランジスタＴｒ１１、Ｔｒ１３として、金属酸化物以外の材料を含む膜にチャネル形成領域が形成されるトランジスタを用いることもできる。金属酸化物以外の材料としては、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、有機半導体などがあげられる。これらの材料は、単結晶半導体であってもよいし、非晶質半導体、微結晶半導体、多結晶半導体などの非単結晶半導体であってもよい。

また、トランジスタＴｒ１２、及び以下で説明するトランジスタのチャネル形成領域に用いることができる材料の例は、トランジスタＴｒ１１、Ｔｒ１３と同様である。

＜構成例２＞
図１１（Ｂ）に、液晶素子を用いた画素の構成例を示す。図１１（Ｂ）に示す画素３１は、トランジスタＴｒ２１、液晶素子２２０、容量素子Ｃ２を有する。なお、ここでは、トランジスタＴｒ２１をｎチャネル型としているが、ｐチャネル型であってもよい。

トランジスタＴｒ２１のゲートは配線ＧＬと接続され、ソース又はドレインの一方は液晶素子２２０の一方の電極、及び容量素子Ｃ２の一方の電極と接続され、ソース又はドレインの他方は配線ＳＬと接続されている。液晶素子２２０の他方の電極、及び容量素子Ｃ２の他方の電極は、それぞれ所定の電位が供給される配線と接続されている。トランジスタＴｒ２１のソース又はドレインの一方、液晶素子２２０の一方の電極、及び容量素子Ｃ２の一方の電極と接続されたノードを、ノードＮ３とする。

液晶素子２２０の他方の電極の電位は、複数の画素３１で共通の電位（コモン電位）としてもよいし、容量素子Ｃ２の他方の電極と同電位としてもよい。また、液晶素子２２０の他方の電極の電位は、画素３１ごとに異なっていてもよい。また、容量素子Ｃ２は、ノードＮ３の電位を保持するための保持容量としての機能を有する。

トランジスタＴｒ２１は、配線ＳＬの電位のノードＮ３への供給を制御する機能を有する。具体的には、配線ＧＬの電位を制御してトランジスタＴｒ２１をオン状態とすることにより、配線ＳＬ電位がノードＮ３に供給され、画素３１の書き込みが行われる。その後、配線ＧＬの電位を制御してトランジスタＴｒ２１をオフ状態とすることにより、ノードＮ３の電位が保持される。

液晶素子２２０は、一対の電極と、一対の電極間の電圧が印加される液晶材料を含んだ液晶層と、を有する。液晶素子２２０に含まれる液晶分子の配向は、一対の電極間に印加される電圧の値に応じて変化し、これにより液晶層の透過率が変化する。そのため、配線ＳＬからノードＮ３に供給する電位を制御することにより、画素３１の階調を制御することができる。

トランジスタＴｒ２１には、ＯＳトランジスタを用いることが好ましい。これにより、ノードＮ３の電位を極めて長期間にわたって保持することができる。なお、上記以外の動作については、図１１（Ａ）の説明を援用することができる。

＜変形例＞
次に、図１１に示した画素３１の変形例について説明する。図１２、図１３に発光素子を用いた画素３１の変形例、図１４に液晶素子を用いた画素３１の変形例を示す。

図１２に示す画素３１は、トランジスタＴｒ１１乃至Ｔｒ１３が一対のゲートを有している点において、図１１（Ａ）と異なる。なお、トランジスタが一対のゲートを有する場合、一方のゲートを第１のゲート、フロントゲート、又は単にゲートと呼ぶことがあり、他方のゲートを第２のゲート、又はバックゲートと呼ぶことがある。

図１２（Ａ）に示すトランジスタＴｒ１１乃至Ｔｒ１３はバックゲートを有し、バックゲートはフロントゲートと接続されている。この場合、バックゲートにはフロントゲートと同じ電位が印加され、トランジスタのオン電流を増加させることができる。これにより、高速な動作が可能な画素３１を実現することができる。

図１２（Ｂ）に示すトランジスタＴｒ１１乃至Ｔｒ１３は、バックゲートが配線ＢＧＬと接続されている。配線ＢＧＬは、バックゲートに所定の電位を供給する機能を有する配線である。配線ＢＧＬの電位を制御することにより、トランジスタＴｒ１１乃至Ｔｒ１３の閾値電圧を制御することができる。特に、トランジスタＴｒ１１、Ｔｒ１３はそれぞれノードＮ１、Ｎ２の電位の保持に用いられるため、配線ＢＧＬの電位を制御してトランジスタＴｒ１１、Ｔｒ１３の閾値電圧をプラス側にシフトさせることにより、トランジスタＴｒ１１、Ｔｒ１３のオフ電流を低減してもよい。なお、配線ＢＧＬに供給される電位は、固定電位であってもよいし、変動する電位であってもよい。

配線ＢＧＬは、トランジスタＴｒ１１乃至Ｔｒ１３ごとに個別に設けることもできる。また、配線ＢＧＬは、画素部２０が有する全て又は一部の画素３１で共有されていてもよい。

また、画素３１は、図１３に示す構成とすることもできる。図１３では、配線ＧＬからトランジスタＴｒ１１、Ｔｒ１３のバックゲートに選択信号が供給されることによって、トランジスタＴｒ１１、Ｔｒ１３がオン状態となり、ノードＮ１、Ｎ２に所定の電位が供給される。なお、トランジスタＴｒ１１、Ｔｒ１３のフロントゲートは、配線ＭＬと接続されている。

また、上記では特に発光素子を用いた画素３１について説明したが、液晶素子を用いた画素３１においても、同様にバックゲートを設けることができる。例えば、トランジスタＴｒ２１にフロントゲートと接続されたバックゲートを設けてもよいし（図１４（Ａ））、トランジスタＴｒ２１に配線ＢＧＬと接続されたバックゲートを設けてもよい（図１４（Ｂ））。

以上のように、画素３１にＯＳトランジスタを用いることにより、消費電力の削減を図ることができる。

本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。

（実施の形態３）
本実施の形態では、複数の画素群を有する表示装置の構成例について説明する。

＜表示装置の構成例＞
図１５（Ａ）に、表示装置１０の変形例を示す。図１５（Ａ）に示す表示装置１０は、複数の駆動回路４０、複数の駆動回路５０を有する。また、画素部２０は複数の画素群３０を有する。以下では一例として、表示装置１０が２つの画素群３０（３０ａ、３０ｂ）、２つの駆動回路４０（４０ａ、４０ｂ）、２つの駆動回路５０（５０ａ、５０ｂ）を有する構成について説明するが、これらの数は３以上であってもよい。

画素群３０ａは複数の画素３１ａによって構成され、画素群３０ｂは複数の画素３１ｂによって構成されている。画素３１ａ、３１ｂはそれぞれ表示素子を有し、所定の階調を表示する機能を有する。画素３１ａが有する表示素子と画素３１ｂが有する表示素子の種類や特性は、それぞれ同じであっても異なっていてもよい。また、画素３１ａと画素３１ｂの回路構成は、同じであっても異なっていてもよい。複数の画素３１ａ又は複数の画素３１ｂが所定の階調を表示することにより、画素部２０に所定の映像が表示される。

画素３１ａ、３１ｂに設けられる表示素子の例としては、実施の形態１で説明した表示素子が挙げられる。映像の表示には、画素群３０ａと画素群３０ｂの両方を用いてもよいし、一方のみを用いてもよい。両方を用いる場合、画素群３０ａと画素群３０ｂを用いて１つの映像を表示してもよいし、画素群３０ａと画素群３０ｂにそれぞれ異なる映像を表示してもよい。

映像の表示に画素群３０ａと画素群３０ｂの一方のみを用いる場合は、自動又は手動で、映像を表示する画素群３０を切り替えることができる。ここで、画素３１ａと画素３１ｂに異なる表示素子を設けることにより、画素群３０ａと画素群３０ｂに表示される映像の特性や品質などを異ならせることができる。この場合、表示を行う画素群３０を、周囲の環境や表示内容などに合わせて選択することができる。以下では一例として、画素３１ａに反射型の液晶素子が設けられ、画素３１ｂに発光素子が設けられた構成について説明する。

図１５（Ｂ）は、反射型の液晶素子６０と発光素子７０を用いて表示を行う画素部２０の構成を説明する模式図である。液晶素子６０は、反射電極６１、液晶層６２、透明電極６３を有する。

液晶素子６０の階調の制御は、反射電極６１によって反射された光６４に対する液晶層６２の透過率を、液晶の配向によって制御することにより行われる。反射電極６１によって反射された光６４は、液晶層６２、透明電極６３を通過して外部に放出される。また、反射電極６１は開口部６５を有し、発光素子７０は開口部６５と重なる位置に設けられる。発光素子７０の階調の制御は、発光素子７０に流れる電流を制御して、発光素子７０が発する光７１の強度を制御することにより行われる。発光素子７０が発する光７１は、開口部６５、液晶層６２、透明電極６３を通過して外部に放出される。光６４及び光７１が放出される方向が、表示装置１０の表示面となる。

このような構成により、反射型の液晶素子６０及び発光素子７０を用いて画素部２０に映像を表示することができる。

なお、表示装置１０は、反射型の液晶素子を用いて映像を表示する第１のモード、発光素子を用いて映像を表示する第２のモード、並びに、反射型の液晶素子及び発光素子を用いて映像を表示する第３のモードを自動または手動で切り替えて使用することができる。

第１のモードでは、反射型の液晶素子と外光を用いて映像を表示する。第１のモードは光源が不要であるため、極めて低消費電力なモードである。例えば、表示装置に外光が十分に入射されるとき（明るい環境下など）は、反射型の液晶素子が反射した光を用いて表示を行うことができる。例えば、外光が十分に強く、かつ外光が白色光またはその近傍の光である場合に有効である。第１のモードは、文字を表示することに適したモードである。また、第１のモードは、外光を反射した光を用いるため、目に優しい表示を行うことができ、目が疲れにくいという効果を奏する。

なお、第１のモードでは、映像の書き換え頻度を減らし、映像の書き換えが行われない期間において、駆動回路４０ｂ、駆動回路５０ｂの動作を停止することができる。これにより、消費電力を低減することができる。

第２のモードでは、発光素子による発光を利用して画像を表示する。そのため、照度や外光の色度によらず、極めて鮮やかな（コントラストが高く、且つ色再現性の高い）表示を行うことができる。例えば、夜間や暗い室内など、照度が極めて低い場合などに有効である。また周囲が暗い場合、明るい表示を行うと使用者が眩しく感じてしまう場合がある。これを防ぐために、第２のモードでは輝度を抑えた表示を行うことが好ましい。これにより、眩しさを抑えることに加え、消費電力も低減することができる。第２のモードは、鮮やかな画像（静止画及び動画）などを表示することに適したモードである。

第３のモードでは、反射型の液晶素子による反射光と、発光素子による発光の両方を利用して表示を行う。第１のモードよりも鮮やかな表示をしつつ、第２のモードよりも消費電力を抑えることができる。例えば、室内照明下や、朝方や夕方の時間帯など、照度が比較的低い場合、外光の色度が白色ではない場合などに有効である。また、反射光と発光とを混合させた光を用いることで、まるで絵画を見ているかのように感じさせる画像を表示することが可能となる。

このような構成とすることで、周囲の明るさによらず、視認性が高く利便性の高い表示装置または全天候型の表示装置を実現できる。

画素３１ａ及び画素３１ｂは、それぞれ、１つ以上の副画素を有する構成とすることができる。例えば、画素には、副画素を１つ有する構成（白色（Ｗ）など）、副画素を３つ有する構成（赤色（Ｒ）、緑色（Ｇ）、及び青色（Ｂ）の３色、または、黄色（Ｙ）、シアン（Ｃ）、及びマゼンタ（Ｍ）の３色など）、または、副画素を４つ有する構成（赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、白色（Ｗ）の４色、または、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、黄色（Ｙ）の４色など）を適用できる。

表示装置１０は、画素３１ａと画素３１ｂのどちらでも、フルカラー表示を行う構成とすることができる。または、表示装置１０は、画素３１ａでは白黒表示またはグレースケールでの表示を行い、画素３１ｂではフルカラー表示を行う構成とすることができる。画素３１ａを用いた白黒表示またはグレースケールでの表示は、文書情報など、カラー表示を必要としない情報を表示することに適している。

また、第３のモードでは、反射型の液晶素子による映像の表示に、発光素子の発光を用いることにより、色調を補正することができる。例えば、夕暮れ時の赤みがかった環境において映像を表示する場合、反射型の液晶素子による表示のみではＢ（青）成分が不足する場合がある。このとき、発光素子を発光させることで、色調を補正することができる。

また、第３のモードでは、例えば反射型の液晶素子には背景となる静止画や文字などを表示し、発光素子には動画などを表示することができる。これにより、消費電力の低減と高品質の映像の表示を両立させることができる。このような構成は、表示装置を教科書などの教材、又はノートなどとして利用する場合に適している。

また、表示装置１０は、表示される映像の解像度に応じて、第１のモード又は第２のモードと、第３のモードとの切り替えが可能な構成とすることもできる。例えば、高精細な映像や写真を表示する際は第３のモードで表示を用い、背景や文字などを表示する際は第１のモード又は第２のモードで表示を行うことができる。これにより、表示される映像に合わせて解像度を変更することができ、汎用性が高い表示装置を実現することができる。

なお、図１５（Ｂ）では一例として、画素３１ａに反射型の液晶素子を設け、画素３１ｂに発光素子を設ける場合について説明したが、画素３１ａ、３１ｂに設ける表示素子は特に限定されず、自由に選択することができる。例えば、画素３１ａ、３１ｂの一方に透過型の液晶素子を設け、他方に反射型の液晶素子を設けることもできる。この場合、画素３１ａ、３１ｂを用いて半透過型の液晶素子を実現することができる。また、画素３１ａ、３１ｂにそれぞれ異なる種類の発光素子を設けることもできる。

駆動回路４０ａは、画素３１ａと接続された配線ＧＬａに選択信号を供給する機能を有し、駆動回路４０ｂは、画素３１ｂと接続された配線ＧＬｂに選択信号を供給する機能を有する。また、駆動回路５０ａは、画素３１ａと接続された配線ＳＬａに映像信号を供給する機能を有し、駆動回路５０ｂは、画素３１ｂと接続された配線ＳＬｂに映像信号を供給する機能を有する。

次に、表示装置１０のより具体的な構成例について説明する。図１６に、画素部２０と駆動回路５０の具体的な構成例を示す。

画素部２０は、ｍ列ｎ行の画素３１ａ、３１ｂを有する。ｉ列ｊ行の画素３１ａは、配線ＳＬａ［ｉ］及び配線ＧＬａ［ｊ］と接続され、ｉ列ｊ行の画素３１ｂは、配線ＳＬｂ［ｉ］及び配線ＧＬｂ［ｊ］と接続されている。配線ＧＬａ［１］乃至［ｎ］は駆動回路４０ａと接続され、配線ＧＬｂ［１］乃至［ｎ］は駆動回路４０ｂと接続されている。配線ＳＬａ［１］乃至［ｍ］は駆動回路５０ａと接続され、配線ＳＬｂ［１］乃至［ｍ］は駆動回路５０ｂと接続されている。ここでは、画素３１ａと画素３１ｂは行方向（紙面上下方向）に交互に設けられており、画素３１ａと画素３１ｂによって画素ユニット２１が構成されている。このように、画素３１ａと画素３１ｂは画素部２０の同一領域内に混在させることができる。なお、画素３１ａ、３１ｂにはそれぞれ、実施の形態２で説明した構成を適用することができる。

駆動回路５０ａには、データＳＤａ及び参照電位ＶＲａが入力され、駆動回路５０ｂにはデータＳＤｂ及び参照電位ＶＲｂが入力される。データＳＤａ、ＳＤｂは図１におけるデータＳＤに対応し、参照電位ＶＲａ、ＶＲｂは図１における参照電位ＶＲに対応する。なお、ここでは画素３１ａ、３１ｂに設けられている表示素子の種類が異なるため、駆動回路５０ａ、５０ｂに入力される参照電位（ＶＲａ、ＶＲｂ）も異なる。

駆動回路５０ａが有する増幅回路５５と、駆動回路５０ｂが有する増幅回路５５は、演算回路５６と接続されている。よって、駆動回路５０ａ、５０ｂはそれぞれ、映像信号の検査及び補正を行うことができる。なお、駆動回路５０ａ、５０ｂは、１つの演算回路５６を共有していてもよい。

＜表示装置の動作例＞
次に、図１５、図１６に示す表示装置１０において、映像信号の補正を行う際の動作例について説明する。図１７に、駆動回路５０ａ、５０ｂの動作例を示す。

まず、図１７（Ａ）に示すように、駆動回路５０ａ、５０ｂはそれぞれ、アンプ１８０の出力の検査を行い、演算回路を用いて誤差電位を算出する。そして、データＤｏｓに基づいて映像信号を補正する。これにより、駆動回路５０ａの内部の誤差電位、及び駆動回路５０ｂの内部の誤差電位が相殺される。映像信号の補正を行うための動作の詳細は、実施の形態１の説明を参酌することができる。

次に、駆動回路５０ａと駆動回路５０ｂ間における、アンプ１８０の出力の差を補正する。具体的には、図１７（Ｂ）に示すように、駆動回路５０ａ、５０ｂからそれぞれ特定のアンプ１８０を選択し、駆動回路５０ａが有するアンプ１８０から出力された電位Ｖｏｕｔａと、駆動回路５０ｂが有するアンプ１８０から出力された電位Ｖｏｕｔｂを、表示装置１０に設けられた回路８０に入力する。そして、回路８０は、電位Ｖｏｕｔａと電位Ｖｏｕｔｂの差を算出し、この差が相殺されるように、駆動回路５０ａに入力されるデータＳＤａをデータＳＤａ´に補正し、又は、駆動回路５０ｂに入力されるデータＳＤｂをデータＳＤｂ´に補正する。このように、駆動回路５０ａ又は駆動回路５０ｂに供給される映像信号を一律に補正することにより、駆動回路５０ａと駆動回路５０ｂの間の映像信号の差を相殺することができる。

なお、映像信号の補正は、データＳＤａ又はデータＳＤｂの一方を補正することによって行っても良いし、双方を補正することによって行っても良い。

また、画素部２０において映像の表示を行う際、駆動回路５０ａは画素３１ａに供給される映像信号を生成し、駆動回路５０ｂは画素３１ｂに供給される映像信号を生成する。ここで、画素３１ａが有する表示素子と画素３１ｂが有する表示素子の種類は異なるため、駆動回路５０ａの電位生成回路１７０に供給される参照電位ＶＲａと、駆動回路５０ｂの電位生成回路１７０に供給される参照電位ＶＲｂは個別に設定されている。この場合、映像信号の補正を行う際は、駆動回路５０ｂに供給される参照電位ＶＲｂを参照電位ＶＲａに変更することにより、駆動回路５０ｂの選択回路１６０に供給される参照電位Ｖｒｅｆを、駆動回路５０ａの選択回路１６０に供給される参照電位Ｖｒｅｆと等しくする。これにより、駆動回路５０ａのアンプ１８０の出力と駆動回路５０ｂのアンプ１８０の出力を揃えることができる、画素３１ａ、３１ｂが異なる表示素子を有する場合であっても、駆動回路５０ａと駆動回路５０ｂの間の映像信号の差を正確に算出することができる。

なお、図１７において、駆動回路５０ａに供給される参照電位ＶＲａを参照電位ＶＲｂに変更してもよい。また、ここでは２つの駆動回路５０間の映像信号の差を相殺する場合について説明したが、駆動回路５０が３つ以上設けられている場合においても、同様にデータＳＤを補正することができる。

以上のように、本発明の一態様に係る表示装置１０は、駆動回路５０が複数設けられている場合において、駆動回路５０間の映像信号の差を相殺することができ、高品質で信頼性が高い表示装置を実現することができる。

本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。

（実施の形態４）
本実施の形態では、本発明の一態様に係る表示装置の具体的な構成例について説明する。

前述の通り、図１５、図１６に示す画素３１ａ、３１ｂには、異なる表示素子を設けることができる。以下、画素３１ａ、３１ｂに異なる表示素子を設けた場合の表示装置の構成例について説明する。なお、ここでは一例として、画素３１ａに反射型の液晶素子が設けられ、画素３１ｂに発光素子が設けられた表示装置の構成例について説明する。

＜表示装置の構成例＞
図１８乃至図２１を用いて、本実施の形態の表示装置の構成例について説明する。

［構成例１］
図１８は、表示装置６００の斜視概略図である。表示装置６００は、基板６５１と基板６６１とが貼り合わされた構成を有する。図１８では、基板６６１を破線で明示している。

表示装置６００は、表示部６６２、回路６６４、配線６６５等を有する。図１８では表示装置６００にＩＣ（集積回路）６７３及びＦＰＣ６７２が実装されている例を示している。そのため、図１８に示す構成は、表示装置６００、ＩＣ、及びＦＰＣを有する表示モジュールということもできる。

回路６６４としては、例えば駆動回路４０を用いることができる。

配線６６５は、表示部６６２及び回路６６４に信号及び電力を供給する機能を有する。当該信号及び電力は、ＦＰＣ６７２を介して外部から、またはＩＣ６７３から配線６６５に入力される。

図１８では、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式またはＣＯＦ（Ｃｈｉｐ ｏｎ Ｆｉｌｍ）方式等により、基板６５１にＩＣ６７３が設けられている例を示す。ＩＣ６７３は、例えば駆動回路５０などを有するＩＣを適用できる。なお、表示装置６００及び表示モジュールは、ＩＣを設けない構成としてもよい。また、ＩＣを、ＣＯＦ方式等により、ＦＰＣに実装してもよい。

図１８には、表示部６６２の一部の拡大図を示している。表示部６６２には、複数の表示素子が有する電極６１１ｂがマトリクス状に配置されている。電極６１１ｂは、可視光を反射する機能を有し、液晶素子の反射電極として機能する。

また、図１８に示すように、電極６１１ｂは開口４５１を有する。さらに表示部６６２は、電極６１１ｂよりも基板６５１側に、発光素子を有する。発光素子からの光は、電極６１１ｂの開口４５１を介して基板６６１側に射出される。発光素子の発光領域の面積と開口４５１の面積とは等しくてもよい。発光素子の発光領域の面積と開口４５１の面積のうち一方が他方よりも大きいと、位置ずれに対するマージンが大きくなるため好ましい。特に、開口４５１の面積は、発光素子の発光領域の面積に比べて大きいことが好ましい。開口４５１が小さいと、発光素子からの光の一部が電極６１１ｂによって遮られ、外部に取り出せないことがある。開口４５１を十分に大きくすることで、発光素子の発光が無駄になることを抑制できる。

図１９に、図１８で示した表示装置６００の、ＦＰＣ６７２を含む領域の一部、回路６６４を含む領域の一部、及び表示部６６２を含む領域の一部をそれぞれ切断したときの断面の一例を示す。

図１９に示す表示装置６００は、基板６５１と基板６６１の間に、トランジスタ５０１、トランジスタ５０３、トランジスタ５０５、トランジスタ５０６、液晶素子４８０、発光素子４７０、絶縁層５２０、着色層４３１、着色層４３４等を有する。基板６６１と絶縁層５２０は接着層４４１を介して接着されている。基板６５１と絶縁層５２０は接着層４４２を介して接着されている。

基板６６１には、着色層４３１、遮光層４３２、絶縁層４２１、及び液晶素子４８０の共通電極として機能する電極４１３、配向膜４３３ｂ、絶縁層４１７等が設けられている。基板６６１の外側の面には、偏光板４３５を有する。絶縁層４２１は、平坦化層としての機能を有していてもよい。絶縁層４２１により、電極４１３の表面を概略平坦にできるため、液晶層４１２の配向状態を均一にできる。絶縁層４１７は、液晶素子４８０のセルギャップを保持するためのスペーサとして機能する。絶縁層４１７が可視光を透過する場合は、絶縁層４１７を液晶素子４８０の表示領域と重ねて配置してもよい。

液晶素子４８０は反射型の液晶素子である。液晶素子４８０は、画素電極として機能する電極６１１ａ、液晶層４１２、電極４１３が積層された積層構造を有する。電極６１１ａの基板６５１側に接して、可視光を反射する電極６１１ｂが設けられている。電極６１１ｂは開口４５１を有する。電極６１１ａ及び電極４１３は可視光を透過する。液晶層４１２と電極６１１ａの間に配向膜４３３ａが設けられている。液晶層４１２と電極４１３の間に配向膜４３３ｂが設けられている。

液晶素子４８０において、電極６１１ｂは可視光を反射する機能を有し、電極４１３は可視光を透過する機能を有する。基板６６１側から入射した光は、偏光板４３５により偏光され、電極４１３、液晶層４１２を透過し、電極６１１ｂで反射する。そして液晶層４１２及び電極４１３を再度透過して、偏光板４３５に達する。このとき、電極６１１ｂと電極４１３の間に与える電圧によって液晶の配向を制御し、光の光学変調を制御することができる。すなわち、偏光板４３５を介して射出される光の強度を制御することができる。また光は着色層４３１によって特定の波長領域以外の光が吸収されることにより、取り出される光は、例えば赤色を呈する光となる。

図１９に示すように、開口４５１には可視光を透過する電極６１１ａが設けられていることが好ましい。これにより、開口４５１と重なる領域においてもそれ以外の領域と同様に液晶層４１２が配向するため、これらの領域の境界部で液晶の配向不良が生じ、意図しない光が漏れてしまうことを抑制できる。

接続部５０７において、電極６１１ｂは、導電層５２１ｂを介して、トランジスタ５０６が有する導電層５２２ａと接続されている。トランジスタ５０６は、液晶素子４８０の駆動を制御する機能を有する。

接着層４４１が設けられる一部の領域には、接続部５５２が設けられている。接続部５５２において、電極６１１ａと同一の導電膜を加工して得られた導電層と、電極４１３の一部が、接続体５４３により接続されている。したがって、基板６６１側に形成された電極４１３に、基板６５１側に接続されたＦＰＣ６７２から入力される信号または電位を、接続部５５２を介して供給することができる。

接続体５４３としては、例えば導電性の粒子を用いることができる。導電性の粒子としては、有機樹脂またはシリカなどの粒子の表面を金属材料で被覆したものを用いることができる。金属材料としてニッケルや金を用いると接触抵抗を低減できるため好ましい。またニッケルをさらに金で被覆するなど、２種類以上の金属材料を層状に被覆させた粒子を用いることが好ましい。また接続体５４３として、弾性変形、または塑性変形する材料を用いることが好ましい。このとき導電性の粒子である接続体５４３は、図１９に示すように上下方向に潰れた形状となる場合がある。こうすることで、接続体５４３と、これと電気的に接続する導電層との接触面積が増大し、接触抵抗を低減できるほか、接続不良などの不具合の発生を抑制することができる。

接続体５４３は、接着層４４１に覆われるように配置することが好ましい。例えば硬化前の接着層４４１に接続体５４３を分散させておけばよい。

発光素子４７０は、ボトムエミッション型の発光素子である。発光素子４７０は、絶縁層５２０側から画素電極として機能する電極４９１、ＥＬ層４９２、及び共通電極として機能する電極４９３の順に積層された積層構造を有する。電極４９１は、絶縁層５１４に設けられた開口を介して、トランジスタ５０５が有する導電層５２２ｂと接続されている。トランジスタ５０５は、発光素子４７０の駆動を制御する機能を有する。絶縁層５１６が電極４９１の端部を覆っている。電極４９３は可視光を反射する材料を含み、電極４９１は可視光を透過する材料を含む。電極４９３を覆って絶縁層４９４が設けられている。発光素子４７０が発する光は、着色層４３４、絶縁層５２０、開口４５１、電極６１１ａ等を介して、基板６６１側に射出される。

液晶素子４８０及び発光素子４７０は、画素によって着色層の色を変えることで、様々な色を呈することができる。表示装置６００は、液晶素子４８０を用いて、カラー表示を行うことができる。表示装置６００は、発光素子４７０を用いて、カラー表示を行うことができる。

トランジスタ５０１、トランジスタ５０３、トランジスタ５０５、及びトランジスタ５０６は、いずれも絶縁層５２０の基板６５１側の面上に形成されている。これらのトランジスタは、同一の工程を用いて作製することができる。

液晶素子４８０と電気的に接続される回路は、発光素子４７０と接続される回路と同一面上に形成されることが好ましい。これにより、２つの回路を別々の面上に形成する場合に比べて、表示装置の厚さを薄くすることができる。また、２つのトランジスタを同一の工程で作製できるため、２つのトランジスタを別々の面上に形成する場合に比べて、作製工程を簡略化することができる。

液晶素子４８０の画素電極は、トランジスタが有するゲート絶縁層を挟んで、発光素子４７０の画素電極とは反対に位置する。

ここで、トランジスタ５０６にＯＳトランジスタを適用した場合や、トランジスタ５０６と接続される記憶素子を適用した場合などでは、液晶素子４８０を用いて静止画を表示する際に画素への書き込み動作を停止しても、階調を維持させることが可能となる。すなわち、フレームレートを極めて小さくしても表示を保つことができる。本発明の一態様では、フレームレートを極めて小さくでき、消費電力の低い駆動を行うことができる。

トランジスタ５０３は、画素の選択、非選択状態を制御するトランジスタ（スイッチングトランジスタ、または選択トランジスタともいう）である。トランジスタ５０５は、発光素子４７０に流れる電流を制御するトランジスタ（駆動トランジスタともいう）である。

絶縁層５２０の基板６５１側には、絶縁層５１１、絶縁層５１２、絶縁層５１３、絶縁層５１４等の絶縁層が設けられている。絶縁層５１１は、その一部が各トランジスタのゲート絶縁層として機能する。絶縁層５１２は、トランジスタ５０６等を覆って設けられる。絶縁層５１３は、トランジスタ５０５等を覆って設けられている。絶縁層５１４は、平坦化層としての機能を有する。なお、トランジスタを覆う絶縁層の数は限定されず、単層であっても２層以上であってもよい。

各トランジスタを覆う絶縁層の少なくとも一層に、水や水素などの不純物が拡散しにくい材料を用いることが好ましい。これにより、絶縁層をバリア膜として機能させることができる。このような構成とすることで、トランジスタに対して外部から不純物が拡散することを効果的に抑制することが可能となり、信頼性の高い表示装置を実現できる。

トランジスタ５０１、トランジスタ５０３、トランジスタ５０５、及びトランジスタ５０６は、ゲートとして機能する導電層５２１ａ、ゲート絶縁層として機能する絶縁層５１１、ソース及びドレインとして機能する導電層５２２ａ及び導電層５２２ｂ、並びに、半導体層５３１を有する。ここでは、同一の導電膜を加工して得られる複数の層に、同じハッチングパターンを付している。

トランジスタ５０１及びトランジスタ５０５は、トランジスタ５０３及びトランジスタ５０６の構成に加えて、ゲートとして機能する導電層５２３を有する。

トランジスタ５０１及びトランジスタ５０５には、チャネル形成領域を有する半導体層を２つのゲートで挟持する構成が適用されている。このような構成とすることで、トランジスタの閾値電圧を制御することができる。２つのゲートを接続し、これらに同一の信号を供給することによりトランジスタを駆動してもよい。このようなトランジスタは他のトランジスタと比較して電界効果移動度を高めることが可能であり、オン電流を増大させることができる。その結果、高速駆動が可能な回路を作製することができる。さらには、回路部の占有面積を縮小することが可能となる。オン電流の大きなトランジスタを適用することで、表示装置を大型化、または高精細化したときに配線数が増大したとしても、各配線における信号遅延を低減することが可能であり、表示ムラを抑制することができる。

または、２つのゲートのうち、一方に閾値電圧を制御するための電位を与え、他方に駆動のための電位を与えることで、トランジスタの閾値電圧を制御することができる。

表示装置が有するトランジスタの構造に限定はない。回路６６４が有するトランジスタと、表示部６６２が有するトランジスタは、同じ構造であってもよく、異なる構造であってもよい。回路６６４が有する複数のトランジスタは、全て同じ構造であってもよく、２種類以上の構造が組み合わせて用いられていてもよい。同様に、表示部６６２が有する複数のトランジスタは、全て同じ構造であってもよく、２種類以上の構造が組み合わせて用いられていてもよい。

導電層５２３には、酸化物を含む導電性材料を用いることが好ましい。導電層５２３を構成する導電膜の成膜時に、酸素を含む雰囲気下で成膜することで、絶縁層５１２に酸素を供給することができる。成膜ガス中の酸素ガスの割合を９０％以上１００％以下の範囲とすることが好ましい。絶縁層５１２に供給された酸素は、後の熱処理により半導体層５３１に供給され、半導体層５３１中の酸素欠損の低減を図ることができる。

特に、導電層５２３には、低抵抗化された金属酸化物を用いることが好ましい。このとき、絶縁層５１３に水素を放出する絶縁膜、例えば窒化シリコン膜等を用いることが好ましい。絶縁層５１３の成膜中、またはその後の熱処理によって導電層５２３中に水素が供給され、導電層５２３の電気抵抗を効果的に低減することができる。

絶縁層５１３に接して着色層４３４が設けられている。着色層４３４は、絶縁層５１４に覆われている。

基板６５１と基板６６１が重ならない領域には、接続部５０４が設けられている。接続部５０４では、配線６６５が接続層５４２を介してＦＰＣ６７２と接続されている。接続部５０４は接続部５０７と同様の構成を有している。接続部５０４の上面は、電極６１１ａと同一の導電膜を加工して得られた導電層が露出している。これにより、接続部５０４とＦＰＣ６７２とを接続層５４２を介して接続することができる。

基板６６１の外側の面に配置する偏光板４３５として直線偏光板を用いてもよいが、円偏光板を用いることもできる。円偏光板としては、例えば直線偏光板と１／４波長位相差板を積層したものを用いることができる。これにより、外光反射を抑制することができる。また、偏光板の種類に応じて、液晶素子４８０に用いる液晶素子のセルギャップ、配向、駆動電圧等を調整することで、所望のコントラストが実現されるようにすればよい。

なお、基板６６１の外側には各種光学部材を配置することができる。光学部材としては、偏光板、位相差板、光拡散層（拡散フィルムなど）、反射防止層、及び集光フィルム等が挙げられる。また、基板６６１の外側には、ゴミの付着を抑制する帯電防止膜、汚れを付着しにくくする撥水性の膜、使用に伴う傷の発生を抑制するハードコート膜等を配置してもよい。

基板６５１及び基板６６１には、それぞれ、ガラス、石英、セラミック、サファイヤ、有機樹脂などを用いることができる。基板６５１及び基板６６１に可撓性を有する材料を用いると、表示装置の可撓性を高めることができる。

反射型の液晶素子を用いる場合には、表示面側に偏光板４３５を設ける。またこれとは別に、表示面側に光拡散板を配置すると、視認性を向上させられるため好ましい。

偏光板４３５よりも外側に、フロントライトを設けてもよい。フロントライトとしては、エッジライト型のフロントライトを用いることが好ましい。ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を備えるフロントライトを用いると、消費電力を低減できるため好ましい。

［構成例２］
図２０に示す表示装置６００Ａは、トランジスタ５０１、トランジスタ５０３、トランジスタ５０５、及びトランジスタ５０６を有さず、トランジスタ５８１、トランジスタ５８４、トランジスタ５８５、及びトランジスタ５８６を有する点で、主に表示装置６００と異なる。

なお、図２０では、絶縁層４１７及び接続部５０７等の位置も図１９と異なる。図２０では、画素の端部を図示している。絶縁層４１７は、着色層４３１の端部に重ねて配置されている。また、絶縁層４１７は、遮光層４３２の端部に重ねて配置されている。このように、絶縁層は、表示領域と重ならない部分（遮光層４３２と重なる部分）に配置されてもよい。

トランジスタ５８４及びトランジスタ５８５のように、表示装置が有する２つのトランジスタは、部分的に積層して設けられていてもよい。これにより、画素回路の占有面積を縮小することが可能なため、精細度を高めることができる。また、発光素子４７０の発光面積を大きくでき、開口率を向上させることができる。発光素子４７０は、開口率が高いと、必要な輝度を得るための電流密度を低くできるため、信頼性が向上する。

トランジスタ５８１、トランジスタ５８４、及びトランジスタ５８６は、導電層５２１ａ、絶縁層５１１、半導体層５３１、導電層５２２ａ、及び導電層５２２ｂを有する。導電層５２１ａは、絶縁層５１１を介して半導体層５３１と重なる。導電層５２２ａ及び導電層５２２ｂは、半導体層５３１と電気的に接続される。トランジスタ５８１は、導電層５２３を有する。

トランジスタ５８５は、導電層５２２ｂ、絶縁層５１７、半導体層５６１、導電層５２３、絶縁層５１２、絶縁層５１３、導電層５６３ａ、及び導電層５６３ｂを有する。導電層５２２ｂは、絶縁層５１７を介して半導体層５６１と重なる。導電層５２３は、絶縁層５１２及び絶縁層５１３を介して半導体層５６１と重なる。導電層５６３ａ及び導電層５６３ｂは、半導体層５６１と電気的に接続される。

導電層５２１ａは、ゲートとして機能する。絶縁層５１１は、ゲート絶縁層として機能する。導電層５２２ａはソースまたはドレインの一方として機能する。トランジスタ５８６が有する導電層５２２ｂは、ソースまたはドレインの他方として機能する。

トランジスタ５８４とトランジスタ５８５が共有している導電層５２２ｂは、トランジスタ５８４のソースまたはドレインの他方として機能する部分と、トランジスタ５８５のゲートとして機能する部分を有する。絶縁層５１７、絶縁層５１２、及び絶縁層５１３は、ゲート絶縁層として機能する。導電層５６３ａ及び導電層５６３ｂのうち、一方はソースとして機能し、他方はドレインとして機能する。導電層５２３は、ゲートとして機能する。

［構成例３］
図２１に、表示装置６００Ｂの表示部の断面図を示す。

図２１に示す表示装置６００Ｂは、基板６５１と基板６６１の間に、トランジスタ５４０、トランジスタ５８０、液晶素子４８０、発光素子４７０、絶縁層５２０、着色層４３１、着色層４３４等を有する。

液晶素子４８０では、外光を電極６１１ｂが反射し、基板６６１側に反射光を射出する。発光素子４７０は、基板６６１側に光を射出する。

基板６６１には、着色層４３１、絶縁層４２１、及び液晶素子４８０の共通電極として機能する電極４１３、配向膜４３３ｂが設けられている。

液晶層４１２は、配向膜４３３ａ及び配向膜４３３ｂを介して、電極６１１ａ及び電極４１３の間に挟持されている。

トランジスタ５４０は、絶縁層５１２及び絶縁層５１３で覆われている。絶縁層５１３と着色層４３４は、接着層４４２によって、絶縁層４９４と貼り合わされている。

表示装置６００Ｂは、液晶素子４８０を駆動するトランジスタ５４０と発光素子４７０を駆動するトランジスタ５８０とを、異なる面上に形成するため、それぞれの表示素子を駆動するために適した構造、材料を用いて形成することが容易である。

＜画素の構成例＞
次に、表示装置が有する画素の具体的な構成例について、図２２乃至図２４を用いて説明する。

図１６における画素ユニット２１が有する電極の構成例を、図２２に示す。電極６１１は、液晶素子の反射電極として機能する。図２２（Ａ）、（Ｂ）の電極６１１には、開口４５１が設けられている。

図２２（Ａ）、（Ｂ）には、電極６１１と重なる領域に位置する発光素子６６０を破線で示している。発光素子６６０は、電極６１１が有する開口４５１と重ねて配置されている。これにより、発光素子６６０が発する光は、開口４５１を介して表示面側に射出される。

図２２（Ａ）では、矢印Ｒで示す方向に隣接する画素ユニット２１が異なる色に対応する画素である。このとき、図２２（Ａ）に示すように、矢印Ｒで示す方向に隣接する２つの画素ユニット２１において、開口４５１が一列に配列されないように、電極６１１の異なる位置に設けられていることが好ましい。これにより、２つの発光素子６６０を離すことが可能で、発光素子６６０が発する光が隣接する画素ユニット２１が有する着色層に入射してしまう現象（クロストークともいう）を抑制することができる。また、隣接する２つの発光素子６６０を離して配置することができるため、発光素子６６０のＥＬ層をシャドウマスク等により作り分ける場合であっても、高い精細度の表示装置を実現できる。

図２２（Ｂ）では、矢印Ｃで示す方向に隣接する画素ユニット２１が異なる色に対応する画素である。図２２（Ｂ）においても同様に、矢印Ｃで示す方向に隣接する２つの画素において、開口４５１が一列に配列されないように、電極６１１の異なる位置に設けられていることが好ましい。

非開口部の総面積に対する開口４５１の総面積の比の値が小さいほど、液晶素子を用いた表示を明るくすることができる。また、非開口部の総面積に対する開口４５１の総面積の比の値が大きいほど、発光素子６６０を用いた表示を明るくすることができる。

開口４５１の形状は、例えば多角形、四角形、楕円形、円形または十字等の形状とすることができる。また、細長い筋状、スリット状、市松模様状の形状としてもよい。また、開口４５１を隣接する画素に寄せて配置してもよい。好ましくは、開口４５１を同じ色を表示する他の画素に寄せて配置する。これにより、クロストークを抑制できる。

また、図２２（Ｃ）、（Ｄ）に示すように、電極６１１が設けられていない部分に、発光素子６６０の発光領域が位置していてもよい。これにより、発光素子６６０が発する光は、表示面側に射出される。

図２２（Ｃ）では、矢印Ｒで示す方向に隣接する２つの画素ユニット２１において、発光素子６６０が一列に配列されていない。図２２（Ｄ）では、矢印Ｒで示す方向に隣接する２つの画素ユニット２１において、発光素子６６０が一列に配列されている。

図２２（Ｃ）の構成は、隣接する２つの画素ユニット２１が有する発光素子６６０どうしを離すことができるため、上述の通り、クロストークの抑制、及び、高精細化が可能となる。また、図２２（Ｄ）の構成では、発光素子６６０の矢印Ｃに平行な辺側に、電極６１１が位置しないため、発光素子６６０の光が電極６１１に遮られることを抑制でき、高い視野角特性を実現できる。

図２３は、画素ユニット２１の回路図の一例である。図２３では、隣接する２つの画素ユニット２１を示している。

画素ユニット２１は、スイッチＳＷ１１、容量素子Ｃ１１、液晶素子６４０を有する画素３１ａと、スイッチＳＷ１２、トランジスタＭ、容量素子Ｃ１２、及び発光素子６６０を有する画素３１ｂを有する。また、画素ユニット２１には、配線ＧＬａ、配線ＧＬｂ、配線ＡＮＯ、配線ＣＳＣＯＭ、配線ＳＬａ、及び配線ＳＬｂが接続されている。また、図２３では、液晶素子６４０と接続する配線ＶＣＯＭ１、及び発光素子６６０と接続する配線ＶＣＯＭ２を示している。

図２３では、スイッチＳＷ１１及びスイッチＳＷ１２にトランジスタを用いた場合の例を示している。

スイッチＳＷ１１のゲートは、配線ＧＬａと接続されている。スイッチＳＷ１１のソース又はドレインの一方は、配線ＳＬａと接続され、ソース又はドレインの他方は、容量素子Ｃ１１の一方の電極、及び液晶素子６４０の一方の電極と接続されている。容量素子Ｃ１１の他方の電極は、配線ＣＳＣＯＭと接続されている。液晶素子６４０の他方の電極は配線ＶＣＯＭ１と接続されている。

スイッチＳＷ１２のゲートは、配線ＧＬｂと接続されている。スイッチＳＷ１２のソース又はドレインの一方は、配線ＳＬｂと接続され、ソース又はドレインの他方は、容量素子Ｃ１２の一方の電極、及びトランジスタＭのゲートと接続されている。容量素子Ｃ１２の他方の電極は、トランジスタＭのソース又はドレインの一方、及び配線ＡＮＯと接続されている。トランジスタＭのソース又はドレインの他方は、発光素子６６０の一方の電極と接続されている。発光素子６６０の他方の電極は、配線ＶＣＯＭ２と接続されている。

図２３では、トランジスタＭが半導体を挟む２つのゲートを有し、これらが接続されている例を示している。これにより、トランジスタＭが流すことのできる電流を増大させることができる。

配線ＶＣＯＭ１、配線ＣＳＣＯＭには、それぞれ所定の電位を与えることができる。

配線ＶＣＯＭ２及び配線ＡＮＯには、発光素子６６０が発光する電位差が生じる電位をそれぞれ与えることができる。

図２３に示す画素ユニット２１は、例えば反射モードの表示を行う場合には、配線ＧＬａ及び配線ＳＬａに与える信号により駆動し、液晶素子６４０による光学変調を利用して表示することができる。また、透過モードで表示を行う場合には、配線ＧＬｂ及び配線ＳＬｂに与える信号により駆動し、発光素子６６０を発光させて表示することができる。また両方のモードで駆動する場合には、配線ＧＬａ、配線ＧＬｂ、配線ＳＬａ及び配線ＳＬｂのそれぞれに与える信号により駆動することができる。

なお、スイッチＳＷ１１及びスイッチＳＷ１２には、ＯＳトランジスタを用いることが好ましい。これにより、画素３１ａ、３１ｂに映像信号を極めて長期間保持することができ、画素３１ａ、３１ｂに表示された階調を長期間維持することができる。

なお、図２３では一つの画素ユニット２１に、一つの液晶素子６４０と一つの発光素子６６０とを有する例を示したが、これに限られない。図２４（Ａ）は、一つの画素ユニット２１に一つの液晶素子６４０と４つの発光素子６６０（発光素子６６０ｒ、６６０ｇ、６６０ｂ、６６０ｗ）を有する例を示している。図２４（Ａ）に示す画素３１ｂは、図２３とは異なり、１つの画素で発光素子を用いたフルカラーの表示が可能である。

図２４（Ａ）では、画素ユニット２１に配線ＧＬｂａ、配線ＧＬｂｂ、配線ＳＬｂａ、配線ＳＬｂｂが接続されている。

図２４（Ａ）に示す例では、例えば４つの発光素子６６０に、それぞれ赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、及び白色（Ｗ）を呈する発光素子を用いることができる。また液晶素子６４０として、白色を呈する反射型の液晶素子を用いることができる。これにより、反射モードの表示を行う場合には、反射率の高い白色の表示を行うことができる。また透過モードで表示を行う場合には、演色性の高い表示を低い電力で行うことができる。

図２４（Ｂ）に、図２４（Ａ）に対応した画素ユニット２１の構成例を示す。画素ユニット２１は、電極６１１が有する開口部と重なる発光素子６６０ｗと、電極６１１の周囲に配置された発光素子６６０ｒ、発光素子６６０ｇ、及び発光素子６６０ｂとを有する。発光素子６６０ｒ、発光素子６６０ｇ、及び発光素子６６０ｂは、発光面積がほぼ同等であることが好ましい。

本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。

（実施の形態５）
本実施の形態では、上記実施の形態で説明した表示装置を用いた表示モジュールの構成例について説明する。

図２５示す表示モジュール１０００は、上部カバー１００１と下部カバー１００２との間に、ＦＰＣ１００３に接続されたタッチパネル１００４、ＦＰＣ１００５に接続された表示装置１００６、フレーム１００９、プリント基板１０１０、及びバッテリ１０１１を有する。

上記実施の形態で説明した表示装置は、表示装置１００６として用いることができる。

上部カバー１００１及び下部カバー１００２は、タッチパネル１００４及び表示装置１００６のサイズに合わせて、形状や寸法を適宜変更することができる。

タッチパネル１００４としては、抵抗膜方式又は静電容量方式のタッチパネルを表示装置１００６に重畳して用いることができる。また、タッチパネル１００４を設けず、表示装置１００６に、タッチパネル機能を持たせるようにすることも可能である。

フレーム１００９は、表示装置１００６の保護機能の他、プリント基板１０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム１００９は、放熱板としての機能を有していてもよい。

プリント基板１０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ１０１１による電源であってもよい。バッテリ１０１１は、商用電源を用いる場合には、省略可能である。

また、表示モジュール１０００は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。

本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。

（実施の形態６）
本実施の形態では、上記実施の形態において用いることができるＯＳトランジスタの構成例について説明する。

＜トランジスタの構成例＞
図２６（Ａ）は、トランジスタの構成例を示す上面図である。図２６（Ｂ）は、図２６（Ａ）のＸ１－Ｘ２線断面図であり、図２６（Ｃ）はＹ１－Ｙ２線断面図である。ここでは、Ｘ１－Ｘ２線の方向をチャネル長方向と、Ｙ１－Ｙ２線方向をチャネル幅方向と呼称する場合がある。図２６（Ｂ）は、トランジスタのチャネル長方向の断面構造を示す図であり、図２６（Ｃ）は、トランジスタのチャネル幅方向の断面構造を示す図である。なお、デバイス構造を明確にするため、図２６（Ａ）では、一部の構成要素が省略されている。

本発明の一態様に係る半導体装置は、絶縁層８１２乃至８２０、金属酸化物膜８２１乃至８２４、導電層８５０乃至８５３を有する。トランジスタ８０１は絶縁表面に形成される。図２６では、トランジスタ８０１が絶縁層８１１上に形成される場合を例示している。トランジスタ８０１は絶縁層８１８及び絶縁層８１９で覆われている。

なお、トランジスタ８０１を構成している絶縁層、金属酸化物膜、導電層等は、単層であっても、複数の膜が積層されたものであってもよい。これらの作製には、スパッタリング法、分子線エピタキシー法（ＭＢＥ法）、パルスレーザアブレーション法（ＰＬＡ法）、ＣＶＤ法、原子層堆積法（ＡＬＤ法）などの各種の成膜方法を用いることができる。なお、ＣＶＤ法は、プラズマＣＶＤ法、熱ＣＶＤ法、有機金属ＣＶＤ法などがある。

導電層８５０は、トランジスタ８０１のゲート電極として機能する領域を有する。導電層８５１、導電層８５２は、ソース電極又はドレイン電極として機能する領域を有する。導電層８５３は、バックゲート電極として機能する領域を有する。絶縁層８１７は、ゲート電極（フロントゲート電極）側のゲート絶縁層として機能する領域を有し、絶縁層８１４乃至絶縁層８１６の積層で構成される絶縁層は、バックゲート電極側のゲート絶縁層として機能する領域を有する。絶縁層８１８は層間絶縁層としての機能を有する。絶縁層８１９はバリア層としてとしての機能を有する。

金属酸化物膜８２１乃至８２４をまとめて酸化物層８３０と呼ぶ。図２６（Ｂ）、図２６（Ｃ）に示すように、酸化物層８３０は、金属酸化物膜８２１、金属酸化物膜８２２、金属酸化物膜８２４が順に積層されている領域を有する。また、一対の金属酸化物膜８２３は、それぞれ導電層８５１、導電層８５２上に位置する。トランジスタ８０１がオン状態のとき、チャネル形成領域は酸化物層８３０のうち主に金属酸化物膜８２２に形成される。

金属酸化物膜８２４は、金属酸化物膜８２１乃至８２３、導電層８５１、導電層８５２を覆っている。絶縁層８１７は金属酸化物膜８２３と導電層８５０との間に位置する。導電層８５１、導電層８５２はそれぞれ、金属酸化物膜８２３、金属酸化物膜８２４、絶縁層８１７を介して、導電層８５０と重なる領域を有する。

導電層８５１及び導電層８５２は、金属酸化物膜８２１及び金属酸化物膜８２２を形成するためのハードマスクから作製されている。そのため、導電層８５１及び導電層８５２は、金属酸化物膜８２１および金属酸化物膜８２２の側面に接する領域を有していない。例えば、次のような工程を経て、金属酸化物膜８２１、８２２、導電層８５１、導電層８５２を作製することができる。まず、積層された２層の金属酸化物膜上に導電膜を形成する。この導電膜を所望の形状に加工（エッチング）して、ハードマスクを形成する。ハードマスクを用いて、２層の金属酸化物膜の形状を加工し、積層された金属酸化物膜８２１及び金属酸化物膜８２２を形成する。次に、ハードマスクを所望の形状に加工して、導電層８５１及び導電層８５２を形成する。

絶縁層８１１乃至８１８に用いられる絶縁材料には、窒化アルミニウム、酸化アルミニウム、窒化酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム、窒化シリコン、酸化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル、アルミニウムシリケートなどがある。絶縁層８１１乃至８１８はこれらの絶縁材料でなる単層、又は積層して構成される。絶縁層８１１乃至８１８を構成する層は、複数の絶縁材料を含んでいてもよい。

なお、本明細書等において、酸化窒化物とは、酸素の含有量が窒素よりも多い化合物であり、窒化酸化物とは、窒素の含有量が酸素よりも多い化合物のことを意味する。

酸化物層８３０の酸素欠損の増加を抑制するため、絶縁層８１６乃至絶縁層８１８は、酸素を含む絶縁層であることが好ましい。絶縁層８１６乃至絶縁層８１８は、加熱により酸素が放出される絶縁膜（以下、「過剰酸素を含む絶縁膜」ともいう）で形成されることがより好ましい。過剰酸素を含む絶縁膜から酸化物層８３０に酸素を供給することで、酸化物層８３０の酸素欠損を補償することができる。トランジスタ８０１の信頼性および電気的特性を向上することができる。

過剰酸素を含む絶縁層とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）において、膜の表面温度が１００℃以上７００℃以下、又は１００℃以上５００℃以下の範囲における酸素分子の放出量が１．０×１０^１８［分子／ｃｍ^３］以上である膜とする。酸素分子の放出量は、３．０×１０^２０分子／ｃｍ^３以上であることがより好ましい。

過剰酸素を含む絶縁膜は、絶縁膜に酸素を添加する処理を行って形成することができる。酸素を添加する処理は、酸素雰囲気下による熱処理や、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、又はプラズマ処理などを用いて行うことができる。酸素を添加するためのガスとしては、^１６Ｏ_２もしくは^１８Ｏ_２などの酸素ガス、亜酸化窒素ガス又はオゾンガスなどを用いることができる。

酸化物層８３０の水素濃度の増加を防ぐために、絶縁層８１２乃至８１９中の水素濃度を低減することが好ましい。特に絶縁層８１３乃至８１８の水素濃度を低減することが好ましい。具体的には、水素濃度は、２×１０^２０ａｔｏｍｓ／ｃｍ^３以下であり、好ましくは５×１０^１９ａｔｏｍｓ／ｃｍ^３以下が好ましく、１×１０^１９ａｔｏｍｓ／ｃｍ^３以下がより好ましく、５×１０^１８ａｔｏｍｓ／ｃｍ^３以下がさらに好ましい。

上掲の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定された値である。

トランジスタ８０１において、酸素および水素に対してバリア性をもつ絶縁層（以下、バリア層ともいう）によって酸化物層８３０が包み込まれる構造であることが好ましい。このような構造であることで、酸化物層８３０から酸素が放出されること、酸化物層８３０に水素が侵入することを抑えることができる。トランジスタ８０１の信頼性、電気的特性を向上できる。

例えば、絶縁層８１９をバリア層として機能させ、かつ絶縁層８１１、８１２、８１４の少なくとも１つをバリア層と機能させればよい。バリア層は、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、窒化シリコンなどの材料で形成することができる。

絶縁層８１１乃至８１８の構成例を記す。この例では、絶縁層８１１、８１２、８１５、８１９は、それぞれ、バリア層として機能する。絶縁層８１６乃至８１８は過剰酸素を含む酸化物層である。絶縁層８１１は窒化シリコンであり、絶縁層８１２は酸化アルミニウムであり、絶縁層８１３は酸化窒化シリコンである。バックゲート電極側のゲート絶縁層としての機能を有する絶縁層８１４乃至８１６は、酸化シリコン、酸化アルミニウム、酸化シリコンの積層である。フロントゲート側のゲート絶縁層としての機能を有する絶縁層８１７は、酸化窒化シリコンである。層間絶縁層としての機能を有する絶縁層８１８は、酸化シリコンである。絶縁層８１９は酸化アルミニウムである。

導電層８５０乃至８５３に用いられる導電材料には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属、又は上述した金属を成分とする金属窒化物（窒化タンタル、窒化チタン、窒化モリブデン、窒化タングステン）等がある。インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を用いることができる。

導電層８５０乃至８５３の構成例を記す。導電層８５０は窒化タンタル、又はタングステン単層である。あるいは、導電層８５０は窒化タンタル、タンタルおよび窒化タンタルでなる積層である。導電層８５１は、窒化タンタル単層、又は窒化タンタルとタングステンとの積層である。導電層８５２の構成は導電層８５１と同じである。導電層８５３ａは窒化タンタルであり、導電層８５３ｂはタングステンである。

トランジスタ８０１のオフ電流の低減のために、金属酸化物膜８２２は、例えば、エネルギーギャップが大きいことが好ましい。金属酸化物膜８２２のエネルギーギャップは、２．５ｅＶ以上４．２ｅＶ以下であり、２．８ｅＶ以上３．８ｅＶ以下が好ましく、３ｅＶ以上３．５ｅＶ以下がさらに好ましい。

酸化物層８３０は、結晶性を有することが好ましい。少なくとも、金属酸化物膜８２２は結晶性を有することが好ましい。上記構成により、信頼性、および電気的特性の良いトランジスタ８０１を実現できる。

金属酸化物膜８２２に適用できる酸化物は、例えば、Ｉｎ－Ｇａ酸化物、Ｉｎ－Ｚｎ酸化物、Ｉｎ－Ｍ－Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、又はＳｎ）である。金属酸化物膜８２２は、インジウムを含む酸化物層に限定されない。金属酸化物膜８２２は、例えば、Ｚｎ－Ｓｎ酸化物、Ｇａ－Ｓｎ酸化物、Ｚｎ－Ｍｇ酸化物等で形成することができる。金属酸化物膜８２１、８２３、８２４も、金属酸化物膜８２２と同様の酸化物で形成することができる。特に、金属酸化物膜８２１、８２３、８２４は、それぞれ、Ｇａ酸化物で形成することができる。

金属酸化物膜８２２と金属酸化物膜８２１の界面に界面準位が形成されると、界面近傍の領域にもチャネル形成領域が形成されるために、トランジスタ８０１の閾値電圧が変動してしまう。そのため、金属酸化物膜８２１は、構成要素として、金属酸化物膜８２２を構成する金属元素の少なくとも１つを含むことが好ましい。これにより、金属酸化物膜８２２と金属酸化物膜８２１の界面には、界面準位が形成されにくくなり、トランジスタ８０１の閾値電圧等の電気的特性のばらつきを低減することができる。

金属酸化物膜８２４は、構成要素として、金属酸化物膜８２２を構成する金属元素の少なくとも１つを含むことが好ましい。これにより、金属酸化物膜８２２と金属酸化物膜８２４との界面では、界面散乱が起こりにくくなり、キャリアの動きが阻害されにくくなるので、トランジスタ８０１の電界効果移動度を高くすることができる。

金属酸化物膜８２１乃至８２４のうち、金属酸化物膜８２２のキャリア移動度が最も高いことが好ましい。これにより、絶縁層８１６、８１７から離間している金属酸化物膜８２２にチャネルを形成することができる。

例えば、Ｉｎ－Ｍ－Ｚｎ酸化物等のＩｎ含有金属酸化物は、Ｉｎの含有率を高めることで、キャリア移動度を高めることができる。Ｉｎ－Ｍ－Ｚｎ酸化物では主として重金属のｓ軌道がキャリア伝導に寄与しており、インジウムの含有率を多くすることにより、より多くのｓ軌道が重なるため、インジウムの含有率が多い酸化物はインジウムの含有率が少ない酸化物と比較して移動度が高くなる。そのため、金属酸化物膜にインジウムの含有量が多い酸化物を用いることで、キャリア移動度を高めることができる。

そのため、例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物で金属酸化物膜８２２を形成し、Ｇａ酸化物で金属酸化物膜８２１、８２３を形成する。例えば、Ｉｎ－Ｍ－Ｚｎ酸化物で、金属酸化物膜８２１乃至８２３を形成する場合、Ｉｎの含有率は金属酸化物膜８２２のＩｎの含有率を金属酸化物膜８２１、８２３よりも高くする。Ｉｎ－Ｍ－Ｚｎ酸化物をスパッタリング法で形成する場合、ターゲットの金属元素の原子数比を変えることで、Ｉｎ含有率を変化させることができる。

例えば、金属酸化物膜８２２の成膜に用いるターゲットの金属元素の原子数比Ｉｎ：Ｍ：Ｚｎは、１：１：１、３：１：２、又は４：２：４．１が好ましい。例えば、金属酸化物膜８２１、８２３の成膜に用いるターゲットの金属元素の原子数比Ｉｎ：Ｍ：Ｚｎは、１：３：２、又は１：３：４が好ましい。Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１のターゲットで成膜したＩｎ－Ｍ－Ｚｎ酸化物の原子数比は、およそＩｎ：Ｍ：Ｚｎ＝４：２：３である。

トランジスタ８０１に安定した電気的特性を付与するには、酸化物層８３０の不純物濃度を低減することが好ましい。金属酸化物において、水素、窒素、炭素、シリコン、および主成分以外の金属元素は不純物となる。例えば、水素および窒素はドナー準位の形成に寄与し、キャリア密度を増大させてしまう。また、シリコンおよび炭素は金属酸化物中で不純物準位の形成に寄与する。不純物準位はトラップとなり、トランジスタの電気的特性を劣化させることがある。

例えば、酸化物層８３０は、シリコン濃度が２×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは、２×１０^１７ａｔｏｍｓ／ｃｍ^３以下の領域を有する。酸化物層８３０の炭素濃度も同様である。

酸化物層８３０は、アルカリ金属濃度が１×１０^１８ａｔｏｍｓ／ｃｍ^３以下の、好ましくは２×１０^１６ａｔｏｍｓ／ｃｍ^３以下の領域を有する。酸化物層８３０のアルカリ土類金属の濃度についても同様である。

酸化物層８３０は、水素濃度が１×１０^２０ａｔｏｍｓ／ｃｍ^３未満の、好ましくは１×１０^１９ａｔｏｍｓ／ｃｍ^３未満の、より好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３未満の、さらに好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３未満の領域を有する。

上掲した酸化物層８３０の不純物濃度は、ＳＩＭＳにより得られる値である。

金属酸化物膜８２２が酸素欠損を有する場合、酸素欠損のサイトに水素が入り込むことでドナー準位を形成することがある。その結果、トランジスタ８０１のオン電流を低下させる要因となる。なお、酸素欠損のサイトは、水素が入るよりも酸素が入る方が安定する。したがって、金属酸化物膜８２２中の酸素欠損を低減することで、トランジスタ８０１のオン電流を大きくすることができる場合がある。よって、金属酸化物膜８２２の水素を低減することで、酸素欠損のサイトに水素が入りこまないようにすることが、オン電流特性に有効である。

金属酸化物に含まれる水素は、金属原子に結合している酸素と反応して水になるため、酸素欠損を形成することがある。酸素欠損に水素が入ることで、キャリアである電子が生成されることがある。また、水素の一部が金属原子に結合している酸素と結合して、キャリアである電子を生成することがある。金属酸化物膜８２２にチャネル形成領域が設けられるので、金属酸化物膜８２２に水素が含まれていると、トランジスタ８０１はノーマリーオン特性となりやすい。このため、金属酸化物膜８２２中の水素はできる限り低減されていることが好ましい。

図２６は、酸化物層８３０が４層構造の例であるが、これに限定されない。例えば、酸化物層８３０を金属酸化物膜８２１又は金属酸化物膜８２３のない３層構造とすることができる。又は、酸化物層８３０の任意の層の間、酸化物層８３０の上、酸化物層８３０の下のいずれか二箇所以上に、金属酸化物膜８２１乃至８２４と同様の金属酸化物膜を１層又は複数を設けることができる。

図２７を参照して、金属酸化物膜８２１、８２２、８２４の積層によって得られる効果を説明する。図２７は、トランジスタ８０１のチャネル形成領域のエネルギーバンド構造の模式図である。

図２７中、Ｅｃ８１６ｅ、Ｅｃ８２１ｅ、Ｅｃ８２２ｅ、Ｅｃ８２４ｅ、Ｅｃ８１７ｅは、それぞれ、絶縁層８１６、金属酸化物膜８２１、金属酸化物膜８２２、金属酸化物膜８２４、絶縁層８１７の伝導帯下端のエネルギーを示している。

ここで、真空準位と伝導帯下端のエネルギーとの差（「電子親和力」ともいう）は、真空準位と価電子帯上端のエネルギーとの差（イオン化ポテンシャルともいう）からエネルギーギャップを引いた値となる。なお、エネルギーギャップは、分光エリプソメータ（ＨＯＲＩＢＡ ＪＯＢＩＮ ＹＶＯＮ社 ＵＴ－３００）を用いて測定できる。また、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（ＰＨＩ社 ＶｅｒｓａＰｒｏｂｅ）を用いて測定できる。

絶縁層８１６、８１７は絶縁体であるため、Ｅｃ８１６ｅとＥｃ８１７ｅは、Ｅｃ８２１ｅ、Ｅｃ８２２ｅ、およびＥｃ８２４ｅよりも真空準位に近い（電子親和力が小さい）。

金属酸化物膜８２２は、金属酸化物膜８２１、８２４よりも電子親和力が大きい。例えば、金属酸化物膜８２２と金属酸化物膜８２１との電子親和力の差、および金属酸化物膜８２２と金属酸化物膜８２４との電子親和力の差は、それぞれ、０．０７ｅＶ以上１．３ｅＶ以下である。電子親和力の差は、０．１ｅＶ以上０．７ｅＶ以下が好ましく、０．１５ｅＶ以上０．４ｅＶ以下がさらに好ましい。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。

トランジスタ８０１のゲート電極（導電層８５０）に電圧を印加すると、金属酸化物膜８２１、金属酸化物膜８２２、金属酸化物膜８２４のうち、電子親和力が大きい金属酸化物膜８２２に主にチャネルが形成される。

インジウムガリウム酸化物は、小さい電子親和力と、高い酸素ブロック性を有する。そのため、金属酸化物膜８２４がインジウムガリウム酸化物を含むと好ましい。ガリウム原子割合［Ｇａ／（Ｉｎ＋Ｇａ）］は、例えば、７０％以上、好ましくは８０％以上、さらに好ましくは９０％以上とする。

また、金属酸化物膜８２１と金属酸化物膜８２２との間には金属酸化物膜８２１と金属酸化物膜８２２の混合領域が存在する場合がある。また、金属酸化物膜８２４と金属酸化物膜８２２との間には金属酸化物膜８２４と金属酸化物膜８２２の混合領域が存在する場合がある。混合領域は、界面準位密度が低くなるため、金属酸化物膜８２１、８２２、８２４の積層されている領域は、それぞれの界面近傍においてエネルギーが連続的に変化する（連続接合ともいう）バンド構造となる。

このようなエネルギーバンド構造を有する酸化物層８３０において、電子は主に金属酸化物膜８２２を移動することになる。そのため、金属酸化物膜８２１と絶縁層８１６との界面に、又は、金属酸化物膜８２４と絶縁層８１７との界面に準位が存在したとしても、これらの界面準位により、酸化物層８３０中を移動する電子の移動が阻害されにくくなるため、トランジスタ８０１のオン電流を高くすることができる。

また、図２７に示すように、金属酸化物膜８２１と絶縁層８１６の界面近傍、および金属酸化物膜８２４と絶縁層８１７の界面近傍には、それぞれ、不純物や欠陥に起因したトラップ準位Ｅｔ８２６ｅ、Ｅｔ８２７ｅが形成され得るものの、金属酸化物膜８２１、８２４があることにより、金属酸化物膜８２２をトラップ準位Ｅｔ８２６ｅ、Ｅｔ８２７ｅから離間することができる。

なお、Ｅｃ８２１ｅとＥｃ８２２ｅとの差が小さい場合、金属酸化物膜８２２の電子が該エネルギー差を越えてトラップ準位Ｅｔ８２６ｅに達することがある。トラップ準位Ｅｔ８２６ｅに電子が捕獲されることで、絶縁膜の界面にマイナスの固定電荷が生じ、トランジスタの閾値電圧はプラス方向にシフトしてしまう。Ｅｃ８２２ｅとＥｃ８２４ｅとのエネルギー差が小さい場合も同様である。

トランジスタ８０１の閾値電圧の変動が低減され、トランジスタ８０１の電気的特性を良好なものとするため、Ｅｃ８２１ｅとＥｃ８２２ｅとの差、Ｅｃ８２４ｅとＥｃ８２２ｅと差を、それぞれ０．１ｅＶ以上とすることが好ましく、０．１５ｅＶ以上とすることがより好ましい。

なお、トランジスタ８０１はバックゲート電極を有さない構造とすることもできる。

＜金属酸化物＞
次に、上記のＯＳトランジスタに用いることができる、金属酸化物について説明する。以下では特に、金属酸化物とＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）の詳細について説明する。

ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅを、トランジスタのチャネル形成領域に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅに付与することができる。ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。

また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。

また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。

また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。

すなわち、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。したがって、ＣＡＣ－ＯＳを、Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ－ＯＳと呼称してもよい。

ＣＡＣ－ＯＳは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。

なお、金属酸化物は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。

例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳ（ＣＡＣ－ＯＳの中でもＩｎ－Ｇａ－Ｚｎ酸化物を、特にＣＡＣ－ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯ_Ｘ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸化物（以下、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯ_Ｘ３（Ｘ３は０よりも大きい実数）とする。）、またはガリウム亜鉛酸化物（以下、Ｇａ_Ｘ４Ｚｎ_Ｙ４Ｏ_Ｚ４（Ｘ４、Ｙ４、およびＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯ_Ｘ１、またはＩｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。

つまり、ＣＡＣ－ＯＳは、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域とが、混合している構成を有する複合金属酸化物である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。

なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ_３（ＺｎＯ）_ｍ１（ｍ１は自然数）、またはＩｎ_{（１＋ｘ０）}Ｇａ_{（１－ｘ０）}Ｏ_３（ＺｎＯ）_ｍ０（－１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。

上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌ）構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ－ｂ面においては配向せずに連結した結晶構造である。

一方、ＣＡＣ－ＯＳは、金属酸化物の材料構成に関する。ＣＡＣ－ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。従って、ＣＡＣ－ＯＳにおいて、結晶構造は副次的な要素である。

なお、ＣＡＣ－ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。

なお、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域とは、明確な境界が観察できない場合がある。

なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ－ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。

ＣＡＣ－ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ－ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、及び窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。

ＣＡＣ－ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ－ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）測定法のひとつであるＯｕｔ－ｏｆ－ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折から、測定領域のａ－ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。

またＣＡＣ－ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該リング領域に複数の輝点が観測される。従って、電子線回折パターンから、ＣＡＣ－ＯＳの結晶構造が、平面方向、および断面方向において、配向性を有さないｎｃ（ｎａｎｏ－ｃｒｙｓｔａｌ）構造を有することがわかる。

また例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。

ＣＡＣ－ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ－ＯＳは、ＧａＯ_Ｘ３などが主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。

ここで、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域は、ＧａＯ_Ｘ３などが主成分である領域と比較して、導電性が高い領域である。つまり、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。従って、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。

一方、ＧａＯ_Ｘ３などが主成分である領域は、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯ_Ｘ３などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。

従って、ＣＡＣ－ＯＳを半導体素子に用いた場合、ＧａＯ_Ｘ３などに起因する絶縁性と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉ_ｏｎ）、および高い電界効果移動度（μ）を実現することができる。

また、ＣＡＣ－ＯＳを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ－ＯＳは、さまざまな半導体装置に最適である。

本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。

（実施の形態７）
本実施の形態では、上記実施の形態で説明した駆動回路又は表示装置を用いた表示システムの構成例について説明する。

図２８に、表示システム９００の構成例を示す。表示システム９００は、表示部９１０、制御部９２０を有する。

制御部９２０は、画像データに基づいて映像信号を生成する機能を有する。制御部９２０は、インターフェース９２１、フレームメモリ９２２、デコーダ９２３、センサコントローラ９２４、コントローラ９２５、クロック生成回路９２６、画像処理部９３０、記憶装置９４１、タイミングコントローラ９４２、レジスタ９４３、駆動回路９５０、タッチセンサコントローラ９６１、演算回路９６２を有する。

表示部９１０は、制御部９２０から入力された映像信号を用いて映像を表示する機能を有する。ここでは一例として、表示部９１０に複数の表示ユニット９１１ａ、９１１ｂが設けられている場合について説明する。また、表示部９１０は、タッチの有無、タッチ位置などの情報を得る機能を有するタッチセンサユニット９１２を有していてもよい。表示部９１０がタッチセンサユニット９１２を有しない場合、タッチセンサコントローラ９６１は省略することができる。

表示ユニット９１１ａ、９１１ｂにはそれぞれ、液晶素子を用いて表示を行う表示ユニットや、発光素子を用いて表示を行う表示ユニットなどを用いることができる。ここでは一例として、表示部９１０が、反射型の液晶素子を用いて表示を行う表示ユニット９１１ａと、発光素子を用いて表示を行う表示ユニット９１１ｂを有する構成について説明する。表示ユニット９１１ａ、９１１ｂはそれぞれ、図１５における画素群３０ａと駆動回路４０ａから構成されるユニット、画素群３０ｂと駆動回路４０ｂから構成されるユニットに相当する。

駆動回路９５０は、表示部９１０に映像信号を供給する機能を有する回路である。駆動回路９５０は、駆動回路９５１ａ、９５１ｂを有する。駆動回路９５１ａ、９５１ｂは、図１５、図１６における駆動回路５０ａ、５０ｂに対応する。

ホスト９７０は、制御部９２０に画像データ、制御信号などを送信する機能を有するプロセッサなどに対応する。制御部９２０とホスト９７０との通信は、インターフェース９２１を介して行われる。また、制御部９２０からホスト９７０には、タッチセンサコントローラ９６１が取得したタッチの有無、タッチ位置などの情報が送られる。なお、制御部９２０が有するそれぞれの回路は、ホスト９７０の規格、表示部９１０の仕様等によって、適宜取捨される。

フレームメモリ９２２は、制御部９２０に入力された画像データを記憶する機能を有する記憶回路である。ホスト９７０から制御部９２０に圧縮された画像データが送られる場合、フレームメモリ９２２は、圧縮された画像データを格納することができる。デコーダ９２３は、圧縮された画像データを伸長するための回路である。画像データを伸長する必要がない場合、デコーダ９２３は処理を行わない。なお、デコーダ９２３は、フレームメモリ９２２とインターフェース９２１との間に配置することもできる。

画像処理部９３０は、フレームメモリ９２２又はデコーダ９２３から入力された画像データに対して、各種の画像処理を行い、映像信号を生成する機能を有する。例えば、画像処理部９３０は、ガンマ補正回路９３１、調光回路９３２、調色回路９３３を有する。

また、駆動回路９５１ｂが、表示ユニット９１１ｂが有する発光素子に流れる電流を検出する機能を有する回路（電流検出回路）を有する場合、画像処理部９３０にはＥＬ補正回路９３４を設けてもよい。ＥＬ補正回路９３４は、電流検出回路から送信される信号に基づいて、発光素子の輝度を調節する機能を有する。

画像処理部９３０で生成された映像信号は、記憶装置９４１を経て、駆動回路９５０に出力される。記憶装置９４１は、映像信号を一時的に格納する機能を有する。駆動回路９５１ａ、９５１ｂは、記憶装置９４１から入力された映像信号に対して各種の処理を行い、表示ユニット９１１ａ、９１１ｂに出力する機能を有する。

タイミングコントローラ９４２は、駆動回路９５０、タッチセンサコントローラ９６１、表示ユニット９１１が有する駆動回路で用いられるタイミング信号などを生成する機能を有する。

タッチセンサコントローラ９６１は、タッチセンサユニット９１２の動作を制御する機能を有する。タッチセンサユニット９１２で検出されたタッチ情報を含む信号は、タッチセンサコントローラ９６１で処理された後、インターフェース９２１を介してホスト９７０に送信される。ホスト９７０は、タッチ情報を反映した画像データを生成し、制御部９２０に送信する。なお、制御部９２０が画像データにタッチ情報を反映させる機能を有していてもよい。また、タッチセンサコントローラ９６１は、タッチセンサユニット９１２に設けられていてもよい。

クロック生成回路９２６は、制御部９２０で使用されるクロック信号を生成する機能を有する。コントローラ９２５は、インターフェース９２１を介してホスト９７０から送られる各種制御信号を処理し、制御部９２０内の各種回路を制御する機能を有する。また、コントローラ９２５は、制御部９２０内の各種回路への電源供給を制御する機能を有する。例えばコントローラ９２５は、停止状態の回路への電源供給を一時的に遮断することができる。

演算回路９６２は、駆動回路９５１ａ、９５１ｂから入力された電位（図１７（Ｂ）における電位Ｖｏｕｔａ、Ｖｏｕｔｂに対応）の差ΔＶｏｕｔを算出する機能を有する。演算回路９６２によって算出されたΔＶｏｕｔの値は、レジスタ９４３に格納される。なお、演算回路９６２として、図１等に示す演算回路５６を用いることもできる。

また、画像処理部９３０は補正回路９３５を有する。補正回路９３５は、データＳＤを、ΔＶｏｕｔが相殺されるように補正する機能を有する。これにより、図１７（Ｂ）に示すように、駆動回路９５１ａと駆動回路９５１ｂの間の映像信号の差を相殺することができる。

なお、図１７（Ｂ）における回路８０は、演算回路９６２の機能と補正回路９３５の機能を有する回路に相当する。

レジスタ９４３は、制御部９２０の動作に用いられるデータを格納する機能を有する。レジスタ９４３が格納するデータとしては、画像処理部９３０が補正処理を行うために使用するパラメータ、タイミングコントローラ９４２が各種タイミング信号の波形生成に用いるパラメータなどが挙げられる。レジスタ９４３は、複数のレジスタで構成されるスキャンチェーンレジスタによって構成することができる。

また、制御部９２０には、光センサ９８０と接続されたセンサコントローラ９２４を設けることができる。光センサ９８０は、外光９８１を検知して、検知信号を生成する機能を有する。センサコントローラ９２４は、検知信号に基づいて制御信号を生成する機能を有する。センサコントローラ９２４で生成された制御信号は、例えば、コントローラ９２５に出力される。

表示ユニット９１１ａと表示ユニット９１１ｂが映像を表示する場合、画像処理部９３０は、表示ユニット９１１ａの映像信号と表示ユニット９１１ｂの映像信号とを分けて生成する機能を有する。この場合、光センサ９８０およびセンサコントローラ９２４を用いて測定した外光９８１の明るさに応じて、表示ユニット９１１ａが有する反射型の液晶素子の反射強度と、表示ユニット９１１ｂが有する発光素子の発光強度を調整することができる。ここでは、当該調整を調光、あるいは調光処理と呼ぶ。また、当該処理を実行する回路を調光回路と呼ぶ。

画像処理部９３０は、表示部９１０の仕様によって、ＲＧＢ－ＲＧＢＷ変換回路など、他の処理回路を有していてもよい。ＲＧＢ－ＲＧＢＷ変換回路とは、ＲＧＢ（赤、緑、青）画像データを、ＲＧＢＷ（赤、緑、青、白）画像信号に変換する機能をもつ回路である。すなわち、表示部９１０がＲＧＢＷ４色の画素を有する場合、画像データ内のＷ（白）成分を、Ｗ（白）画素を用いて表示することで、消費電力を低減することができる。なお、表示部９１０がＲＧＢＹ４色の画素を有する場合、例えば、ＲＧＢ－ＲＧＢＹ（赤、緑、青、黄）変換回路を用いることができる。

制御部９２０は、半導体装置によって構成することができる。従って、制御部９２０は半導体装置と呼ぶこともできる。また、制御部９２０に含まれる回路は、１つの集積回路に集約することができる。この集積回路は、図１８におけるＩＣ６７３として用いることができる。この場合、表示装置６００に制御部９２０を実装することができる。

本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。

（実施の形態８）
本実施の形態では、上記実施の形態で説明した表示装置又は表示システムを搭載した電子機器の構成例について説明する。図２９に、電子機器の一例として、タブレット型の情報端末の構成例を示す。

図２９（Ａ）に、タブレット型の情報端末の構成例を示す。情報端末１１７０は、筐体１１７１、表示部１１７２、操作キー１１７３、スピーカ１１７４を有する。ここで、表示部１１７２には、位置入力装置としての機能を有する表示装置を用いることができる。位置入力装置としての機能は例えば、表示装置にタッチパネルを設ける、表示装置に光電変換素子を有する画素部を設けるなどの方法によって付加することができる。また、操作キー１１７３は、情報端末１１７０を起動する電源スイッチ、情報端末１１７０のアプリケーションを操作するボタン、音量調整ボタン、又は表示部１１７２を点灯、あるいは消灯するスイッチとして用いることができる。

図２９（Ａ）には操作キー１１７３を４個示しているが、情報端末１１７０の有する操作キーの数及び配置は、これに限定されない。また、情報端末１１７０はマイクロホンを有していてもよい。これにより、例えば、情報端末１１７０に携帯電話のような通話機能を付することができる。また、情報端末１１７０はカメラを有していてもよい。また、情報端末１１７０はフラッシュライト、又は照明として用いることができる発光装置を有していてもよい。

また、情報端末１１７０は、筐体１１７１の内部にセンサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線などを測定する機能を含むもの）を有していてもよい。特に、ジャイロセンサ、加速度センサなどの傾きを検出するセンサを有する検出装置を設けることで、情報端末１１７０の向き（鉛直方向に対して情報端末がどの向きに向いているか）を判断して、表示部１１７２の画面表示を、情報端末１１７０の向きに応じて自動的に切り替えるようにすることができる。

なお、表示部１１７２には、図２８における表示部９１０を用いることができる。また、情報端末１１７０には、図２８における制御部９２０に対応する集積回路１１６０、図２８におけるホスト９７０に対応するプロセッサ１１６１を搭載することができる。これにより、情報端末１１７０に表示システムが搭載される。

図２９（Ｂ）に、情報端末１１７０に搭載される表示システム１１８０の構成例を示す。表示システム１１８０は、プロセッサ１１６１、集積回路１１６０、表示部１１７２によって構成される。

プロセッサ１１６１から集積回路１１６０には、画像データＤｉ、制御信号Ｓｃが送信される。集積回路１１６０は、制御信号Ｓｃに基づいて、表示部１１７２への映像信号の供給、又は、映像信号の検査及び補正を行う。すなわち、プロセッサ１１６１は、集積回路１１６０において、表示部１１７２への映像信号の供給を行うか、映像信号の検査及び補正を行うかを選択する機能を有する。

制御信号Ｓｃによって表示部１１７２への映像信号の供給が命令されると、集積回路１１６０は画像データＤｉに基づいて映像信号を生成し、データＳＤとして表示部１１７２に供給する。一方、制御信号Ｓｃによって映像信号の検査及び補正が命令されると、集積回路１１６０は図４乃至７に示す動作により、映像信号の補正を行う。そして、補正された映像信号は、データＳＤ´として表示部１１７２に供給される。

このように、電子機器に表示システム１１８０を備えることにより、プロセッサ１１６１を用いて映像信号の検査及び補正を行うことが可能な電子機器を実現することができる。

なお、本発明の一態様に係る電子機器は、図２９に示す情報端末に限られない。図３０に、電子機器の他の例を示す。

図３０（Ａ）、（Ｂ）に、携帯情報端末２０００の一例を示す。携帯情報端末２０００は、筐体２００１、筐体２００２、表示部２００３、表示部２００４、及びヒンジ部２００５等を有する。

筐体２００１と筐体２００２は、ヒンジ部２００５で連結されている。携帯情報端末２０００は、図３０（Ａ）に示すように折り畳んだ状態から、図３０（Ｂ）に示すように筐体２００１と筐体２００２を開くことができる。

例えば表示部２００３及び表示部２００４に文書情報を表示することが可能であり、電子書籍端末としても用いることができる。また、表示部２００３及び表示部２００４に静止画像や動画像を表示することもできる。また、表示部２００３は、タッチパネルを有していてもよい。

このように、携帯情報端末２０００は、持ち運ぶ際には折り畳んだ状態にできるため、汎用性に優れる。

なお、筐体２００１及び筐体２００２には、電源ボタン、操作ボタン、外部接続ポート、スピーカ、マイク等を有していてもよい。

なお、携帯情報端末２０００は、表示部２００３に設けられたタッチセンサを用いて、文字、図形、イメージを識別する機能を有していてもよい。この場合、例えば、数学又は言語などを学ぶための問題集などを表示する情報端末に対して、指、又はスタイラスペンなどで解答を書き込んで、携帯情報端末２０００で正誤の判定を行うといった学習を行うことができる。また、携帯情報端末２０００は、音声解読を行う機能を有していてもよい。この場合、例えば、携帯情報端末２０００を用いて外国語の学習などを行うことができる。このような携帯情報端末は、教科書などの教材、又はノートなどとして利用する場合に適している。

なお、表示部２００３に設けられたタッチセンサによって取得したタッチ情報は、本発明の一態様に係る半導体装置による、電力供給の有無の予測に用いることができる。

図３０（Ｃ）に携帯情報端末の一例を示す。図３０（Ｃ）に示す携帯情報端末２０１０は、筐体２０１１、表示部２０１２、操作ボタン２０１３、外部接続ポート２０１４、スピーカ２０１５、マイク２０１６、カメラ２０１７等を有する。

携帯情報端末２０１０は、表示部２０１２にタッチセンサを備える。電話を掛ける、或いは文字を入力するなどのあらゆる操作は、指やスタイラスなどで表示部２０１２に触れることで行うことができる。

また、操作ボタン２０１３の操作により、電源のオン、オフ動作や、表示部２０１２に表示される画像の種類を切り替えることができる。例えば、メール作成画面から、メインメニュー画面に切り替えることができる。

また、携帯情報端末２０１０の内部に、ジャイロセンサまたは加速度センサ等の検出装置を設けることで、携帯情報端末２０１０の向き（縦か横か）を判断して、表示部２０１２の画面表示の向きを自動的に切り替えるようにすることができる。また、画面表示の向きの切り替えは、表示部２０１２を触れること、操作ボタン２０１３の操作、またはマイク２０１６を用いた音声入力等により行うこともできる。

携帯情報端末２０１０は、例えば、電話機、手帳または情報閲覧装置等から選ばれた一つまたは複数の機能を有する。例えば、携帯情報端末２０１０はスマートフォンとして用いることができる。また、携帯情報端末２０１０は、例えば、移動電話、電子メール、文章閲覧及び作成、音楽再生、動画再生、インターネット通信、ゲームなどの種々のアプリケーションを実行することができる。

図３０（Ｄ）に、カメラの一例を示す。カメラ２０２０は、筐体２０２１、表示部２０２２、操作ボタン２０２３、シャッターボタン２０２４等を有する。またカメラ２０２０には、着脱可能なレンズ２０２６が取り付けられている。

ここではカメラ２０２０として、レンズ２０２６を筐体２０２１から取り外して交換することが可能な構成としたが、レンズ２０２６と筐体２０２１が一体となっていてもよい。

カメラ２０２０は、シャッターボタン２０２４を押すことにより、静止画、または動画を撮像することができる。また、表示部２０２２はタッチパネルとしての機能を有し、表示部２０２２をタッチすることにより撮像することも可能である。

なお、カメラ２０２０は、ストロボ装置や、ビューファインダーなどを別途装着することができる。または、これらが筐体２０２１に組み込まれていてもよい。

本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。

１０ 表示装置
２０ 画素部
２１ 画素ユニット
３０ 画素群
３１ 画素
４０ 駆動回路
５０ 駆動回路
５１ シフトレジスタ
５２ デコーダ回路
５３ レベルシフタ回路
５４ ＤＡ変換回路
５５ 増幅回路
５６ 演算回路
６０ 液晶素子
６１ 反射電極
６２ 液晶層
６３ 透明電極
６４ 光
６５ 開口部
７０ 発光素子
７１ 光
８０ 回路
１１０ レジスタ
１２０ ラッチ回路
１２１ 減算回路
１２２ 加算器
１２３ インバータ
１３０ デコーダ
１４０ ラッチ回路
１５０ レベルシフタ
１６０ 選択回路
１６１ 回路
１７０ 電位生成回路
１８０ アンプ
２１０ 発光素子
２２０ 液晶素子
４１２ 液晶層
４１３ 電極
４１７ 絶縁層
４２１ 絶縁層
４３１ 着色層
４３２ 遮光層
４３３ 配向膜
４３４ 着色層
４３５ 偏光板
４４１ 接着層
４４２ 接着層
４５１ 開口
４７０ 発光素子
４８０ 液晶素子
４９１ 電極
４９２ ＥＬ層
４９３ 電極
４９４ 絶縁層
５０１ トランジスタ
５０３ トランジスタ
５０４ 接続部
５０５ トランジスタ
５０６ トランジスタ
５０７ 接続部
５１１ 絶縁層
５１２ 絶縁層
５１３ 絶縁層
５１４ 絶縁層
５１６ 絶縁層
５１７ 絶縁層
５１８ 絶縁層
５２０ 絶縁層
５２１ 導電層
５２３ 導電層
５３１ 半導体層
５４０ トランジスタ
５４２ 接続層
５４３ 接続体
５５２ 接続部
５６１ 半導体層
５６３ 導電層
５８０ トランジスタ
５８１ トランジスタ
５８４ トランジスタ
５８５ トランジスタ
５８６ トランジスタ
６００ 表示装置
６００Ａ 表示装置
６００Ｂ 表示装置
６１１ 電極
６４０ 液晶素子
６５１ 基板
６６０ 発光素子
６６１ 基板
６６２ 表示部
６６４ 回路
６６５ 配線
６７２ ＦＰＣ
６７３ ＩＣ
８０１ トランジスタ
８１１ 絶縁層
８１２ 絶縁層
８１３ 絶縁層
８１４ 絶縁層
８１５ 絶縁層
８１６ 絶縁層
８１７ 絶縁層
８１８ 絶縁層
８１９ 絶縁層
８２０ 絶縁層
８２１ 金属酸化物膜
８２２ 金属酸化物膜
８２３ 金属酸化物膜
８２４ 金属酸化物膜
８３０ 酸化物層
８５０ 導電層
８５１ 導電層
８５２ 導電層
８５３ 導電層
９００ 表示システム
９１０ 表示部
９１１ 表示ユニット
９１２ タッチセンサユニット
９２０ 制御部
９２１ インターフェース
９２２ フレームメモリ
９２３ デコーダ
９２４ センサコントローラ
９２５ コントローラ
９２６ クロック生成回路
９３０ 画像処理部
９３１ ガンマ補正回路
９３２ 調光回路
９３３ 調色回路
９３４ ＥＬ補正回路
９３５ 補正回路
９４１ 記憶装置
９４２ タイミングコントローラ
９４３ レジスタ
９５０ 駆動回路
９５１ 駆動回路
９６１ タッチセンサコントローラ
９６２ 演算回路
９７０ ホスト
９８０ 光センサ
９８１ 外光
１０００ 表示モジュール
１００１ 上部カバー
１００２ 下部カバー
１００３ ＦＰＣ
１００４ タッチパネル
１００５ ＦＰＣ
１００６ 表示装置
１００９ フレーム
１０１０ プリント基板
１０１１ バッテリ
１１６０ 集積回路
１１６１ プロセッサ
１１７０ 情報端末
１１７１ 筐体
１１７２ 表示部
１１７３ 操作キー
１１７４ スピーカ
１１８０ 表示システム
２０００ 携帯情報端末
２００１ 筐体
２００２ 筐体
２００３ 表示部
２００４ 表示部
２００５ ヒンジ部
２０１０ 携帯情報端末
２０１１ 筐体
２０１２ 表示部
２０１３ 操作ボタン
２０１４ 外部接続ポート
２０１５ スピーカ
２０１６ マイク
２０１７ カメラ
２０２０ カメラ
２０２１ 筐体
２０２２ 表示部
２０２３ 操作ボタン
２０２４ シャッターボタン
２０２６ レンズ

Claims (1)

1. デコーダ回路と、増幅回路と、演算回路と、を有し、
   前記増幅回路は、第１のアンプと、第２のアンプと、を有し、
   前記第１のアンプ又は前記第２のアンプの一方は、前記第１のアンプ又は前記第２のアンプの他方の出力を検査する機能を有し、
   前記デコーダ回路及び前記演算回路には、映像信号が入力され、
   前記映像信号は、デジタルデータであり、
   前記演算回路は、前記デジタルデータを格納する機能と、格納された前記デジタルデータと前記検査の結果とに基づいて、前記第１のアンプ又は前記第２のアンプから出力される電位の誤差を算出する機能を有し、
   前記デコーダ回路は、前記デコーダ回路に入力された前記映像信号から前記電位の誤差を差し引くことにより、前記映像信号の補正を行う機能を有する半導体装置。

Images