JP7015235B2 - 範囲に基づくリアルタイム走査電子顕微鏡非可視ビナー - Google Patents

範囲に基づくリアルタイム走査電子顕微鏡非可視ビナー Download PDF

Info

Publication number
JP7015235B2
JP7015235B2 JP2018506092A JP2018506092A JP7015235B2 JP 7015235 B2 JP7015235 B2 JP 7015235B2 JP 2018506092 A JP2018506092 A JP 2018506092A JP 2018506092 A JP2018506092 A JP 2018506092A JP 7015235 B2 JP7015235 B2 JP 7015235B2
Authority
JP
Japan
Prior art keywords
defects
classifier
defect
invisible
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018506092A
Other languages
English (en)
Other versions
JP2018536275A (ja
Inventor
ヘマンタ ロイ
アルピット ジャイン
アルピット ヤチ
オリビエ モレア
アルン ロボ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KLA Corp
Original Assignee
KLA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KLA Corp filed Critical KLA Corp
Publication of JP2018536275A publication Critical patent/JP2018536275A/ja
Application granted granted Critical
Publication of JP7015235B2 publication Critical patent/JP7015235B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501Semiconductor wafers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/8806Specially adapted optical and illumination features
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01QSCANNING-PROBE TECHNIQUES OR APPARATUS; APPLICATIONS OF SCANNING-PROBE TECHNIQUES, e.g. SCANNING PROBE MICROSCOPY [SPM]
    • G01Q30/00Auxiliary means serving to assist or improve the scanning probe techniques or apparatus, e.g. display or data processing devices
    • G01Q30/02Non-SPM analysing devices, e.g. SEM [Scanning Electron Microscope], spectrometer or optical microscope
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/245Detection characterised by the variable being measured
    • H01J2237/24571Measurements of non-electric or non-magnetic variables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/245Detection characterised by the variable being measured
    • H01J2237/24592Inspection and quality control of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/26Electron or ion microscopes
    • H01J2237/28Scanning microscopes
    • H01J2237/2813Scanning microscopes characterised by the application
    • H01J2237/2817Pattern inspection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Health & Medical Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Radiology & Medical Imaging (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Description

本開示は欠陥の分類に関し、より詳細には非可視欠陥の分類に関する。
関連出願の相互参照
本出願は、2015年8月5日に出願され譲渡されたインド仮特許出願第4069/CHE/2015号のインド仮特許出願に基づく優先権を主張し、また、2015年9月23日に出願され譲渡された米国特許出願第62/222,647号の仮特許出願に基づく優先権を主張し、それらの開示は参照により本出願に組み込まれる。
ウェハ検査システムは、製造工程中に発生する欠陥を検出することによって、半導体製造業者が集積回路(IC)チップの歩留まりを増加させ維持する助けとなる。検査システムの1つの目的は、製造工程が仕様に見合うかどうかを監視することである。検査システムは、製造工程が、確立された規範の範囲外である場合に、問題および/または問題の源を示し、すると半導体製造業者はそれに対処できる。
半導体製造工業の進化は、歩留まり管理、また、特に、計測および検査システムにますます増大する要求を課している。ウェハサイズが増加する一方でクリティカルディメンションは縮小している。経済は高歩留まりで高価値の製造を達成するための時間を減少するように産業を駆り立てている。したがって、歩留まりの問題を検出してから修正するまでの総時間数を最小化することは、半導体製造業者にとって投資利益率を決めることになる。
人手による分類と層に基づく自動分類を含む欠陥の分類の以前の技法は、あまりにも多くの時間と労力を必要とする。デバイスがより複雑になるにつれ、半導体製造設備における欠陥の人手による分類は、より多くの時間と労力を要している。分類にかなりの時間を投資した後でも、欠陥分類はヒューマンエラーにより不正確かつ一貫性のないものになり得る。フィールド内での欠陥の自動分類の現在の技法は、欠陥の多くの事例を要し、また時には分類器をトレーニングするために人的資源も要する。さらに、各層の各欠陥タイプに関して分類器をトレーニングすることは、トレーニング対象の分類器の総数が、欠陥タイプの数に層の数を掛け合わせたものとなるため煩雑である。
人手による分類は、各欠陥画像を多数の視野での人手による観察、基準欠陥画像の既知のセットでの欠陥識別および各欠陥サイトに対するクラスコードの人手による割り当てを包含する。欠陥の人手による分類は完了までに多大な時間を要する。それは結局非常に高費用ということになる。さらに、分類中に人の判断を用いることは結果に不正確さと一貫性のなさをもたらす可能性がある。
層に基づく自動分類は、各層に関して作成される、存在する重大な欠陥タイプ全てを類別するカスタム分類器を含む。分類器は、人手によって作成されても自動作成されてもよい。層に基づく自動分類は、層特有のカスタム分類器の作成を実行する。全層に関する分類器のトレーニングは、トレーニングデータ、人的資源および時間等の拡張的リソースを要する。例えば、各層に関する分類器のトレーニングはトレーニングデータを要する。トレーニングデータは、分類器によって分類されるために必要な各重大な欠陥に関する十分な欠陥事例を有していなければならない。フィールド内で使用されるある種の分類器生成スキームは、人手による分類器作成を要する。多大な時間投資を包含することとともに、これは、これらの分類器の作成のための属性の最適なセットの判断における不正確さにより、作成された分類器の性能に不整合をもたらす。分類器を作成し、トレーニングし維持するために、同じ欠陥タイプに関して特定のサイトで層にわたって分類器の作成を膨大に繰り返し、また、多数の顧客サイトにわたっても膨大に繰り返すことで、膨大な時間が費やされる。
国際公開第2008/053524号
したがって、必要なのは、ウェハ欠陥を分類するために必要な時間と労力を低減するシステムと技法である。
第1の実施形態において、システムが提供される。システムは、欠陥レビューツールと、欠陥レビューツールと通信するように構成されたコントローラを備えている。欠陥レビューツールは、ウェハを固締するように構成されたステージを有する。コントローラは、ウェハの層上の非可視欠陥を分類器を用いて識別するように構成されている。欠陥レビューツールは走査電子顕微鏡(SEM)であり得る。非可視欠陥はSEM非可視欠陥(SNV)であり得る。
コントローラは、欠陥レビューツールと通信するように構成されたプロセッサと、分類器を包含するプロセッサと電子的に通信する記憶デバイスと、欠陥レビューツールと通信するためにプロセッサと電子的に通信する通信ポートを備えてもよい。
コントローラは、分類器を用いて非可視欠陥を識別して、トポグラフィカルな欠陥、強度属性またはエネルギー属性のうち少なくとも1つをフィルタリングしてもよい。
第2の実施形態において、方法が提供される。方法は、欠陥レビューツールを用いて、ウェハ上の層の画像を生成し、プロセッサを用いて、分類器を用いて画像の少なくとも1つの属性を評価し、プロセッサを用いて、分類器を用いてウェハ上の層上の非可視欠陥を識別することを含む。
方法はさらに、プロセッサを用いて、非可視欠陥の上限と下限を規定することを含み、識別される非可視欠陥は上限と下限の間にある。
分類器は、トポグラフィカルな欠陥、強度属性および/またはエネルギー属性をフィルタリングするように構成されてもよい。
分類器はウェハの各層上で用いられるように構成されてもよい。
生成は走査電子顕微鏡(SEM)を用いてもよい。非可視欠陥はSEM非可視欠陥(SNV)であってよい。
比較と識別は、生成と同時に実行されてもよい。
本開示の本質と目的をより万全に理解するために、以下の詳細な説明を添付の図面と併せて参照する。
本開示の一実施形態によるフローチャートである。 走査電子顕微鏡非可視(SNV)スプレッドの例示的上限と下限を示すチャートである。 例示的SNV分類器の模式図である。 本開示による欠陥レビューツールの一実施形態の図である。
請求項に記載された主題は特定の実施形態に関して説明されるが、本明細書に記載される利点と特徴の全てを提供するわけではない実施形態を含むその他の実施形態も本開示の範囲内にある。本開示の範囲から逸脱せずに、種々の構造的論理的、プロセスステップおよび電子的な変更がなされ得る。したがって、本開示の範囲は添付の特許請求の範囲に関連してのみ定義される。
走査電子顕微鏡(SEM)非可視(「SNV」と呼ぶ)は、欠陥があるが定義された実欠陥を含まないレビューサイトとして定義される。定義された実欠陥は基準と比べてウェハ上で破断となり得る。例えば、定義された実欠陥は、粒子、スクラッチまたはボイドであり得る。したがって、SNVはそれらの基準サイトと比べて同じ特性を有することとなり、それがSNVを人手により識別することを困難にする。本明細書の開示では、欠陥属性は、欠陥画像から基準画像を差し引いた後(即ち、欠陥画像-基準画像)で計算され得る。これは、層にわたるSNVの共通の属性値につながり、多数の層上のSNVをビンアウトするための単一の分類器、または、リアルタイムSNV(RT-SNV)分類器の作成につながる。ビニングとは、いくつかの略連続した値を、より少数のサブグループにグルーピングするための1以上の方法を指す。分類器は、特定の目的のため(例えば欠陥分類および検出)にSNVのコホートを識別することによってSNVを「ビンアウト」してもよい。
SNV等の非可視欠陥は、容易に目視され得る物理的残渣または可視欠陥がないにもかかわらずデバイスの電気的故障を引き起こし得る。非可視欠陥の例は、ウェハ間またはチップ間の、抵抗、キャパシタンスまたはタイミング上のばらつき、ストレスによって起こる位置ずれ、局所的結晶欠陥または局所的ボンディング欠陥を含む。非可視欠陥は歩留まりに影響し、そのため非可視欠陥は半導体製造業者にとって懸念事項であり、識別が困難である。
SNVまたは粒子等の特定の欠陥タイプは一般的であり、1以上のウェハの多数の層にわたり一貫性がある。これは、層に基づく分類器作成から、欠陥に基づく分類器作成への移行につながった。欠陥に基づく分類器作成は、1以上のウェハの多数の層にわたり1つの共通の欠陥タイプをビンアウトする単一の分類器の実装を包含する。共通の欠陥タイプは、多数の層にわたり同じ範囲の欠陥属性値を有する。
SNVは、全ての検査器からの欠陥マップをレビューする間に発見され得る。検査器は、自動、半自動および人手によるウェハ検査ツールおよびプロセスを含み得る。半導体製造業者は、より低い閾値での検査走査につながる実欠陥を見逃したくはないであろう。より低い閾値はひいては偽陽性またはその他の擬似(nuisances)を招く。レビュー後にこれらの偽陽性またはその他の擬似を実欠陥から類別することは、SNVパーセンテージが高い層ではレビューのために多くの時間とマンパワーを要することになるため、困難な仕事である。本開示の実施形態は、全てのサイトで発見された全ての層と全てのノードにわたりSNVを実欠陥から類別するために、1以上のウェハの多数の層上のSNVに関する属性範囲が、1つの分類器を生成することを包含する。
本明細書の開示では、多数の層上のSNVの属性範囲は、1)大量の層にわたるSNVの物理的特性を理解するために用いられることができ、それが、その他の実欠陥からSNVのプログラムに基づいた類別を可能にし、2)大量の層にわたるSNVに関して同じである属性と範囲を、それらがSNVをプログラムに基づいて類別するために用いられ得るように、理解するために用いられることができる。本開示のシステムおよび方法はさらに、SNVをビンアウトするために、全ての層上のSNVに関する共通の属性範囲を用いる分類器を生成して使用する。本開示のシステムおよび方法は、さらに、鎖テスト、発見の流れ(discovery flow)等の異なる事例に関して全ての層にわたりSNVをビンアウトするために、単一の分類器を生成して使用してもよい。さらに、本開示は、分類器のカットオフを規定するために属性の多数の層にわたり1つの共通の(すなわち共有の)範囲を用いてもよい。
RT-SNV分類器は半導体製造業者においてコストを下げスループットを増加させ得る。さらに、欠陥のより迅速な分類は、半導体製造業者が歩留まりの問題をより早く解決することを助長でき、それは結果を得るまでの時間を短縮する。これらの利点は半導体製造業者にとって大きな資本節約をもたらす。
図1は、本開示の一実施形態によるフローチャートである。方法のステップはそれぞれ、本明細書でさらに説明するように実行されてもよい。方法は、本明細書に記載される画像取得サブシステムおよび/またはコンピュータサブシステム(複数可)またはシステム(複数可)によって実行され得る任意のその他のステップ(複数可)をも含んでもよい。ステップは、本明細書に記載される実施形態のうちいずれかに従って構成され得る1以上のコンピュータシステムによって実行される。さらに、上記に説明した方法は、本明細書に記載されるシステムの実施形態のうちいずれによって実行されてもよい。
図1に見られるように、ウェハ上の層の画像が100で生成される。画像は、走査電子顕微鏡(SEM)等の画像取込デバイスを用いて生成または取り込まれてもよい。画像はプログラムに基づいて縫合された1以上の画像を備えてもよい。1つの画像は、ウェハの多数の視界を含んでもよく、それは、光の種々の波長を用いて生成された視界である。画像はデジタル化されて、一時的メモリ(RAM)または永続的メモリ(ハードドライブ等)に記憶されてもよい。画像は、インターネットまたはイントラネットを介して1以上のシステムにアクセス可能な1つのキュレーションされたデータベースに記憶されてもよい。画像の少なくとも1つの属性が、101で分類器を用いて評価される。例えば、画像は、評価のために分類プロセッサによって取り出されてもよい。分類プロセッサは、画像を一時的メモリまたは永続的メモリから要求してもよい。一実施形態において、分類プロセッサは、キュレーションされたデータベースから画像を要求してもよい。分類プロセッサは、分類器を用いて画像を評価してもよい。そのため、ウェハの層上のSNV等の非可視欠陥が、102で分類器を用いて識別される。
分類器は、多数の層および/または多数のウェハにわたり(また、組み合わせた装置を用いて、多数のサイトにわたり)SEMレビュー画像上で抽出された欠陥属性に基づいて作成または生成され得る。これは、検査または計測アルゴリズムで実行され得る。収集されたSEMレビュー画像は、異なるタイプの欠陥とSNVに、人手により分類され得る。いくつかの実施形態において、収集されたSEMレビュー画像は、以前の試験と既知のソースからインポートされてもよい。
KLA-Tencor Corporation製のImpactXP等の欠陥レビューおよび分類ソフトウェアが、SNVの属性値の範囲を決定するために用いられる。この欠陥レビューおよび分類ソフトウェアは、自動欠陥分類を含み得る。特定の属性に対するSNVスプレッドの上限と下限が、SNV(外れ値を除く)のうち大多数がその中に共存する境界において生成される。例えば、図2の上限と下限を参照されたい。SNVの大多数の属性値のスプレッドは、SNVの理想値の周囲の範囲内にある。例えば、SNVに関して、属性1=1、属性2=0、属性3=0等である。
SNVを定義し分類するために有用な属性を決定またはさらに分析するために、種々のレビューロット上の多数の層に関して同様なデータが収集される。SNV範囲データ(上限と下限を含む)が、多数の属性に関して収集され得る。異なる層および/または異なるウェハにわたり、異なる撮像条件が使用され得る。
SNVの属性範囲値は、1以上のウェハの層にわたる共通の範囲に関してプログラムに基づいて分析される。属性は、層にわたりSNVの値の共通の範囲を示し得るため、SNVの共通の属性範囲は、多数の層にわたりSNVをビンアウトするための単一の分類器の実装のために用いられ得る。これらの共通の範囲は、RT-SNV分類器の属性境界を定義するために用いられる。このようにして形成されたRT-SNV分類器の性能は、多数のウェハにわたり検証される。
分類器を用いて、SNVビンから異なるタイプの欠陥をフィルタリングするために種々の属性が用いられ得る。これらは以下のフィルタのうち一部または全てを含む。トポグラフィー属性は、粒子、スクラッチ等のトポグラフィカルな欠陥をフィルタリングで除く。強度属性は、残渣、スカム等の高材料コントラストまたは高GL差欠陥を類別する。エネルギー属性は、ボイドまたは大きな欠陥等の高エネルギーおよび高エネルギー密度欠陥をフィルタリングする。同様に、その他のタイプの属性を用いて、異なるタイプの欠陥をSNVから類別してもよい。
抽出された属性範囲はプロットされてもよい。リアルタイム自動欠陥分類(RT-ADC)属性が以下に言及され、SNVの範囲は多種多様な層に関して同じである。
Figure 0007015235000001
全ての層上のSNVに関する共通の属性範囲の境界は、分類器に関する対応する属性ノードのカットオフとして用いられてもよい。この後、分類器の従来のトレーニングは必要なく、分類器は任意の顧客サイトでの任意のノードの任意の層での展開に準備ができているはずである。しかしながら、いくつかの実施形態では、特定の機器または目的を補償するために、カットオフは共通の属性範囲とは別に調整される必要もあり得る。
SNVを実欠陥から類別するために、分類器によって以下の属性のノードが用いられてもよい。属性2、属性3、属性6および属性5は、粒子およびスクラッチ等のトポグラフィカルな実欠陥をSNVから類別する。属性5は、例えば、エネルギー測定を包含し得る。属性2は、例えばピーク高さを比較してもよい。属性3と属性6はそれぞれ、正の測定と負の測定であり得る。属性7は、残渣等の高材料コントラスト実欠陥をSNVから類別する。属性8は、ボイド等の高密度実欠陥をSNVから類別する。属性4は、顕著性をカバーすることができ、ハンプ、小粒子、小ピットおよび開き等の独自の単一の欠陥をSNVから類別できる。属性1は、背景と同じでない任意のその他の欠陥をSNVから類別する。
例えば、例示的SNV分類器に関しては図3を参照されたい。
分類器の準備ができた後で、分類器はその他のウェハの層上のSNVを識別するために展開され得る。
本明細書で用いる「ウェハ」という用語は一般に、半導体または非半導体材料で形成された基板を指す。そのような半導体または非半導体材料の例は、限定はしないが、単結晶シリコン、窒化ガリウム、ヒ化ガリウム、リン化インジウム、サファイアおよびガラスを含む。そのような基板は半導体製造設備内で一般的に見出されおよび/または処理され得る。
ウェハは基板上に形成された1以上の層を含んでもよい。例えば、そのような層は、限定はしないが、フォトレジスト、誘電材料、導体材料および半導体材料
を含み得る。多くの異なるタイプのそのような層が当技術分野で公知であり、本明細書で用いるウェハという用語は、全てのタイプのそのような層を含むウェハを包含することを意図している。
ウェハ上に形成された1以上の層は、パターン付きでもパターンなしでもよい。例えば、ウェハは、反復可能なパターン付きフィーチャまたは周期構造をそれぞれ有する複数のダイを含んでもよい。材料のそのような層の形成および加工が、最終的に完成したデバイスをもたらし得る。多くの異なるタイプのデバイスがウェハ上に形成されてもよく、本明細書で用いるウェハという用語は、当技術分野で公知の任意のタイプのデバイスがその上に製造されるウェハを包含することを意図している。
図4は、欠陥レビューツール200の一実施形態である。欠陥レビューツール200は、SEMであっても、電子ビームを用いる別の欠陥レビューツールであっても、またはウェハを検査するように構成されたその他の装置であってもよい。
欠陥レビューツール200は、ウェハ203を固締するように構成されたステージ204を含む。ステージ204は、1軸、2軸または3軸で運動または回転するように構成されてもよい。
図4で見られるように、ウェハ203は層209および210を含む多数の層を含む。層210は層209の後で形成される。図4では層210が撮像されているように示されているが、層210の形成の前に層209が撮像されている可能性がある。図4に示す3層よりも多い層または少ない層が可能である。
欠陥レビューツール200はさらに、ウェハ203の表面の画像を生成するように構成された画像生成システム201を含む。画像はウェハ203の特定の層に関するものであり得る。この例において、画像生成システム201は、ウェハ203の画像を生成するために電子ビーム202を生成する。広帯域プラズマまたはレーザー走査を用いるもの等のその他の画像生成システム201も可能である。
特定の例において、欠陥レビューツール200は走査電子顕微鏡(SEM)の一部である。ウェハ203の画像が、ウェハ203を集束された電子ビーム202で走査することによって生成される。電子を用いて、ウェハ203の表面トポグラフィーと組成に関する情報を包含する信号を生成する。電子ビーム202は、ラスター走査パターンで走査されてもよく、電子ビーム202の位置を検出された信号と合成して、画像を生成してもよい。
欠陥レビューツール200はコントローラ205と通信する。例えば、コントローラ205は画像生成システム201または欠陥レビューツール200のその他の構成要素と通信できる。コントローラ205は、プロセッサ206と、プロセッサ206と電子的に通信する記憶デバイス207と、プロセッサ206と電子的に通信する通信ポート208を含み得る。コントローラ205は、ハードウェア、ソフトウェアおよびファームウェアの任意の組み合わせによって実行され得ることを理解すべきである。さらに、本明細書に記載されるコントローラ205の機能は、1つのユニットによって実行されてもよく、または、異なる構成要素に分割されて、次にハードウェア、ソフトウェアおよびファームウェアの任意の組み合わせによって実行されてもよい。本明細書に記載される種々の方法と機能を実行するためのコントローラ205用のプログラムコードまたは命令は、コントローラ105内部、コントローラ205外部またはそれらの組み合わせで、メモリ等のコントローラが可読な記憶媒体に記憶されてもよい。
コントローラ205はさらに、分類器を用いてウェハの層上の、SNV等の非可視欠陥を識別してもよい。例えば、コントローラ205は、図1のステップを実行してもよい。コントローラ205はさらに、本明細書で開示されるその他のステップまたは技法を実行してもよい。
コントローラ205は、コントローラ205が、画像生成システム201内等の検出器によって生成された出力を受信できるように、欠陥レビューツール200の検出器に任意の適切な方式で(例えば、「有線」および/または「無線」伝送媒体を含み得る1以上の伝送媒体を介して)結合されてもよい。コントローラ205は、検出器の出力を用いていくつかの機能を実行するように構成されてもよい。例えば、コントローラ205は、検出器の出力を用いて、ウェハ203上の欠陥を検出するように構成されてもよい。ウェハ203上の欠陥を検出することは、コントローラ205によって、検出器により生成された出力に何らかの欠陥検出アルゴリズムおよび/または方法を適用することにより実行されてもよい。欠陥検出アルゴリズムおよび/または方法は、本明細書で開示される、または当技術分野で公知の任意の適切なアルゴリズムおよび/または方法を含み得る。例えば、コントローラ205は、検出器の出力を閾値と比較してもよい。閾値より上の値を有する出力はいずれも、SNVまたはその他の非可視欠陥等の潜在的欠陥として識別され得るのに対し、閾値より下の値を有する出力はいずれも潜在的欠陥としては識別され得ない。別の例において、コントローラ205は、出力への欠陥検出を行わずに、検出器の出力を記憶デバイス207または別の記憶媒体に送信するように構成されてもよい。コントローラ205はさらに、本明細書に記載されるように構成されてもよい。
本明細書に記載されるコントローラ205、その他のシステム(複数可)またはその他のサブシステム(複数可)は、パーソナルコンピュータシステム、画像コンピュータ、メインフレームコンピュータシステム、ワークステーション、ネットワーク機器、インターネット機器またはその他のデバイスを含む種々の形態を取ってもよい。一般に、「コントローラ」という用語は、メモリ媒体からの命令を実行する1以上のプロセッサを有する任意のデバイスを包含するように広範に定義され得る。サブシステム(複数可)またはシステム(複数可)はさらに、パレレルプロセッサ等の当技術分野で公知の任意の適切なプロセッサを含んでもよい。さらに、サブシステム(複数可)またはシステム(複数可)は、高速処理およびソフトウェアを備えたプラットフォームを、スタンドアローン、またはネットワーク化されたツールとして含んでもよい。
システムが1より多いサブシステムを含む場合、サブシステム間で画像、データ、情報、命令等が送信され得るように、異なるサブシステムは互いに結合されてもよい。例えば、1つのサブシステムは、当技術分野で公知の任意の適切な有線および/または無線伝送媒体を含み得る任意の適切な伝送媒体によって付加的なサブシステム(複数可)に結合されてよい。2以上のそのようなサブシステムが、共有のコンピュータ可読記憶媒体(図示せず)によって有効に結合されてもよい。
付加的な実施形態は、本明細書で開示されるSNV等の非可視欠陥を識別するためのコンピュータ実装方法を実行するためにコントローラ上で実行可能なプログラム命令を記憶する非一時的コンピュータ可読媒体に関する。特に、図4に示すように、記憶デバイス207またはその他の記憶媒体は、コントローラ205上で実行可能なプログラム命令を含む非一時的コンピュータ可読媒体を含んでもよい。コンピュータ実装方法は、本明細書に記載される任意の方法(複数可)の任意のステップ(複数可)を含み得る。
本明細書に記載されるような方法を実装するプログラム命令は、記憶デバイス207または別の記憶媒体等内のコンピュータ可読媒体に記憶されてもよい。コンピュータ可読媒体は、磁気もしくは光ディスク、磁気テープ等の記憶媒体、または当技術分野で公知の任意のその他の適切な非一時的コンピュータ可読媒体であってよい。
プログラム命令は、とりわけ、手順に基づく技法、コンポーネントに基づく技法および/またはオブジェクト志向の技法を含む種々の方式のうちいずれによって実装されてもよい。例えば、プログラム命令は、ActiveXコントロール、C++オブジェクト、JavaBeans、Microsoft Foundation Classes(「MFC」)、SSE(ストリーミングSIMDエクステンション)またはその他の技術もしくは方法を所望に用いて実装されてもよい。
コントローラ205は本明細書に記載される実施形態のいずれに従って構成されてもよい。その開示の全体を参照により本明細書に組み込む、米国特許出願第14/991,901号に記載されるような、コントローラ205のその他の構成および機能も可能である。
本明細書に記載されるコントローラは、欠陥レビューシステムの一部として開示されたが、検査システムでの使用向けに構成されてもよい。別の実施形態では、本明細書に記載されるコントローラは、計測システムでの使用向けに構成されてもよい。このように、本明細書で開示される実施形態は、異なる用途に多かれ少なかれ適した異なるイメージング能力を有するいくつかのシステム用に合わせて調整され得る分類向けのいくつかの構成を説明する。
本明細書で開示される実施形態はさらに、検査、欠陥レビューおよびレチクル等のその他の試料の計測向けに構成されてもよい。例えば、本明細書に記載される実施形態は、マスク検査、ウェハ検査およびウェハ計測向けに構成されてもよい。特に、本明細書に記載される実施形態は、広帯域プラズマ検査器、電子ビーム検査器または欠陥レビューツール、マスク検査器、バーチャル検査器等の出力取得サブシステムの一構成要素であるか、または出力取得サブシステムに結合された、コンピュータノードまたはコンピュータクラスタにインストールされてもよい。こうして、本明細書に記載される実施形態は出力を生成してもよく、出力は、限定はしないが、ウェハ検査、マスク検査、電子ビーム検査およびレビュー、計測等を含む種々の用途に用いられ得る。コントローラは、実際の出力を生成する対象である試料に基づいて上記のように修正されてもよい。
本明細書で開示される実施形態は、人手による分類よりも有利である。RT-SNVは、欠陥の人手による分類を支援する。RT-SNVは、RT-ADC属性を用いてSNVを自動フィルタリングする。RT-SNVは、欠陥分類の労力と時間を低減する。RT-SNVは、人手による分類方法に存在するヒューマンエラーも低減する。
本明細書で開示される実施形態はさらに、層に基づく自動分類よりも有利である。層に基づく分類器は個々の層のみに働きかけるのに対し、ジェネリックな欠陥に基づく分類器は全ての層にわたり使用され得る。RT-SNV分類器は、各層に異なるSNV分類器を作成するのに費やされる時間を省く。RT-SNV分類器は、トレーニングデータが各層に必要とされる層に基づく分類器と比べて、より少ないトレーニングデータを必要とし得る。層に基づく分類器は、異なる欠陥タイプを有する新規ロットや、プロセス変動に遭遇した場合に再調整されなければならないのに対し、RT-SNV分類器は、すぐに使用でき、整合した結果をもたらし、トレーニングを一切必要としない。
本開示を、1以上の特定の実施形態に関して説明してきたが、本開示の範囲から逸脱せずに、本開示のその他の実施形態が行われてもよいことが理解されよう。したがって、本開示は、添付の請求項およびその合理的解釈によってのみ限定されるものと見做される。

Claims (15)

  1. 欠陥レビューツールを備え、前記欠陥レビューツールは、ウェハを固締するように構成されたステージを有し、
    さらに、前記欠陥レビューツールと通信するように構成されたコントローラを備え、前記コントローラは、前記ウェハの複数の層上の非可視欠陥を、単一の分類器を用いて識別するように構成されており、
    前記コントローラは、前記単一の分類器を用いて前記複数の層上の前記非可視欠陥を識別して、トポグラフィカルな欠陥、強度属性またはエネルギー属性のうち少なくとも1つをフィルタリングし、前記トポグラフィカルな欠陥は粒子またはスクラッチを含み、前記強度属性は残渣またはスカムを含み、前記エネルギー属性はボイドを含む、
    システム。
  2. 前記コントローラは、前記欠陥レビューツールと通信するように構成されたプロセッサと、分類器を包含するプロセッサと電子的に通信する記憶デバイスと、前記欠陥レビューツールと通信するために前記プロセッサと電子的に通信する通信ポートを備えている、請求項1に記載のシステム。
  3. 前記欠陥レビューツールは走査電子顕微鏡(SEM)である、請求項1に記載のシステム。
  4. 前記非可視欠陥はSEM非可視欠陥(SNV)である、請求項1に記載のシステム。
  5. 欠陥レビューツールを用いて、ウェハ上の層の画像を生成し、
    プロセッサを用いて、単一の分類器を用いて画像の少なくとも1つの属性を評価し、
    プロセッサを用いて、前記単一の分類器を用いてウェハの複数の層上の非可視欠陥を識別することを含み、
    前記プロセッサは、前記単一の分類器を用いて前記複数の層上の前記非可視欠陥を識別して、トポグラフィカルな欠陥、強度属性またはエネルギー属性のうち少なくとも1つをフィルタリングし、前記トポグラフィカルな欠陥は粒子またはスクラッチを含み、前記強度属性は残渣またはスカムを含み、前記エネルギー属性はボイドを含む、
    方法。
  6. さらに、プロセッサを用いて、非可視欠陥の上限と下限を規定することを含み、識別される非可視欠陥は上限と下限の間にある、請求項5に記載の方法。
  7. 前記分類器は、トポグラフィカルな欠陥をフィルタリングする、請求項5に記載の方法。
  8. 前記分類器は、強度属性をフィルタリングする、請求項5に記載の方法。
  9. 前記分類器は、エネルギー属性をフィルタリングする、請求項5に記載の方法。
  10. 前記生成は走査電子顕微鏡(SEM)を用いる、請求項5に記載の方法。
  11. 前記非可視欠陥はSEM非可視欠陥(SNV)である、請求項5に記載の方法。
  12. 前記比較と識別は、生成と同時に実行されてもよい、請求項5に記載の方法。
  13. 前記分類器は、前記トポグラフィカルな欠陥をフィルタリングする、請求項1に記載のシステム。
  14. 前記分類器は、前記強度属性をフィルタリングする、請求項1に記載のシステム。
  15. 前記分類器は、前記エネルギー属性をフィルタリングする、請求項1に記載のシステム。
JP2018506092A 2015-08-05 2016-08-03 範囲に基づくリアルタイム走査電子顕微鏡非可視ビナー Active JP7015235B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
IN4069CH2015 2015-08-05
IN4069/CHE/2015 2015-08-05
US201562222647P 2015-09-23 2015-09-23
US62/222,647 2015-09-23
US15/227,698 US9947596B2 (en) 2015-08-05 2016-08-03 Range-based real-time scanning electron microscope non-visual binner
PCT/US2016/045410 WO2017024065A1 (en) 2015-08-05 2016-08-03 Range-based real-time scanning electron microscope non-visual binner
US15/227,698 2016-08-03

Publications (2)

Publication Number Publication Date
JP2018536275A JP2018536275A (ja) 2018-12-06
JP7015235B2 true JP7015235B2 (ja) 2022-02-02

Family

ID=57943622

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018506092A Active JP7015235B2 (ja) 2015-08-05 2016-08-03 範囲に基づくリアルタイム走査電子顕微鏡非可視ビナー

Country Status (5)

Country Link
US (1) US9947596B2 (ja)
JP (1) JP7015235B2 (ja)
KR (1) KR102380099B1 (ja)
TW (1) TWI688763B (ja)
WO (1) WO2017024065A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10713534B2 (en) * 2017-09-01 2020-07-14 Kla-Tencor Corp. Training a learning based defect classifier
US11263737B2 (en) * 2019-01-10 2022-03-01 Lam Research Corporation Defect classification and source analysis for semiconductor equipment

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007526444A (ja) 2003-06-06 2007-09-13 ケーエルエー−テンカー テクノロジィース コーポレイション パターン化ウェハまたは非パターン化ウェハおよびその他の検体の検査システム
JP2008515239A (ja) 2004-09-30 2008-05-08 ケイエルエイ−テンコー・テクノロジーズ・コーポレーション 半導体製造のための柔軟でハイブリッドな欠陥分類
JP2011501875A (ja) 2007-09-20 2011-01-13 ケーエルエー−テンカー・コーポレーション ウエハ用永続的データの作成と、永続的データを検査関連機能に使用するためのシステムと方法
WO2014028513A1 (en) 2012-08-14 2014-02-20 Kla-Tencor Corporation Automated inspection scenario generation
WO2015066602A1 (en) 2013-11-03 2015-05-07 Kla-Tencor Corporation Decision tree construction for automatic classification of defects on semiconductor wafers

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6200823B1 (en) 1999-02-09 2001-03-13 Advanced Micro Devices, Inc. Method for isolation of optical defect images
JP3749107B2 (ja) 1999-11-05 2006-02-22 ファブソリューション株式会社 半導体デバイス検査装置
JP2001210689A (ja) 2000-01-25 2001-08-03 Jeol Ltd 電子ビーム検査方法および装置
KR100503530B1 (ko) 2003-01-02 2005-07-22 삼성전자주식회사 웨이퍼의 불량검출 장치 및 방법
JP2005032760A (ja) 2003-07-07 2005-02-03 Fab Solution Kk 半導体装置の欠陥検査方法
JP4136883B2 (ja) * 2003-10-03 2008-08-20 株式会社日立ハイテクノロジーズ 欠陥観察方法
WO2008053524A1 (fr) 2006-10-31 2008-05-08 Topcon Corporation Appareil d'inspection de semi-conducteur et procédé d'inspection de semi-conducteur
JP5156452B2 (ja) * 2008-03-27 2013-03-06 東京エレクトロン株式会社 欠陥分類方法、プログラム、コンピュータ記憶媒体及び欠陥分類装置
US8489945B2 (en) 2010-10-12 2013-07-16 Globalfoundries Singapore PTE, LTD. Method and system for introducing physical damage into an integrated circuit device for verifying testing program and its results
US8716662B1 (en) * 2012-07-16 2014-05-06 Kla-Tencor Corporation Methods and apparatus to review defects using scanning electron microscope with multiple electron beam configurations
US8948494B2 (en) 2012-11-12 2015-02-03 Kla-Tencor Corp. Unbiased wafer defect samples
US9053527B2 (en) * 2013-01-02 2015-06-09 Kla-Tencor Corp. Detecting defects on a wafer
TWI688760B (zh) * 2013-03-11 2020-03-21 美商克萊譚克公司 使用表面增強電場之缺陷偵測
US9619876B2 (en) 2013-03-12 2017-04-11 Kla-Tencor Corp. Detecting defects on wafers based on 2D scatter plots of values determined for output generated using different optics modes
US9865512B2 (en) * 2013-04-08 2018-01-09 Kla-Tencor Corp. Dynamic design attributes for wafer inspection
US10436720B2 (en) 2015-09-18 2019-10-08 KLA-Tenfor Corp. Adaptive automatic defect classification

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007526444A (ja) 2003-06-06 2007-09-13 ケーエルエー−テンカー テクノロジィース コーポレイション パターン化ウェハまたは非パターン化ウェハおよびその他の検体の検査システム
JP2008515239A (ja) 2004-09-30 2008-05-08 ケイエルエイ−テンコー・テクノロジーズ・コーポレーション 半導体製造のための柔軟でハイブリッドな欠陥分類
JP2011501875A (ja) 2007-09-20 2011-01-13 ケーエルエー−テンカー・コーポレーション ウエハ用永続的データの作成と、永続的データを検査関連機能に使用するためのシステムと方法
WO2014028513A1 (en) 2012-08-14 2014-02-20 Kla-Tencor Corporation Automated inspection scenario generation
WO2015066602A1 (en) 2013-11-03 2015-05-07 Kla-Tencor Corporation Decision tree construction for automatic classification of defects on semiconductor wafers

Also Published As

Publication number Publication date
TW201713937A (zh) 2017-04-16
KR102380099B1 (ko) 2022-03-28
US9947596B2 (en) 2018-04-17
WO2017024065A1 (en) 2017-02-09
TWI688763B (zh) 2020-03-21
KR20180027637A (ko) 2018-03-14
US20170040142A1 (en) 2017-02-09
JP2018536275A (ja) 2018-12-06

Similar Documents

Publication Publication Date Title
JP7200113B2 (ja) 深くスタック化された層を有するウェハにおいて欠陥分類器を訓練して適用するためのシステムと方法
US10127651B2 (en) Defect sensitivity of semiconductor wafer inspectors using design data with wafer image data
JP7146857B2 (ja) ディープラーニングに基づきウェーハ欠陥画像を用いてウェーハの欠陥を分類するための方法およびシステム
JP2020118696A (ja) 光学式検査及び光学式レビューからの欠陥属性に基づく電子ビームレビューのための欠陥サンプリング
JP6141353B2 (ja) ウェーハを検査しかつ/または分類するシステム
TWI734720B (zh) 檢查晶圓之系統及方法
TWI751372B (zh) 用於缺陷偵測之系統及方法
TWI534646B (zh) 智慧型弱點圖形診斷方法、系統與電腦可讀取記憶媒體
TW202044067A (zh) 基於機器學習之半導體樣本中的缺陷分類
US20170345142A1 (en) Combined patch and design-based defect detection
JP7015235B2 (ja) 範囲に基づくリアルタイム走査電子顕微鏡非可視ビナー
TW202225675A (zh) 雜訊圖案化特徵之檢測
CN107923856B (zh) 以范围为基础的实时扫描电子显微镜的非视觉分格器
US11114324B2 (en) Defect candidate generation for inspection
JP4052733B2 (ja) パターン付きウエハの異物検査方法
JP2003086644A (ja) 構造化されていないウエーハを検査するための装置及び方法
JP3314217B2 (ja) 外観検査装置
IL256806A (en) A non-visual spacer for range-based real-time scanning electron microscopy
JP3348059B2 (ja) 半導体装置の製造方法
WO2024069701A1 (ja) モデル生成方法及び欠陥検査システム
JP4909215B2 (ja) 検査方法および装置
JP2009188099A (ja) 欠陥分類装置、欠陥分類方法およびそのコンピュータ・プログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190718

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210820

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220121