JP7004389B2 - ノイズ検知装置、ノイズ検知方法及びノイズ検知プログラム - Google Patents
ノイズ検知装置、ノイズ検知方法及びノイズ検知プログラム Download PDFInfo
- Publication number
- JP7004389B2 JP7004389B2 JP2019006786A JP2019006786A JP7004389B2 JP 7004389 B2 JP7004389 B2 JP 7004389B2 JP 2019006786 A JP2019006786 A JP 2019006786A JP 2019006786 A JP2019006786 A JP 2019006786A JP 7004389 B2 JP7004389 B2 JP 7004389B2
- Authority
- JP
- Japan
- Prior art keywords
- change point
- noise
- rising
- latch counter
- falling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
実施形態1に係るノイズ検知装置を説明する。図1は、実施形態1に係る信号受信部の受信回路及びノイズ検知装置を例示した構成図である。図1に示すように、信号受信部1は、受信回路10及びノイズ検知装置20を備えている。具体的には、信号受信部1は、受信回路10に並列に付加されたノイズ検知装置20を備えている。信号受信部1は、例えば、デジタル信号を受信する。
次に、実施形態2に係るノイズ検知装置を説明する。本実施形態のノイズ検知装置は、重複するノイズ判定である擬似判定を除去する。例えば、リタイミングと組み合わせ、識別再生部11のパルス信号の変化点からノイズの変化点だけを抽出する。そして、外来ノイズの特性であるノイズ幅(逆相変化点間隔)及びノイズ周期(同相変化点間隔)を計測する。なお、信号受信部1における受信回路10及びノイズ検知装置20の構成は、図1と同様である。
前記識別再生部から前記パルス信号を受信し、前記パルス信号の立ち下がり変化点である第2変化点を検出すると同時に前記クロックによるカウントを開始させ、
前記第1変化点を検出すると同時に開始したカウントが所定のカウント数になる前に前記第2変化点を検出した場合、または、前記第2変化点を検出すると同時に開始したカウントが所定のカウント数になる前に前記第1変化点を検出した場合に、ノイズを有すると判定させる、
ことをコンピュータに実行させるノイズ検知プログラム。
10 受信回路
11 識別再生部
12 PLL部
13 リタイミング部
14 N逓倍部
15 発振器
20 ノイズ検知装置
21 立ち上がり変化点ラッチ・カウンタ部
22 立ち下がり変化点ラッチ・カウンタ部
23 変化点間隔ショート検出部
Claims (6)
- 入力信号の振幅が閾値よりも大きい場合にパルス信号を発生させる識別再生部から前記パルス信号を受信し、前記パルス信号の立ち上がり変化点である第1変化点を検出すると同時にクロックによるカウントを開始する立ち上がり変化点ラッチ・カウンタ部と、
前記識別再生部から前記パルス信号を受信し、前記パルス信号の立ち下がり変化点である第2変化点を検出すると同時に前記クロックによるカウントを開始する立ち下がり変化点ラッチ・カウンタ部と、
前記立ち上がり変化点ラッチ・カウンタ部が所定のカウント数をカウントする前に、前記立ち下がり変化点ラッチ・カウンタ部が前記第2変化点を検出した場合、
または、
前記立ち下がり変化点ラッチ・カウンタ部が所定のカウント数をカウントする前に、前記立ち上がり変化点ラッチ・カウンタ部が前記第1変化点を検出した場合に、ノイズを有すると判定する変化点間隔ショート検出部と、
を備え、
前記立ち上がり変化点ラッチ・カウンタ部が所定のカウント数をカウントする前に、前記立ち下がり変化点ラッチ・カウンタ部が前記第2変化点を検出した場合に、前記変化点間隔ショート検出部が前記ノイズを有すると判定後、前記立ち上がり変化点ラッチ・カウンタ部は、カウンタをクリアにして、次の立ち上がり変化点を待ち、
前記立ち下がり変化点ラッチ・カウンタ部が所定のカウント数をカウントする前に、前記立ち上がり変化点ラッチ・カウンタ部が前記第1変化点を検出した場合に、前記変化点間隔ショート検出部が前記ノイズを有すると判定後、前記立ち下がり変化点ラッチ・カウンタ部は、カウンタをクリアにして、次の立ち下がり変化点を待ち、
前記変化点間隔ショート検出部は、
複数の前記第1変化点及び前記第2変化点のうち、前記入力信号に位相同期のリタイミングクロックを生成するPLLから受信した前記リタイミングクロックの立ち上がり変化点である第3変化点、または、前記リタイミングクロックの立ち下がり変化点である第4変化点と一致するものを除外することにより、前記ノイズによる前記第1変化点及び前記第2変化点を抽出する、
ノイズ検知装置。 - 前記変化点間隔ショート検出部は、
抽出された前記第1変化点及び前記第2変化点の間隔から前記ノイズの幅を導く、
請求項1に記載のノイズ検知装置。 - 前記変化点間隔ショート検出部は、
抽出された前記第1変化点間の間隔または前記第2変化点間の間隔から前記ノイズの周期を導く、
請求項1に記載のノイズ検知装置。 - 前記クロックは、発振器が発振した発振クロックをN逓倍したN逓倍クロックである、
請求項1~3のいずれか1項に記載のノイズ検知装置。 - 入力された信号の波形の振幅が閾値よりも大きい場合にパルス信号を発生させる識別再生部から前記パルス信号を受信する立ち上がり変化点ラッチ・カウンタ部に、前記パルス信号の立ち上がり変化点である第1変化点を検出させると同時にクロックによるカウントを開始させるステップと、
前記識別再生部から前記パルス信号を受信する立ち下がり変化点ラッチ・カウンタ部に、前記パルス信号の立ち下がり変化点である第2変化点を検出させると同時に前記クロックによるカウントを開始させるステップと、
前記立ち上がり変化点ラッチ・カウンタ部が所定のカウント数をカウントする前に、前記立ち下がり変化点ラッチ・カウンタ部が前記第2変化点を検出した場合、または、前記立ち下がり変化点ラッチ・カウンタ部が所定のカウント数をカウントする前に、前記立ち上がり変化点ラッチ・カウンタ部が前記第1変化点を検出した場合に、変化点間隔ショート検出部はノイズを有すると判定するステップと、
を備え、
前記立ち上がり変化点ラッチ・カウンタ部が所定のカウント数をカウントする前に、前記立ち下がり変化点ラッチ・カウンタ部が前記第2変化点を検出した場合に、前記変化点間隔ショート検出部が前記ノイズを有すると判定後、前記立ち上がり変化点ラッチ・カウンタ部は、カウンタをクリアにして、次の立ち上がり変化点を待ち、
前記立ち下がり変化点ラッチ・カウンタ部が所定のカウント数をカウントする前に、前記立ち上がり変化点ラッチ・カウンタ部が前記第1変化点を検出した場合に、前記変化点間隔ショート検出部が前記ノイズを有すると判定後、前記立ち下がり変化点ラッチ・カウンタ部は、カウンタをクリアにして、次の立ち下がり変化点を待ち、
前記変化点間隔ショート検出部は、
複数の前記第1変化点及び前記第2変化点のうち、前記入力された信号に位相同期のリタイミングクロックを生成するPLLから受信した前記リタイミングクロックの立ち上がり変化点である第3変化点、または、前記リタイミングクロックの立ち下がり変化点である第4変化点と一致するものを除外することにより、前記ノイズによる前記第1変化点及び前記第2変化点を抽出する、
ノイズ検知方法。 - 入力された信号の波形の振幅が閾値よりも大きい場合にパルス信号を発生させる識別再生部から前記パルス信号を受信する立ち上がり変化点ラッチ・カウンタ部に、前記パルス信号の立ち上がり変化点である第1変化点を検出させると同時にクロックによるカウントを開始させ、
前記識別再生部から前記パルス信号を受信する立ち下がり変化点ラッチ・カウンタ部に、前記パルス信号の立ち下がり変化点である第2変化点を検出させると同時に前記クロックによるカウントを開始させ、
前記立ち上がり変化点ラッチ・カウンタ部が所定のカウント数をカウントする前に、前記立ち下がり変化点ラッチ・カウンタ部が前記第2変化点を検出した場合、または、前記立ち下がり変化点ラッチ・カウンタ部が所定のカウント数をカウントする前に、前記立ち上がり変化点ラッチ・カウンタ部が前記第1変化点を検出した場合に、変化点間隔ショート検出部はノイズを有すると判定させ、
前記立ち上がり変化点ラッチ・カウンタ部が所定のカウント数をカウントする前に、前記立ち下がり変化点ラッチ・カウンタ部が前記第2変化点を検出した場合に、前記変化点間隔ショート検出部が前記ノイズを有すると判定後、前記立ち上がり変化点ラッチ・カウンタ部に、カウンタをクリアにして、次の立ち上がり変化点を待たせ、
前記立ち下がり変化点ラッチ・カウンタ部が所定のカウント数をカウントする前に、前記立ち上がり変化点ラッチ・カウンタ部が前記第1変化点を検出した場合に、前記変化点間隔ショート検出部が前記ノイズを有すると判定後、前記立ち下がり変化点ラッチ・カウンタ部に、カウンタをクリアにして、次の立ち下がり変化点を待たせ、
前記変化点間隔ショート検出部に、
複数の前記第1変化点及び前記第2変化点のうち、前記入力された信号に位相同期のリタイミングクロックを生成するPLLから受信した前記リタイミングクロックの立ち上がり変化点である第3変化点、または、前記リタイミングクロックの立ち下がり変化点である第4変化点と一致するものを除外することにより、前記ノイズによる前記第1変化点及び前記第2変化点を抽出させる、
ことをコンピュータに実行させるノイズ検知プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019006786A JP7004389B2 (ja) | 2019-01-18 | 2019-01-18 | ノイズ検知装置、ノイズ検知方法及びノイズ検知プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019006786A JP7004389B2 (ja) | 2019-01-18 | 2019-01-18 | ノイズ検知装置、ノイズ検知方法及びノイズ検知プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020115628A JP2020115628A (ja) | 2020-07-30 |
JP7004389B2 true JP7004389B2 (ja) | 2022-01-21 |
Family
ID=71778787
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019006786A Active JP7004389B2 (ja) | 2019-01-18 | 2019-01-18 | ノイズ検知装置、ノイズ検知方法及びノイズ検知プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7004389B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001273199A (ja) | 2000-03-24 | 2001-10-05 | Matsushita Electric Ind Co Ltd | シリアルインターフェイス |
JP2011151576A (ja) | 2010-01-21 | 2011-08-04 | Nec Saitama Ltd | 信号検出回路および誤検出防止方法 |
-
2019
- 2019-01-18 JP JP2019006786A patent/JP7004389B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001273199A (ja) | 2000-03-24 | 2001-10-05 | Matsushita Electric Ind Co Ltd | シリアルインターフェイス |
JP2011151576A (ja) | 2010-01-21 | 2011-08-04 | Nec Saitama Ltd | 信号検出回路および誤検出防止方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2020115628A (ja) | 2020-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5658601B2 (ja) | 通信試験回路及び半導体集積回路、電子機器 | |
US7391240B2 (en) | Clock anomaly detection circuit and clock anomaly detection method | |
US8468398B2 (en) | Loopback testing with phase alignment of a sampling clock at a test receiver apparatus | |
JP2009111824A (ja) | 高速クロック検知回路 | |
JP2011232337A (ja) | 試験測定機器及び方法 | |
JP2005257376A (ja) | 半導体集積回路およびその検査方法 | |
JP2011024047A (ja) | 受信装置 | |
JP7004389B2 (ja) | ノイズ検知装置、ノイズ検知方法及びノイズ検知プログラム | |
JP2005318014A (ja) | 擬似ロック検出回路および擬似ロック検出方法、pll回路およびクロックデータリカバリ方法、通信装置および通信方法、並びに、光ディスク再生装置および光ディスク再生方法 | |
JP5285637B2 (ja) | 軌道回路装置 | |
KR970011839B1 (ko) | 근거리통신망의 데이타충돌 검출회로 | |
JP5185167B2 (ja) | ジッタ検出回路およびジッタ検出方法 | |
WO2011068080A1 (ja) | クロック異常検知システム | |
JP4829337B2 (ja) | 信号受信装置及び信号処理方法 | |
JP6554024B2 (ja) | 監視装置 | |
JP4486871B2 (ja) | 信号デコード装置及び信号デコード方法 | |
Jakubĺk et al. | SDR all-channels receiver for FHSS sensor network | |
JP2970690B2 (ja) | 同期制御回路 | |
JP2011173528A (ja) | 軌道回路装置 | |
JP6012074B2 (ja) | 磁気データ読取装置、監視システム及びエラー検出方法 | |
JPWO2008026283A1 (ja) | クロック監視回路、情報処理装置およびクロック監視方法 | |
JP5441217B2 (ja) | 軌道回路装置 | |
JPH10313349A (ja) | データ通信装置 | |
JPH1188446A (ja) | データサンプリング回路 | |
JP5583079B2 (ja) | 伝送状態監視装置及び伝送状態判定方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190118 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191029 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200616 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200709 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20201215 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20210120 |
|
C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20210914 |
|
C23 | Notice of termination of proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C23 Effective date: 20211026 |
|
C03 | Trial/appeal decision taken |
Free format text: JAPANESE INTERMEDIATE CODE: C03 Effective date: 20211130 |
|
C30A | Notification sent |
Free format text: JAPANESE INTERMEDIATE CODE: C3012 Effective date: 20211130 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211223 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7004389 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |