JP6995052B2 - モジュールバスとaxiバスの間のリクエストを変換するためのバスブリッジ - Google Patents
モジュールバスとaxiバスの間のリクエストを変換するためのバスブリッジ Download PDFInfo
- Publication number
- JP6995052B2 JP6995052B2 JP2018544495A JP2018544495A JP6995052B2 JP 6995052 B2 JP6995052 B2 JP 6995052B2 JP 2018544495 A JP2018544495 A JP 2018544495A JP 2018544495 A JP2018544495 A JP 2018544495A JP 6995052 B2 JP6995052 B2 JP 6995052B2
- Authority
- JP
- Japan
- Prior art keywords
- request
- bus
- axi
- fsm
- protocol
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1673—Details of memory controller using buffers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Description
Claims (6)
- モジュールバス通信プロトコルをサポートするシャシベースのシステムにおけるローカル制御ネットワーク(LCN)のバスブリッジを行うための方法であって、
少なくとも1つのモジュールバスと少なくとも1つの高度拡張可能インターフェイス(AXI)バスの間のバスリクエストを変換するために、前記モジュールバスと前記AXIバスとの間に通信的に連結されたバスインターフェイスデバイスを提供するステップであって、前記バスインターフェイスデバイスは論理回路を含む、ステップを含み、前記論理回路は、
モジュールバスプロトコル(モジュールバスプロトコルのR/Wリクエスト)及びAXIバスプロトコル(AXIバスプロトコルのR/Wリクエスト)のうちの1つである読込み/書出し(R/W)リクエストを受信することと、
バッファリングされたR/Wリクエストを提供するために、前記R/Wリクエストをバッファリングすることと、
前記バッファリングされたR/Wリクエストが前記モジュールバスプロトコルのR/Wリクエストである場合、有限状態機械(FSM)を介して、前記バッファリングされたR/Wリクエストを第1のAXIプロトコル準拠のリクエストに変換し、前記バッファリングされたR/Wリクエストが前記AXIバスプロトコルのR/Wリクエストである場合、前記FSMを介して、前記バッファリングされたR/Wリクエストを第1のモジュールバスプロトコル準拠のリクエストに変換することと、前記FSMは、順序論理回路として実装され、遷移の状態及び各遷移のトリガ条件の列挙によって定義され、スレーブ書出しデータFSM、スレーブ読込みデータFSM、マスタ書出しFSM、マスタ読込みFSM及びモジュールバスインターフェイスFSMを含む状態のリストからトリガ条件によって開始されると、前記FSMは、1つの状態から別の状態へと状態を変化させ、
前記第1のAXIプロトコル準拠のリクエストを前記AXIバスに、又は前記第1のモジュールバスプロトコル準拠のリクエストを前記モジュールバスに送信することと
を行うように構成される、方法。 - 前記AXIバスプロトコルのR/Wリクエストが、マスタ読込みリクエストもしくはマスタ書出しリクエスト又はスレーブ読込みリクエストもしくはスレーブ書出しリクエストのうちの少なくとも1つを含む、請求項1に記載の方法。
- 前記R/Wリクエストが前記マスタ読込みリクエスト又はマスタ書出しリクエストであることに応答して、前記マスタ読込みリクエスト又はマスタ書出しリクエストを行うステップ
をさらに含む、請求項2に記載の方法。 - モジュールバス通信プロトコルをサポートするシャシベースのシステムにおけるローカル制御ネットワーク(LCN)のためのバスインターフェイスデバイスであって、
プロセッサと、
前記プロセッサと通信する論理回路であって、前記バスインターフェイスデバイスは、少なくとも1つのモジュールバスと少なくとも1つの高度拡張可能インターフェイス(AXI)バスの間のバスリクエストを変換するために、前記モジュールバスと前記AXIバスとの間に通信的に連結される、論理回路と、を備え、前記論理回路は、
モジュールバスプロトコル(モジュールバスプロトコルのR/Wリクエスト)及びAXIバスプロトコル(AXIバスプロトコルのR/Wリクエスト)のうちの1つである読込み/書出し(R/W)リクエストを受信することと、
バッファリングされたR/Wリクエストを提供するために、前記R/Wリクエストをバッファリングすることと、
前記バッファリングされたR/Wリクエストが前記モジュールバスプロトコルのR/Wリクエストである場合、有限状態機械(FSM)を介して、前記バッファリングされたR/Wリクエストを第1のAXIプロトコル準拠のリクエストに変換し、前記バッファリングされたR/Wリクエストが前記AXIバスプロトコルのR/Wリクエストである場合、前記FSMを介して、前記バッファリングされたR/Wリクエストを第1のモジュールバスプロトコル準拠のリクエストに変換することと、前記FSMは、順序論理回路として実装され、遷移の状態及び各遷移のトリガ条件の列挙によって定義され、スレーブ書出しデータFSM、スレーブ読込みデータFSM、マスタ書出しFSM、マスタ読込みFSM及びモジュールバスインターフェイスFSMを含む状態のリストからトリガ条件によって開始されると、前記FSMは、1つの状態から別の状態へと状態を変化させ、
前記第1のAXIプロトコル準拠のリクエストを前記AXIバスに、又は前記第1のモジュールバスプロトコル準拠のリクエストを前記モジュールバスに送信することと
を行うように構成される、バスインターフェイスデバイス。 - 前記AXIバスプロトコルのR/Wリクエストが、マスタ読込みリクエストもしくはマスタ書出しリクエスト又はスレーブ読込みリクエストもしくはスレーブ書出しリクエストのうちの少なくとも1つを含む、請求項4に記載のバスインターフェイスデバイス。
- 前記R/Wリクエストが前記マスタ読込みリクエスト又はマスタ書出しリクエストであることに応答して、前記マスタ読込みリクエスト又はマスタ書出しリクエストを行うこと
をさらに含む、請求項5に記載のバスインターフェイスデバイス。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/051,239 US10216669B2 (en) | 2016-02-23 | 2016-02-23 | Bus bridge for translating requests between a module bus and an axi bus |
US15/051,239 | 2016-02-23 | ||
PCT/US2017/015621 WO2017146874A2 (en) | 2016-02-23 | 2017-01-30 | Bus bridge for translating requests between a module bus and an axi bus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019507926A JP2019507926A (ja) | 2019-03-22 |
JP6995052B2 true JP6995052B2 (ja) | 2022-01-14 |
Family
ID=59629448
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018544495A Active JP6995052B2 (ja) | 2016-02-23 | 2017-01-30 | モジュールバスとaxiバスの間のリクエストを変換するためのバスブリッジ |
Country Status (6)
Country | Link |
---|---|
US (1) | US10216669B2 (ja) |
EP (1) | EP3420462B1 (ja) |
JP (1) | JP6995052B2 (ja) |
CN (1) | CN108701113B (ja) |
AU (1) | AU2017223094B2 (ja) |
WO (1) | WO2017146874A2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10503690B2 (en) * | 2018-02-23 | 2019-12-10 | Xilinx, Inc. | Programmable NOC compatible with multiple interface communication protocol |
CN110196824B (zh) * | 2018-05-31 | 2022-12-09 | 腾讯科技(深圳)有限公司 | 实现数据传输的方法及装置、电子设备 |
CN111949585A (zh) * | 2020-07-15 | 2020-11-17 | 西安万像电子科技有限公司 | 数据转换处理方法及装置 |
CN114020662B (zh) * | 2021-11-02 | 2024-07-16 | 上海兆芯集成电路股份有限公司 | 桥接模块、数据传输系统和数据传输方法 |
CN113886310B (zh) | 2021-11-02 | 2024-08-06 | 上海兆芯集成电路股份有限公司 | 桥接模块、数据传输系统和数据传输方法 |
CN114546924B (zh) * | 2022-01-28 | 2024-05-03 | 山东云海国创云计算装备产业创新中心有限公司 | 一种基于axi的双向数据传输方法、系统、存储介质及设备 |
CN115189977B (zh) * | 2022-09-09 | 2023-01-06 | 太初(无锡)电子科技有限公司 | 一种基于axi协议的广播传输方法、系统及介质 |
CN115297169B (zh) * | 2022-10-08 | 2023-01-10 | 无锡沐创集成电路设计有限公司 | 数据处理方法、装置、电子设备及介质 |
CN115811448B (zh) * | 2022-11-03 | 2024-07-09 | 北京精密机电控制设备研究所 | 一种axi总线与emif总线时序转换连接方法 |
CN116016698B (zh) * | 2022-12-01 | 2024-04-05 | 电子科技大学 | 一种面向RapidIO控制器与互连裸芯的对等式接口及数据交互方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001502088A (ja) | 1996-10-07 | 2001-02-13 | ハネウエル・インコーポレーテッド | バス・インタフェース制御回路 |
US20070067549A1 (en) | 2005-08-29 | 2007-03-22 | Judy Gehman | Method for request transaction ordering in OCP bus to AXI bus bridge design |
JP2010503095A (ja) | 2006-09-06 | 2010-01-28 | トムソン ライセンシング | データワードストリーム処理装置 |
JP2010134627A (ja) | 2008-12-03 | 2010-06-17 | Canon Inc | バス中継装置 |
US20110055439A1 (en) | 2009-08-31 | 2011-03-03 | International Business Machines Corporation | Bus bridge from processor local bus to advanced extensible interface |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5590292A (en) * | 1992-12-08 | 1996-12-31 | Compaq Computer Corporation | Scalable tree structured high speed input/output subsystem architecture |
US6272584B1 (en) * | 1998-09-10 | 2001-08-07 | Compaq Computer Corporation | System board with consolidated EEPROM module |
JP2007122410A (ja) | 2005-10-28 | 2007-05-17 | Nec Electronics Corp | バス調停回路及びバス調停方法 |
US8949500B2 (en) | 2011-08-08 | 2015-02-03 | Lsi Corporation | Non-blocking processor bus bridge for network processors or the like |
US8489794B2 (en) | 2010-03-12 | 2013-07-16 | Lsi Corporation | Processor bus bridge for network processors or the like |
US8831021B2 (en) | 2011-09-25 | 2014-09-09 | Qualcomm Incorporated | System and method for dynamically configurable multi-window divergent protocol bridge |
KR101720134B1 (ko) | 2011-12-21 | 2017-03-28 | 한국전자통신연구원 | 버스 브리지 장치 |
JP6094321B2 (ja) * | 2013-03-28 | 2017-03-15 | 株式会社ソシオネクスト | バッファ回路及び半導体集積回路 |
US9274545B2 (en) * | 2013-10-24 | 2016-03-01 | Globalfoundries Inc. | Apparatus and method to recover a data signal |
-
2016
- 2016-02-23 US US15/051,239 patent/US10216669B2/en active Active
-
2017
- 2017-01-30 WO PCT/US2017/015621 patent/WO2017146874A2/en active Application Filing
- 2017-01-30 AU AU2017223094A patent/AU2017223094B2/en active Active
- 2017-01-30 EP EP17756964.7A patent/EP3420462B1/en active Active
- 2017-01-30 JP JP2018544495A patent/JP6995052B2/ja active Active
- 2017-01-30 CN CN201780012658.6A patent/CN108701113B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001502088A (ja) | 1996-10-07 | 2001-02-13 | ハネウエル・インコーポレーテッド | バス・インタフェース制御回路 |
US20070067549A1 (en) | 2005-08-29 | 2007-03-22 | Judy Gehman | Method for request transaction ordering in OCP bus to AXI bus bridge design |
JP2010503095A (ja) | 2006-09-06 | 2010-01-28 | トムソン ライセンシング | データワードストリーム処理装置 |
JP2010134627A (ja) | 2008-12-03 | 2010-06-17 | Canon Inc | バス中継装置 |
US20110055439A1 (en) | 2009-08-31 | 2011-03-03 | International Business Machines Corporation | Bus bridge from processor local bus to advanced extensible interface |
Non-Patent Citations (1)
Title |
---|
Chenghai MA,Design and implementation of APB bridge based on AMBA 4.0,2011 International Conference on Consumer Electronics, Communications and Networks(CECNet),米国,IEEE,2011年05月16日,pp.193-196 |
Also Published As
Publication number | Publication date |
---|---|
EP3420462A4 (en) | 2019-10-23 |
AU2017223094B2 (en) | 2021-10-14 |
US20170242813A1 (en) | 2017-08-24 |
WO2017146874A3 (en) | 2018-07-26 |
JP2019507926A (ja) | 2019-03-22 |
EP3420462A2 (en) | 2019-01-02 |
AU2017223094A1 (en) | 2018-07-12 |
US10216669B2 (en) | 2019-02-26 |
WO2017146874A2 (en) | 2017-08-31 |
EP3420462B1 (en) | 2021-05-19 |
CN108701113B (zh) | 2022-07-08 |
CN108701113A (zh) | 2018-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6995052B2 (ja) | モジュールバスとaxiバスの間のリクエストを変換するためのバスブリッジ | |
US8949486B1 (en) | Direct memory access to storage devices | |
US20080155145A1 (en) | Discovery of a Bridge Device in a SAS Communication System | |
US6434633B1 (en) | Method and apparatus for facilitating AC-link communications between a controller and a slow peripheral of a codec | |
US20100325481A1 (en) | Device having redundant core and a method for providing core redundancy | |
US8332548B2 (en) | Monitoring device, semiconductor integrated circuit, and monitoring method | |
CN109800193B (zh) | 一种ahb总线访问片上sram的桥接装置 | |
US20050174877A1 (en) | Bus arrangement and method thereof | |
JPH1083375A (ja) | Scsiシステム | |
CN111414325B (zh) | 一种Avalon总线转Axi4总线的方法 | |
US20060236001A1 (en) | Direct memory access controller | |
US11226757B2 (en) | Hot plug memory device data protection method | |
US6640312B1 (en) | System and method for handling device retry requests on a communication medium | |
US20090138673A1 (en) | Internal memory mapped external memory interface | |
CN110765065A (zh) | 片上系统 | |
CN115687012A (zh) | 一种总线监测模块、监测方法和相关设备 | |
JP2006119724A (ja) | Cpuシステム、バスブリッジ、その制御方法、及びコンピュータシステム | |
JP2006338533A (ja) | Ecc回路を有するマルチレイヤバスシステム | |
US20030093594A1 (en) | Apparatus and method for controlling block signal flow in a multi digital signal processor configuration from a shared peripheral direct memory controller to high level data link controller | |
CN116820867B (zh) | 一种芯片调试方法、装置及芯片 | |
US9081743B2 (en) | Communication system and communicaton method | |
US7920433B2 (en) | Method and apparatus for storage device with a logic unit and method for manufacturing same | |
JP4514411B2 (ja) | バス間通信インタフェース装置 | |
JP2003085129A (ja) | データ通信コントローラ及びデータ転送装置 | |
JP2005526335A (ja) | 複数のコヒーレンシー・グラニュールをサポートするデータ転送ユニット |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181031 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200123 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210303 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210528 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210615 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211012 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20211012 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20211020 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20211021 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211119 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211214 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6995052 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |