JP6994884B2

JP6994884B2 - 発振回路

Info

Publication number: JP6994884B2
Application number: JP2017184617A
Authority: JP
Inventors: 竹太郎三柴; 大輔坂田
Original assignee: New Japan Radio Co Ltd
Current assignee: New Japan Radio Co Ltd
Priority date: 2017-09-26
Filing date: 2017-09-26
Publication date: 2022-01-14
Anticipated expiration: 2037-09-26
Also published as: JP2019062341A

Description

本発明は中心周波数から外れた周波数の揺らぎを抑圧した発振回路に関する。

図５に従来の発振回路（特許文献１）を示し、図６にその概略ブロック図を示す。この発振回路は、トランジスタＱ２、キャパシタＣ１１～Ｃ１６、抵抗Ｒ１１～Ｒ１４、可変容量ダイオードＤ１、共振器Ｘ３、及びコイルＬ１によりコルピッツ型の発振器１００として構成されている。また、トランジスタＱ３，Ｑ４、抵抗Ｒ１５～Ｒ１８、及びベースバンドチョークコイルＢＦＣによりカレントミラー構成の直流バイアス源１１０が構成されている。さらに、高周波チョークコイルＲＦＣ及びキャパシタＣ１７によりローパスフィルタ１２０が構成されている。１４０は加算器であり、ローパスフィルタ１２０の出力信号を負帰還信号として直流バイアス源１１０の出力電圧から減算する。この加算器１４０はトランジスタＱ２のベース接続点が相当する。１５０は周波数制御電圧Ｖｔが印加する制御端子、１６０は発振器１００の発振信号Ｖｏｕｔの出力端子である。

この発振回路は、トランジスタＱ２のコレクタ側に残留している１／ｆ雑音等の低周波雑音成分をローパスフィルタ１２０により取り出し、直流バイアス源１１０に負帰還することで、発振器１００から出力する発振信号Ｖｏｕｔの位相雑音を抑圧することを狙っている。

特許第５１５５６７２号公報

この発振回路では、トランジスタＱ２とコイルＲＦＣとの間のノードＮ１には、図７（ａ）に示すように、１／ｆ雑音と中心周波数ｆｏに折り返された１／ｆ雑音が共存している。これらの雑音のうちの低周波成分である１／ｆ雑音は、キャパシタＣ１７とコイルＲＦＣによるローパスフィルタ１２０によって、コイルＲＦＣとＢＦＣの共通接続点ノードのＮ２に取り出され、図７（ｂ）に示すような雑音特性となる。そして、低周波成分に対して高インピーダンスとして働くコイルＢＦＣによって直流バイアス源１１０に負帰還されることで、１／ｆ雑音が抑圧される。

しかし、このようにして抑圧される１／ｆ雑音は、アップコンバージョンされずに残留した雑音であり、図７（ａ）に示すようにアップコンバージョンされて中心周波数ｆｏの近傍に折り返された雑音に対しては抑圧効果は無く、出力端子１６０に出力される発振信号Ｖｏｕｔの周波数の揺らぎを安定的に抑圧することは難しい。

また、この発振回路は、トランジスタＱ２を用いた発振部の１／ｆ雑音しか抑圧することができない。つまり、発振回路に一般的に含まれるバッファ増幅器やロジック回路用基準クロックに利用するための矩形波変換器などによって、発振部以降で重畳する１／ｆ雑音等による周波数の揺らぎについては、考慮が払われていない。

本発明の目的は、出力される発振信号の周波数の揺らぎを安定的に抑圧し、また発振部以降で重畳する１／ｆ雑音等による周波数の揺らぎについても安定的に抑圧した発振回路を提供することである。

上記目的を達成するために、請求項１にかかる発明は、発振部としてのインバータを有する発振器と、前記発振器の出力が入力され、該発振器の発振信号の周波数を電圧に変換する周波数電圧変換器と、該周波数電圧変換器の出力電圧から前記発振器の中心周波数から外れた周波数の揺らぎの電圧成分を取り出すハイパスフィルタと、前記インバータの電源電圧として直流バイアス電圧を出力する直流バイアス源と、該直流バイアス源から出力される前記直流バイアス電圧に前記ハイパスフィルタから出力される前記電圧成分を負帰還電圧として加算する加算器とを備え、前記加算器の出力電圧を前記インバータの電源電圧端子に印加することを特徴とする。
請求項２にかかる発明は、請求項１に記載の発振回路において、前記発振器は、前記発振信号を出力する発振部と、該発振部で発生した前記発振信号を増幅する増幅器及び／又は前記発振信号の波形を別波形に変換する波形変換器とを備えることを特徴とする。

本発明によれば、周波数電圧変換器とハイパスフィルタによって、発振器の発振信号の中心周波数から外れた周波数の揺らぎの電圧成分を取り出して発振器の周波数を制御する負帰還信号とするので、中心周波数から外れた周波数の揺らぎを抑圧できる。また、発振器を構成する発振部の後段にバッファ増幅器や波形変換器が接続される場合は、それらバッファ増幅器や波形変換器から出力する発振信号を周波数電圧変換器に入力させるので、発振部の後段のバッファ増幅器や波形変換器で重畳する１／ｆ雑音等により生じる周波数の揺らぎも安定的に抑圧することができる。

本発明の第１実施例の発振回路のブロック図である。本発明の第２実施例の発振回路のブロック図である。本発明の第３実施例の発振回路のブロック図である本発明の第４実施例の発振回路のブロック図である従来の発振回路の回路図である図５の発振回路のブロック図である。図５の発振回路のノードＮ１，Ｎ２の雑音特性図である。

＜第１実施例＞
図１に本発明の第１実施例の発振回路を示す。本実施例の発振回路は、発振周波数を調整できる端子をもつ発振器１０と、発振器１０の発振信号Ｖｏｕｔの周波数を電圧に変換する周波数電圧変換器２０と、周波数電圧変換器２０の出力電圧から発振器１０の中心周波数から外れた周波数の揺らぎの電圧成分を取り出すハイパスフィルタ３０と、発振器１０の中心周波数を決める直流バイアス電圧を出力する直流バイアス源４０と、直流バイアス源４０から出力する直流バイアス電圧にハイパスフィルタ３０から出力する電圧成分を負帰還電圧として加算する加算器５０とを備え、加算器５０の出力電圧が発振器１０の発振周波数を調整できる端子に印加するように構成されている。

周波数電圧変換回路２０からは、発振器１０から出力端子６０に出力する発振信号Ｖｏｕｔの周波数に比例した大きさの電圧が出力し、発振信号Ｖｏｕｔの周波数に雑音成分が含まれると周波数電圧変換回路２０の出力電圧に揺らぎが発生する。そして、その揺らぎのうちの発振器１０の中心周波数から外れた周波数の揺らぎの電圧成分がハイパスフィルタ３０によって取り出される。これにより、発振器１０の中心周波数近傍の１／ｆ雑音の折返し成分等の雑音成分による周波数揺らぎ成分をハイパスフィルタ３０によって取り出すことができる。このハイパスフィルタ３０のカットオフ周波数は、除去すべき雑音周波数によって設定されるが、例えば発振器２０の発振信号の中心周波数から１ｋＨｚ以上はなれた雑音成分を抑圧する場合は、そのカットオフ周波数は１ｋＨｚよりも低く設定する。このようにして、ハイパスフィルタ３０から取り出された周波数の揺らぎの電圧成分は、直流バイアス源４０から出力するバイアス電圧に負帰還成分として加算器５０において加算（実際は減算）される。以上から、中心周波数近傍の周波数の揺らぎ成分が減少するように発振器の発振周波数が制御されるので、発振周波数の揺らぎが抑圧される。なお、直流成分を含む揺らぎの低周波成分は取り出されないので、発振器１０の発振信号の中心周波数は変化しない。

＜第２実施例＞
図２に直流バイアス源４０と発振器１０を具体化した第２実施例の発振回路を示す。ここでは、直流バイアス源４０が直流電圧源４１によって構成されている。また、発振器１０は発振部１１とバッファ増幅器１２によって構成されている。発振部１１は、ＣＭＯＳインバータＩＮＶ１、水晶振動子Ｘ１、抵抗Ｒ１、及びキャパシタＣ１，Ｃ２によってコルピッツ発振型として構成されている。そして、加算器５０の出力電圧は、発振部１１のインバータＩＮＶ１の電源端子に印加されている。

本実施例によれば、発振部１１はインバータＩＮＶ１の電源電圧によって発振周波数が調整されるので、そこに加算器５０の出力電圧を印加することで、発振周波数が調整される。また、発振器１０に含まれるバッファ増幅器１２の出力側から取り出した発振信号Ｖｏｕｔを周波数電圧変換器２０に入力させているので、発振部１１のみならずバッファ増幅器１２において発生する１／ｆ雑音等による周波数の揺らぎについても抑圧することができる。

＜第３実施例＞
図３に直流バイアス源４０と発振器１０を具体化した第３実施例の発振回路を示す。ここでは、直流バイアス源４０を直流電圧源４１によって構成している。また、発振器１０を発振部１３と、発振部１３で発振されたサイン波を矩形波に変換する波形変換器１４とによって構成している。発振部１３は、ＮＰＮトランジスタＱ１、水晶振動子Ｘ２、抵抗Ｒ２，Ｒ３、及びキャパシタＣ３，Ｃ４よってコルピッツ発振型として構成されている。

本実施例では、発振部１１のトランジスタＱ１のベースバイアス電圧が加算器５０の出力電圧によって調整されることで、発振部１３の発振周波数が調整される。また、発振器１０に含まれる波形変換器１４の出力側から取り出した発振信号Ｖｏｕｔを周波数電圧変換器２０に入力しているので、波形変換器１４において発生する１／ｆ雑音等による周波数の揺らぎについても抑圧することができる。

＜第４実施例＞
図４に直流バイアス源４０とハイパスフィルタ３０と加算器５０と発振器１０を具体化した第４実施例の発振回路を示す。ここでは、直流バイアス源４０を直流電圧源４１によって構成している。また、ハイパスフィルタ３０をキャパシタＣ５で構成している。また、加算器５０をオペアンプＯＰ１と帰還抵抗Ｒ３により構成している。さらに、発振器１０を図２で説明した実施例と同様に発振部１１とバッファ増幅器１２によって構成している。なお、発振器１０には発振部１１とバッファ増幅器１２の間に、図３で説明した実施例の波形変換器１４を含ませることもできる。

１０：発振器、１１：発振部、１２：バッファ増幅器、１３：発振部、１４：波形変換器
２０：周波数電圧変換器
３０：ハイパスフィルタ
４０，４１：直流バイアス源
５０：加算器
６０：出力端子

Claims

発振部としてのインバータを有する発振器と、
前記発振器の出力が入力され、該発振器の発振信号の周波数を電圧に変換する周波数電圧変換器と、
該周波数電圧変換器の出力電圧から前記発振器の中心周波数から外れた周波数の揺らぎの電圧成分を取り出すハイパスフィルタと、
前記インバータの電源電圧として直流バイアス電圧を出力する直流バイアス源と、
該直流バイアス源から出力される前記直流バイアス電圧に前記ハイパスフィルタから出力される前記電圧成分を負帰還電圧として加算する加算器とを備え、
前記加算器の出力電圧を前記インバータの電源電圧端子に印加することを特徴とする発振回路。
請求項１に記載の発振回路において、
前記発振器は、前記発振信号を出力する発振部と、該発振部で発生した前記発振信号を増幅する増幅器及び／又は前記発振信号の波形を別波形に変換する波形変換器とを備えることを特徴とする発振回路。