JP6977097B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP6977097B2
JP6977097B2 JP2020069124A JP2020069124A JP6977097B2 JP 6977097 B2 JP6977097 B2 JP 6977097B2 JP 2020069124 A JP2020069124 A JP 2020069124A JP 2020069124 A JP2020069124 A JP 2020069124A JP 6977097 B2 JP6977097 B2 JP 6977097B2
Authority
JP
Japan
Prior art keywords
substrate
display device
layer
conductive pattern
maximum width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020069124A
Other languages
English (en)
Other versions
JP2020129113A (ja
Inventor
崇紋 顔
▲ユー▼宗 劉
兆祥 王
▲て▼裕 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innolux Corp
Original Assignee
Innolux Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Corp filed Critical Innolux Corp
Publication of JP2020129113A publication Critical patent/JP2020129113A/ja
Application granted granted Critical
Publication of JP6977097B2 publication Critical patent/JP6977097B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、表示装置に関する。
液晶ディスプレイ（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｄｉｓｐｌａｙ，ＬＣＤ）は、低放射、小型及び低エネルギー消費等の利点により、従来のブラウン管を用いたディスプレイ（ｃａｔｈｏｄｅ ｒａｙ ｔｕｂｅ ｄｉｓｐｌａｙ，ＣＲＴ）から置き換わってきつつあり、ノートパソコン、個人用の携帯情報端末（ｐｅｒｓｏｎａｌ ｄｉｇｉｔａｌ ａｓｓｉｓｔａｎｔ，ＰＤＡ）、フラットテレビまたは携帯電話等の電子情報製品に幅広く適用されている。
従来の液晶ディスプレイの駆動方式では、外部のソースドライバ回路（ｓｏｕｒｃｅ ｄｒｉｖｅｒ）及びゲートドライバ回路（ｇａｔｅ ｄｒｉｖｅｒ）によってパネル上の画素が駆動されて画像の表示が行われる。近年、ゲートドライバ回路を液晶パネルに組み込む等、ドライバ回路を表示パネルに直接に作製するようになってきている。
米国特許出願公開第２０１３／００８２９１４号明細書 米国特許出願公開第２０１３／０１８８１１７号明細書
しかしながら、従来の薄膜トランジスタでは、ゲート及びドレインに寄生容量が発生しやすいため、駆動時に画素ユニットが寄生容量による影響を受けやすく、いわゆるフィードスルー効果（ｆｅｅｄ ｔｈｒｏｕｇｈ ｅｆｆｅｃｔ）が生じる。表示装置の画面には、このようなフィードスルー効果によってフリッカー（ｉｍａｇｅ ｆｌｉｃｋｅｒ）が生じるため、表示装置の画質が低下する。
本発明の実施形態に係る表示装置は、第一基板と、第二基板と、前記第一基板と前記第二基板との間に位置する表示媒体層と、前記第一基板上に位置する能動層と、前記能動層上に位置する第一絶縁層と、前記第一絶縁層上に位置し、第一方向に延びるゲート線を含む第一電極層と、第一電極層上に位置する第二絶縁層と、前記第二絶縁層上に位置し、導電パターンと、前記第一方向と直交する第二方向に延びるデータ線とを含み、前記データ線及び前記導電パターン部がそれぞれ第一コンタクトホール及び第二コンタクトホールによって前記能動層に電気的に接続される第二電極層と、を含む。前記ゲート線は、第一ゲート線部及び第二ゲート線部からなる。前記第一ゲート線部は、前記能動層と重なる。前記第一ゲート線部の前記第一基板への投影と前記導電パターンの前記第一基板への投影との間には、第一最小距離Ｄ２を有する。前記第二ゲート線部の前記第一基板への投影と前記導電パターンの前記第一基板への投影との間には、第二最小距離Ｄ３を有する。前記第一最小距離Ｄ２は、前記第二最小距離Ｄ３よりも大きい。
本発明の表示装置によれば、特定の形状に設計された導電パターンによりゲート線との間の寄生容量が減少するため、フィードスルー効果を低減することができ、表示装置の画面におけるフリッカーの発生を抑えるとともに、表示装置の性能を高めることができる。
本発明の第一実施形態に係る表示装置の概略平面図である。 図１の２−２’線における表示装置の断面構成を示す概略図である。 図１の２−２’線における表示装置の断面構成を示す概略図である。 図１の２−２’線における表示装置の断面構成を示す概略図である。 図１の２−２’線における表示装置の断面構成を示す概略図である。 図１の２−２’線における表示装置の断面構成を示す概略図である。 図１の２−２’線における表示装置の断面構成を示す概略図である。 本発明の第二実施形態に係る表示装置の概略平面図である。 本発明の第三実施形態に係る表示装置の概略平面図である。 本発明の第四実施形態に係る表示装置の概略平面図である。 図５の６−６’線における表示装置の断面構成を示す概略図である。 図５の６−６’線における表示装置の断面構成を示す概略図である。 図５の６−６’線における表示装置の断面構成を示す概略図である。 図５の６−６’線における表示装置の断面構成を示す概略図である。 図５の６−６’線における表示装置の断面構成を示す概略図である。 図５の６−６’線における表示装置の断面構成を示す概略図である。 本発明の第五実施形態に係る表示装置の概略平面図である。 本発明の第六実施形態に係る表示装置の概略平面図である。
以下、本発明に係る表示装置について、詳しく説明する。後述する、異なる実施形態または実施例は、単に本発明を実施するための例示的なものであって、本発明の範囲を限定するものではないことを理解されたい。また、特定の構成要素及び配列形態は、単に本発明を説明するためのものである。本発明を明確にするために、異なる実施形態には符号やフラグを重複して使用する。このような重複する符号やフラグの使用は、異なる実施形態及び／又は構成に関連性があることを意図していない。なお、第一材料層が第二材料層上または第二材料層の上に位置する場合とは、第一材料層が第二材料層に直接に接触する場合や、第一材料層と第二材料層の間に一層または複数層の他の材料層をあける場合が含まれることを意図している。なお、後者の場合には、第一材料層が第二材料層に直接に接触しない場合が含まれる。
詳細に説明したり図示したりする構成要素は、当業者が熟知する様々な形態であってもよい。また、ある層が他の層または基板「上」に位置する場合は、ある層が他の層または基板上に「直接に」位置する場合、ある層が他の層または基板上に位置する場合、またはある層が他の層と基板との間に介装される場合が含まれることを意図している。
さらに、図面に示す本発明の各構成要素は簡潔かつ便宜に表示され、かつその形状や厚さが拡大されることが可能である。また、図面に示す各構成要素について、詳細に説明するが、図示されない構成要素または詳細に説明されない構成要素は、当業者が熟知する形態であることを理解されたい。なお、特定の実施形態は、単に本発明の実用に関する特定形態の例示的なものであって、本発明の範囲を限定するものではない。
また、明細書及び請求項に記載されている序数、例えば「第一」、「第二」、「第三」などの用語は、請求項の構成要素の修飾に用いられ、構成要素の順番、限定された数、又は製造方法の順序を示すものではなくて、単にある構成要素を同名の他の構成要素と区別するためのものである。
本発明の実施形態に係る表示装置では、特定の形状に設計された導電パターン（例えば、ドレインとされる）によりゲート線との間の寄生容量（ｐａｒａｓｉｔｉｃ ｃａｐａｃｉｔａｎｃｅ）が減少するため、フィードスルー効果（ｆｅｅｄ ｔｈｒｏｕｇｈ ｅｆｆｅｃｔ）を低減することができ、表示装置の画面におけるフリッカー（ｉｍａｇｅ ｆｌｉｃｋｅｒ）の発生を抑えるとともに、表示装置の性能を高めることができる。本発明の実施形態に係る表示装置は、低温ポリシリコン薄膜トランジスタ（ｌｏｗ−ｔｅｍｐｅｒａｔｕｒｅ ｐｏｌｙｓｉｌｉｃｏｎ ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ，ＬＴＰＳ−ＴＦＴ）を含んでもよい。この低温ポリシリコン薄膜トランジスタは、チャンネルの能動層として、例えば、Ｌ字状またはＵ字状であってもよい。
図１は、本発明の第一実施形態に係る表示装置１０の概略平面図である。なお、能動層、第一電極層及び第二電極層の関係を説明するために、図１では、第一基板、能動層、第一電極層及び第二電極層のみを示し、他の構成要素（例えば、第二基板、第一基板と第二基板との間に位置する液晶層などの表示媒体層）の表示を省略する。表示装置１０は、第一基板１２上に配置された能動層１４を含む。能動層１４は、第一方向Ｘに延びる第一能動層部１４Ａと、第一方向Ｘと直交する第二方向Ｙに延びる第二能動層部１４Ｂとからなってもよい。本発明の各実施形態において、直交とは、第一方向Ｘと第二方向Ｙのなす角度が９０度であり、且つ１０度の誤差が許容されることを意味する。さらに、第一能動層部１４Ａは、第二能動層部１４Ｂに接続される。図１に示すように、能動層１４の形状は、例えばＬ字状であってもよい。第一電極層１６は、第一絶縁層（図示せず）上に配置される。第一絶縁層は、第一基板１２上に配置されてもよい。能動層１４は、第一基板１２によって覆われる。言い換えれば、第一電極層１６は、第一絶縁層によって能動層１４から隔離されている。第一電極層１６は、第一方向Ｘに延びるゲート線１６Ａと、第二方向Ｙに延びるとともにゲート線１６Ａに接続する突出部１６Ｂとを含んでもよい。図１に示すように、第一電極層１６の形状は、例えばＴ字状であってもよい。第一電極層１６の突出部１６Ｂは、能動層１４の第一能動層部１４Ａと部分的に重なる。一方、第一電極層１６のゲート線１６Ａは、能動層１４の第二能動層部１４Ｂと部分的に重なる。第二絶縁層（図示せず）は、第一絶縁層上に配置されてもよい。第一電極層１６は、第二絶縁層によって覆われる。第二電極層１８は、第二絶縁層上に配置される。
図１に示すように、第二電極層１８は、第二方向Ｙに延びるデータ線１８Ａと、導電パターン１８Ｂとを含む。データ線１８Ａ及び導電パターン１８Ｂは、直接に接触せずに互いに電気的に接続され、且つそれぞれが第一電極層１６の突出部１６Ｂの左右両側に位置する。言い換えれば、データ線１８Ａの第一基板１２への投影は、第一電極層１６における突出部１６Ｂの第一基板１２への投影によって第一基板１２における導電パターン１８Ｂの一部の投影から隔離されている。すなわち、第一電極層１６における突出部１６Ｂの第一基板１２への投影は、データ線１８Ａの第一基板１２への投影と導電パターン１８Ｂの一部の第一基板１２への投影との間にある。データ線１８Ａは、第一絶縁層及び第二絶縁層を貫通するコンタクトホール（図示せず）によって能動層１４に電気的に接続される。導電パターン１８Ｂは、第一絶縁層及び第二絶縁層を貫通するもう１つのコンタクトホール（図示せず）によって能動層１４に電気的に接続される。
導電パターン１８Ｂは、第一導電パターン部１８Ｂ１及び第二導電パターン部１８Ｂ２からなる。第一導電パターン部１８Ｂ１は、第二導電パターン部１８Ｂ２とゲート線１６Ａとの間に配置される。すなわち、第二導電パターン部１８Ｂ２は、第一導電パターン部１８Ｂ１によってゲート線１６Ａから隔離されている。詳細には、第一導電パターン部１８Ｂ１の第一基板１２への投影は、第二導電パターン部１８Ｂ２の第一基板１２への投影とゲート線１６Ａの第一基板１２への投影との間にある。図１に示すように、第一導電パターン部１８Ｂ１は、第二導電パターン部１８Ｂ２に接続され、且つ第二導電パターン部１８Ｂ２との間に第一方向Ｘに延びる境界面１９が形成される。
また、第二導電パターン部１８Ｂ２の第一基板１２への投影は、第二方向Ｙで突出部１６Ｂの第一基板１２への投影と少なくとも部分的に重なる。ここで、第一導電パターン部１８Ｂ１は第一方向Ｘに第一最大幅Ａを有し、第二導電パターン部１８Ｂ２は第一方向Ｘに第二最大幅Ｂを有する。第一最大幅Ａは第二最大幅Ｂよりも狭いため、重なりによって導電パターン１８Ｂと第一電極層１６（例えば、突出部１６Ｂ）との間に生じた寄生容量を減少させることができ、これによりフィードスルー効果を低減し、表示装置の画面のフリッカーを抑えることができる。
本発明の一部の実施形態では、第一最大幅Ａは約２．０〜１４．０μｍで、第二最大幅Ｂは約３．０〜１５．０μｍであってもよい。さらに、第一最大幅Ａと第二最大幅Ｂとの比率は０．５０〜０．９０であり、好ましくは、０．７５〜０．８５である。また、本実施形態では、フィードスルー効果をより一層低減するために、第一導電パターン部１８Ｂ１の第一基板１２への投影と突出部１６Ｂの第一基板１２への投影との最小距離Ｄ１を０よりも大きくしてもよい。本実施形態によれば、最小距離Ｄ１は０．１〜１．０μｍであってもよい。
図２Ａ乃至図２Ｆは、図１に示す表示装置１０の製造フローを、図１の２−２’線における表示装置１０の断面構成の変化として表す。まず、図２Ａに示すように、第一基板１２を供給し、さらにこの第一基板１２上に能動層１４を形成する。第一基板１２は、石英、ガラス、シリコン、金属、プラスチックまたはセラミックス材であってもよい。能動層１４の形状は、例えばＬ字状であってもよい。図１に示すように、能動層１４は、第一方向Ｘに延びる第一能動層部１４Ａと、第二方向Ｙに延びる第二能動層部１４Ｂからなってもよい。第一能動層部１４Ａは、第二能動層部１４Ｂに接続される。能動層１４は、低温ポリシリコン（ｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ ｐｏｌｙｓｉｌｉｃｏｎ，ＬＴＰＳ）、インジウムガリウム亜鉛酸化物（ｉｎｄｉｕｍ ｇａｌｌｉｕｍ ｚｉｎｃ ｏｘｉｄｅ，ＩＧＺＯ）、または本技術領域でよく使用する他の金属酸化物半導体材料であってもよいが、これらに限定されない。
図２Ｂに示すように、第一基板１２上に第一絶縁層２０を形成する。能動層１４は、第一絶縁層２０によって覆われる。第一絶縁層２０の材質としては、有機絶縁材料（例えば、感光性樹脂）または無機絶縁材料（例えば、窒化シリコン、酸化シリコン、シリコンオキシ窒化物、炭化シリコン、アルミナまたはこれらの材質の組合せ）を用いてもよい。次に、図２Ｃに示すように、第一絶縁層２０上に第一電極層１６を形成する。第一電極層１６は、第一方向Ｘに延びるゲート線１６Ａと、第二方向Ｙに延びる突出部１６Ｂとを含んでもよい。ゲート線１６Ａは、突出部１６Ｂに接続される（図１を参照）。第一電極層１６の材質としては、アルミ（Ａｌ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、白金（Ｐｔ）、イリジウム（Ｉｒ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、銀（Ａｇ）、金（Ａｕ）、タングステン（Ｗ）または他の合金を用いてもよい。
次に、図２Ｄに示すように、第一絶縁層２０上に第二絶縁層２２を形成する。第一電極層１６は、第二絶縁層２２によって覆われる。第二絶縁層２２の材質としては、有機絶縁材料（例えば、感光性樹脂）または無機絶縁材料（例えば、窒化シリコン、酸化シリコン、シリコンオキシ窒化物、炭化シリコン、アルミナまたはこれらの材質の組合せ）を用いてもよい。なお、第二絶縁層２２の材質は、第一絶縁層２０の材質と同一であってもよいし、異なってもよい。次に、図２Ｅに示すように、第一絶縁層２０及び第二絶縁層２２を貫通するコンタクトホール２１、２３を形成する。コンタクトホール２１、２３は、それぞれ第二能動層部１４Ｂの上面及び第一能動層部１４Ａの上面を露出させるように形成される。
最後、図２Ｆ及び図１に示すように、第二絶縁層２２上に第二電極層１８を形成する。第二電極層１８は、第二方向Ｙに延びるデータ線１８Ａ及び導電パターン１８Ｂを含む。データ線１８Ａ及び導電パターン１８Ｂは、直接に接触せずに互いに電気的に接続され、且つそれぞれ第一電極層１６の突出部１６Ｂの左右両側に位置する。すなわち、突出部１６Ｂの第一基板１２への投影は、データ線１８Ａの第一基板１２への投影と、導電パターン１８Ｂの一部の第一基板１２への投影との間にある。データ線１８Ａは、第一絶縁層２０及び第二絶縁層２２を貫通するコンタクトホール２１によって第二能動層部１４Ｂに電気的に接続される。一方、導電パターン１８Ｂは、第一絶縁層２０及び第二絶縁層２２を貫通するコンタクトホール２３によって第一能動層部１４Ａに電気的に接続される。本発明の一部の実施形態では、表示装置１０は、第一基板１２上に配置されて能動層１４の下方に位置する遮光層（図示せず）をさらに含んでもよい。遮光層は、例えばブラックマトリックスであってもよい。ブラックマトリックスの材料としては、有機絶縁材料（例えば、感光性樹脂）または金属材料を用いてもよい。さらに、能動層１４は、絶縁層（図示せず）によって遮光層から隔離されていてもよい。
本発明の第二実施形態において、第一導電パターン部１８Ｂ１の第一基板１２への投影と、突出部１６Ｂの第一基板１２への投影との最小距離Ｄ１は０であってもよい。すなわち、図３に示すように、第一導電パターン部１８Ｂ１の第一基板１２への投影は、突出部１６Ｂの第一基板１２への投影に近接する。また、本発明の第三実施形態において、第一導電パターン部１８Ｂ１の第一基板１２への投影は、突出部１６Ｂの第一基板１２への投影と部分的に重なってもよい。なお、図４に示すように、重なり部分の幅は、第一方向Ｘに約０．１〜０．５μｍである。
図５は、本発明の第四実施形態に係る表示装置の概略平面図である。なお、能動層、第一電極層及び第二電極層の関係を説明するために、図５では、第一基板、能動層、第一電極層及び第二電極層のみを示し、他の構成要素（例えば、第二基板、第一基板と第二基板との間に位置する液晶層や絶縁層などの表示媒体層）の表示を省略する。表示装置１０は、第一基板１２上に配置された能動層１４を含む。能動層１４は、第一能動層部１４Ａ及び第二能動層部１４Ｂからなってもよい。第一能動層部１４Ａの第一基板１２への投影はＬ字状である。第一能動層部１４Ａは、第一方向Ｘに延びる第一部分と、第二方向Ｙに延びる第二部分とからなる。第二能動層部１４Ｂは、第二方向Ｙに延び、且つ第一能動層部１４Ａに接続される。図５に示すように、能動層１４の形状は、例えばＵ字状であってもよい。第一電極層１６は、第一絶縁層（図示せず）上に配置される。第一絶縁層は、第一基板１２上に配置されてもよい。能動層１４は、第一絶縁層によって覆われる。言い換えれば、第一電極層１６は、第一絶縁層によって能動層１４から隔離されている。第一電極層１６は、例えば、第一方向Ｘに延びるゲート線であって、第一ゲート線部１６Ｃ及び第二ゲート線部１６Ｄからなっていてもよい。ここで、第一電極層１６の第一能動層部１４Ａと重なる部分は、第一ゲート線部１６Ｃと定義される。すなわち、第一能動層部１４Ａの第一基板１２への投影は、第一ゲート線部１６Ｃの第一基板１２への投影をカバーする。第一電極層１６の第一能動層部１４Ａと重ならない部分は、第二ゲート線部１６Ｄと定義される。すなわち、第一能動層部１４Ａの第一基板１２への投影は、第二ゲート線部１６Ｄの第一基板１２への投影に近接する。つまり、第一能動層部１４Ａの第一基板１２への投影は、第二ゲート線部１６Ｄの第一基板１２への投影と重ならない。第二絶縁層（図示せず）は、第一絶縁層上に配置されてもよい。第一電極層１６は、第二絶縁層によって覆われる。第二電極層１８は、第二絶縁層上に配置される。
また、図５に示すように、第二電極層１８は、第二方向Ｙに延びるデータ線１８Ａと、導電パターン１８Ｂとを含む。データ線１８Ａ及び導電パターン１８Ｂは、直接に接触せずに互いに電気的に接続される。データ線１８Ａは、第一絶縁層及び第二絶縁層を貫通するコンタクトホール（図示せず）によって能動層１４に電気的に接続される。導電パターン１８Ｂは、第一絶縁層及び第二絶縁層を貫通するもう１つのコンタクトホール（図示せず）によって能動層１４に電気的に接続される。本実施形態において、導電パターン１８Ｂは、非直線状の側辺２５（例えば、凹陥縁部）を有する。非直線状の側辺２５は、導電パターン１８Ｂの第一電極層１６に近接する側辺である。また、第一ゲート線部１６Ｃの第一基板１２への投影と導電パターン１８Ｂの第一基板１２への投影との間の最小距離Ｄ２は、第二ゲート線部１６Ｄの第一基板１２への投影と導電パターン１８Ｂの第一基板１２への投影との間の最小距離Ｄ３よりも大きい。これにより、導電パターン１８Ｂと第一電極層１６との間に生じた寄生容量が減少されるため、フィードスルー効果が低減して、表示装置の画面のフリッカーを抑えることができる。本発明の一部の実施形態において、最小距離Ｄ２は約１．０〜５．０μｍであり、最小距離Ｄ３は約０．５〜４．５μｍであってもよい。なお、最小距離Ｄ３と最小距離Ｄ２との比率（Ｄ３／Ｄ２）は約０．５０〜０．９５であってもよいが、好ましくは、約０．８０〜０．９０である。
図６Ａ乃至図６Ｆは、図５に示す表示装置１０の製造フローを、図５の６−６’線における表示装置１０の断面構成の変化として表す。まず、図６Ａに示すように、第一基板１２を供給し、さらにこの第一基板１２上に能動層１４を形成する。第一基板１２は、石英、ガラス、シリコン、金属、プラスチックまたはセラミックス材であってもよい。能動層１４の形状は、例えばＵ字状であってもよい。図５に示すように、能動層１４は、第一能動層部１４Ａ及び第二能動層部１４Ｂからなってもよい。第一能動層部１４Ａの第一基板１２への投影はＬ字状である。第一能動層部１４Ａは、第一方向Ｘに延びる第一部分と、第二方向Ｙに延びる第二部分からなる。第二能動層部１４Ｂは、第二方向Ｙに延び、且つ第一能動層部１４Ａに接続される。能動層１４は、低温ポリシリコン、インジウムガリウム亜鉛酸化物、または本技術領域でよく使用する他の金属酸化物半導体材料であってもよいが、これらに限定されない。
次に、図６Ｂに示すように、第一基板１２上に第一絶縁層２０を形成する。能動層１４は、第一絶縁層２０によって覆われる。第一絶縁層２０の材質としては、有機絶縁材料（例えば、感光性樹脂）または無機絶縁材料（例えば、窒化シリコン、酸化シリコン、シリコンオキシ窒化物、炭化シリコン、アルミナまたはこれらの材質の組合せ）を用いてもよい。次に、図６Ｃに示すように、第一絶縁層２０上に第一電極層１６を形成する。第一電極層１６は、第一方向Ｘに延びてゲート線とされてもよい。第一電極層１６は、第一ゲート線部１６Ｃ及び第二ゲート線部１６Ｄからなっていてもよい。ここで、第一電極層１６の第一能動層部１４Ａと重なる部分は、第一ゲート線部１６Ｃと定義される。すなわち、第一能動層部１４Ａの第一基板１２への投影は、第一ゲート線部１６Ｃの第一基板１２への投影をカバーする。また、第一電極層１６の第一能動層部１４Ａと重ならない部分は、第二ゲート線部１６Ｄと定義される。すなわち、第一能動層部１４Ａの第一基板１２への投影は、第二ゲート線部１６Ｄの第一基板１２への投影に近接する。つまり、図５に示すように、第一能動層部１４Ａの第一基板１２への投影は、第二ゲート線部１６Ｄの第一基板１２への投影と重ならない。第一電極層１６の材質としては、アルミ（Ａｌ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、白金（Ｐｔ）、イリジウム（Ｉｒ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、銀（Ａｇ）、金（Ａｕ）、タングステン（Ｗ）または他の合金を用いてもよい。
次に、図６Ｄに示すように、第一絶縁層２０上に第二絶縁層２２を形成する。第一電極層１６は、第二絶縁層２２によって覆われる。第二絶縁層２２の材質としては、有機絶縁材料（例えば、感光性樹脂）または無機絶縁材料（例えば、窒化シリコン、酸化シリコン、シリコンオキシ窒化物、炭化シリコン、アルミナまたはこれらの材質の組合せ）を用いてもよい。なお、第二絶縁層２２の材質は、第一絶縁層２０の材質と同一であってもよいし、異なってもよい。次に、図６Ｅに示すように、第一絶縁層２０及び第二絶縁層２２を貫通するコンタクトホール２１、２３を形成する。コンタクトホール２１、２３は、それぞれ第二能動層部１４Ｂの上面及び第一能動層部１４Ａの上面を露出させるように形成される。
最後、図６Ｆ及び図５に示すように、第二絶縁層２２上に第二電極層１８を形成する。第二電極層１８は、第二方向Ｙに延びるデータ線１８Ａ及び導電パターン１８Ｂを含む。データ線１８Ａ及び導電パターン１８Ｂは、直接に接触せずに互いに電気的に接続される。また、データ線１８Ａは、第一絶縁層２０及び第二絶縁層２２を貫通するコンタクトホール２３によって第二能動層部１４Ｂに電気的に接続される。一方、導電パターン１８Ｂは、第一絶縁層２０及び第二絶縁層２２を貫通するコンタクトホール２１によって第一能動層部１４Ａに電気的に接続される。本発明の一部の実施形態では、表示装置１０は、第一基板１２上に配置されて能動層１４の下方に位置する遮光層（図示せず）をさらに含んでもよい。遮光層は、例えばブラックマトリックスであってもよい。ブラックマトリックスの材料としては、有機絶縁材料（例えば、感光性樹脂）または金属材料を用いてもよい。さらに、能動層１４は、絶縁層（図示せず）によって遮光層から隔離されていてもよい。本発明の他の実施形態において、遮光層の第一基板１２への投影は、導電パターン１８Ｂの第一基板１２への投影と部分的に重なってもよいし、重ならなくてもよい。
図７に示す本発明の第五実施形態では、表示装置１０は、第二絶縁層（図示せず）上に配置される第三絶縁層２４をさらに含む。第二電極層１８は、第三絶縁層２４によって覆われる。コンタクトホール２７は、第三絶縁層２４を貫通して導電パターン１８Ｂを露出させる。これにより、後で形成される画素電極（図示せず）は、コンタクトホール２７によって導電パターン１８Ｂに電気的に接続されることが容易になる。コンタクトホール２７の第一基板１２への投影は、第一方向Ｘに最大幅Ｗ１を有し、第二方向Ｙに最大幅Ｗ２を有する。最大幅Ｗ１は、最大幅Ｗ２と異なる。例えば、図７に示すように、コンタクトホール２７の第一基板１２への投影の、第一方向Ｘにおける最大幅Ｗ１を、コンタクトホール２７の第一基板１２への投影の、第二方向Ｙにおける最大幅Ｗ２よりも広くしてもよい。このように、上記のコンタクトホール２７の形状の設計により、ゲート線１６Ａ及びコンタクトホール２７を遮蔽するブラックマトリックス（図示せず）の第二方向Ｙにおける幅を短縮することができ、容易に開口率を向上させることができる。ここで、最大幅Ｗ１は約３．０〜１５．０μｍであり、最大幅Ｗ２は約２．０〜１３．０μｍである。さらに、最大幅Ｗ２と最大幅Ｗ１との比率（Ｗ２／Ｗ１）は約０．５〜０．８であってもよいが、好ましくは、約０．６５〜０．７５である。
一方、図８に示す本発明の第六実施形態においては、コンタクトホール２７の第一基板１２への投影の、第一方向Ｘにおける最大幅Ｗ１を、コンタクトホール２７の第一基板１２への投影の、第二方向Ｙにおける最大幅Ｗ２よりも狭くしてもよい。このように、上記のコンタクトホール２７の形状の設計により、画素電極と導電パターン１８Ｂとの間に一定の接触面積を維持する状態において、画素ピッチ（ｐｉｘｅｌ ｐｉｔｃｈ）を減少させ、画素セルの集積度を高めることができる。ここで、最大幅Ｗ１は約２．０〜１３．０μｍであり、最大幅Ｗ２は約３．０〜１５．０μｍである。さらに、最大幅Ｗ１と最大幅Ｗ２との比率（Ｗ２／Ｗ１）は約０．５〜０．８であってもよいが、好ましくは、０．６５〜０．７５である。
以上、本発明の実施形態及び長所について説明したが、当業者であれば、本発明の精神及び範囲を含む各種の変動や潤色は、本発明の保護を求める範囲内に属するものであることを理解されたい。また、本発明の保護を求める範囲は、明細書に記載されている特定の実施形態の製造工程、装置、製造、構成要素の組成、設備、方法及び工程に限定されない。なお、当業者であれば、本発明に開示されている内容から、既存または将来に開発される製造工程、装置、製造、構成要素の組成、設備、方法及び工程を理解すべきであり、さらに本発明の実施形態とほぼ同じ機能またはほぼ同じ欠課を得ることができる。そのため、本発明の保護を求める範囲は、上記の製造工程、装置、製造、構成要素の組成、設備、方法及び工程を含む。また、各請求項によって個別の実施形態が構成され、且つ本発明の保護を求める範囲は、各請求項及び実施形態の組合せを含む。
１０ 表示装置
１２ 第一基板
１４ 能動層
１４Ａ 第一能動層部
１４Ｂ 第二能動層部
１６ 第一電極層
１６Ａ ゲート線
１６Ｂ 突出部
１６Ｃ 第一ゲート線部
１６Ｄ 第二ゲート線部
１８ 第二電極層
１８Ａ データ線
１８Ｂ 導電パターン
１８Ｂ１ 第一導電パターン部
１８Ｂ２ 第二導電パターン部
１９ 境界面
２−２’、６−６’ 破線
２０ 第一絶縁層
２１、２３、２７ コンタクトホール
２２ 第二絶縁層
２４ 第三絶縁層
２５ 非直線状の側辺
Ａ 第一最大幅
Ｂ 第二最大幅
Ｄ１、Ｄ２、Ｄ３ 最小距離
Ｗ１、Ｗ２ 最大幅
Ｘ 第一方向
Ｙ 第二方向

Claims (8)

  1. 表示装置であって、
    第一基板と、
    第二基板と、
    前記第一基板と前記第二基板との間に位置する表示媒体層と、
    前記第一基板上に位置する能動層と、
    前記能動層上に位置する第一絶縁層と、
    前記第一絶縁層上に位置し、第一方向に延びるゲート線を含む第一電極層と、
    第一電極層上に位置する第二絶縁層と、
    前記第二絶縁層上に位置し、導電パターンと、前記第一方向と直交する第二方向に延びるデータ線とを含み、前記データ線及び前記導電パターンがそれぞれ第一コンタクトホール及び第二コンタクトホールによって前記能動層に電気的に接続される第二電極層と、を含み、
    前記ゲート線は、第一ゲート線部及び第二ゲート線部からなり、
    前記第一ゲート線部は、前記能動層と重なり、
    前記導電パターンは、前記ゲート線に近接する非直線状の側辺を有し、
    前記第一ゲート線部の前記第一基板への投影と前記導電パターンの前記第一基板への投影との間には、第一最小距離Ｄ２を有し、
    前記第二ゲート線部の前記第一基板への投影と前記導電パターンの前記第一基板への投影との間には、第二最小距離Ｄ３を有し、
    前記第一最小距離Ｄ２は、前記第二最小距離Ｄ３よりも大きいことを特徴とする表示装置。
  2. 前記第一最小距離Ｄ２は、１．０〜５．０μｍであることを特徴とする請求項１に記載の表示装置。
  3. 前記第二最小距離Ｄ３は、０．５〜４．５μｍであることを特徴とする請求項１に記載の表示装置。
  4. 前記第二最小距離Ｄ３と前記第一最小距離Ｄ２との比率は、０．５０〜０．９５であることを特徴とする請求項１に記載の表示装置。
  5. 前記第二最小距離Ｄ３と前記第一最小距離Ｄ２との比率は、０．８０〜０．９０であることを特徴とする請求項１に記載の表示装置。
  6. 前記第二電極層上に位置する第三絶縁層と、
    前記第三絶縁層上に位置し、第三コンタクトホールによって前記導電パターンに電気的に接続される画素電極層と、をさらに含み、
    前記第三コンタクトホールの前記第一基板への投影は、前記第一方向に第一最大幅Ｗ１を有し、前記第二方向に第二最大幅Ｗ２を有し、
    前記第一最大幅Ｗ１は、前記第二最大幅Ｗ２と異なることを特徴とする請求項１に記載の表示装置。
  7. 前記第一最大幅Ｗ１は、前記第二最大幅Ｗ２よりも広く、
    前記第二最大幅Ｗ２と前記第一最大幅Ｗ１との比率は、０．５〜０．８であることを特徴とする請求項６に記載の表示装置。
  8. 前記第一最大幅Ｗ１は、前記第二最大幅Ｗ２よりも狭く、
    前記第一最大幅Ｗ１と前記第二最大幅Ｗ２との比率は、０．５〜０．８であることを特徴とする請求項６に記載の表示装置。
JP2020069124A 2015-08-28 2020-04-07 表示装置 Active JP6977097B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
TW104128305A TWI564644B (zh) 2015-08-28 2015-08-28 顯示裝置
TW104128305 2015-08-28
JP2016075212A JP6971015B2 (ja) 2015-08-28 2016-04-04 表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016075212A Division JP6971015B2 (ja) 2015-08-28 2016-04-04 表示装置

Publications (2)

Publication Number Publication Date
JP2020129113A JP2020129113A (ja) 2020-08-27
JP6977097B2 true JP6977097B2 (ja) 2021-12-08

Family

ID=58104239

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016075212A Active JP6971015B2 (ja) 2015-08-28 2016-04-04 表示装置
JP2020069124A Active JP6977097B2 (ja) 2015-08-28 2020-04-07 表示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016075212A Active JP6971015B2 (ja) 2015-08-28 2016-04-04 表示装置

Country Status (4)

Country Link
US (6) US10670935B2 (ja)
JP (2) JP6971015B2 (ja)
KR (1) KR102614464B1 (ja)
TW (1) TWI564644B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI564644B (zh) * 2015-08-28 2017-01-01 群創光電股份有限公司 顯示裝置
US10459298B2 (en) * 2017-07-27 2019-10-29 Wuhan China Star Optoelectronics Technology Co., Ltd Display device, array substrate and manufacturing method thereof
US11978738B2 (en) * 2017-12-13 2024-05-07 Texas Instruments Incorporated Digital blocks with electrically insulated and orthogonal polysilicon layers
CN108110010B (zh) * 2017-12-15 2021-10-01 京东方科技集团股份有限公司 阵列基板及其制备方法、触控显示面板
CN110471214B (zh) * 2018-05-09 2023-01-06 群创光电股份有限公司 显示装置及其组装方法
JP2021068799A (ja) * 2019-10-23 2021-04-30 キオクシア株式会社 半導体記憶装置
CN110853531B (zh) * 2019-11-21 2021-11-05 京东方科技集团股份有限公司 显示用驱动背板及其制备方法、显示面板
CN112993020B (zh) * 2019-12-12 2023-05-30 群创光电股份有限公司 电子装置
CN112736094A (zh) * 2020-12-30 2021-04-30 武汉华星光电技术有限公司 显示面板及显示装置
CN116134506A (zh) * 2021-07-30 2023-05-16 京东方科技集团股份有限公司 显示面板、显示装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05275698A (ja) * 1992-03-27 1993-10-22 Sony Corp 薄膜トランジスタ
US6088070A (en) * 1997-01-17 2000-07-11 Semiconductor Energy Laboratory Co., Ltd. Active matrix liquid crystal with capacitor between light blocking film and pixel connecting electrode
JP3420201B2 (ja) * 1999-12-22 2003-06-23 日本電気株式会社 液晶表示装置
JP4341570B2 (ja) * 2005-03-25 2009-10-07 セイコーエプソン株式会社 電気光学装置及び電子機器
JP5168760B2 (ja) * 2005-05-16 2013-03-27 セイコーエプソン株式会社 液晶装置および電子機器
JP2007199708A (ja) * 2005-12-28 2007-08-09 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法
JP4449953B2 (ja) * 2006-07-27 2010-04-14 エプソンイメージングデバイス株式会社 液晶表示装置
CN1971388A (zh) 2006-12-11 2007-05-30 友达光电股份有限公司 像素结构及其制作方法
KR101496148B1 (ko) * 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
JP2010230888A (ja) * 2009-03-26 2010-10-14 Seiko Epson Corp 電気光学装置および電子機器
CN102053430B (zh) 2009-11-03 2012-10-17 上海天马微电子有限公司 液晶显示装置
WO2012124511A1 (ja) 2011-03-11 2012-09-20 シャープ株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
JP5657784B2 (ja) 2011-04-22 2015-01-21 シャープ株式会社 液晶表示パネル
CN102368499B (zh) * 2011-10-27 2014-04-16 深圳市华星光电技术有限公司 Tft阵列基板及液晶面板
EP2866083B1 (en) 2012-06-25 2016-10-05 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal display device, and method for manufacturing active matrix substrate
KR102174136B1 (ko) * 2013-09-30 2020-11-05 삼성디스플레이 주식회사 어레이 기판 및 이를 갖는 액정표시패널
TWI553877B (zh) * 2014-01-17 2016-10-11 群創光電股份有限公司 薄膜電晶體基板、顯示面板及顯示裝置
CN103956365B (zh) * 2014-04-30 2017-02-22 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
JP2016015404A (ja) 2014-07-02 2016-01-28 株式会社ジャパンディスプレイ 液晶表示装置
CN204596791U (zh) * 2015-01-21 2015-08-26 群创光电股份有限公司 显示装置
TWI564644B (zh) * 2015-08-28 2017-01-01 群創光電股份有限公司 顯示裝置

Also Published As

Publication number Publication date
TWI564644B (zh) 2017-01-01
KR102614464B1 (ko) 2023-12-14
JP6971015B2 (ja) 2021-11-24
US20210191173A1 (en) 2021-06-24
TW201708914A (zh) 2017-03-01
US20230273491A1 (en) 2023-08-31
US11686987B2 (en) 2023-06-27
US20170059908A1 (en) 2017-03-02
JP2017045032A (ja) 2017-03-02
US10976630B2 (en) 2021-04-13
US10670935B2 (en) 2020-06-02
US20200257152A1 (en) 2020-08-13
US20200249511A1 (en) 2020-08-06
US11199752B2 (en) 2021-12-14
US10962854B2 (en) 2021-03-30
US20220075219A1 (en) 2022-03-10
KR20170026219A (ko) 2017-03-08
JP2020129113A (ja) 2020-08-27

Similar Documents

Publication Publication Date Title
JP6977097B2 (ja) 表示装置
US10379411B2 (en) Liquid crystal display panel and liquid crystal display device
US10139685B2 (en) Array substrate, manufacturing method thereof and display device
US8482710B2 (en) Liquid crystal display and fabrication method thereof
WO2017177734A1 (zh) 阵列基板、制造方法以及显示面板和电子装置
WO2020140357A1 (en) Thin film transistor, method of fabricating thin film transistor, and display apparatus having thin film transistor
US10345665B2 (en) Array substrate and method of manufacturing the same, display panel and display device
US20210225972A1 (en) Array substrate, display apparatus, and method of fabricating array substrate
US9478612B2 (en) Thin film transistor and display device using the same
JP3216379B2 (ja) 液晶表示装置
JP4011557B2 (ja) 液晶表示装置および液晶表示装置の製造方法
KR102444782B1 (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법
US10969636B2 (en) Active device substrate and driving method thereof
JP2007272255A (ja) 液晶表示装置
CN113641048A (zh) 显示装置
JP2009205051A (ja) 電気光学装置及び電気光学装置の製造方法
KR102234758B1 (ko) 액정 표시 장치
US8841677B2 (en) Thin film transistor array panel and manufacturing method thereof
JP2008171016A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200420

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211102

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211110

R150 Certificate of patent or registration of utility model

Ref document number: 6977097

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150