JP6969557B2 - 貫通電極基板及び実装基板 - Google Patents

貫通電極基板及び実装基板 Download PDF

Info

Publication number
JP6969557B2
JP6969557B2 JP2018532010A JP2018532010A JP6969557B2 JP 6969557 B2 JP6969557 B2 JP 6969557B2 JP 2018532010 A JP2018532010 A JP 2018532010A JP 2018532010 A JP2018532010 A JP 2018532010A JP 6969557 B2 JP6969557 B2 JP 6969557B2
Authority
JP
Japan
Prior art keywords
layer
wiring
substrate
structure portion
inorganic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018532010A
Other languages
English (en)
Other versions
JPWO2018026002A1 (ja
Inventor
慎志 前川
寛 工藤
貴正 高野
宏 馬渡
雅朗 浅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Publication of JPWO2018026002A1 publication Critical patent/JPWO2018026002A1/ja
Priority to JP2021175881A priority Critical patent/JP7276403B2/ja
Application granted granted Critical
Publication of JP6969557B2 publication Critical patent/JP6969557B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings

Description

本開示の実施形態は、貫通電極基板に関する。また、本開示の実施形態は、貫通電極基板を備えた実装基板に関する。
第１面及び第２面を含む基板と、基板に設けられた複数の貫通孔と、貫通孔の内部に設けられた電極と、を備える部材、いわゆる貫通電極基板が、様々な用途で利用されている。例えば、貫通電極基板は、ＬＳＩの実装密度を高めるために複数のＬＳＩチップを積層させる際に２つのＬＳＩチップの間に介在させるインターポーザとして利用される。また、貫通電極基板は、ＬＳＩチップなどの素子とマザーボードなどの実装基板との間に介在されることもある。なお、以下の記載において、貫通孔の内部に設けられた電極のことを、貫通電極と称することもある。
貫通電極基板は、貫通電極に積層された複数の配線層を備える。各配線層は、導電層と、各配線層の導電層の間に位置する絶縁層と、を有する。絶縁層を構成する材料としては、例えば特許文献１に開示されるように、ポリイミドなどの有機材料が用いられる。導電層を構成する材料としては、銅などの金属材料が用いられる。導電層を形成する工程は、めっきによって銅を形成する工程、めっきによって形成された銅をアニールする工程などを含む。
国際公開第２０１４／６９６６２号パンフレット
貫通電極基板の製造工程においては、有機材料の焼成工程や銅のアニール工程などにおいて、基板及び貫通電極が繰り返し高温に、例えば２００℃以上の温度に曝される。一方、貫通電極を構成する銅などの金属材料の熱膨張率は、基板を構成するガラスやシリコンなどの無機材料の熱膨張率よりも一般に大きい。このため、高温になるたびに貫通電極が基板に比べて大きく熱膨張し、貫通電極に接続されている配線層の導電層に応力が加わることが考えられる。このように配線層の導電層に繰り返し応力が加わると、複数の配線層の導電層が互いに接続される場所において欠陥が生じ、導電層間で接続不良が生じてしまう可能性がある。
本開示の実施形態は、このような点を考慮してなされたものであり、接続不良の発生を抑制することができる貫通電極基板を提供することを目的とする。
本開示の一実施形態は、第１側に位置する第１面及び前記第１側とは反対の第２側に位置する第２面を含むとともに貫通孔が設けられた基板と、前記基板の前記貫通孔に位置し、前記第１側の第１端面及び前記第２側の第２端面を有する貫通電極と、前記基板の前記第１面上に位置する第１配線層、及び前記第１配線層上に位置する第２配線層を少なくとも含む第１配線構造部と、を備え、前記第１配線層は、前記貫通電極の前記第１端面上に位置する第１開口が設けられた第１絶縁層と、前記第１絶縁層の前記第１開口を介して前記貫通電極の前記第１端面に接続された第１導電層と、を有し、前記第２配線層は、前記第１配線層の前記第１導電層上に位置する第２開口が設けられた第２絶縁層と、前記第２絶縁層の前記第２開口を介して前記第１配線層の前記第１導電層に接続された第２導電層と、を有し、前記第１配線層の前記第１絶縁層は、有機層を少なくとも含み、前記第１配線層の前記第１絶縁層、前記第２配線層の前記第２絶縁層、又は前記第１配線構造部のうち前記第１配線層及び前記第２配線層以外の層の少なくともいずれか１つが、絶縁性を有する無機層を含み、前記無機層は、前記第１配線層の前記第１絶縁層の前記有機層よりも前記第１側に位置する、貫通電極基板である。
本開示の一実施形態による貫通電極基板において、前記第１配線層の前記第１絶縁層の前記有機層は、前記貫通電極の前記第１端面に接していてもよい。
本開示の一実施形態による貫通電極基板において、前記第２配線層の前記第２絶縁層は、前記無機層を含んでいてもよい。
本開示の一実施形態による貫通電極基板において、前記第２配線層の前記第２絶縁層の前記無機層は、前記第１配線層の前記第１導電層を少なくとも部分的に覆っていてもよい。
本開示の一実施形態による貫通電極基板において、前記第２配線層の前記第２絶縁層は、前記無機層よりも前記第１側に位置する有機層を更に有していてもよい。
本開示の一実施形態による貫通電極基板において、前記第１配線構造部は、前記第２配線層上に位置する第３配線層を更に含み、前記第３配線層は、無機層及び前記無機層よりも前記第１側に位置する有機層を含み、前記第２配線層の前記第２導電層上に位置する第３開口が設けられた第３絶縁層と、前記第３絶縁層の前記第３開口を介して前記第２配線層の前記第２導電層に接続された第３導電層と、を有していてもよい。
本開示の一実施形態による前記貫通電極基板は、前記基板の前記第２面上に位置する第１配線層、及び前記第１配線層上に位置する第２配線層を少なくとも含む第２配線構造部を更に備えていてもよい。この場合、前記第２配線構造部の前記第１配線層は、前記貫通電極の前記第２端面上に位置する第１開口が設けられた第１絶縁層と、前記第１絶縁層の前記第１開口を介して前記貫通電極の前記第２端面に接続された第１導電層と、を有し、前記第２配線構造部の前記第２配線層は、前記第１配線層の前記第１導電層上に位置する第２開口が設けられた第２絶縁層と、前記第２絶縁層の前記第２開口を介して前記第１配線層の前記第１導電層に接続された第２導電層と、を有し、前記第２配線構造部の前記第１配線層の前記第１絶縁層は、有機層を少なくとも含んでいてもよい。この場合、前記第２配線構造部の前記第２配線層の前記絶縁層が、絶縁性を有する無機層を含んでいてもよい。
本開示の一実施形態による貫通電極基板において、前記第２配線構造部の前記第２配線層の前記第２絶縁層の前記無機層は、前記第２配線構造部の前記第１配線層の前記第１導電層を少なくとも部分的に覆っていてもよい。
本開示の一実施形態による貫通電極基板において、前記第１配線構造部に含まれる前記導電層の層数と、前記第２配線構造部に含まれる前記導電層の層数とが異なっていてもよい。例えば、前記第２配線構造部に含まれる前記導電層の層数は、前記第１配線構造部に含まれる前記導電層の層数よりも少なくてもよい。この場合、前記第２配線構造部の前記第１配線層の前記有機層は、前記第２配線構造部の前記第２配線層の前記無機層によって覆われていない部分を含んでいてもよい。この場合、前記第２配線構造部の前記第１配線層の前記有機層のうち前記第２配線構造部の前記第２配線層の前記無機層によって覆われている部分の比率は、前記第１配線構造部の前記第１配線層の前記有機層のうち前記第１配線構造部の前記第２配線層の前記無機層によって覆われている部分の比率よりも低くなっていてもよい。
本開示の一実施形態による貫通電極基板において、前記貫通電極基板は、前記基板の前記第２面上に位置する第１配線層を少なくとも含む第２配線構造部を更に備え、前記第２配線構造部の前記第１配線層は、前記貫通電極の前記第２端面上に位置する第１開口が設けられた第１絶縁層と、前記第１絶縁層の前記第１開口を介して前記貫通電極の前記第２端面に接続された第１導電層と、を有し、前記第２配線構造部の前記第１配線層の前記第１絶縁層は、有機層を少なくとも含み、前記第２配線構造部の前記第１配線層の前記第１導電層及び前記有機層は、絶縁性を有する無機層によって覆われていなくてもよい。
本開示の一実施形態による貫通電極基板において、前記貫通電極は、前記貫通孔に充填されていてもよい。
本開示の一実施形態による貫通電極基板において、前記第１配線層の前記第１絶縁層の、前記貫通電極と前記第１配線層の前記第１導電層とを接続するための前記第１開口は、前記基板の前記第１面の法線方向に沿って見た場合に少なくとも部分的に前記基板の前記貫通孔に重なっていてもよい。
本開示の一実施形態による貫通電極基板において、前記貫通電極は、前記貫通孔の側壁に沿って広がる側壁部分と、前記第１側から前記側壁部分に接続され、前記第１配線層の前記導電層に接続される前記第１端面を含む第１部分と、を有していてもよい。
本開示の一実施形態による貫通電極基板において、前記貫通電極の前記第１部分は、少なくとも部分的に前記基板の前記第１面上に位置し、前記第１配線層の前記第１導電層は、前記基板の前記第１面上に位置する前記第１部分に接続されていてもよい。
本開示の一実施形態による貫通電極基板において、前記貫通電極の前記第１部分は、前記基板の前記第１面の法線方向に沿って見た場合に少なくとも部分的に前記基板の前記貫通孔に重なるよう、前記基板の前記第１面の面方向に沿って広がっており、前記第１配線層の前記第１導電層は、前記基板の前記第１面の法線方向に沿って見た場合に前記基板の前記貫通孔に重なる位置において前記第１部分に接続されていてもよい。
本開示の一実施形態による貫通電極基板において、前記第１配線層の前記第１絶縁層は、前記有機層よりも前記第１側に位置する前記無機層を含んでいてもよい。
本開示の一実施形態による貫通電極基板において、前記第１配線層の前記第１絶縁層の前記無機層は、前記第１配線層の前記第１導電層に少なくとも部分的に前記第２側から接していてもよい。
本開示の一実施形態による貫通電極基板において、前記第２配線層の前記第２絶縁層は、有機層と、前記有機層よりも前記第１側に位置する無機層と、を有していてもよい。
本開示の一実施形態による貫通電極基板において、前記第１配線構造部は、前記第２配線層上に位置する第３配線層を更に含み、前記第３配線層は、有機層及び前記有機層よりも前記第１側に位置する無機層を含み、前記第２配線層の前記導電層上に位置する第３開口が設けられた第３絶縁層と、前記第３絶縁層の前記第３開口を介して前記第２配線層の前記第２導電層に接続された第３導電層と、を有していてもよい。
本開示の一実施形態による貫通電極基板は、前記基板の前記第２面上に位置する第１配線層、及び前記第１配線層上に位置する第２配線層を少なくとも含む第２配線構造部を更に備えていてもよい。この場合、前記第２配線構造部の前記第１配線層は、前記貫通電極の前記第２端面上に位置する第１開口が設けられた第１絶縁層と、前記第１絶縁層の前記第１開口を介して前記貫通電極の前記第２端面に接続された第１導電層と、を有し、前記第２配線構造部の前記第２配線層は、前記第１配線層の前記第１導電層上に位置する第２開口が設けられた第２絶縁層と、前記第２絶縁層の前記第２開口を介して前記第１配線層の前記第１導電層に接続された第２導電層と、を有し、前記第２配線構造部の前記第１配線層の前記第１絶縁層は、有機層を少なくとも含んでいてもよい。この場合、前記第２配線構造部の前記第１配線層の前記第１絶縁層は、前記有機層よりも前記第２側に位置し、絶縁性を有する無機層を更に含んでいてもよい。
本開示の一実施形態による貫通電極基板において、前記第２配線構造部の前記第１配線層の前記第１絶縁層の前記無機層は、前記第２配線構造部の前記第１配線層の前記第１導電層に少なくとも部分的に前記第１側から接していてもよい。
本開示の一実施形態による貫通電極基板において、前記第１配線構造部に含まれる前記導電層の層数と、前記第２配線構造部に含まれる前記導電層の層数とが異なっていてもよい。例えば、前記第２配線構造部に含まれる前記導電層の層数は、前記第１配線構造部に含まれる前記導電層の層数よりも少なくなっていてもよい。この場合、前記第２配線構造部の前記第１配線層の前記有機層は、前記第２配線構造部の前記第１配線層の前記無機層によって覆われていない部分を含んでいてもよい。この場合、前記第２配線構造部の前記第１配線層の前記有機層のうち前記第２配線構造部の前記第１配線層の前記無機層によって覆われている部分の比率は、前記第１配線構造部の前記第１配線層の前記有機層のうち前記第１配線構造部の前記第１配線層の前記無機層によって覆われている部分の比率よりも低くなっていてもよい。
本開示の一実施形態による前記貫通電極基板は、前記基板の前記第２面上に位置する第１配線層を少なくとも含む第２配線構造部を更に備え、前記第２配線構造部の前記第１配線層は、前記貫通電極の前記第２端面上に位置する第１開口が設けられた第１絶縁層と、前記第１絶縁層の前記第１開口を介して前記貫通電極の前記第２端面に接続された第１導電層と、を有し、前記第２配線構造部の前記第１配線層の前記第１絶縁層は、有機層を少なくとも含み、前記第２配線構造部の前記第１配線層の前記第１導電層及び前記有機層は、絶縁性を有する無機層によって覆われていなくてもよい。
本開示の一実施形態による貫通電極基板において、前記貫通電極は、前記貫通孔に充填されていてもよい。
本開示の一実施形態による貫通電極基板において、前記第１配線層の前記第１絶縁層の、前記貫通電極と前記第１配線層の前記第１導電層とを接続するための前記第１開口は、前記基板の前記第１面の法線方向に沿って見た場合に少なくとも部分的に前記基板の前記貫通孔に重なっていてもよい。
本開示の一実施形態による貫通電極基板において、前記貫通電極は、前記貫通孔の側壁に沿って広がる側壁部分と、前記第１側から前記側壁部分に接続され、前記第１配線層の前記導電層に接続される前記第１端面を含む第１部分と、を有していてもよい。
本開示の一実施形態による貫通電極基板において、前記貫通電極の前記第１部分は、少なくとも部分的に前記基板の前記第１面上に位置し、前記第１配線層の前記第１導電層は、前記基板の前記第１面上に位置する前記第１部分に接続されていてもよい。
本開示の一実施形態による貫通電極基板において、前記貫通電極の前記第１部分は、前記基板の前記第１面の法線方向に沿って見た場合に少なくとも部分的に前記基板の前記貫通孔に重なるよう、前記基板の前記第１面の面方向に沿って広がっており、前記第１配線層の前記第１導電層は、前記基板の前記第１面の法線方向に沿って見た場合に前記基板の前記貫通孔に重なる位置において前記第１部分に接続されていてもよい。
本開示の一実施形態による貫通電極基板において、前記有機層は、ポリイミド、エポキシ、又はアクリルを少なくとも含んでいてもよい。
本開示の一実施形態による貫通電極基板において、前記無機層は、珪素酸化物又は珪素窒化物を少なくとも含んでいてもよい。
本開示の一実施形態は、貫通電極基板と、前記貫通電極基板に搭載された素子と、を備え、前記貫通電極基板は、第１側に位置する第１面及び前記第１側とは反対の第２側に位置する第２面を含むとともに貫通孔が設けられた基板と、前記基板の前記貫通孔に位置し、前記第１側の第１端面及び前記第２側の第２端面を有する貫通電極と、前記基板の前記第１面上に位置する第１配線層、及び前記第１配線層上に位置する第２配線層を少なくとも含む第１配線構造部と、を備え、前記第１配線層は、前記貫通電極の前記第１端面上に位置する第１開口が設けられた第１絶縁層と、前記第１絶縁層の前記第１開口を介して前記貫通電極の前記第１端面に接続された第１導電層と、を有し、前記第２配線層は、前記第１配線層の前記第１導電層上に位置する第２開口が設けられた第２絶縁層と、前記第２絶縁層の前記第２開口を介して前記第１配線層の前記第１導電層に接続された第２導電層と、を有し、前記第１配線層の前記第１絶縁層は、有機層を少なくとも含み、前記第１配線層の前記第１絶縁層、前記第２配線層の前記第２絶縁層、又は前記第１配線構造部のうち前記第１配線層及び前記第２配線層以外の層の少なくともいずれか１つが、絶縁性を有する無機層を含み、前記無機層は、前記第１配線層の前記第１絶縁層の前記有機層よりも前記第１側に位置する、実装基板である。
本開示の実施形態に係る貫通電極基板によれば、接続不良の発生を抑制することができる。
第１の実施の形態に係る貫通電極基板を示す断面図である。 図１の貫通電極基板を拡大して示す断面図である。 第１の実施の形態に係る貫通電極基板の製造工程を示す図である。 第１の実施の形態に係る貫通電極基板の製造工程を示す図である。 第１の実施の形態に係る貫通電極基板の製造工程を示す図である。 第１の実施の形態に係る貫通電極基板の製造工程を示す図である。 第１の実施の形態に係る貫通電極基板の製造工程を示す図である。 第１の実施の形態に係る貫通電極基板の製造工程を示す図である。 第１の実施の形態に係る貫通電極基板の製造工程を示す図である。 第１の実施の形態に係る貫通電極基板の製造工程を示す図である。 第１の実施の形態に係る貫通電極基板の製造工程を示す図である。 第１の実施の形態に係る貫通電極基板の製造工程を示す図である。 第１の実施の形態に係る貫通電極基板の製造工程を示す図である。 第１の実施の形態に係る貫通電極基板の製造工程を示す図である。 第１の実施の形態に係る貫通電極基板の製造工程を示す図である。 第１の実施の形態に係る貫通電極基板の作用を説明するための図である。 第１の比較の形態に係る貫通電極基板を示す図である。 第２の比較の形態に係る貫通電極基板を示す図である。 貫通電極基板を備える実装基板の一例を示す断面図である。 第１の変形例に係る貫通電極基板を示す断面図である。 第２の変形例に係る貫通電極基板を示す断面図である。 第３の変形例に係る貫通電極基板を示す断面図である。 第３の変形例に係る貫通電極基板の第１の製造方法を示す図である。 第３の変形例に係る貫通電極基板の第１の製造方法を示す図である。 第３の変形例に係る貫通電極基板の第１の製造方法を示す図である。 第３の変形例に係る貫通電極基板の第１の製造方法を示す図である。 第３の変形例に係る貫通電極基板の第１の製造方法を示す図である。 第３の変形例に係る貫通電極基板の第１の製造方法を示す図である。 第３の変形例に係る貫通電極基板の第１の製造方法を示す図である。 第３の変形例に係る貫通電極基板の第１の製造方法を示す図である。 第３の変形例に係る貫通電極基板の第２の製造方法を示す図である。 第３の変形例に係る貫通電極基板の第２の製造方法を示す図である。 第３の変形例に係る貫通電極基板の第２の製造方法を示す図である。 第３の変形例に係る貫通電極基板の第２の製造方法を示す図である。 第４の変形例に係る貫通電極基板を示す断面図である。 第２の実施の形態に係る貫通電極基板を示す断面図である。 図３６の貫通電極基板を拡大して示す断面図である。 第２の実施の形態に係る貫通電極基板の製造工程を示す図である。 第２の実施の形態に係る貫通電極基板の製造工程を示す図である。 第２の実施の形態に係る貫通電極基板の製造工程を示す図である。 第２の実施の形態の第１の変形例に係る貫通電極基板を示す断面図である。 第３の実施の形態に係る貫通電極基板を示す断面図である。 図４２の貫通電極基板を拡大して示す断面図である。 第３の実施の形態に係る貫通電極基板の製造工程を示す図である。 第３の実施の形態に係る貫通電極基板の製造工程を示す図である。 第３の実施の形態に係る貫通電極基板の製造工程を示す図である。 第３の実施の形態に係る貫通電極基板の製造工程を示す図である。 第３の実施の形態に係る貫通電極基板の製造工程を示す図である。 第３の実施の形態に係る貫通電極基板の製造工程を示す図である。 第３の実施の形態に係る貫通電極基板の製造工程を示す図である。 第３の実施の形態の第１の変形例に係る貫通電極基板を示す断面図である。 第３の実施の形態の第２の変形例に係る貫通電極基板を示す断面図である。 第３の実施の形態の第３の変形例に係る貫通電極基板を示す断面図である。 第３の実施の形態の第４の変形例に係る貫通電極基板を示す断面図である。 第４の実施の形態に係る貫通電極基板を示す断面図である。 図５５の貫通電極基板を拡大して示す断面図である。 第４の実施の形態の第１の変形例に係る貫通電極基板を示す断面図である。 基板の貫通孔の一変形例を示す断面図である。 基板の貫通孔の一変形例を示す断面図である。 図５８に示す貫通孔に設けられる貫通電極の一例を示す断面図である。 図５８に示す貫通孔に設けられる貫通電極の一例を示す断面図である。 図５８に示す貫通孔に設けられる貫通電極の一例を示す断面図である。 図５９に示す貫通孔に設けられる貫通電極の一例を示す断面図である。 図５９に示す貫通孔に設けられる貫通電極の一例を示す断面図である。 図５９に示す貫通孔に設けられる貫通電極の一例を示す断面図である。 図６３に示す基板及び貫通孔と、図１に示す第１配線構造部とを組み合わせた例を示す断面図である。 貫通電極基板が搭載される製品の例を示す図である。 第５の実施の形態に係る貫通電極基板の一例を示す断面図である。 第５の実施の形態に係る貫通電極基板の一例を示す断面図である。 第５の実施の形態に係る貫通電極基板の一例を示す断面図である。 第５の実施の形態に係る貫通電極基板の一例を示す断面図である。
第１の実施の形態
以下、本開示の実施形態に係る貫通電極基板の構成及びその製造方法について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は本開示の実施形態の一例であって、本開示はこれらの実施形態に限定して解釈されるものではない。また、本明細書において、「基板」、「基材」、「シート」や「フィルム」など用語は、呼称の違いのみに基づいて、互いから区別されるものではない。例えば、「基板」や「基材」は、シートやフィルムと呼ばれ得るような部材も含む概念である。更に、本明細書において用いる、形状や幾何学的条件並びにそれらの程度を特定する、例えば、「平行」や「直交」等の用語や長さや角度の値等については、厳密な意味に縛られることなく、同様の機能を期待し得る程度の範囲を含めて解釈することとする。また、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なる場合や、構成の一部が図面から省略される場合がある。
貫通電極基板
以下、本開示の実施の形態について説明する。まず、図１及び図２を参照して、本実施の形態に係る貫通電極基板１０の構成について説明する。図１は、貫通電極基板１０を示す断面図である。図２は、図１の貫通電極基板１０を拡大して示す断面図である。
貫通電極基板１０は、基板１２、貫通電極２２及び第１配線構造部３０を備える。以下、貫通電極基板１０の各構成要素について説明する。
（基板）
基板１２は、第１側Ｄ１に位置する第１面１３、及び、第１側Ｄ１とは反対の第２側Ｄ２に位置する第２面１４を含む。また、基板１２には、第１面１３から第２面１４に至る複数の貫通孔２０が設けられている。
基板１２は、一定の絶縁性を有する無機材料から構成されている。例えば、基板１２は、ガラス基板、石英基板、サファイア基板、樹脂基板、シリコン基板、炭化シリコン基板、アルミナ(Al2O3)基板、窒化アルミ(AlN)基板、酸化ジリコニア(ZrO2)基板など、又は、これらの基板が積層されたものである。基板１２は、アルミニウム基板、ステンレス基板など、導電性を有する材料から構成された基板を含んでいてもよい。
基板１２の厚さは特に制限はないが、例えば、１００μｍ以上且つ８００μｍ以下の厚さの基板１２を使用することが好ましい。より好ましくは、基板１２は、２００μｍ以上且つ６００μｍ以下の厚さを有する。基板１２の厚さを１００μｍ以上とすることにより、基板１２のたわみが大きくなることを抑制できる。このため、製造工程における基板１２のハンドリングが困難になったり、基板１２上に形成する薄膜等の内部応力に起因して基板１２が反ってしまったりすることを抑制できる。また、基板１２の厚さを８００μｍ以下とすることにより、基板１２に貫通孔２０を形成する工程に要する時間が長くなり、貫通電極基板１０の製造コストが上昇してしまうことを抑制できる。
貫通孔２０の側壁２１は、図１に示すように基板１２の第１面１３の法線方向に沿って広がっていてもよい。若しくは、図示はしないが、側壁２１が、基板１２の第１面１３の法線方向からずれた方向で広がっていてもよく、また、側壁２１の一部が湾曲していてもよい。
（貫通電極）
貫通電極２２は、貫通孔２０の内部に少なくとも部分的に位置し、且つ導電性を有する部材である。貫通電極２２は、第１側Ｄ１の第１端面２２ａ及び第２側Ｄ２側の第２端面２２ｂを有する。本実施の形態において、貫通電極２２は、貫通孔２０に充填されている。すなわち、貫通電極２２は、いわゆるフィルドビアである。なお、貫通孔２０に貫通電極２２が完全には充填されていなくてもよい。例えば、基板１２の第１面１３の法線方向に沿って貫通電極２２を見た場合に、貫通電極２２の一部に孔が存在していてもよく、また、貫通孔２０の側壁２１と貫通電極２２との間に部分的に隙間が存在していてもよい。
貫通電極２２が導電性を有する限りにおいて、貫通電極２２の形成方法は特には限定されない。例えば、貫通電極２２は、蒸着法やスパッタリング法などの物理成膜法で形成されていてもよく、化学成膜法やめっき法で形成されていてもよい。また、貫通電極２２は、導電性を有する単一の層から構成されていてもよく、若しくは、導電性を有する複数の層を含んでいてもよい。ここでは、図２に示すように、貫通電極２２が、貫通孔２０の側壁２１側から貫通孔２０の中心側へ順に並ぶバリア層２２１、シード層２２２及びめっき層２２３を含む例について説明する。
バリア層２２１は、シード層２２２やめっき層２２３などのその他の貫通電極２２の構成要素と貫通孔２０の側壁２１との間に位置する層である。バリア層２２１は、シード層２２２やめっき層２２３などのその他の貫通電極２２の構成要素中の金属元素が貫通孔２０の側壁２１を介して基板１２の内部に拡散することを抑制するために、必要に応じて設けられる。シード層２２２又はめっき層２２３が銅を含む場合、バリア層２２１の材料として、例えば、チタン、チタン窒化物、モリブデン、モリブデン窒化物、タンタル、タンタル窒化物等、又はこれらを積層したものを用いることができる。また、バリア層２２１の材料として、基板１２に対する高い密着性を有する導電性材料を用いてもよい。例えば、バリア層２２１の材料として、チタン、モリブデン、タングステン、タンタル、ニッケル、クロム、アルミニウム、これらの化合物、これらの合金など、又はこれらを積層したものを使用することができる。バリア層２２１の厚みは、例えば１０ｎｍ以上且つ１μｍ以下である。バリア層２２１は、例えば、蒸着法やスパッタリング法などの物理成膜法で形成される。
シード層２２２は、めっき処理によってめっき層２２３を形成する電解めっき工程の際に、めっき液中の金属イオンを析出させてめっき層２２３を成長させるための土台となる、導電性を有する層である。シード層２２２の材料としては、例えば、銅などの、めっき層２２３と同一の金属材料を用いることができる。シード層２２２の厚みは、例えば１００ｎｍ以上且つ３μｍ以下である。シード層２２２は、例えば、蒸着法やスパッタリング法などの物理成膜法で形成される。
なお、図示はしないが、貫通孔２０の側壁２１とめっき層２２３との間に、バリア層としての役割及びシード層としての役割の両方を果たすことができる１つの層を設けてもよい。
めっき層２２３は、めっき処理によって形成される、導電性を有する層である。めっき層２２３を構成する材料としては、銅、金、銀、白金、ロジウム、スズ、アルミニウム、ニッケル、クロムなどの金属又はこれらを用いた合金など、あるいはこれらを積層したものを使用することができる。
（第１配線構造部）
図１に示すように、第１配線構造部３０は、基板１２の第１面１３側において例えば第１面１３上に位置する第１配線層３１、及び第１配線層３１上に位置する第２配線層３２を含む。以下、第１配線層３１及び第２配線層３２の構成について説明する。
〔第１配線層〕
図１に示すように、第１配線層３１は、絶縁層３５及び導電層３８を有する。絶縁層３５には、貫通電極２２の第１端面２２ａ上に位置する開口が設けられている。本実施の形態において、絶縁層３５の開口は、基板１２の第１面１３の法線方向に沿って見た場合に少なくとも部分的に基板１２の貫通孔２０に重なっている。導電層３８は、絶縁層３５の開口を介して貫通電極２２の第１端面２２ａに接続されている。例えば、導電層３８は、絶縁層３５の開口の内部に位置し、貫通電極２２の第１端面２２ａに接続されている第１部分３８ａ、及び絶縁層３５よりも第１側Ｄ１に位置する第２部分３８ｂを含む。そして、第２部分３８ｂの一部が第１部分３８ａに接続されている。
第１配線層３１の絶縁層３５は、絶縁性を有する有機材料から構成された有機層３６を含む。好ましくは、有機層３６は、貫通電極２２の第１端面２２ａに接している。有機層３６の有機材料としては、例えばポリイミド、エポキシ、アクリルなどを用いることができる。絶縁層３５の厚みは、例えば０．５μｍ以上且つ１０μｍ以下である。
図２に示すように、導電層３８は、絶縁層３５の開口の側壁側から開口の中心側へ順に並ぶバリア層３８１、シード層３８２、及びめっき層３８３を含んでいてもよい。バリア層３８１、シード層３８２、及びめっき層３８３の機能及び構成は、上述の貫通電極２２のバリア層２２１、シード層２２２及びめっき層２２３の機能及び構成と同様である。
〔第２配線層〕
次に、第２配線層３２について説明する。なお、第２配線層３２の構成要素のうち第１配線層３１と共通する構成要素には同一の符号を付し、説明を省略することがある。
第１配線層３１と同様に、第２配線層３２も、絶縁層３５及び導電層３８を有する。絶縁層３５には、第１配線層３１の導電層３８上に位置する開口が設けられている。導電層３８は、絶縁層３５の開口を介して第１配線層３１の導電層３８に接続されている。
第２配線層３２の絶縁層３５は、第１配線層３１の絶縁層３５及び導電層３８の上に位置する無機層３７と、無機層３７よりも第１側Ｄ１に位置する有機層３６と、を有する。無機層３７は、第１配線層３１の導電層３８の第２部分３８ｂを少なくとも部分的に覆っている。なお「覆う」とは、基板１２の第１面１３の法線方向に沿って貫通電極基板１０を見た場合に、第２配線層３２の無機層３７と第１配線層３１の導電層３８の第２部分３８ｂとが少なくとも部分的に重なっていることを意味する。
無機層３７は、絶縁性を有する無機材料から構成された層である。無機層３７の無機材料としては、ＳｉＯ２などの珪素酸化物、ＳｉＮなどの珪素窒化物を用いることができる。その他にも、無機層３７の無機材料の例として、ＳｉＯＣ、ＳｉＣ、ＳｉＯＦ、ＳｉＯＮ、ＳｉＣＮなどを挙げることができる。
図２に示すように、無機層３７は、複数の無機層を含んでいてもよい。例えば、無機層３７は、第１無機層３７１と、第１無機層３７１の第１側Ｄ１に位置する第２無機層３７２と、を含む。好ましくは、第１無機層３７１は、第２無機層３７２に比べて、導電層３８のめっき層３８３に対する高い密着性を有する。また、好ましくは、第２無機層３７２は、第１無機層３７１よりも低い比誘電率を有する。例えば、第１無機層３７１は、ＳｉＮなどの珪素窒化物を含み、第２無機層３７２は、ＳｉＯ２などの珪素酸化物を含む。第１無機層３７１の厚みは、例えば０．０５μｍ以上且つ５μｍ以下であり、第２無機層３７２の厚みは、例えば０．１μｍ以上且つ１０μｍ以下である。好ましくは、第１無機層３７１の厚みは、第２無機層３７２の厚みよりも小さい。
第２配線層３２の有機層３６は、絶縁性を有する有機材料から構成される。第２配線層３２の有機層３６の有機材料としては、上述の第１配線層３１の有機層３６の場合と同様に、ポリイミド、エポキシ、アクリルなどを用いることができる。
なお、上述の絶縁層のうち、第１配線層３１に属する絶縁層を第１絶縁層と称し、第１絶縁層に形成された開口を第１開口と称し、第２配線層３２に属する絶縁層を第２絶縁層と称し、第２絶縁層に形成された開口を第２開口と称することがある。同様に、上述の導電層のうち、第１配線層３１に属する導電層を第１導電層と称し、第２配線層３２に属する導電層を第２導電層と称することがある。
貫通電極基板の製造方法
以下、貫通電極基板１０の製造方法の一例について、図３乃至図１５を参照して説明する。
（貫通孔形成工程）
まず、基板１２を準備する。次に、第１面１３又は第２面１４の少なくともいずれかにレジスト層を設ける。その後、レジスト層のうち貫通孔２０に対応する位置に開口を設ける。次に、レジスト層の開口において基板１２を加工することにより、図３に示すように、基板１２に貫通孔２０を形成することができる。貫通孔２０の寸法Ｓは、例えば２０μｍ以上且つ１５０μｍ以下である。基板１２を加工する方法としては、反応性イオンエッチング法、深掘り反応性イオンエッチング法などのドライエッチング法や、ウェットエッチング法などを用いることができる。
なお、基板１２にレーザを照射することによって基板１２に貫通孔２０を形成してもよい。この場合、レジスト層は設けられていなくてもよい。レーザ加工のためのレーザとしては、エキシマレーザ、Ｎｄ：ＹＡＧレーザ、フェムト秒レーザ等を用いることができる。Ｎｄ：ＹＡＧレーザを採用する場合、波長が１０６４ｎｍの基本波、波長が５３２ｎｍの第２高調波、波長が３５５ｎｍの第３高調波等を用いることができる。
また、レーザ照射とウェットエッチングを適宜組み合わせることもできる。具体的には、まず、レーザ照射によって基板１２のうち貫通孔２０が形成されるべき領域に変質層を形成する。続いて、基板１２をフッ化水素などに浸漬して、変質層をエッチングする。これによって、基板１２に貫通孔２０を形成することができる。
その他にも、基板１２に研磨材を吹き付けるブラスト処理によって基板１２に貫通孔２０を形成してもよい。
（貫通電極形成工程）
次に、図４に示すように、基板１２の貫通孔２０に貫通電極２２を形成する。例えば、まず、貫通孔２０の側壁２１のうち第２面１４側の部分に、蒸着法やスパッタリング法などの物理成膜法によってシード層２２２を形成する。なお、貫通電極２２がバリア層２２１を含む場合、シード層２２２を形成する工程に先行して、貫通孔２０の側壁２１のうち第２面１４側の部分に蒸着法やスパッタリング法などの物理成膜法によってバリア層２２１を形成する工程を実施する。続いて、側壁２１のうち第２面１４側の部分において、電解めっきによってシード層２２２上にめっき層２２３を形成し、これによって、貫通孔２０が第２面１４側においてめっき層２２３によって閉塞されるようにする。続いて、貫通孔２０の側壁２１のうち第１面１３側の部分にもバリア層２２１及びシード層２２２を形成する。続いて、電解めっきによって側壁２１のうち第１面１３側の部分にもめっき層２２３を形成する。このようにして、図４に示すように、貫通孔２０の内部に充填された貫通電極２２を得ることができる。
（第１配線層の有機層の形成工程）
次に、図５に示すように、貫通電極２２の第１端面２２ａ上に位置する開口３６１が設けられた有機層３６を形成する。例えば、まず、感光性ポリイミドなどの有機材料を、スピンコート法などによって基板１２上に成膜して、有機層３６を形成する。続いて、有機層３６のうち開口３６１に対応する部分が除去されるよう、有機層３６を露光及び現像する。続いて、有機層３６を焼成して有機層３６を硬化させる。有機層３６の焼成温度は、例えば２００℃以上である。
（第１配線層の導電層の形成工程）
次に、図６に示すように、有機層３６の表面及び開口３６１の側壁に、物理成膜法によってバリア層３８１を形成する。また、バリア層３８１上に、物理成膜法によってシード層３８２を形成する。
続いて、図７に示すように、シード層３８２上に、開口３９１が設けられたレジスト層３９を形成する。続いて、図８に示すように、レジスト層３９の開口３９１にめっき液を供給して、電解めっきにより、シード層３８２上にめっき層３８３を形成する。その後、図９に示すように、レジスト層３９を除去する。続いて、図１０に示すように、バリア層３８１及びシード層３８２のうちレジスト層３９によって覆われていた部分を、例えばウェットエッチングにより除去する。このようにして、バリア層３８１、シード層３８２及びめっき層３８３を含む導電層３８を形成することができる。その後、めっき層３８３をアニールする工程を実施してもよい。めっき層３８３のアニール温度は、例えば２００℃以上である。
このようにして、有機層３６及び導電層３８を含む第１配線層３１を形成することができる。
（第２配線層の無機層の形成工程）
次に、図１１に示すように、第１配線層３１の有機層３６及び導電層３８上に、プラズマＣＶＤにより、第１無機層３７１を形成する。続いて、図１２に示すように、第１無機層３７１上に、プラズマＣＶＤにより、第２無機層３７２を形成する。
（第２配線層の有機層の形成工程）
次に、図１３に示すように、基板１２の第１面１３の法線方向に沿って見た場合に第１配線層３１の導電層３８と重なる位置に開口３６１が設けられた有機層３６を形成する。例えば、まず、感光性ポリイミドなどの有機材料を、スピンコート法などによって第２無機層３７２上に成膜して、有機層３６を形成する。続いて、有機層３６のうち開口３６１に対応する部分が除去されるよう、有機層３６を露光及び現像する。続いて、有機層３６を焼成して有機層３６を硬化させる。有機層３６の焼成温度は、例えば２００℃以上である。
（第２配線層の無機層の加工工程）
次に、有機層３６をマスクとして、プラズマエッチングにより、有機層３６の開口３６１に露出している無機層３７の第１無機層３７１及び第２無機層３７２をエッチングする。これによって、図１４に示すように、有機層３６の開口３６１に連通する開口を無機層３７に形成する。エッチングガスとしては、例えば、ＣＦ4とＨ2との混合ガスを用いることができる。なお、プラズマエッチングにより有機層３６の表面に損傷が生じる場合、有機層３６に熱処理を施すことにより、損傷が生じた有機層３６の表面を除去してもよい。有機層３６の熱処理温度は、例えば２００℃以上である。
（第２配線層の導電層の形成工程）
次に、図１５に示すように、第１配線層３１の導電層３８に接続されるとともに有機層３６の第１側Ｄ１にまで至る導電層３８を形成する。このようにして、有機層３６、無機層３７及び導電層３８を含む第２配線層３２を、第１配線層３１の第１側Ｄ１に形成することができる。
（貫通電極基板の作用）
以下、本実施の形態による貫通電極基板１０の作用について説明する。図１６は、本実施の形態に係る貫通電極基板１０の作用を説明するための図である。
〔伝播遅延及びクロストークの抑制作用〕
第１配線層３１や第２配線層３２などの配線層の絶縁層３５は、ポリイミドなどの有機材料から構成され、且つ導電層３８に接する有機層３６を含む。有機層３６の有機材料は、無機層３７を構成する無機材料よりも小さい誘電率を有する。例えば、有機層３６の有機材料の比誘電率は、２．０以上且つ３．３以下であり、一方、無機層３７の無機材料の一例であるＰ−ＳｉＯ2の比誘電率は４．１である。このような有機材料から構成される有機層３６が、配線層において隣り合う２つの導電層３８の間に位置することにより、導電層３８の間の配線容量を小さくし、導電層３８を伝播する信号の遅延量を小さくすることができる。また、隣り合う２つの導電層３８の間におけるクロストークを抑制することができる。伝播遅延及びクロストークの抑制という観点からは、第１配線層３１や第２配線層３２などの配線層において、絶縁層３５全体の厚みに対する有機層３６の厚みの比率が、４０％以上且つ９０％以下であることが好ましい。
〔ガス抜き作用〕
基板１２の貫通孔２０に位置する貫通電極２２には、水や水素などの成分が残存していることがある。この場合、有機層３６の焼成工程や導電層３８のアニール工程の際に貫通電極２２の温度が上昇すると、水や水素がガスとして貫通電極２２から放出されることがある。この場合、第１配線層３１の導電層３８が押し上げられたり吹き飛ばされたりすることが懸念される。
ここで本実施の形態においては、第１配線層３１の絶縁層３５の有機層３６が、貫通電極２２の第１端面２２ａに接している。このため、図１６において矢印Ｆで示すように、貫通電極２２で発生したガスを、有機層３６を介して貫通電極基板１０の外部へ放出することができる。これによって、第１配線層３１の導電層３８が押し上げられたり吹き飛ばされたりすることを抑制することができる。
〔反りの抑制作用〕
ところで、有機層３６を構成するポリイミドなどの有機材料の熱膨張率は、基板１２や貫通電極２２を構成する無機材料の熱膨張率に比べて大きい。例えば、有機層３６を構成する有機材料の熱膨張率が５０〜１００Ｅ−６／Ｋであるのに対し、貫通電極２２を構成する銅の熱膨張率は約１６Ｅ−６／Ｋである。また、基板１２の材料の一例であるガラスの熱膨張率は、約３Ｅ−６／Ｋであり、基板１２の材料のその他の例である珪素の熱膨張率は、約２．４Ｅ−６／Ｋである。このため、有機層３６の焼成工程や導電層３８のアニール工程などにおいて、雰囲気温度が２００℃以上になると、有機層３６の熱膨張に起因して基板１２及び貫通電極２２に引っ張り応力が発生する。この結果、基板１２に反りが生じてしまうことが考えられる。
ここで本実施の形態においては、第１配線構造部３０が有機層３６に加えて無機層３７を更に含む。例えば、第１配線構造部３０の第２配線層３２が、第１配線層３１の有機層３６及び導電層３８の上に位置する無機層３７を含む。無機層３７を構成する無機材料の熱膨張率は、有機層３６を構成する有機材料の熱膨張率よりも小さく、例えば０．３Ｅ−６／Ｋ以上且つ１０．０Ｅ−６／Ｋ以下である。このため、有機層３６の熱膨張に起因して基板１２及び貫通電極２２に引っ張り応力が発生することを抑制することができる。これによって、基板１２に反りが生じてしまうことを抑制することができる。反りの抑制という観点からは、第１配線層３１や第２配線層３２などの配線層において、絶縁層３５全体の厚みに対する無機層３７の厚みの比率が、１０％以上且つ６０％以下であることが好ましい。
〔有機層への銅の拡散抑制作用〕
また、本実施の形態においては、無機層３７が、めっき層３８３と有機層３６との間に位置し、ＳｉＮなどの珪素窒化物から構成された第１無機層３７１を含む。このため、雰囲気温度が高温の場合に、めっき層３８３を構成する銅などの金属材料の原子、分子、イオンなどが有機層３６内に拡散することを抑制することができる。これによって、隣り合う２つの導電層３８が導通してしまうことや、有機層３６の絶縁破壊が生じてしまうことを抑制することができる。
〔導電層の残留応力軽減作用〕
ところで、貫通電極２２を構成する銅などの金属材料の熱膨張率は、基板１２を構成するガラスや珪素などの絶縁性無機材料の熱膨張率に比べて大きい。このため、有機層３６の焼成工程や導電層３８のアニール工程などにおいて、雰囲気温度が２００℃以上になると、基板１２の厚み方向において貫通電極２２が膨張することが考えられる。例えば、図１６において符号Ａが付された点線で囲まれた部分において、貫通電極２２の第１端面２２ａが基板１２の第１面１３よりも第１側Ｄ１へ突き出てしまうことが考えられる。例えば、基板１２の厚みが１００μｍ以上且つ４００μｍ以下であり、雰囲気温度が２００℃である場合、貫通電極２２が基板１２の第１面１３から約１．１μｍほど第１側Ｄ１へ突き出ることが考えられる。雰囲気温度が２００℃以上になる工程が繰り返し実施されると、基板１２の第１面１３３よりも第１側Ｄ１へ貫通電極２２が突き出るという現象も繰り返し発生する。このため、貫通電極２２の第１端面２２ａに接続されている第１配線層３１の導電層３８に、残留応力が生じてしまう。この場合、図１６において符号Ｂが付された点線で囲まれた、機械的な接続強度が比較的に弱い、第１配線層３１の導電層３８の第２部分３８ｂと第２配線層３２の導電層３８の第１部分３８ａとの間で、ボイドなどの欠陥が形成され得る。この結果、第１配線層３１の導電層３８と第２配線層３２の導電層３８との間で、電気的な接続不良が生じてしまうことが考えられる。
これに対して、本実施の形態においては、第２配線層３２が、第１配線層３１の導電層３８の第２部分３８ｂを覆う無機層３７を含む。無機層３７を構成する無機材料の熱膨張率は小さく、例えば０．３Ｅ−６／Ｋ以上且つ１０．０Ｅ−６／Ｋ以下である。これによって、第１配線層３１の導電層３８に生じる残留応力を軽減することができ、このことにより、第１配線層３１の導電層３８と第２配線層３２の導電層３８にボイドなどの欠陥が形成されることを抑制することができる。また、無機層３７を構成する無機材料のヤング率は高く、例えば７０ＧＰａ以上である。このことも、第１配線層３１の導電層３８に生じる残留応力を軽減することに寄与する。これらのことにより、第１配線層３１の導電層３８と第２配線層３２の導電層３８との間で、電気的な接続不良が生じてしまうことを抑制することができる。
〔有機層の緩衝作用〕
また、本実施の形態においては、貫通電極２２の第１端面２２ａと第１配線層３１の導電層３８の第２部分３８ｂとの間に有機層３６が位置している。有機層３６を構成する有機材料のヤング率は低く、例えば３ＧＰａ以上且つ７ＧＰａ以下である。このため、雰囲気温度の上昇に起因して貫通電極２２が第１側Ｄ１へ膨張する場合であっても、貫通電極２２の熱膨張に起因する応力が第１配線層３１の導電層３８の第２部分３８ｂのうち有機層３６上に位置する部分に伝わることを抑制することができる。これによって、第１配線層３１の導電層３８の第２部分３８ｂのうち有機層３６上に位置する部分と、第２配線層３２の無機層３７との間において、例えば図１６において符号Ｃが付された点線で囲まれた部分で、無機層３７が導電層３８から受ける応力を軽減することができる。同様に、図１６において符号Ｄが付された点線で囲まれた部分においても、無機層３７が導電層３８から受ける応力を軽減することができる。このことにより、無機層３７にクラックなどの欠陥が生じてしまうことを抑制することができる。このため、無機層３７のクラックを介して導電層３８を構成する銅などの金属材料が有機層３６内へ拡散してしまうことを抑制することができる。
（第１の比較の形態）
次に、本実施の形態に係る貫通電極基板１０の作用を、図１７に示す第１の比較の形態に係る貫通電極基板１００と比較して説明する。
図１７に示すように、第１の比較の形態に係る貫通電極基板１００においては、第１配線層３１及び第２配線層３２がいずれも無機層３７を含まない。このため、雰囲気温度が高温になると、貫通電極２２の熱膨張に起因して、第１配線層３１の導電層３８に大きな残留応力が生じる。この結果、図１７において符号Ｂが付された点線で囲まれた部分で、第１配線層３１の導電層３８と第２配線層３２の導電層３８との間の接続不良が生じることが考えられる。
これに対して、本実施の形態によれば、第２配線層３２が、第１配線層３１の導電層３８の第２部分３８ｂを覆う無機層３７を含むので、第１配線層３１の導電層３８に生じる残留応力を軽減することができる。このため、第１配線層３１の導電層３８と第２配線層３２の導電層３８との間で、電気的な接続不良が生じてしまうことを抑制することができる。
（第２の比較の形態）
次に、本実施の形態に係る貫通電極基板１０の作用を、図１８に示す第２の比較の形態に係る貫通電極基板１００と比較して説明する。
図１７に示すように、第１の比較の形態に係る貫通電極基板１００においては、貫通電極２２と第１配線層３１の導電層３８との間に有機層３６が存在しない。このため、雰囲気温度が高温になると、貫通電極２２の熱膨張に起因して、第１配線層３１の導電層３８のうち第２配線層３２の無機層３７によって覆われている部分に大きな応力が加わる。この結果、第２配線層３２の無機層３７にクラックなどの欠陥が生じてしまうことが考えられる。
これに対して、本実施の形態によれば、貫通電極２２の第１端面２２ａと第１配線層３１の導電層３８の第２部分３８ｂとの間に有機層３６が位置している。このため、貫通電極２２の熱膨張に起因する応力が、第１配線層３１の導電層３８の第２部分３８ｂのうち有機層３６上に位置する部分に伝わることを抑制することができる。このことにより、無機層３７にクラックなどの欠陥が生じてしまうことを抑制することができる。
実装基板
以下、本実施の形態による貫通電極基板１０の用途の例について説明する。ここでは、貫通電極基板１０に素子６１を搭載して実装基板６０を構成する例について説明する。
図１９は、実装基板６０を示す断面図である。実装基板６０は、貫通電極基板１０と、基板１２の第１面１３側において貫通電極基板１０に搭載された素子６１と、を備える。素子６１は、ロジックＩＣやメモリＩＣなどのＬＳＩチップである。また、素子６１は、ＭＥＭＳ(Micro Electro Mechanical Systems)チップであってもよい。ＭＥＭＳチップとは、機械要素部品、センサ、アクチュエータ、電子回路などが１つの基板上に集積化された電子デバイスである。図１９に示すように、素子６１は、貫通電極基板１０の第１配線構造部３０の導電層３８に接続された端子６２を有する。
なお、上述した第１の実施の形態に対して様々な変更を加えることが可能である。以下、必要に応じて図面を参照しながら、変形例について説明する。以下の説明および以下の説明で用いる図面では、第１の実施の形態と同様に構成され得る部分について、第１の実施の形態における対応する部分に対して用いた符号と同一の符号を用いることとし、重複する説明を省略する。また、第１の実施の形態において得られる作用効果が変形例においても得られることが明らかである場合、その説明を省略することもある。
（第１変形例）
図２０は、第１変形例に係る貫通電極基板１０を示す断面図である。図２０に示すように、貫通電極基板１０の第１配線構造部３０は、第２配線層３２上に位置する第３配線層３３を更に含んでいてもよい。第３配線層３３は、第２配線層３２の導電層３８上に位置する開口が設けられた絶縁層３５と、絶縁層３５の開口を介して第２配線層３２の導電層３８に接続された導電層３８と、を有する。第３配線層３３の絶縁層３５は、無機層３７及び無機層３７よりも第１側Ｄ１側に位置する有機層３６を含む。第３配線層３３の無機層３７は、第２配線層３２の導電層３８を少なくとも部分的に覆っている。
なお、上述の絶縁層のうち、第３配線層３３に属する絶縁層を第３絶縁層と称し、第３絶縁層に形成された開口を第３開口と称することがある。同様に、上述の導電層のうち、第３配線層３３に属する導電層を第３導電層と称することがある。
（第２変形例）
図２０に示す第１の変形例においては、第２配線層３２及び第３配線層３３のいずれもが、無機層３７を含む例を示したが、これに限られることはなく、第１配線構造部３０の複数の配線層の少なくとも１つが無機層３７を含んでいればよい。例えば、図２１に示すように、第３配線層３３の絶縁層３５は無機層３７を含むが、第２配線層３２の絶縁層３５は無機層３７を含んでいなくてもよい。若しくは、図示はしないが、第２配線層３２の絶縁層３５は無機層３７を含むが、第３配線層３３の絶縁層３５は無機層３７を含んでいなくてもよい。第１配線構造部３０の複数の配線層の少なくとも１つが無機層３７を含むことにより、基板１２に反りが生じてしまうことを抑制することができる。また、無機層３７よりも第２側Ｄ２側に位置する導電層３８に生じる残留応力を軽減することができ、このことにより、導電層３８にボイドなどの欠陥が形成されることを抑制することができる。
（第３変形例）
図２２に示すように、貫通電極基板１０は、基板１２の第２面１４側において例えば第２面１４上に位置する第１配線層４１、及び第１配線層４１上に位置する第２配線層４２を少なくとも含む第２配線構造部４０を更に備えていてもよい。
第１配線構造部３０の第１配線層３１の場合と同様に、第１配線層４１は、絶縁層４５及び導電層４８を有する。絶縁層４５には、貫通電極２２の第２端面２２ｂ上に位置する開口が設けられている。導電層４８は、絶縁層４５の開口を介して貫通電極２２の第２端面２２ｂに接続されている。
第１配線層４１の絶縁層４５は、第１配線層３１の絶縁層３５と同様に、絶縁性を有する有機材料から構成された有機層４６を含む。好ましくは、有機層４６は、貫通電極２２の第２端面２２ｂに接している。これによって、貫通電極２２の第２端面２２ｂから放出されたガスを、有機層４６を介して貫通電極基板１０の外部へ放出することができる。有機層４６の有機材料としては、例えばポリイミド、エポキシ、アクリルなどを用いることができる。絶縁層４５の厚みは、例えば０．５μｍ以上且つ１０μｍ以下である。
導電層４８は、第１配線層３１や第２配線層３２の導電層３８と同様に、導電性を有する金属材料を含む。後述するように、導電層４８は、絶縁層４５の開口の側壁側から開口の中心側へ順に並ぶバリア層、シード層、及びめっき層などの複数の層を含んでいてもよい。
第１配線層４１と同様に、第２配線層４２も、絶縁層４５及び導電層４８を有する。絶縁層４５には、第１配線層４１の導電層４８上に位置する開口が設けられている。導電層４８は、絶縁層４５の開口を介して第１配線層４１の導電層４８に接続されている。
第２配線層４２の絶縁層４５は、第１配線層４１の絶縁層４５及び導電層４８の上に位置する無機層４７と、無機層４７よりも第２側Ｄ２に位置する有機層４６と、を有する。無機層４７は、第１配線層４１の導電層４８を少なくとも部分的に覆っている。なお「覆う」とは、基板１２の第２面１４の法線方向に沿って貫通電極基板１０を見た場合に、第２配線層４２の無機層４７と第１配線層４１の導電層４８とが少なくとも部分的に重なっていることを意味する。無機層４７は、第１配線構造部３０の無機層３７と同様に、絶縁性を有する無機材料から構成された層である。無機層４７を構成する無機材料や、無機層４７の層構成は、無機層３７の場合と同様であるので、説明を省略する。
第２配線層４２の有機層４６は、絶縁性を有する有機材料から構成される。第２配線層４２の有機層４６の有機材料としては、上述の第１配線層４１の有機層４６の場合と同様に、ポリイミド、エポキシ、アクリルなどを用いることができる。
なお、上述の絶縁層のうち、第１配線層４１に属する絶縁層を第１絶縁層と称し、第１絶縁層に形成された開口を第１開口と称し、第２配線層４２に属する絶縁層を第２絶縁層と称し、第２絶縁層に形成された開口を第２開口と称することがある。同様に、上述の導電層のうち、第１配線層４１に属する導電層を第１導電層と称し、第２配線層４２に属する導電層を第２導電層と称することがある。
貫通電極基板の第１の製造方法
以下、本変形例に係る貫通電極基板１０の製造方法の一例について、図２３乃至図３０を参照して説明する。
まず、上述の第１の実施の形態の場合と同様にして、貫通孔２０、貫通電極２２、第１配線層３１の有機層３６並びに第１配線層３１の導電層３８のバリア層３８１及びシード層３８２を形成し、図６に示す積層体を得る。続いて、図２３に示すように、積層体の第１側Ｄ１にレジスト層３９を形成し、また、積層体の第２側Ｄ２に保護層５１を形成する。保護層５１は、基板１２の第１側Ｄ１に電解めっきによりめっき層３８３を形成する際に、基板１２の第２側Ｄ２にめっき層が形成されるのを防ぐための層である。
続いて、図８乃至図１５に示す上述の第１の実施の形態の場合と同様にして、図２４に示すように、基板１２の第１側Ｄ１に、第１配線層３１及び第２配線層３２を含む第１配線構造部３０を形成する。
続いて、図２５に示すように、基板１２の第２側Ｄ２の保護層５１を除去する。また、基板１２の第１面１３側と第２面１４側の向きを反転させる。続いて、基板１２の第１側Ｄ１の有機層３６、バリア層３８１及びシード層３８２の形成工程の場合と同様にして、図２６に示すように、基板１２の第２側Ｄ２側に有機層４６、バリア層４８１及びシード層４８２を形成する。
続いて、図２７に示すように、シード層４８２上に、開口４９１が設けられたレジスト層４９を形成する。また、基板１２の第１側Ｄ１に保護層５２を形成する。続いて、図２８に示すように、レジスト層４９の開口４９１にめっき液を供給して、電解めっきにより、シード層４８２上にめっき層４８３を形成する。
その後、図２９に示すように、レジスト層３９を除去する。続いて、バリア層４８１及びシード層４８２のうちレジスト層４９によって覆われていた部分を、例えばウェットエッチングにより除去する。このようにして、バリア層４８１、シード層４８２及びめっき層４８３を含む導電層４８を形成することができる。なお、めっき層３８３の場合と同様に、めっき層４８３をアニールする工程を実施してもよい。めっき層４８３のアニール温度は、例えば２００℃以上である。
続いて、第１側Ｄ１の第２配線層３２の形成工程の場合と同様にして、図３０に示すように、第２側Ｄ２の第１配線層４１上に第２配線層４２を形成する。このようにして、第１配線層４１及び第２配線層４２を含む第２配線構造部４０を基板１２の第２側Ｄ２に形成することができる。
貫通電極基板の第２の製造方法
第１配線構造部３０及び第２配線構造部４０を備える貫通電極基板１０を製造する方法としては、上述の保護層５１及び保護層５２を利用する方法以外にも、接合材を用いる方法を採用することもできる。以下、図３１乃至図３４を参照して、本変形例に係る貫通電極基板１０の製造方法のその他の例について説明する。
まず、上述の第１の実施の形態の場合と同様にして、基板１２に貫通孔２０を形成し、貫通孔２０に貫通電極２２を形成して、図４に示す基板１２を得る。続いて、図３１に示すように、基板１２の第２側Ｄ２に接合材５３を貼り付ける。基板１２と接合材５３との間の密着力を高めるため、基板１２と接合材５３との間に接着層５４を設けてもよい。接着層５４は、例えば、炭素を主骨格とする高分子を含む。具体的には、アクリル系樹脂、エポキシ樹脂、ＵＶ硬化型樹脂等である。
接合材５３は、剛性を有する板状の部材である。接合材５３を構成する材料としては、ガラス、炭化珪素、シリコンなどの、絶縁性を有する無機材料を用いることができる。この場合、接合材５３の厚みは、例えば４００μｍ以上である。また、接合材５３を構成する材料として、ステンレスなどの金属材料を用いることもできる。この場合、この場合、接合材５３の厚みは、例えば２００μｍ以上である。接合材５３を基板１２の第２側Ｄ２に貼り付けることにより、基板１２の第１側Ｄ１に第１配線構造部３０を形成する工程の間に基板１２の第２側Ｄ２の表面が損傷することを抑制することができる。このため、従来のカラーフィルタなどの製造ラインを利用して、基板１２を搬送しながら、図３２に示すように、基板１２の第１側Ｄ１に第１配線構造部３０を形成することができる。
続いて、図３３に示すように、基板１２の第１面１３側と第２面１４側の向きを反転させる。また、接合材５３を基板１２の第２側Ｄ２側から取り外して、基板１２の第１側Ｄ１に貼り付ける。なお、基板１２の第１側Ｄ１に貼り付ける接合材５３と、基板１２の第２側Ｄ２に貼り付ける接合材５３とは、同一であってもよく、異なっていてもよい。続いて、図３４に示すように、基板１２の第２側Ｄ２に第２配線構造部４０を形成する。
図３１乃至図３４に示す製造方法によれば、接合材５３を用いることにより、基板１２の第１側Ｄ１又は第２側Ｄ２のいずれか一方に配線層を形成する工程の間に、基板１２の第１側Ｄ１又は第２側Ｄ２のいずれか他方の表面が損傷することを抑制することができる。このため、貫通電極基板１０の製造において採用する手法の選択肢を広げることができる。
（第４変形例）
上述の第３変形例においては、基板１２の第１側Ｄ１に位置する第１配線構造部３０に含まれる導電層３８の層数と、基板１２の第２側Ｄ２に位置する第２配線構造部４０に含まれる導電層４８の層数とが同一である例を示した。しかしながら、第１配線構造部３０に含まれる導電層３８の層数と、第２配線構造部４０に含まれる導電層４８の層数とが異なっていてもよい。
図３５は、本変形例に係る貫通電極基板１０を示す断面図である。貫通電極基板１０の第１配線構造部３０は、第１配線層３１、第２配線層３２及び第３配線層３３を含んでおり、このため、第１配線構造部３０に含まれる導電層３８の層数は３である。一方、貫通電極基板１０の第２配線構造部４０は、第１配線層４１及び第２配線層４２を含んでおり、このため、第２配線構造部４０に含まれる導電層４８の層数は２である。
図３５に示すように、第１配線構造部３０の第２配線層３２及び第３配線層３３はそれぞれ、有機層３６及び無機層３７を含んでいる。このため、第１配線構造部３０に起因して基板１２に反りが生じることを抑制することができる。また、第２配線構造部４０の第２配線層４２も、有機層４６及び無機層４７を含んでいる。このため、第２配線構造部４０に起因して基板１２に反りが生じることを抑制することができる。このように、第１配線構造部３０及び第２配線構造部４０のそれぞれにおいて、無機層３７及び無機層４７によって反りの発生が抑制されている。このため、第１配線構造部３０に含まれる配線層の層数すなわち導電層３８の層数と、第２配線構造部４０に含まれる配線層の層数すなわち導電層４８の層数とが異なる場合であっても、基板１２に反りが生じることを抑制することができる。
第２の実施の形態
次に、図３６乃至図４０を参照して、第２の実施の形態について説明する。第２の実施の形態は、貫通電極２２がコンフォーマルビアである点が異なるのみであり、他の構成は、上述の第１の実施の形態と略同一である。第２の実施の形態において、第１の実施の形態と同一部分には同一符号を付して詳細な説明は省略する。また、第１の実施の形態において得られる作用効果が本実施の形態においても得られることが明らかである場合、その説明を省略することもある。
図３６は、第２の実施の形態に係る貫通電極基板１０を示す断面図である。図３７は、図３６の貫通電極基板１０を拡大して示す断面図である。貫通電極２２は、側壁部分２３、第１部分２４及び第２部分２５を含む。側壁部分２３は、貫通孔２０の側壁２１に沿って広がっている。第１部分２４は、側壁部分２３の第１側Ｄ１から側壁部分２３に接続され、且つ、第１面１３上に設けられている。図３６に示すように、第１配線構造部３０の第１配線層３１の導電層３８は、貫通電極２２の第１部分２４に接続される。言い換えると、第１部分２４は、第１配線層３１の導電層３８に接続される第１端面２２ａを含む。第２部分２５は、側壁部分２３の第２側Ｄ２から側壁部分２３に接続され、且つ、第２面１４上に設けられている。
貫通電極２２が導電性を有する限りにおいて、貫通電極２２の形成方法は特には限定されない。例えば、貫通電極２２は、蒸着法やスパッタリング法などの物理成膜法で形成されていてもよく、化学成膜法やめっき法で形成されていてもよい。また、貫通電極２２は、導電性を有する単一の層から構成されていてもよく、若しくは、導電性を有する複数の層を含んでいてもよい。例えば、フィルドビアの場合と同様に、図３７に示すように、側壁部分２３、第１部分２４及び第２部分２５はそれぞれ、基板１２側から順に積層されたバリア層２２１、シード層２２２及びめっき層２２３を含んでいてもよい。
貫通電極基板１０は、貫通電極２２の側壁部分２３よりも貫通孔２０の中心側に位置する充填材２６を更に備えていてもよい。なお、「中心側」とは、貫通孔２０の内部において、充填材２６と側壁２１との間の距離が側壁部分２３と側壁２１との間の距離よりも大きいことを意味する。充填材２６は、例えば、ポリイミド、ベンゾシクロブテン等の絶縁性樹脂材料や、酸化シリコンや窒化シリコンなどの無機材料を含む。貫通孔２０に充填材２６を設けることにより、貫通孔２０の内部にめっき液、有機材料、無機材料などの残渣が生じることを抑制することができる。
図３６に示すように、第１配線層３１の導電層３８と貫通電極２２とを接続するための絶縁層３５の開口は、基板１２の第１面１３の法線方向に沿って見た場合に基板１２の貫通孔２０に重なっていなくてもよい。なお、図示はしないが、絶縁層３５の開口が、基板１２の第１面１３の法線方向に沿って見た場合に基板１２の貫通孔２０に部分的に重なっていてもよい。
貫通電極基板の製造方法
以下、第２の実施の形態に係る貫通電極基板１０の製造方法の一例について、図３８乃至図４０を参照して説明する。
まず、貫通電極基板１０に貫通孔２０を形成する。続いて、図３８に示すように、側壁部分２３、第１部分２４及び第２部分２５を含む貫通電極２２を貫通孔２０に形成する。例えば、基板１２の第１面１３、第２面１４及び側壁２１に、蒸着法やスパッタリング法などの物理成膜法によってバリア層２２１及びシード層２２２を形成する。続いて、シード層２２２上に、開口が設けられたレジスト層を形成する。続いて、レジスト層の開口にめっき液を供給して、シード層２２２上に部分的にめっき層２２３を形成する。その後、レジスト層を除去し、また、バリア層２２１及びシード層２２２のうちレジスト層によって覆われていた部分を除去する。このようにして、側壁部分２３、第１部分２４及び第２部分２５を含む貫通電極２２を得ることができる。
次に、図３９に示すように、貫通孔２０に充填材２６を充填する。例えば、まず、充填材２６を構成する樹脂層を含むフィルムを、基板１２の第１側Ｄ１側及び第２側Ｄ２に配置する。続いて、フィルムを加圧することにより、樹脂層を貫通孔２０の内部に押し込む。その後、貫通孔２０の内部に押し込まれた樹脂層を硬化させる。また、樹脂層の不要部分を除去する。このようにして、貫通孔２０に充填材２６を設けることができる。
その後、基板１２の第１側Ｄ１に第１配線層３１及び第２配線層３２を含む第１配線構造部３０を形成する。このようにして、図４０に示すように、コンフォーマルビアである貫通電極２２を備えた貫通電極基板１０を得ることができる。
上述の第１の実施の形態の場合と同様に、第２の実施の形態に係る貫通電極基板１０においても、第２配線層３２が、第１配線層３１の導電層３８の第２部分３８ｂを覆う無機層３７を含む。このため、第１配線層３１の導電層３８に生じる残留応力を軽減することができる。これによって、第１配線層３１の導電層３８と第２配線層３２の導電層３８との間で、電気的な接続不良が生じてしまうことを抑制することができる。好ましくは、絶縁層３５全体の厚みに対する無機層３７の厚みの比率が、１０％以上且つ６０％以下である。
また、貫通電極２２の第１部分２４と第１配線層３１の導電層３８との間に、少なくとも部分的に有機層３６が位置している。このため、貫通電極２２の熱膨張に起因する応力が、第１配線層３１の導電層３８のうち有機層３６上に位置する部分に伝わることを抑制することができる。このことにより、無機層３７にクラックなどの欠陥が生じてしまうことを抑制することができる。
（第１の変形例）
上述の第２の実施の形態においては、貫通電極２２の第１部分２４が基板１２の第１面１３上に位置する例を示した。しかしながら、これに限られることはなく、図４１に示すように、貫通電極２２の第１部分２４は、基板１２の第１面１３の法線方向に沿って見た場合に少なくとも部分的に第１面１３の貫通孔２０に重なるよう、基板１２の第１面１３の面方向に沿って広がっていてもよい。この場合、第１配線層３１の導電層３８は、基板１２の第１面１３の法線方向に沿って見た場合に基板１２の貫通孔２０に重なる位置において貫通電極２２の第１部分２４に接続されていてもよい。
（その他の変形例）
第１の実施の形態の第１の変形例の場合と同様に、貫通電極基板１０の第１配線構造部３０は、第２配線層３２上に位置する第３配線層３３を更に含んでいてもよい。第３配線層３３の絶縁層３５は、有機層３６及び無機層３７を含んでいてもよい。若しくは、第１の実施の形態の第２の変形例の場合と同様に、第３配線層３３の絶縁層３５又は第２配線層３２の絶縁層３５のいずれか一方が、無機層３７を含んでいなくてもよい。
また、第１の実施の形態の第３の変形例の場合と同様に、貫通電極基板１０は、基板１２の第２面１４上に位置する第１配線層４１、及び第１配線層４１上に位置する第２配線層４２を少なくとも含む第２配線構造部４０を更に備えていてもよい。また、第１の実施の形態の第４の変形例の場合と同様に、第１配線構造部３０に含まれる導電層３８の層数と、第２配線構造部４０に含まれる導電層４８の層数とが異なっていてもよい。
第３の実施の形態
次に、第３の実施の形態について説明する。第３の実施の形態は、第１配線構造部３０の無機層３７が、第１側Ｄ１からではなく第２側Ｄ２から導電層３８の第２部分３８ｂに面するように位置している点が異なるのみであり、他の構成は、上述の第１の実施の形態と略同一である。第３の実施の形態において、第１の実施の形態と同一部分には同一符号を付して詳細な説明は省略する。また、第１の実施の形態において得られる作用効果が本実施の形態においても得られることが明らかである場合、その説明を省略することもある。
図４２は、第３の実施の形態に係る貫通電極基板１０を示す断面図である。図４３は、図４２の貫通電極基板１０を拡大して示す断面図である。第１配線構造部３０の第１配線層３１の絶縁層３５は、有機層３６と、有機層３６よりも第１側Ｄ１に位置する無機層３７を含む。無機層３７は、第２配線層３２の導電層３８の第２部分３８ｂに少なくとも部分的に第２側Ｄ２から接していてもよい。このような無機層３７を設けることにより、雰囲気温度の変化に起因して貫通電極基板１０の構成要素が熱膨張したり熱収縮したりする時に、第２配線層３２の導電層３８が貫通電極基板１０の第１面１３の法線方向において変位することを抑制することができる。
第１配線層３１と同様に、第２配線層３２の絶縁層３５も、有機層３６及び無機層３７を含んでいてもよい。第２配線層３２の無機層３７は、第１配線層３１の無機層３７と同様に、有機層３６よりも第１側Ｄ１に位置していてもよい。この場合、無機層３７は、第２配線層３２の導電層３８の第２部分３８ｂに少なくとも部分的に第２側Ｄ２から接していてもよい。
第１配線層３１の絶縁層３５の有機層３６及び無機層３７には、貫通電極２２の第１端面２２ａに位置する開口が設けられている。第１配線層３１の導電層３８は、絶縁層３５の開口を介して貫通電極２２の第１端面２２ａに接続されている。
図４３に示すように、導電層３８は、絶縁層３５の開口の側壁側から開口の中心側へ順に並ぶバリア層３８１、シード層３８２、及びめっき層３８３を含んでいてもよい。この場合、無機層３７は、導電層３８のバリア層３８１には接するが、めっき層３８３には接しない。従って、導電層３８のバリア層３８１が銅以外の金属材料で構成されている場合、例えばチタンやチタン化合物で構成されている場合、無機層３７は、銅には接しない。このため、無機層３７を構成する材料が銅に対する高い密着性を有する必要はない。従って、導電層３８に対する密着性という観点からは、本実施の形態による無機層３７は、ＳｉＮなどの珪素窒化物から構成された層を含んでいる必要はない。例えば、無機層３７は、ＳｉＯ２などの珪素酸化物から構成された単一の層であってもよい。なお、図示はしないが、第１の実施の形態の無機層３７の場合と同様に、無機層３７が、ＳｉＮなどの珪素窒化物を含む第１無機層と、ＳｉＯ２などの珪素酸化物を含む第２無機層と、を含んでいてもよい。
貫通電極基板の製造方法
以下、貫通電極基板１０の製造方法の一例について、図４４乃至図５０を参照して説明する。
まず、上述の第１の実施の形態の場合と同様にして、基板１２に貫通孔２０を形成し、貫通孔２０に貫通電極２２を形成して、図４に示す基板１２を得る。
（第１配線層の絶縁層の形成工程）
次に、図４４に示すように、感光性ポリイミドなどの有機材料を、スピンコート法などによって基板１２の第１面１３上に成膜して、有機層３６を形成する。続いて、有機層３６を焼成して有機層３６を硬化させる。次に、図４４に示すように、有機層３６上に、プラズマＣＶＤにより、無機層３７を形成する。
続いて、図４５に示すように、無機層３７上に、開口５５１が設けられたレジスト層５５を形成する。続いて、図４６に示すように、レジスト層５５をマスクとして、プラズマエッチングにより、レジスト層５５の開口５５１に露出している無機層３７をエッチングする。続いて、図４７に示すように、無機層３７をマスクとして、有機層３６のうち無機層３７の開口に露出している部分を除去する。続いて、図４８に示すように、レジスト層５５を削除する。このようにして、貫通電極２２の第１端面２２ａ上に位置する開口３５１が設けられ、有機層３６及び無機層３７を含む絶縁層３５を得ることができる。
（第１配線層の導電層の形成工程）
続いて、図４９に示すように、絶縁層３５の開口及び絶縁層３５上に導電層３８を形成する。これによって、有機層３６及び無機層３７を含む絶縁層３５と、絶縁層３５の開口を介して貫通電極２２の第１端面に接続された導電層３８と、を有する第１配線層３１を得ることができる。
次に、第１配線層３１の場合と同様にして、図５０に示すように、第１配線層３１の第１側Ｄ１側に第２配線層３２を形成する。このようにして、有機層３６及び無機層３７を含む第１配線層３１と、有機層３６及び無機層３７を含む第２配線層３２と、を有する第１配線構造部３０を基板１２に設けることができる。
上述の第１の実施の形態の場合と同様に、第３の実施の形態に係る貫通電極基板１０においても、第１配線構造部３０の配線層が、有機層３６に加えて無機層３７を更に含む。無機層３７は、例えば第１配線層３１において、有機層３６よりも第１側Ｄ１に位置している。無機層３７を構成する無機材料の熱膨張率は、貫通電極２２や導電層３８を構成する金属材料の熱膨張率や、有機層３６を構成する有機材料の熱膨張率よりも小さい。このため、雰囲気温度が２００℃以上になる工程が繰り返し実施される場合に、第１配線層３１の導電層３８に生じる残留応力を軽減することができる。これによって、第１配線層３１の導電層３８と第２配線層３２の導電層３８との間で、電気的な接続不良が生じてしまうことを抑制することができる。好ましくは、絶縁層３５全体の厚みに対する無機層３７の厚みの比率が、１０％以上且つ６０％以下である。
また、貫通電極２２の第１端面２２ａと、第１配線層３１の無機層３７との間に、有機層３６が位置している。有機層３６を構成する有機材料のヤング率は、無機層３７を構成する無機材料のヤング率よりも低く、例えば３ＧＰａ以上且つ７ＧＰａ以下である。このため、雰囲気温度の上昇に起因して貫通電極２２が第１側Ｄ１へ膨張する場合であっても、貫通電極２２の熱膨張に起因する応力が、無機層３７及び導電層３８の第２部分３８ｂのうち有機層３６上に位置する部分に伝わることを抑制することができる。これによって、導電層３８の第２部分３８ｂが無機層３７から受ける応力を軽減することができる。このことにより、無機層３７と導電層３８の第２部分３８ｂとの間で無機層３７にクラックなどの欠陥が生じてしまうことを抑制することができる。このため、無機層３７のクラックを介して導電層３８を構成する銅などの金属材料が有機層３６内へ拡散してしまうことを抑制することができる。
なお、上述した第３の実施の形態に対して様々な変更を加えることが可能である。以下、必要に応じて図面を参照しながら、変形例について説明する。以下の説明および以下の説明で用いる図面では、第３の実施の形態と同様に構成され得る部分について、第３の実施の形態における対応する部分に対して用いた符号と同一の符号を用いることとし、重複する説明を省略する。また、第３の実施の形態において得られる作用効果が変形例においても得られることが明らかである場合、その説明を省略することもある。
（第１変形例）
図５１は、第１変形例に係る貫通電極基板１０を示す断面図である。図５１に示すように、貫通電極基板１０の第１配線構造部３０は、第２配線層３２上に位置する第３配線層３３を更に含んでいてもよい。第３配線層３３は、第２配線層３２の導電層３８上に位置する開口が設けられた絶縁層３５と、絶縁層３５の開口を介して第２配線層３２の導電層３８に接続された導電層３８と、を有する。第３配線層３３の絶縁層３５は、有機層３６及び有機層３６よりも第１側Ｄ１側に位置する無機層３７を含む。
（第２変形例）
図５１に示す第１の変形例においては、第１配線層３１、第２配線層３２及び第３配線層３３のいずれもが無機層３７を含む例を示したが、これに限られることはなく、第１配線構造部３０の複数の配線層の少なくとも１つが無機層３７を含んでいればよい。例えば、図５２に示すように、第１配線層３１の絶縁層３５は無機層３７を含むが、第２配線層３２の絶縁層３５及び第３配線層３３の絶縁層３５は無機層３７を含んでいなくてもよい。第１配線構造部３０の複数の配線層の少なくとも１つが無機層３７を含むことにより、基板１２に反りが生じてしまうことを抑制することができる。また、無機層３７よりも第１側Ｄ１側に位置する導電層３８に生じる残留応力を軽減することができ、このことにより、導電層３８にボイドなどの欠陥が形成されることを抑制することができる。
（第３変形例）
図５３に示すように、貫通電極基板１０は、基板１２の第２面１４上に位置する第１配線層４１、及び第１配線層４１上に位置する第２配線層４２を少なくとも含む第２配線構造部４０を更に備えていてもよい。
第１配線構造部３０の第１配線層３１の場合と同様に、第１配線層４１は、絶縁層４５及び導電層４８を有する。絶縁層４５には、貫通電極２２の第２端面２２ｂ上に位置する開口が設けられている。導電層４８は、絶縁層４５の開口を介して貫通電極２２の第２端面２２ｂに接続されている。絶縁層４５は、有機層４６と、有機層４６よりも第２側Ｄ２に位置する無機層４７と、を含む。
第１配線層４１と同様に、第２配線層４２も、絶縁層４５及び導電層４８を有する。絶縁層４５には、第１配線層４１の導電層４８上に位置する開口が設けられている。導電層４８は、絶縁層４５の開口を介して第１配線層４１の導電層４８に接続されている。絶縁層４５は、有機層４６と、有機層４６よりも第２側Ｄ２に位置する無機層４７と、を含む。
（第４変形例）
上述の第３変形例においては、基板１２の第１側Ｄ１に位置する第１配線構造部３０に含まれる導電層３８の層数と、基板１２の第２側Ｄ２に位置する第２配線構造部４０に含まれる導電層４８の層数とが同一である例を示した。しかしながら、図５４に示すように、第１配線構造部３０に含まれる導電層３８の層数と、第２配線構造部４０に含まれる導電層４８の層数とが異なっていてもよい。
図５４に示すように、第１配線構造部３０の第１配線層３１、第２配線層３２及び第３配線層３３はそれぞれ、有機層３６及び無機層３７を含んでいる。このため、第１配線構造部３０に起因して基板１２に反りが生じることを抑制することができる。また、第２配線構造部４０の第１配線層４１及び第２配線層４２も、有機層４６及び無機層４７を含んでいる。このため、第２配線構造部４０に起因して基板１２に反りが生じることを抑制することができる。このように、第１配線構造部３０及び第２配線構造部４０のそれぞれにおいて、無機層３７及び無機層４７によって反りの発生が抑制されている。このため、第１配線構造部３０に含まれる配線層の層数すなわち導電層３８の層数と、第２配線構造部４０に含まれる配線層の層数すなわち導電層４８の層数とが異なる場合であっても、基板１２に反りが生じることを抑制することができる。
第４の実施の形態
次に、図５５及び図５６を参照して、第４の実施の形態について説明する。第４の実施の形態は、貫通電極２２がコンフォーマルビアである点が異なるのみであり、他の構成は、上述の第３の実施の形態と略同一である。第４の実施の形態において、第３の実施の形態と同一部分には同一符号を付して詳細な説明は省略する。また、第３の実施の形態において得られる作用効果が本実施の形態においても得られることが明らかである場合、その説明を省略することもある。
図５５は、第４の実施の形態に係る貫通電極基板１０を示す断面図である。図５６は、図５５の貫通電極基板１０を拡大して示す断面図である。貫通電極２２は、上述の第２の実施の形態の場合と同様に、側壁部分２３、第１部分２４及び第２部分２５を含む。また、貫通電極基板１０は、貫通電極２２の側壁部分２３よりも貫通孔２０の中心側に位置する充填材２６を更に備えていてもよい。
上述の第３の実施の形態の場合と同様に、第４の実施の形態においても、第１配線層３１が、有機層３６よりも第１側Ｄ１に位置する無機層３７を含む。このため、雰囲気温度が２００℃以上になる工程が繰り返し実施される場合に、第１配線層３１の導電層３８に生じる残留応力を軽減することができる。これによって、第１配線層３１の導電層３８と第２配線層３２の導電層３８との間で、電気的な接続不良が生じてしまうことを抑制することができる。好ましくは、絶縁層３５全体の厚みに対する無機層３７の厚みの比率が、１０％以上且つ６０％以下である。
また、貫通電極２２の第１部分２４と第１配線層３１の無機層３７との間に、少なくとも部分的に有機層３６が位置している。このため、貫通電極２２の熱膨張に起因する応力が、第１配線層３１の無機層３７に伝わることを抑制することができる。このことにより、無機層３７と導電層３８との間で無機層３７にクラックなどの欠陥が生じてしまうことを抑制することができる。
（第１の変形例）
上述の第４の実施の形態においては、貫通電極２２の第１部分２４が基板１２の第１面１３上に位置する例を示した。しかしながら、これに限られることはなく、図５７に示すように、貫通電極２２の第１部分２４は、基板１２の第１面１３の法線方向に沿って見た場合に少なくとも部分的に第１面１３の貫通孔２０に重なるよう、基板１２の第１面１３の面方向に沿って広がっていてもよい。この場合、第１配線層３１の導電層３８は、基板１２の第１面１３の法線方向に沿って見た場合に基板１２の貫通孔２０に重なる位置において貫通電極２２の第１部分２４に接続されていてもよい。
（その他の変形例）
第３の実施の形態の第１の変形例の場合と同様に、貫通電極基板１０の第１配線構造部３０は、第２配線層３２上に位置する第３配線層３３を更に含んでいてもよい。第３配線層３３の絶縁層３５は、有機層３６及び無機層３７を含んでいてもよい。若しくは、第３の実施の形態の第２の変形例の場合と同様に、無機層３７を含まない配線層が存在していてもよい。
また、第３の実施の形態の第３の変形例の場合と同様に、貫通電極基板１０は、基板１２の第２面１４上に位置する第１配線層４１、及び第１配線層４１上に位置する第２配線層４２を少なくとも含む第２配線構造部４０を更に備えていてもよい。また、第３の実施の形態の第４の変形例の場合と同様に、第１配線構造部３０に含まれる導電層３８の層数と、第２配線構造部４０に含まれる導電層４８の層数とが異なっていてもよい。
第５の実施の形態
第１の実施の形態の第４変形例、第２の実施の形態のその他の変形例、第３の実施の形態の第４変形例、第４の実施の形態のその他の変形例などにおいては、第１配線構造部３０に含まれる導電層３８の層数と、第２配線構造部４０に含まれる導電層４８の層数とが異なる例について説明した。本実施の形態においては、第１配線構造部３０に含まれる導電層３８の層数と、第２配線構造部４０に含まれる導電層４８の層数とが異なる場合の貫通電極基板１０の構成例について更に説明する。
図６８は、本実施の形態に係る貫通電極基板１０の一例を示す断面図である。図６８に示す貫通電極基板１０は、図３５に示す第１の実施の形態の第４変形例に係る貫通電極基板１０の更なる変形例である。
図３５においては、第１配線構造部３０に比べて導電層の層数が少ない第２配線構造部４０に含まれる無機層４７が、有機層４６及び導電層４８の第２部分４８ｂを第２側Ｄ２から覆う例を示した。しかしながら、これに限られることはなく、図６８に示すように、無機層４７は、導電層４８の第２部分４８ｂを第２側Ｄ２から覆うが有機層４６の全域は覆っていなくてもよい。言い換えると、有機層４６が、無機層４７によって第２側Ｄ２から覆われていない部分を含んでいてもよい。この結果、第２配線構造部４０の有機層４６のうち無機層４７によって覆われている部分の比率は、第１配線構造部３０の有機層４６のうち無機層３７によって覆われている部分の比率よりも低くなる。比率の差は、例えば１％以上である。比率の差は、２０％以下であってもよい。図６８に示す例においては、第１配線層４１の導電層４８の第２部分４８ｂのうち第２配線層４２の導電層４８と接している部分の周囲の部分が第２側Ｄ２から無機層４７によって覆われている。
図６８に示す例においても、上述の第１の実施の形態及び第２の実施の形態の場合と同様に、第２配線構造部４０の第２配線層４２が、第１配線層４１の導電層４８の第２部分４８ｂを覆う無機層４７を含む。このため、第１配線層４１の導電層４８に生じる残留応力を軽減することができ、このことにより、第１配線層４１の導電層４８と第２配線層４２の導電層４８にボイドなどの欠陥が形成されることを抑制することができる。また、無機層４７を構成する無機材料のヤング率は高く、例えば７０ＧＰａ以上である。このことも、第１配線層４１の導電層４８に生じる残留応力を軽減することに寄与する。これらのことにより、第１配線層４１の導電層４８と第２配線層４２の導電層４８との間で、電気的な接続不良が生じてしまうことを抑制することができる。
上述のように、第２配線構造部４０の無機層４７は、反りの抑制作用よりも電気的な接続の信頼性向上を目的として設けられるものである。従って、第２配線構造部４０の無機層４７の厚みは、第１配線構造部３０の無機層３７の厚みと同等でもよいが、第１配線構造部３０の無機層３７の厚みよりも小さくてもよい。例えば、第２配線構造部４０の無機層４７の厚みは、第１配線構造部３０の無機層３７の厚みの少なくとも３０％以上であればよい。
また、図６８に示す例においては、第２配線構造部４０の第１配線層４１の有機層４６が、無機層４７によって第２側Ｄ２から覆われていない部分を含んでいる。このため、貫通電極２２などで発生したガスが、第１配線層４１の有機層４６を通って貫通電極基板１０の外部へ抜け易くなる。これによって、第１配線層４１の導電層４８が押し上げられたり吹き飛ばされたりすることを抑制することができる。
図６８に示す例においては、第２配線構造部４０の導電層４８の層数が第１配線構造部３０の導電層３８の層数よりも少ない。このため、第２配線構造部４０の有機層４６の総数も、第１配線構造部３０の有機層３６の層数よりも少ない。従って、有機層の熱膨張に起因して第２配線構造部４０に生じる反りの程度は、第１配線構造部３０に生じる反りの程度よりも小さい。このため、第２配線構造部４０の第１配線層４１の有機層４６が、無機層４７によって第２側Ｄ２から覆われていない部分を含んでいることが、基板１２全体の反りに与える影響は軽微であると考える。
なお、図６８においては、第１配線構造部３０に含まれる導電層３８の層数が４であり、第２配線構造部４０に含まれる導電層４８の層数が２である例を示したが、導電層３８の層数が導電層４８の層数よりも大きい限りにおいて、具体的な層数は任意である。例えば、導電層４８の層数が２である場合に、導電層３８の層数が３や５であってもよい。
また、図６８においては、貫通電極２２がフィルドビアである例を示した。しかしながら、これに限られることはなく、上述の第２の実施の形態の場合と同様に、貫通電極２２がコンフォーマルビアであってもよい。
（第１変形例）
図６８においては、第２配線構造部４０が、導電層４８を第２側Ｄ２から覆うが有機層４６の全域は覆わない無機層４７を有する例を示した。しかしながら、これに限られることはなく、導電層４８及び有機層４６のいずれも無機層４７によって覆われていない配線層が第２配線構造部４０に存在していてもよい。例えば、図６９に示すように、第２配線構造部４０に含まれる導電層４８の層数が１である場合に、第１配線層４１の導電層４８及び有機層４６のいずれも無機層４７によって覆われていなくてもよい。例えば、第２配線構造部４０が、無機層４７を含まない配線層を有していてもよい。
第２配線構造部４０に含まれる導電層４８の層数が１である場合、第２配線構造部４０に含まれる有機層４６の層数も少なく、例えば１である。このため、図６９に示す貫通電極基板１０においては、有機層の熱膨張に起因して第２配線構造部４０に生じる反りの程度が、図６８に示す貫通電極基板１０の場合よりも更に小さい。このため、第２配線構造部４０が無機層４７を含まないことが、基板１２全体の反りに与える影響は軽微であると考える。
また、図６９に示す貫通電極基板１０によれば、第２配線構造部４０が無機層４７を含まないことにより、第２配線構造部４０の作製に要する工数を削減することができる。このため、貫通電極基板１０の製造コストを低減することができる。
なお、図６９においては、第１配線構造部３０に含まれる導電層３８の層数が３であり、第２配線構造部４０に含まれる導電層４８の層数が１である例を示したが、導電層３８の層数が導電層４８の層数よりも大きい限りにおいて、具体的な層数は任意である。例えば、導電層４８の層数が１である場合に、導電層３８の層数が２や４であってもよい。
また、図６９においては、貫通電極２２がフィルドビアである例を示した。しかしながら、これに限られることはなく、上述の第２の実施の形態の場合と同様に、貫通電極２２がコンフォーマルビアであってもよい。
（第２変形例）
図７０は、本実施の形態の第２変形例に係る貫通電極基板１０を示す断面図である。図７０に示す貫通電極基板１０は、図５４に示す第３の実施の形態の第４変形例に係る貫通電極基板１０の更なる変形例である。
図５４においては、第１配線構造部３０に比べて導電層の層数が少ない第２配線構造部４０に含まれる無機層４７が、導電層４８の第２部分４８ｂに第１側Ｄ１から接し、且つ有機層４６を第２側Ｄ２から覆う例を示した。しかしながら、これに限られることはなく、図７０に示すように、無機層４７は、導電層４８の第２部分４８ｂに第２側Ｄ２から接するが有機層４６の全域は覆っていなくてもよい。言い換えると、有機層４６が、無機層４７によって第２側Ｄ２から覆われていない部分を含んでいてもよい。この結果、例えば、第２配線構造部４０の第１配線層４１の有機層４６のうち第１配線層４１の無機層４７によって覆われている部分の比率は、第１配線構造部３０の第１配線層３１の有機層３６のうち第１配線層３１の無機層３７によって覆われている部分の比率よりも低くなる。比率の差は、例えば１％以上である。比率の差は、２０％以下であってもよい。図７０に示す例においては、第１配線層４１の有機層４６のうち貫通電極２２と第２配線層４２の導電層４８との間に位置する部分及びその周囲の部分が第２側Ｄ２から無機層４７によって覆われている。
第２配線構造部４０の無機層４７の厚みは、第１配線構造部３０の無機層３７の厚みと同等でもよいが、第１配線構造部３０の無機層３７の厚みよりも小さくてもよい。例えば、第２配線構造部４０の無機層４７の厚みは、第１配線構造部３０の無機層３７の厚みの少なくとも３０％以上であればよい。
図７０に示す例においても、上述の第３の実施の形態及び第４の実施の形態の場合と同様に、第２配線構造部４０の第１配線層４１が、第１配線層４１の導電層４８の第２部分４８ｂに第１側Ｄ１から接する無機層４７を含む。このため、雰囲気温度の変化に起因して貫通電極基板１０の構成要素が熱膨張したり熱収縮したりする時に、第１配線層４１の導電層４８が貫通電極基板１０の第１面１３の法線方向において変位することを抑制することができる。
また、図７０に示す例においては、第２配線構造部４０の第１配線層４１の有機層４６が、無機層４７によって第２側Ｄ２から覆われていない部分を含んでいる。このため、貫通電極２２などで発生したガスが、第１配線層４１の有機層４６を通って貫通電極基板１０の外部へ抜け易くなる。これによって、第１配線層４１の導電層４８が押し上げられたり吹き飛ばされたりすることを抑制することができる。
図７０に示す例においては、第２配線構造部４０の導電層４８の層数が第１配線構造部３０の導電層３８の層数よりも少ない。このため、第２配線構造部４０の有機層４６の総数も、第１配線構造部３０の有機層３６の層数よりも少ない。従って、有機層の熱膨張に起因して第２配線構造部４０に生じる反りの程度は、第１配線構造部３０に生じる反りの程度よりも小さい。このため、第２配線構造部４０の第１配線層４１の有機層４６が、無機層４７によって第２側Ｄ２から覆われていない部分を含んでいることが、基板１２全体の反りに与える影響は軽微であると考える。
なお、図７０においては、第１配線構造部３０に含まれる導電層３８の層数が４であり、第２配線構造部４０に含まれる導電層４８の層数が２である例を示したが、導電層３８の層数が導電層４８の層数よりも大きい限りにおいて、具体的な層数は任意である。例えば、導電層４８の層数が２である場合に、導電層３８の層数が３や５であってもよい。
また、図７０においては、貫通電極２２がフィルドビアである例を示した。しかしながら、これに限られることはなく、上述の第４の実施の形態の場合と同様に、貫通電極２２がコンフォーマルビアであってもよい。
（第３変形例）
図７０においては、第２配線構造部４０が、導電層４８に第１側Ｄ２から接する無機層４７を有する例を示した。しかしながら、これに限られることはなく、導電層４８及び有機層４６のいずれも無機層４７と接していない配線層が第２配線構造部４０に存在していてもよい。例えば、図７１に示すように、第２配線構造部４０に含まれる導電層４８の層数が１である場合に、第１配線層４１の導電層４８及び有機層４６のいずれも無機層４７に接していなくてもよい。例えば、第２配線構造部４０が、無機層４７を含まない配線層を有していてもよい。
第２配線構造部４０に含まれる導電層４８の層数が１である場合、第２配線構造部４０に含まれる有機層４６の層数も少なく、例えば１である。このため、図７１に示す貫通電極基板１０においては、有機層の熱膨張に起因して第２配線構造部４０に生じる反りの程度が、図７０に示す貫通電極基板１０の場合よりも更に小さい。このため、第２配線構造部４０が無機層４７を含まないことが、基板１２全体の反りに与える影響は軽微であると考える。
また、図７１に示す貫通電極基板１０によれば、第２配線構造部４０が無機層４７を含まないことにより、第２配線構造部４０の作製に要する工数を削減することができる。このため、貫通電極基板１０の製造コストを低減することができる。
なお、図７１においては、第１配線構造部３０に含まれる導電層３８の層数が３であり、第２配線構造部４０に含まれる導電層４８の層数が１である例を示したが、導電層３８の層数が導電層４８の層数よりも大きい限りにおいて、具体的な層数は任意である。例えば、導電層４８の層数が１である場合に、導電層３８の層数が２や４であってもよい。
また、図７１においては、貫通電極２２がフィルドビアである例を示した。しかしながら、これに限られることはなく、上述の第４の実施の形態の場合と同様に、貫通電極２２がコンフォーマルビアであってもよい。
貫通孔の形状の変形例
上述の各実施の形態においては、基板１２に設けられる貫通孔２０が、基板１２の第１面１３の法線方向に直交する方向に平行に延びる例を示したが、貫通孔２０の形状は特には限定されない。例えば、図５８に示すように、貫通孔２０は、第１面１３と第２面１４との間で括れた形状を有していてもよい。また、図５９に示すように、貫通孔２０は、第１面１３側又は第２面１４側の一方から他方に向かうにつれて貫通孔２０の寸法が小さくなるテーパー形状を有していてもよい。
図５８に示す貫通孔２０に設けられる貫通電極２２は、図６０に示すようにフィルドビアであってもよく、若しくは、図６１又は図６２に示すようにコンフォーマルビアであってもよい。貫通電極２２がコンフォーマルビアである場合、図６１に示すように、貫通孔２０が完全に充填材２６によって充填されていてもよく、若しくは、図６２に示すように、貫通孔２０に、充填材２６が充填されていない隙間が存在していてもよい。
図５９に示す貫通孔２０に設けられる貫通電極２２も、図６３に示すようにフィルドビアであってもよく、若しくは、図６４又は図６５に示すようにコンフォーマルビアであってもよい。貫通電極２２がコンフォーマルビアである場合、図６４に示すように、貫通孔２０が完全に充填材２６によって充填されていてもよく、若しくは、図６５に示すように、貫通孔２０に、充填材２６が充填されていない隙間が存在していてもよい。
図６０乃至図６５に示す基板１２及び貫通電極２２は、上述の各実施の形態における第１配線構造部３０や第２配線構造部４０と任意に組み合わせられ得る。図６６に、図６３に示す基板１２及び貫通電極２２と、第１の実施の形態における第１配線構造部３０とを組み合わせた例を示す。
通電極基板が搭載される製品の例
図６７は、本開示の実施形態に係る貫通電極基板１０が搭載されることができる製品の例を示す図である。本開示の実施形態に係る貫通電極基板１０は、様々な製品において利用され得る。例えば、ノート型パーソナルコンピュータ１１０、タブレット端末１２０、携帯電話１３０、スマートフォン１４０、デジタルビデオカメラ１５０、デジタルカメラ１６０、デジタル時計１７０、サーバ１８０等に搭載される。
１０ 貫通電極基板
１２ 基板
１３ 第１面
１４ 第２面
２０ 貫通孔
２１ 側壁
２２ 貫通電極
２２ａ 第１端面
２２ｂ 第２端面
２２１ バリア層
２２２ シード層
２２３ めっき層
２３ 側壁部分
２４ 第１部分
２５ 第２部分
２６ 充填材
３０ 第１配線構造部
３１ 第１配線層
３２ 第２配線層
３５ 絶縁層
３６ 有機層
３６１ 開口
３７ 無機層
３７１ 第１無機層
３７２ 第２無機層
３７３ 開口
３８ 導電層
３８１ バリア層
３８２ シード層
３８３ めっき層
３９ レジスト層
３９１ 開口
４０ 第２配線構造部
４１ 第１配線層
４２ 第２配線層
４５ 絶縁層
４６ 有機層
４７ 無機層
４７１ 第１無機層
４７２ 第２無機層
４８ 導電層
４８１ バリア層
４８２ シード層
４８３ めっき層
４９ レジスト層
５１ 保護層
５２ 保護層
５３ 接合材
５４ 接着層
６０ 実装基板
６１ 素子
６２ 端子
Ｄ１ 第１側
Ｄ２ 第２側

Claims (19)

  1. 貫通電極基板であって、
    第１側に位置する第１面及び前記第１側とは反対の第２側に位置する第２面を含むとともに貫通孔が設けられた基板と、
    前記基板の前記貫通孔に位置し、前記第１側の第１端面及び前記第２側の第２端面を有する貫通電極と、
    前記基板の前記第１面上に位置する第１配線層、前記第１配線層上に位置する第２配線層、及び前記第２配線層上に位置する第３配線層を少なくとも含む第１配線構造部と、を備え、
    前記第１配線層は、前記貫通電極の前記第１端面上に位置する第１開口が設けられた第１絶縁層と、前記第１絶縁層の前記第１開口を介して前記貫通電極の前記第１端面に接続された第１導電層と、を有し、
    前記第２配線層は、前記第１配線層の前記第１導電層上に位置する第２開口が設けられた第２絶縁層と、前記第２絶縁層の前記第２開口を介して前記第１配線層の前記第１導電層に接続された第２導電層と、を有し、
    前記第３配線層は、前記第２配線層の前記第２導電層に接続された第３導電層を有し、
    前記第１配線層の前記第１絶縁層は、有機層を少なくとも含み、
    前記第２配線層の前記第２絶縁層は、絶縁性を有する無機層を含み、
    前記無機層は、前記第１配線層の前記第１絶縁層の前記有機層よりも前記第１側に位置し、
    前記貫通電極基板は、前記基板の前記第２面上に位置する第１配線層、及び前記第１配線層上に位置する第２配線層を少なくとも含む第２配線構造部を更に備え、
    前記第２配線構造部の前記第１配線層は、前記貫通電極の前記第２端面上に位置する第１開口が設けられた第１絶縁層と、前記第１絶縁層の前記第１開口を介して前記貫通電極の前記第２端面に接続された第１導電層と、を有し、
    前記第２配線構造部の前記第２配線層は、前記第１配線層の前記第１導電層上に位置する第２開口が設けられた第２絶縁層と、前記第２絶縁層の前記第２開口を介して前記第１配線層の前記第１導電層に接続された第２導電層と、を有し、
    前記第２配線構造部の前記第１配線層の前記第１絶縁層は、有機層を少なくとも含み、
    前記第２配線構造部の前記第２配線層の前記第２絶縁層が、絶縁性を有する無機層を含み、
    前記第２配線構造部の前記第２配線層の前記第２絶縁層の前記無機層は、前記第２配線構造部の前記第１配線層の前記第１導電層を少なくとも部分的に覆っており、
    前記第２配線構造部の前記第１配線層の前記有機層は、前記第２配線構造部の前記第２配線層の前記無機層によって覆われていない部分を含む、貫通電極基板。
  2. 前記第２配線構造部の前記第１配線層の前記有機層のうち前記第２配線構造部の前記第２配線層の前記無機層によって覆われている部分の比率は、前記第１配線構造部の前記第１配線層の前記有機層のうち前記第１配線構造部の前記第２配線層の前記無機層によって覆われている部分の比率よりも低い、請求項１に記載の貫通電極基板。
  3. 貫通電極基板であって、
    第１側に位置する第１面及び前記第１側とは反対の第２側に位置する第２面を含むとともに貫通孔が設けられた基板と、
    前記基板の前記貫通孔に位置し、前記第１側の第１端面及び前記第２側の第２端面を有する貫通電極と、
    前記基板の前記第１面上に位置する第１配線層、及び前記第１配線層上に位置する第２配線層を少なくとも含む第１配線構造部と、を備え、
    前記第１配線層は、前記貫通電極の前記第１端面上に位置する第１開口が設けられた第１絶縁層と、前記第１絶縁層の前記第１開口を介して前記貫通電極の前記第１端面に接続された第１導電層と、を有し、
    前記第２配線層は、前記第１配線層の前記第１導電層上に位置する第２開口が設けられた第２絶縁層と、前記第２絶縁層の前記第２開口を介して前記第１配線層の前記第１導電層に接続された第２導電層と、を有し、
    前記第１配線層の前記第１絶縁層は、有機層を少なくとも含み、
    前記第２配線層の前記第２絶縁層は、絶縁性を有する無機層を含み、
    前記無機層は、前記第１配線層の前記第１絶縁層の前記有機層よりも前記第１側に位置し、
    前記貫通電極基板は、前記基板の前記第２面上に位置する第１配線層を少なくとも含む第２配線構造部を更に備え、
    前記第２配線構造部の前記第１配線層は、前記貫通電極の前記第２端面上に位置する第１開口が設けられた第１絶縁層と、前記第１絶縁層の前記第１開口を介して前記貫通電極の前記第２端面に接続された第１導電層と、を有し、
    前記第２配線構造部の前記第１配線層の前記第１絶縁層は、有機層を少なくとも含み、
    前記第２配線構造部の前記第１配線層の前記第１導電層及び前記有機層は、絶縁性を有する無機層によって覆われていない、貫通電極基板。
  4. 前記第１配線構造部の前記第１配線層の前記第１絶縁層の前記有機層は、前記貫通電極の前記第１端面に接している、請求項１乃至３のいずれか一項に記載の貫通電極基板。
  5. 前記第１配線構造部の前記第２配線層の前記第２絶縁層の前記無機層は、前記第１配線構造部の前記第１配線層の前記第１導電層を少なくとも部分的に覆っている、請求項１乃至４のいずれか一項に記載の貫通電極基板。
  6. 前記第１配線構造部の前記第２配線層の前記第２絶縁層は、前記第１配線構造部の前記第２配線層の前記第２絶縁層の前記無機層よりも前記第１側に位置する有機層を更に有する、請求項１乃至５のいずれか一項に記載の貫通電極基板。
  7. 前記第３配線層は、無機層及び前記無機層よりも前記第１側に位置する有機層を含み、前記第２配線層の前記第２導電層上に位置する第３開口が設けられた第３絶縁層と、前記第３絶縁層の前記第３開口を介して前記第２配線層の前記第２導電層に接続された前記第３導電層と、を有する、請求項１又は２に記載の貫通電極基板。
  8. 前記第１配線構造部は、前記第２配線層上に位置する第３配線層を更に含み、
    前記第３配線層は、無機層及び前記無機層よりも前記第１側に位置する有機層を含み、前記第２配線層の前記第２導電層上に位置する第３開口が設けられた第３絶縁層と、前記第３絶縁層の前記第３開口を介して前記第２配線層の前記第２導電層に接続された第３導電層と、を有する、請求項３に記載の貫通電極基板。
  9. 貫通電極基板であって、
    第１側に位置する第１面及び前記第１側とは反対の第２側に位置する第２面を含むとともに貫通孔が設けられた基板と、
    前記基板の前記貫通孔に位置し、前記第１側の第１端面及び前記第２側の第２端面を有する貫通電極と、
    前記基板の前記第１面上に位置する第１配線層、前記第１配線層上に位置する第２配線層、及び前記第２配線層上に位置する第３配線層を少なくとも含む第１配線構造部と、を備え、
    前記第１配線層は、前記貫通電極の前記第１端面上に位置する第１開口が設けられた第１絶縁層と、前記第１絶縁層の前記第１開口を介して前記貫通電極の前記第１端面に接続された第１導電層と、を有し、
    前記第２配線層は、前記第１配線層の前記第１導電層上に位置する第２開口が設けられた第２絶縁層と、前記第２絶縁層の前記第２開口を介して前記第１配線層の前記第１導電層に接続された第２導電層と、を有し、
    前記第３配線層は、前記第２配線層の前記第２導電層に接続された第３導電層を有し、
    前記第１配線層の前記第１絶縁層は、有機層を少なくとも含み、
    前記第１配線層の前記第１絶縁層は、絶縁性を有する無機層を含み、
    前記無機層は、前記第１配線層の前記第１絶縁層の前記有機層よりも前記第１側に位置し、
    前記貫通電極基板は、前記基板の前記第２面上に位置する第１配線層、及び前記第１配線層上に位置する第２配線層を少なくとも含む第２配線構造部を更に備え、
    前記第２配線構造部の前記第１配線層は、前記貫通電極の前記第２端面上に位置する第１開口が設けられた第１絶縁層と、前記第１絶縁層の前記第１開口を介して前記貫通電極の前記第２端面に接続された第１導電層と、を有し、
    前記第２配線構造部の前記第２配線層は、前記第１配線層の前記第１導電層上に位置する第２開口が設けられた第２絶縁層と、前記第２絶縁層の前記第２開口を介して前記第１配線層の前記第１導電層に接続された第２導電層と、を有し、
    前記第２配線構造部の前記第１配線層の前記第１絶縁層は、有機層を少なくとも含み、
    前記第２配線構造部の前記第１配線層の前記第１絶縁層は、前記有機層よりも前記第２側に位置し、絶縁性を有する無機層を更に含み、
    前記第２配線構造部の前記第１配線層の前記第１絶縁層の前記無機層は、前記第２配線構造部の前記第１配線層の前記第１導電層に少なくとも部分的に前記第１側から接しており、
    前記第２配線構造部の前記第１配線層の前記有機層は、前記第２配線構造部の前記第１配線層の前記無機層によって覆われていない部分を含む、貫通電極基板。
  10. 前記第２配線構造部の前記第１配線層の前記有機層のうち前記第２配線構造部の前記第１配線層の前記無機層によって覆われている部分の比率は、前記第１配線構造部の前記第１配線層の前記有機層のうち前記第１配線構造部の前記第１配線層の前記無機層によって覆われている部分の比率よりも低い、請求項９に記載の貫通電極基板。
  11. 貫通電極基板であって、
    第１側に位置する第１面及び前記第１側とは反対の第２側に位置する第２面を含むとともに貫通孔が設けられた基板と、
    前記基板の前記貫通孔に位置し、前記第１側の第１端面及び前記第２側の第２端面を有する貫通電極と、
    前記基板の前記第１面上に位置する第１配線層、及び前記第１配線層上に位置する第２配線層を少なくとも含む第１配線構造部と、を備え、
    前記第１配線層は、前記貫通電極の前記第１端面上に位置する第１開口が設けられた第１絶縁層と、前記第１絶縁層の前記第１開口を介して前記貫通電極の前記第１端面に接続された第１導電層と、を有し、
    前記第２配線層は、前記第１配線層の前記第１導電層上に位置する第２開口が設けられた第２絶縁層と、前記第２絶縁層の前記第２開口を介して前記第１配線層の前記第１導電層に接続された第２導電層と、を有し、
    前記第１配線層の前記第１絶縁層は、有機層を少なくとも含み、
    前記第１配線層の前記第１絶縁層は、絶縁性を有する無機層を含み、
    前記無機層は、前記第１配線層の前記第１絶縁層の前記有機層よりも前記第１側に位置し、
    前記貫通電極基板は、前記基板の前記第２面上に位置する第１配線層を少なくとも含む第２配線構造部を更に備え、
    前記第２配線構造部の前記第１配線層は、前記貫通電極の前記第２端面上に位置する第１開口が設けられた第１絶縁層と、前記第１絶縁層の前記第１開口を介して前記貫通電極の前記第２端面に接続された第１導電層と、を有し、
    前記第２配線構造部の前記第１配線層の前記第１絶縁層は、有機層を少なくとも含み、
    前記第２配線構造部の前記第１配線層の前記第１導電層及び前記有機層は、絶縁性を有する無機層によって覆われていない、貫通電極基板。
  12. 前記第１配線構造部の前記第１配線層の前記第１絶縁層の前記有機層は、前記貫通電極の前記第１端面に接している、請求項９乃至１１のいずれか一項に記載の貫通電極基板。
  13. 前記第１配線構造部の前記第１配線層の前記第１絶縁層の前記無機層は、前記第１配線構造部の前記第１配線層の前記第１導電層に少なくとも部分的に前記第２側から接している、請求項９乃至１２のいずれか一項に記載の貫通電極基板。
  14. 前記第１配線構造部の前記第２配線層の前記第２絶縁層は、有機層と、前記有機層よりも前記第１側に位置する無機層と、を有する、請求項９乃至１３のいずれか一項に記載の貫通電極基板。
  15. 前記第３配線層は、有機層及び前記有機層よりも前記第１側に位置する無機層を含み、前記第２配線層の前記第２導電層上に位置する第３開口が設けられた第３絶縁層と、前記第３絶縁層の前記第３開口を介して前記第２配線層の前記第２導電層に接続された前記第３導電層と、を有する、請求項９又は１０に記載の貫通電極基板。
  16. 前記第１配線構造部は、前記第２配線層上に位置する第３配線層を更に含み、
    前記第３配線層は、有機層及び前記有機層よりも前記第１側に位置する無機層を含み、前記第２配線層の前記第２導電層上に位置する第３開口が設けられた第３絶縁層と、前記第３絶縁層の前記第３開口を介して前記第２配線層の前記第２導電層に接続された第３導電層と、を有する、請求項１１に記載の貫通電極基板。
  17. 前記有機層は、ポリイミド、エポキシ、又はアクリルを少なくとも含む、請求項１乃至１６のいずれか一項に記載の貫通電極基板。
  18. 前記無機層は、珪素酸化物又は珪素窒化物を少なくとも含む、請求項１乃至１７のいずれか一項に記載の貫通電極基板。
  19. 請求項１乃至１８のいずれか一項に記載の貫通電極基板と、
    前記貫通電極基板に搭載された素子と、を備える、実装基板。
JP2018532010A 2016-08-04 2017-08-04 貫通電極基板及び実装基板 Active JP6969557B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021175881A JP7276403B2 (ja) 2016-08-04 2021-10-27 貫通電極基板及び実装基板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016153977 2016-08-04
JP2016153977 2016-08-04
PCT/JP2017/028429 WO2018026002A1 (ja) 2016-08-04 2017-08-04 貫通電極基板及び実装基板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021175881A Division JP7276403B2 (ja) 2016-08-04 2021-10-27 貫通電極基板及び実装基板

Publications (2)

Publication Number Publication Date
JPWO2018026002A1 JPWO2018026002A1 (ja) 2019-06-06
JP6969557B2 true JP6969557B2 (ja) 2021-11-24

Family

ID=61073691

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018532010A Active JP6969557B2 (ja) 2016-08-04 2017-08-04 貫通電極基板及び実装基板
JP2021175881A Active JP7276403B2 (ja) 2016-08-04 2021-10-27 貫通電極基板及び実装基板

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021175881A Active JP7276403B2 (ja) 2016-08-04 2021-10-27 貫通電極基板及び実装基板

Country Status (4)

Country Link
US (2) US20190259696A1 (ja)
JP (2) JP6969557B2 (ja)
TW (2) TWI722227B (ja)
WO (1) WO2018026002A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7172105B2 (ja) * 2018-04-09 2022-11-16 大日本印刷株式会社 配線基板、配線基板を有する半導体装置、および半導体装置の作製方法
CN113435382B (zh) * 2020-08-17 2023-04-18 友达光电股份有限公司 感测装置
JP2022065903A (ja) * 2020-10-16 2022-04-28 凸版印刷株式会社 配線基板及び配線基板の製造方法
WO2022191180A1 (ja) * 2021-03-10 2022-09-15 凸版印刷株式会社 多層配線基板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4740414A (en) * 1986-11-17 1988-04-26 Rockwell International Corporation Ceramic/organic multilayer interconnection board
JP5110858B2 (ja) * 2006-11-28 2012-12-26 京セラ株式会社 配線基板およびその製造方法
US20080284041A1 (en) * 2007-05-18 2008-11-20 Samsung Electronics Co., Ltd. Semiconductor package with through silicon via and related method of fabrication
JP2010010592A (ja) * 2008-06-30 2010-01-14 Sanyo Electric Co Ltd 素子搭載用基板、半導体モジュール、携帯機器ならびに素子搭載用基板の製造方法
JP2010040862A (ja) * 2008-08-06 2010-02-18 Fujikura Ltd 半導体装置
JP2010258320A (ja) * 2009-04-28 2010-11-11 Kyocera Corp 配線基板及びその製造方法
JP5383320B2 (ja) * 2009-05-28 2014-01-08 京セラ株式会社 配線基板及びこれを用いた実装構造体
JP5644242B2 (ja) * 2009-09-09 2014-12-24 大日本印刷株式会社 貫通電極基板及びその製造方法
JP5731984B2 (ja) 2009-09-28 2015-06-10 京セラ株式会社 構造体
US20120189818A1 (en) 2009-09-28 2012-07-26 Kyocera Corporation Structure and method for manufacturing the same
JP5436247B2 (ja) 2010-01-29 2014-03-05 京セラ株式会社 配線基板
JP2014236102A (ja) * 2013-05-31 2014-12-15 凸版印刷株式会社 貫通電極付き配線基板、その製造方法及び半導体装置
JP2015012022A (ja) * 2013-06-26 2015-01-19 イビデン株式会社 プリント配線板
TWI670803B (zh) * 2014-03-31 2019-09-01 日商凸版印刷股份有限公司 中介層、半導體裝置、中介層的製造方法及半導體裝置的製造方法
US9520352B2 (en) * 2014-12-10 2016-12-13 Shinko Electric Industries Co., Ltd. Wiring board and semiconductor device

Also Published As

Publication number Publication date
JP7276403B2 (ja) 2023-05-18
JPWO2018026002A1 (ja) 2019-06-06
US20220028772A1 (en) 2022-01-27
TW201824460A (zh) 2018-07-01
TWI807259B (zh) 2023-07-01
JP2022020706A (ja) 2022-02-01
US20190259696A1 (en) 2019-08-22
TWI722227B (zh) 2021-03-21
WO2018026002A1 (ja) 2018-02-08
TW202129851A (zh) 2021-08-01

Similar Documents

Publication Publication Date Title
JP7091801B2 (ja) 貫通電極基板及びその製造方法、並びに実装基板
JP7276403B2 (ja) 貫通電極基板及び実装基板
JP7075625B2 (ja) 貫通電極基板、貫通電極基板の製造方法及び実装基板
US8198726B2 (en) Through-hole electrode substrate and method of manufacturing the same
JP6909430B2 (ja) 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法
JP2011082531A (ja) 貫通電極基板及びその製造方法
JP6852415B2 (ja) 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法
JP2018160525A (ja) 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法
TW202412197A (zh) 貫通電極基板及其製造方法、以及安裝基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210928

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211011

R150 Certificate of patent or registration of utility model

Ref document number: 6969557

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150