JP6968566B2 - 電気モータ制御装置を制御するための方法およびシステム - Google Patents

Description

本発明は、電気モータ制御装置のために実装された制御方法と、前記装置において前記方法を実装するために使用される制御システムとに関する。

１つまたは複数の電気モータを制御するために、複数のコンバータを有する制御装置を使用することが、知られている。異なるタイプのアーキテクチャを、考察することができる。すなわち、
− 第１のアーキテクチャでは、この装置は、単一のＤＣ電源バスに並列接続された少なくとも２つのインバータ型コンバータを有し、これらのインバータのそれぞれが、別個の電気モータを制御するように設計されている。

− 第２のアーキテクチャでは、この装置は、ネットワークに接続された第１のアクティブな整流器型コンバータと、電気モータを制御するように設計された第２のインバータ型コンバータとを有する。

従来、各コンバータのためのトランジスタのスイッチング時刻は、パルス幅変調（以下では、ＰＷＭと称される）によって制御される。交差型のＰＷＭは、対称または非対称三角搬送波を１つまたは複数のモジュラント（ｍｏｄｕｌａｎｔ）と比較することで構成される。

コンバータに印加されるスイッチング周波数の上昇はコモンモード電流を増加させる、ということが知られている。生成されるコモンモード電流は、システムと各電気モータとの間で、異なる経路を取り得る。これら経路は、
− 各インバータをその電気的負荷にリンクさせるケーブルの導体の間、
− モータおよび固定子の巻線の間、ならびに
− 各コンバータのトランジスタと接地された放散器との間、
において生成される容量性結合によって、生じる。

上記の２つのアーキテクチャの一方に従って、装置が２つのコンバータを有するときには、合計のコモンモード電圧は、コンバータのそれぞれによって提供される外乱の和である。

通常、生成される干渉を減少させるためには、フィルタが使用される。このフィルタは、受動および／または能動素子で構成することができる。受動素子で構成されるフィルタリングによる解決策の場合には、フィルタが、次を満たすようなサイズを有さなければならない。すなわち、
− 電磁気的干渉に対する予め定義された標準的な閾値を順守するために、干渉を十分に減少させること、および
− そのコモンモードのインダクタンスが決して飽和状態にならないことを保証すること。

これらのコモンモード電圧をフィルタリングするためには、入力におけるＥＭＣフィルタは、これらの２つの制約条件を満たし、フィルタのインダクタンスの磁心の飽和という最悪の場合に対処するため、多くの場合に、過大な大きさを有する。

したがって、干渉の原因に対して作用して、フィルタリングの必要性を低減することが提案されてきた。

上述されたアクティブな整流器アーキテクチャを使用して作成された装置の場合には、コモンモード電流を減少させるために、様々な解決策が開発されてきた。これらの解決策は、たとえば、整流器段とインバータ段との制御に対する作用から構成される。

文献である特開第２００３−０１８８５３号は、たとえば、整流器段の３つのパワー・トランジスタ（ハイ又はロー）の閉（または開）の切り替えと、インバータ段の３つの対応するトランジスタ（ハイ又はローのそれぞれ）の閉（または開）の切り替えとを同期させることによって、可変速度駆動装置におけるコモンモード電流を減少させる方法を提案している。この解決策によると、コモンモード電流をフィルタ処理するのに用いられるフィルタのサイズを小さくし、したがって、コンバータのコストを下げることが可能になる。

米国特許第６，１８５，１１５号は、また、整流器段の切り替えとインバータ段の切り替えとを同期させることにより、コモンモード電圧を低下させるための方法を記載している。提案されている方法は、立ち上がりエッジおよび立ち下がりエッジにおいて、インバータ段の単一のスイッチング・アームの切り替えと整流器段の単一のスイッチング・アームの切り替えとを同期させることにより、スイッチング期間の間、すべてのスイッチング・アームにおいて、１２個の電圧エッジから８個の電圧エッジへというわずかな変更を可能にする。

欧州特許出願公開第２４４２４３６号は、また、整流器段とインバータ段との間の切り替えを同期させるための方法を記載している。この方法によると、整流器段のトランジスタの各切り替えとインバータ段の各切り替えとを同期させることが可能になり、それによって、生成される合計のコモンモード電圧を低下させることが可能になる。

しかし、これらの先行する特許文献に記載された解決策は、必ずしも十分なものではなく、同じＤＣ電源バスに並列接続された少なくとも２つのコンバータを備えたアーキテクチャを有する制御装置には適用可能ではない。

特許文献である米国特許出願公開第２０１１／１２２６６１号および米国特許出願公開第２０１１／２６０６５６号は、搬送波の修正を使用した、並列接続された２つのコンバータの間のパルス同期という解決策を提案している。

特開第２００３−０１８８５３号 米国特許第６，１８５，１１５号 欧州特許出願公開第２４４２４３６号 米国特許出願公開第２０１１／１２２６６１号 米国特許出願公開第２０１１／２６０６５６号

本発明の目的は、したがって、以下のことを可能にする制御の方法を提案することである。すなわち、
− コモンモード電圧の生成を可能な限り最小化することにより、適切なサイズを有するコモンモード・フィルタを用いること、および
− 単一のＤＣ電源バスに並列接続されており、それぞれが別個の電気モータを制御することを意図されている少なくとも２つのコンバータを有する制御装置に適合させること。

この目的は、電気モータ制御装置のために実装された制御方法であって、前記制御装置が、
− 電圧立ち上がりエッジと電圧立ち下がりエッジとをそれぞれが有する電圧パルスを、第１の出力フェーズにより、前記第１のコンバータに接続された第１の電気モータに印加するように制御されるスイッチング・アームを有する、第１のコンバータと、
− 電圧立ち上がりエッジと電圧立ち下がりエッジとをそれぞれが有する電圧パルスを、第２の出力フェーズにより、前記第２のコンバータに接続された第２の電気モータに印加するように制御されるスイッチング・アームを有する、第２のコンバータと
を備え、
− 各電圧パルスに対し、電圧立ち上がりエッジと電圧立ち下がりエッジとが、非対称型搬送波と２つのモジュラントとの間の交差型のパルス幅変調から決定され、
− 前記装置によって生成されるコモンモード電流を最小化するためのパルス同期ステップを特徴とし、
同期ステップが、スイッチング期間にわたって、
− 各パルスに対し、その位置決めのために要求される２つのモジュラントを決定することにより、パルスを位置決めすることと、
− 第１のコンバータの出力フェーズにおいて生成される電圧パルスの各立ち上がりエッジと第２のコンバータの出力フェーズにおいて生成される電圧パルスの立ち下がりエッジとが常に一致するように、スイッチング期間にわたってモジュラントを決定することと、によって構成されることを特徴とする制御方法によって、達成される。

ある特定の特徴によると、この同期ステップは、スイッチング期間にわたって、
− 第１のコンバータの出力フェーズにおいて生成される電圧パルスの電圧立ち上がりエッジと、第２のコンバータの出力フェーズにおいて生成される電圧パルスの電圧立ち下がりエッジとを同期させることと、
− 第１のコンバータの出力フェーズにおいて生成される電圧パルスの電圧立ち下がりエッジと、第２のコンバータの出力フェーズにおいて生成される電圧パルスの電圧立ち上がりエッジとを同期させることと
によって構成される。

別の特定の特徴によると、本方法は、
− ０−１−０と称され、論理状態０、論理状態１および論理状態０の連続に対応するパルスが、電圧立ち下がりエッジがその後に続く電圧立ち上がりエッジを有し、
− １−０−１と称され、論理状態１、論理状態０および論理状態１の連続に対応するパルスが、電圧立ち上がりエッジがその後に続く電圧立ち下がりエッジを有し、
− ０−１−０型パルスを定義する前記２つのモジュラントは、以下の式：
ｍ_１＝ｍ_２＋２α
によってリンクされ、式中、αがパルスのデューティ・サイクルに対応し、ｍ_１およびｍ_２が、共に、０−１−０型パルスの前記モジュラントであり、
− １−０−１型パルスを定義する前記２つのモジュラントは、以下の式：
ｍ_３＝ｍ_４＋２β
によってリンクされ、式中、βが１−０−１型パルスのデューティ・サイクルであり、ｍ _３ およびｍ _４ が、共に、１−０−１型パルスの前記モジュラントであり、
− １−０−１型パルスのデューティ・サイクルβと、前記０−１−０型パルスのデューティ・サイクルとは、以下の式：
β＝１−α
によって関係付けられるように、状態の連続として形成される各パルスを特徴付けることにより構成される。

別の特定の特徴によると、本方法は、各コンバータにおいてブロックされているスイッチング・アームの個数を決定するために、過変調におけるモジュラントを検出するステップを含む。

別の特定の特徴によると、本方法は、各コンバータにおいてブロックされているスイッチング・アームの個数に基づいて、可能な同期の回数を決定するステップを含む。

本発明は、また、電気モータ制御装置のために実装された制御システムに関係しており、前記制御装置は、
− 第１の電圧エッジを、第１の出力フェーズにより前記第１のコンバータに接続された第１の電気モータに印加するように制御されるスイッチング・アームを有する、第１のコンバータと、
− 第２の電圧エッジを、第２の出力フェーズにより前記第２のコンバータに接続された第２の電気モータに印加するように制御されるスイッチング・アームを有する、第２のコンバータと
を備え、
− 各電圧パルスに対し、電圧立ち上がりエッジと電圧立ち下がりエッジとが、非対称型搬送波と２つのモジュラントとの間の交差型のパルス幅変調から決定され、
このシステムは、前記装置によって生成されるコモンモード電流を最小化するために、第１の電圧エッジと第２の電圧エッジとの同期ソフトウェア・モジュールを有しており、前記同期ソフトウェア・モジュールが、
− 各パルスに対し、その位置決めのために要求される２つのモジュラントを決定することにより、パルスを位置決めし、
− 第１のコンバータの出力フェーズにおいて生成される電圧パルスの各立ち上がりエッジと第２のコンバータの出力フェーズにおいて生成される電圧パルスの立ち下がりエッジとが常に一致するように、スイッチング期間にわたって、モジュラントを決定するように構成されていることを特徴とする。

特定の特徴によると、同期モジュールは、
− 第１のコンバータの出力フェーズにおいて生成される電圧パルスの電圧立ち上がりエッジと、第２のコンバータの出力フェーズにおいて生成される電圧パルスの電圧立ち下がりエッジとを同期させ、
− 第１のコンバータの出力フェーズにおいて生成される電圧パルスの電圧立ち下がりエッジと、第２のコンバータの出力フェーズにおいて生成される電圧パルスの電圧立ち上がりエッジとを同期させるように、実行される。

別の特定の特徴によると、このシステムは、
− ０−１−０と称され、論理状態０、論理状態１および論理状態０の連続に対応するパルスが、電圧立ち下がりエッジがその後に続く電圧立ち上がりエッジを有し、
− １−０−１と称され、論理状態１、論理状態０および論理状態１の連続に対応するパルスが、電圧立ち上がりエッジがその後に続く電圧立ち下がりエッジを有し、
− ０−１−０型パルスを定義する２つのモジュラントは、以下の式：
ｍ_１＝ｍ_２＋２α
によってリンクされ、式中、αがパルスのデューティ・サイクルに対応し、ｍ_１およびｍ_２が、共に、０−１−０型パルスの前記モジュラントであり、
− １−０−１型パルスを定義する２つのモジュラントは、以下の式：
ｍ_３＝ｍ_４＋２β
によってリンクされ、式中、βが１−０−１型パルスのデューティ・サイクルであり、ｍ _３ およびｍ _４ が、共に、１−０−１型パルスの前記モジュラントであり、
− １−０−１型パルスのデューティ・サイクルβと、前記０−１−０型パルスのデューティ・サイクルとは、以下の式：
β＝１−α
によって関係付けられるように、状態の連続として形成されたパルスを特徴付けることにより構成される。

別の特定の特徴によると、このシステムは、各コンバータにおいてブロックされているスイッチング・アームの個数を決定するために、過変調におけるモジュラントを検出するためのモジュールを含む。

別の特定の特徴によると、このシステムは、各コンバータにおいてブロックされているスイッチング・アームの個数に基づいて、可能な同期の回数を決定するためのモジュールを含む。

本発明の他の特徴および効果は、添付の図面を参照して行われる以下の詳細な説明において提供されるであろう。

本発明の制御方法が実装される制御装置を表す図である。 本発明の制御方法を適用することができる図１の制御装置の変形例を表す図である。 図１Ａに示されている制御装置において生成されるコモンモード電流を図解する図である。 従来型交差変調の動作原理を図解する図である。 １つの搬送波と２つのモジュラントとを使用した交差変調の動作原理を図解する図である。 交差変調によって生成されることがあり得るパルスのタイプを図解する図である。 交差変調によって生成されることがあり得る別のパルスのタイプを図解する図である。 図１Ａに表されているような制御装置における本発明の制御方法の実装を図解する図である。 本発明の制御方法を通じて達成されるパルスの全体的な同期の原理を表す図である。 コンバータのスイッチング・アームがブロックされるときの、本発明の制御方法を通じて達成される同期の原理を表す図である。 異なるコンバータに属する２つのスイッチング・アームがブロックされるときの、本発明の制御方法を通じて達成される同期の原理を表す図である。 同じコンバータの２つのスイッチング・アームがブロックされるときの、本発明の制御方法を通じて達成される同期の原理を表す図である。 ある１つのコンバータのスイッチング・アームと別のコンバータの２つのスイッチング・アームとがブロックされるときの、本発明の制御方法を通じて達成される同期の原理を表す図である。 ある１つのコンバータの２つのスイッチング・アームと別のコンバータの２つのスイッチング・アームとがブロックされるときの、本発明の制御方法を通じて達成される同期の原理を表す図である。 同期方法を選択するための原理を概略的に図解する図である。

本発明は、少なくとも２つのコンバータを有するアーキテクチャへの適合が可能な、制御方法を提案することを目的とする。

以下では、本発明が、２つのコンバータを有する装置の場合について、概略的に説明されるが、この原理は２つより多くのコンバータを有する装置にも適用できる、ということが理解されなければならない。２つより多くのコンバータを有する装置に関する動作の詳細は、後述される。

図１Ａを参照すると、同じＤＣ電源バスに並列接続された２つのコンバータを有する装置の第１の変形例は、以下を含む。

− ＤＣ電圧を供給する電圧源。このＤＣ電圧源は、たとえば、電気ネットワークＲに接続されており、このネットワークによって供給されるＡＣ電圧を整流することを意図した整流器ＲＥＣで構成される。

− これらの間にＤＣ電圧が印加される、正の電位を有する第１の電源線Ｌ１と負の電位を有する第２の電源線Ｌ２とを備えたＤＣ電源バス。

− 第１の電源線Ｌ１と第２の電源線２Ｌ２との間に接続されており、このバスにおけるＤＣ電圧を一定に維持することを意図した少なくとも１つのバス・キャパシタＣｂｕｓ。

− ＤＣ電源バスに接続されており、２つの電源線の間に並列接続された複数のスイッチング・アームを備えた、インバータ型の第１のコンバータＣＯＮＶ１。各スイッチング・アームは、直列に接続された、たとえばＩＧＢＴ型の少なくとも２つのトランジスタを有する。

− 第１の電気モータＭ１に接続されるように、第１のコンバータから離隔したスイッチング・アームの２つのトランジスタの間に位置する中間点にそれぞれが接続された第１の出力フェーズＵ、Ｖ、Ｗ。

− 第１のコンバータＣＯＮＶ１と並列に、ＤＣ電源バスに接続されており、２つの電源線の間に並列接続された複数のスイッチング・アームをさらに備えた、インバータ型の第２のコンバータＣＯＮＶ２。各スイッチング・アームは、直列に接続された、たとえばＩＧＢＴ型の少なくとも２つのトランジスタを有する。

− 第２の電気モータＭ２に接続されるように、第２のコンバータから離隔したスイッチング・アームの２つのトランジスタの間に位置する中間点にそれぞれが接続された第２の出力フェーズＸ、Ｙ、Ｚ。

コモンモード・フィルタＦ_ＭＣが、また、生成されるコモンモード電圧をフィルタリングするために、整流器の上流の入力に位置決めされる。本発明の方法の目的の一つは、コモンモード電圧をその原因において低下させるのを可能にし、それにより、このフィルタが過大な大きさになるのを回避可能にすることである。

図１Ｂに表される第２の実施形態では、２つの速度コントローラが、別個の電気モータＭ１、Ｍ２を制御することを意図しており、これらのモータは、共に、同じ負荷Ｃの駆動と関連する。この装置では、両方のコンバータＣＯＮＶ１０、ＣＯＮＶ２０は、別個の整流器ＲＥＣ１０、ＲＥＣ２０を通じて、ネットワークに独立に接続されている。

以下に続く説明では、本発明が、図１Ａに示されているような、同じＤＣ電源バスに並列接続された２つのコンバータを有する装置について、説明される。しかし、本発明は、図１Ｂに示されているような装置にも適用され得るということが、理解されるべきである。

これらのコンバータＣＯＮＶ１、ＣＯＮＶ２を制御するため、図１Ａに示された装置は、適合された制御システムを有する。この制御システムは、すべてのコンバータに共通の制御ユニットを含むことがあり得るし、または、各コンバータと関連する別個の制御ユニットを含むこともあり得る。以下に続く説明においては、非限定的に、われわれは、別々の制御ユニットが、特定のコンバータを制御することの専用になっている解決策を考察する。よって、２つの別個の制御ユニットＵＣ１、ＵＣ２が、図１Ａのアーキテクチャによる装置の第１のコンバータＣＯＮＶ１と第２のコンバータＣＯＮＶ２とを、それぞれ制御するのに使用される。特定の制御法則を適用することによって決定される前記電圧を出力フェーズに印加するために、各制御は、それが関連するコンバータのトランジスタを開状態と閉状態との間で制御することが、意図されている。各トランジスタは、その制御ユニットから制御命令を受け取るグリッド制御デバイスと関連している。各制御ユニットは、特に、マイクロプロセッサと記憶手段とを有する。制御ユニットＵＣ１、ＵＣ２の両方は、有利であることに、それらの制御命令を同期させるために相互接続されている。

本発明の制御方法は、好ましくは、その第１のコンバータＣＯＮＶ１と第２のコンバータＣＯＮＶ２とが同数のスイッチング・アーム、たとえば、各アームが少なくとも２つのパワー・トランジスタを有する３つのスイッチング・アームを備えている装置に適用される。好ましくは、第１のコンバータのレベルの数は、第２のコンバータのレベルの数と同一である。図１Ａでは、非限定的に、第１のコンバータＣＯＮＶ１と第２のコンバータＣＯＮＶ２とは、２つのレベルのタイプになっている。もちろん、第１のコンバータと第２のコンバータとが異なる幾何学的構成を有していても、かまわない。

以下に続く説明では、本発明が、同一であり、レベルが２つである、３相のＤＣ／ＡＣコンバータについて、説明される。もちろん、以下で説明される本発明の制御方法において調整を行うことにより、本発明が異なる幾何学的構成にも適用され得ることを、理解すべきである。

図２は、コンバータのそれぞれによって供給されるコモンモード干渉を強調することにより、図１の制御装置を単純化して表している。生成されるコモンモード電流は、システムと各電気モータとの間で異なる経路を取る可能性がある。これらの経路は、
− 各インバータをその電気的負荷にリンクするケーブルの導体の間、
− モータおよび固定子の巻線の間、ならびに
− 各コンバータのトランジスタと接地された拡散器との間
において生成される容量性結合によって生じる。

装置が２つのコンバータを有するときには、合計のコモンモード電圧は、コンバータのそれぞれによって供給される干渉の和である。

したがって、われわれは、次を得る。

および

式中、
− Ｖ_Ｕ０、Ｖ_Ｖ０、Ｖ_Ｗ０は、ＤＣ電源バスのローの地点（Ｏ）を基準にして、第１のコンバータの出力フェーズＵ、Ｖ、Ｗのフェーズと中性点との間の電圧（ｐｈａｓｅ−ｔｏ−ｎｅｕｔｒａｌ ｖｏｌｔａｇｅ）に対応し、
− Ｖ_Ｘ０、Ｖ_Ｙ０、Ｖ_Ｚ０は、ＤＣ電源バスのローの地点（Ｏ）を基準にして、第２のコンバータの出力フェーズＸ、Ｙ、Ｚのフェーズと中性点との間の電圧に対応する。

動作中に両方のコンバータによって生成される合計のコモンモード電流ｉ_ＭＣは、また、Ｖ_ＭＣ＿１およびＶ_ＭＣ＿２により、下記のように表現することができる。

式中、Ｃ_ｐ＿１およびＣ_ｐ＿２は、モータの各コンバータ＋モータ＋電力ケーブルというアセンブリと接地との間の２つの寄生キャパシタンスを表す。

モータと電源ケーブルとが同一であると仮定すると、これら２つの寄生キャパシタンスは等しいと考えることが可能であるから、次が得られる。

目的は、生成される合計のコモンモード電流を減少させる、または、消滅さえさせることである。すると、以下を導くことが可能である。

したがって、各コンバータの対向する電圧エッジ（ｄＶ／ｄｔ）を同期させることで、２つのコンバータのコモンモード電圧であるコモンモード電流の生成がゼロになり、それにより結果として、電流がゼロになる、ということが理解される。それにより、各コンバータと対向する２つの電圧エッジを同期させることによって、ＥＭＩが減少される。

したがって、本発明の原理とは、第１のコンバータＣＯＮＶ１によって生成されるコモンモード電圧を、第２のコンバータＣＯＮＶ２によって生成されるコモンモード電圧を使用して補償すること、または、その逆である。

よって、理論的には、第１のコンバータのスイッチング・アームの切り替えによって生じる電圧立ち上がりエッジまたは電圧立ち下がりエッジの生成と、第２のコンバータの第２のスイッチング・アームの切り替えによって生じる電圧立ち下がりエッジまたは電圧立ち上がりエッジの生成とが、それぞれ一致するように、第１のコンバータと第２のコンバータとの間で、二重の切り替えが、発生しなければならない。より正確には、第１のコンバータの第１のスイッチング・アームの制御によって生成されるパルスについて、このパルスに対する電圧立ち上がりエッジの生成と、第２のコンバータのスイッチング・アームによって生成されるパルスの電圧立ち下がりエッジの生成とが一致し、このパルスに対する電圧立ち下がりエッジの生成と、第２のコンバータの別のスイッチング・アームによってそのように生成される別のパルスの電圧立ち上がりエッジの生成とが一致する。第１のコンバータのスイッチング・アームによって実行される２つのエッジ（立ち上がりおよび立ち下がり）の同期は、したがって、第２のコンバータとは異なる２つのスイッチング・アームを用いて実行される。このようにして、後述するアルゴリズムを順守しながら、すべての切り替えに関する全体的な同期を獲得することが可能になる。

２つのコンバータの各トランジスタの状態変化とスイッチング時刻とを決定するためには、処理ユニットが交差型パルス幅変調（以下では、ＰＷＭと称される）を実装することが知られている。交差型ＰＷＭは、対称または非対称の三角搬送波を１つまたは複数のモジュラントと比較することで構成される。コンバータのある出力フェーズでは、搬送波と１つまたは複数のモジュラントとの交差が、出力フェーズにおいて電圧パルスを生成し、パルスの立ち上がりエッジと立ち下がりエッジとは、前記フェーズと関連するスイッチング・アームのトランジスタのスイッチング時刻に対応する。スイッチング・アームでは、２つのトランジスタが、相補的に、すなわち、トランジスタの一方が閉状態にあるときには他方が開状態にあるように、およびその逆であるように、制御される。

図３Ａに示されているように、従来型交差変調は、電圧パルスを画定するために、三角搬送波Ｐ１と基準モジュラントｍ_ｒｅｆとを比較することで構成される。搬送波のスイッチング期間Ｔにおいて、このパルスは、デューティ・サイクルαとスイッチング期間Ｔの継続時間との積に対応するパルス幅を有する。

本発明は、第１のコンバータの制御ＰＷＭと第２のコンバータの制御ＰＷＭとによって生成されるパルスの立ち上がりエッジと立ち下がりエッジとを同期させること、を目的とする。本発明の範囲内で、同じパルスの立ち上がりエッジと立ち下がりエッジとを独立して移動させるために、非対称型のこぎり歯搬送波Ｐ２と２つのモジュラントｍ_１、ｍ_２とを有する交差型ＰＷＭが、各コンバータについて使用される（図３Ｂ）。

図４Ａおよび図４Ｂに示されるように、ＰＷＭによって形成される各パルスは、状態の連続として、記述される。これは、
− あるパルスについて、論理状態０、論理状態１および論理状態０という連続であって、以下では０−１−０と称され、電圧立ち下がりエッジがその後に続く電圧立ち上がりエッジを有する連続（図４Ａ）、または、
− あるパルスについて、論理状態１、論理状態０および論理状態１という連続であって、以下では１−０−１と称され、電圧立ち上がりエッジがその後に続く電圧立ち下がりエッジを有する連続（図４Ｂ）
を含む。

図４Ａを参照すると、搬送波Ｐ２のスイッチング期間にわたっては、上で定義された０−１−０パルスを画定するスイッチング時刻が、２つのモジュラントｍ_１、ｍ_２から決定される。

モジュラントｍ_１と搬送波Ｐ２との交点は、その時点からパルスが論理状態０から論理状態１に変化し、電圧立ち上がりエッジを形成する時刻を決定する。

モジュラントｍ_２と搬送波Ｐ２との交点は、その時点からパルスが論理状態１から論理状態０に変化し、電圧立ち下がりエッジを形成する時刻を決定する。

これら２つのモジュラントｍ_１、ｍ_２は、パルスのデューティ・サイクルαによって
ｍ_１＝ｍ_２＋２α
のように、関係付けられている。

図４Ｂに示されているスイッチング期間でも、上で定義された１−０−１パルスを、このパルスの論理状態変化の時刻を画定する２つのモジュラントｍ_３、ｍ_４を作成することによって特徴付けることが可能である。

モジュラントｍ_３と搬送波Ｐ２との交点は、その時点からパルスが論理状態１から論理状態０に変化し、電圧立ち下がりエッジを形成する時刻を決定する。

モジュラントｍ_４と搬送波Ｐ２との交点は、その時点からパルスが論理状態０から論理状態１に変化し、電圧立ち上がりエッジを形成する時刻を決定する。

同様に、これら２つのモジュラントｍ_３、ｍ_４は、パルスのデューティ・サイクルβによって
ｍ_３＝ｍ_４＋２β
のように、関係付けられる。

同じスイッチング・アームの交換のために、０−１−０型パルスと１−０−１型パルスとの間の関係を決定することが可能である。得られた０−１−０型パルスの幅は、０−１−０パルスのスイッチング・デューティ・サイクルαとスイッチング期間との積によって、すなわち、αＴとして定義される。

スイッチング期間Ｔでは、１−０−１パルスの幅は、同様にして、βＴに等しい。

推論によると、１−０−１パルスのデューティ・サイクルβと０−１−０パルスのデューティ・サイクルαとは、以下の式：
β＝１−α
によって関係付けられる。

モジュラントｍ_３は、また、デューティ・サイクルαの関数として、以下：
ｍ_３＝ｍ_４＋２β＝ｍ_４＋２（１−α）
のように特徴付けることが可能である。

これらの要素から、第１のコンバータのフェーズに対するパルスからの立ち上がりエッジと第２のコンバータのフェーズに対するパルスの立ち下がりエッジとを同期させることを可能にするすべてのモジュラントを決定できる。より正確には、それは、
− 第１のコンバータＣＯＮＶ１の出力フェーズにおいて生成される０−１−０型パルスの立ち上がりエッジと、第２のコンバータＣＯＮＶ２の出力フェーズにおいて生成される１−０−１型パルスの立ち下がりエッジとを同期させること、および
− 第１のコンバータＣＯＮＶ１の出力フェーズにおいて生成される０−１−０型パルスの立ち下がりエッジと、第２のコンバータＣＯＮＶ２の出力フェーズにおいて生成される１−０−１型パルスの立ち上がりエッジとを同期させること
を含む。

逆もまた可能であり、すなわち、
− 第１のコンバータＣＯＮＶ１のＵ、Ｖ、Ｗ出力フェーズにおいて生成される１−０−１型パルスの立ち上がりエッジと、第２のコンバータＣＯＮＶ２のＸ、Ｙ、Ｚ出力フェーズにおいて生成される０−１−０型パルスの立ち下がりエッジとを同期させること、および、
− 第１のコンバータＣＯＮＶ１のＵ、Ｖ、Ｗ出力フェーズにおいて生成される１−０−１型パルスの立ち下がりエッジと、第２のコンバータＣＯＮＶ２のＸ、Ｙ、Ｚ出力フェーズにおいて生成される０−１−０型パルスの立ち上がりエッジとを同期させること
である。

これを行うためには、上で定義された式が、０−１−０型パルスと１−０−１型パルスとを特徴付けるために、使用される。

より具体的には、図５が、本発明の制御方法の同期原理を図解している。この図は、装置の各コンバータＣＯＮＶ１、ＣＯＮＶ２のＰＷＭパルスを生成する様々なブロックを説明している。第１のモータＭ１については、第１の制御ユニットＵＣ１によって適用される制御法則が、Ｕ、Ｖ、Ｗフェーズそれぞれのための基準モジュラントｍ_{ｒｅｆ＿１}を生成する。第２のモータＭ２については、第２の制御ユニットＵＣ２によって適用される制御法則が、Ｘ、Ｙ、Ｚフェーズそれぞれのための基準モジュラントｍ_{ｒｅｆ＿２}を生成する。第１のコンバータの制御における線形性拡大のために、第１の制御ユニットは、Ｕ、Ｖ、Ｗフェーズそれぞれに対して、ゼロ・シーケンス成分ｈ_ＮＯ＿１を、基準モジュラントｍ_{ｒｅｆ＿１}に加算する。第２のコンバータの制御における線形性拡大のために、第２の制御ユニットＵＣ２は、Ｘ、Ｙ、Ｚフェーズそれぞれに対して、ゼロ・シーケンス成分ｈ_ＮＯ＿２を、基準モジュラントｍ_{ｒｅｆ＿２}に加算する。われわれは、このようにして、各コンバータの各フェーズに対するモジュラントｍ_{ＣＯＮＶ１}、ｍ_{ＣＯＮＶ２}を得る。

次に、本発明の制御方法が、スイッチング期間にわたって、各フェーズに対しモジュラントｍ_{ＣＯＮＶ１}、ｍ_{ＣＯＮＶ２}によって画定されたパルスを最適に配置するように、着手される。これらのパルスを位置決めするためには、これらのパルスは、上述された本発明の方法によって、すなわち、０−１−０型または１−０−１型のパルスを特徴付けるために要求される両方のモジュラントを決定することによって、画定される。本発明の制御方法は、こうして、第１のコンバータのＵ、Ｖ、Ｗフェーズそれぞれに対して、モジュラントｍ_３＿Ｕ、ｍ_４＿Ｕ、ｍ_３＿Ｖ、ｍ_４＿Ｖ、ｍ_３＿Ｗ、ｍ_４＿Ｗを決定し、第２のコンバータのＸ、Ｙ、Ｚフェーズそれぞれに対して、モジュラントｍ_１＿Ｘ、ｍ_２＿Ｘ、ｍ_１＿Ｙ、ｍ_２＿Ｙ、ｍ_１＿Ｚ、ｍ_２＿Ｚを決定する。

全体的な同期を達成するため、第１の制御ユニットＵＣ１と第２の制御ユニットＵＣ２とは、したがって、スイッチング・アーム、第１のコンバータＣＯＮＶ１および第２のコンバータＣＯＮＶ２それぞれによって生成される各電圧パルスを、時間的に移動させるように、構成される。好ましくは、第１の制御ユニットＵＣ１または第２の制御ユニットは、後述される各アルゴリズムを実行するための同期ソフトウェア・モジュールを実装する。この同期ソフトウェア・モジュールにより、制御ユニット（たとえば、第１の制御ＵＣ１）は、後述のアルゴリズムのうちの１つに適合された同期を構成するために、第１のコンバータに専用のＰＷＭと第２のコンバータに専用のＰＷＭとにおいて適用すべきすべてのモジュラントを決定する。これを行うため、第１の制御ユニットＵＣ１は、第２の制御ユニットＵＣ２から、第２のコンバータＣＯＮＶ２の各フェーズに適用されるパルスを画定するモジュラントｍ_{ＣＯＮＶ２}を、前もって受け取っていることになる。

好ましくは、同期を達成するために、本発明の制御方法は、第１のコンバータＣＯＮＶ１のスイッチング・アームと第２のコンバータＣＯＮＶ２のスイッチング・アームとの間での同期の可能な回数を決定することで構成される。すべての電圧エッジの全体的な同期は、次の一定の前提条件にリンクされている。すなわち、
− 第１のコンバータＣＯＮＶ１のＰＷＭのスイッチング周波数と第２のコンバータＣＯＮＶ２のＰＷＭのスイッチング周波数とは同一でなければならない。

− 第１のコンバータＣＯＮＶ１のＰＷＭのスイッチング周波数と第２のコンバータＣＯＮＶ２のＰＷＭのスイッチング周波数とは、電圧エッジを相互との関係で配置することを可能にするために、同期していなければならない。

− 第１のコンバータＣＯＮＶ１と第２のコンバータＣＯＮＶ２とは、一方のコンバータから他方のコンバータへの相対的な期間において同期するために、同数のエッジを有していなければならない。

さらに、既に論じられたように、次の一般的な前提条件が、ＣＯＮＶ１、ＣＯＮＶ２それぞれに対して適用される。すなわち、

ただし、
− ｍ_ｒｅｆは、上述の基準モジュラント（ｍ_{ｒｅｆ＿１}またはｍ_{ｒｅｆ＿２}）に対応しており、モータの制御法則から導かれる。

− ｍは、上述のモジュラント（ｍ_{ＣＯＮＶ１}またはｍ_{ＣＯＮＶ２}）に、すなわち、ゼロ・シーケンス成分がそれに追加され、適用されるべきパルスのデューティ・サイクルを画定する基準モジュラントに、対応する。

− α、βは、スイッチング期間（Ｔ）との関係において、デューティ・サイクルを画定する。

− ｈ_ＮＯは、線形性の拡大のために使用されるゼロ・シーケンス成分（ｈ_ＮＯ＿１又はｈ_ＮＯ＿２）に対応する。

よって、動作条件に従い、すべての電圧エッジの全体的な同期は、以下の表現が確認される場合にのみ、可能になる。

ただし、
− β_Ｕ、β_Ｖ、β_Ｗは、第２のコンバータの出力フェーズＸ、Ｙ、Ｚにおける１−０−１型パルスのデューティ・サイクルである。

− α_Ｘ、α_Ｙ、α_Ｚは、第２のコンバータの出力フェーズＸ、Ｙ、Ｚにおける０−１−０型パルスのデューティ・サイクルである。

− ｈ_ＮＯ＿１は、第１のコンバータの制御において使用されるゼロ・シーケンス成分であり、ｈ_ＮＯ＿２は、第２のコンバータの制御において使用されるゼロ・シーケンス成分である。

上で定義された様々な条件が満たされる場合には、電圧エッジの全体的な同期が、制御ユニットのために実行されるモジュールによって実装される。この場合、本発明の制御方法は、図５との関係で後述されるアルゴリズムを適用する。これは、同期が全体的となるように、適用される各モジュラントを決定することを含む。このアルゴリズムにおいては、われわれは、以下を有する。すなわち、
− 第２のコンバータの各出力フェーズＸ、Ｙ、Ｚに対し、０−１−０型パルスが適用するように決定される２つのモジュラントを表すｍ_１＿Ｘ、ｍ_２＿Ｘ、ｍ_１＿Ｙ、ｍ_２＿Ｙ、ｍ_１＿Ｚ、ｍ_２＿Ｚ、
− 第１のコンバータの各出力フェーズＵ、Ｖ、Ｗに対し、１−０−１型パルスが適用するように決定すべき２つのモジュラントを表すｍ_３＿Ｕ、ｍ_４＿Ｕ、ｍ_３＿Ｖ、ｍ_４＿Ｖ、ｍ_３＿Ｗ、ｍ_４＿Ｗ、および
− 第１のコンバータの出力フェーズＵ、Ｖ、Ｗと第２のコンバータの出力フェーズＸ、Ｙ、Ｚとに適用される各パルスを定義する時刻に対応するＴ１からＴ６。

全体的な同期を得るために、図６との関連で、スイッチング期間Ｔにおいて適用されるモジュラントを決定するために同期モジュールによって実装される様々なステップは、以下の通りである。

ａ．たとえば、時刻Ｔ１（Ｔ１の値自体は任意）において第２のコンバータの出力フェーズＸに印加されるパルスＶ_Ｘ０の立ち上がりエッジなど、第１の電圧エッジを設定するための選択は任意であり、この場合、
ｍ_１＿Ｘ＝Ｔ_１／Ｔ
である。

ｂ．第２のコンバータのＸフェーズのモジュラントのデューティ・サイクルα_Ｘを使した、モジュラントｍ_２＿Ｘの導出、すなわち、
ｍ_２＿Ｘ＝ｍ_１＿Ｘ−２α_Ｘ＝Ｔ_６／Ｔ
である。

ｃ．Ｘフェーズの電圧立ち下がりエッジとＶフェーズの電圧立ち上がりエッジ（任意の選択）との同期。次の式
ｍ_４＿Ｖ＝ｍ_２＿Ｘ＝Ｔ_６／Ｔ
が得られる。

ｄ．Ｖフェーズのモジュラントのデューティ・サイクルα_Ｖを使用した、モジュラントｍ_３＿Ｖが、次の式
ｍ_３＿Ｖ＝ｍ_４＿Ｖ＋２（１−α_Ｖ）＝Ｔ_２／Ｔ
によって導出される。

ｅ．Ｖフェーズの電圧立ち下がりエッジとＹフェーズの電圧立ち上がりエッジ（任意の選択）との同期。次の式
ｍ_１＿Ｙ＝ｍ_３＿Ｖ＝Ｔ_２／Ｔ
が得られる。

ｆ．フェーズＹのモジュラントのデューティ・サイクルα_Ｙを使用した、モジュラントｍ_２＿Ｙが、次の式
ｍ_２＿Ｙ＝ｍ_１＿Ｙ−２α_Ｙ＝Ｔ_５／Ｔ
によって導出される。

ｇ．Ｙフェーズの電圧立ち下がりエッジとＷフェーズの電圧立ち上がりエッジ（任意の選択）との同期。この場合、
ｍ_４＿Ｗ＝ｍ_２＿Ｙ＝Ｔ_５／Ｔ
である。

ｈ．Ｗフェーズのモジュラントのデューティ・サイクルα_Ｗを使用した、モジュラントｍ_３＿Ｗが、次の式
ｍ_３＿Ｗ＝ｍ_４＿Ｗ＋２（１−α_Ｗ）＝Ｔ_３／Ｔ
によって導出される。

ｉ．Ｗフェーズの電圧立ち下がりエッジとＺフェーズの電圧立ち上がりエッジ（任意の選択）との同期。この場合、
ｍ_１＿Ｚ＝ｍ_３＿Ｗ＝Ｔ_３／Ｔ
である。

ｊ．Ｚフェーズのモジュラントのデューティ・サイクルα_Ｚを用いた、モジュラントｍ_２＿Ｚが、次の式
ｍ_２＿Ｚ＝ｍ_１＿Ｚ−２α_Ｚ＝Ｔ_４／Ｔ
によって導出される。

ｋ．Ｚフェーズの電圧立ち下がりエッジとＵフェーズの電圧立ち上がりエッジ（任意の選択）との同期。この場合、
ｍ_４＿Ｕ＝ｍ_２＿Ｚ＝Ｔ_４／Ｔ
である。

ｌ．最後に、ゼロ・シーケンス成分の等式が成立すると仮定すると、Ｕフェーズの立ち下がりエッジＦＤとＸフェーズの立ち上がりエッジＦＭとは、自然に同期する。

図６では、第１のコンバータＣＯＮＶ１によって生成される結果的なコモンモード電圧Ｖ_ＭＣ＿１は、第２のコンバータＣＯＮＶ２によって生成される結果的なコモンモード電圧Ｖ_ＭＣ＿２と対向していることが注意される。

しかし、全体的な同期が可能でない状況が２つ存在する。すなわち、
− 反対の符号ではないゼロ・シーケンス成分の使用。この場合には、等式α_Ｘ−β_Ｖ＋α_Ｙ−β_Ｗ＋α_Ｚ−β_Ｕ＝０が成立しない。

− １つまたは複数のスイッチング・アームの制御における過変調の存在。この状況では、一方もしくは両方のコンバータの１つまたは複数のパルスが、１つまたは複数のスイッチング期間にわたって変動しない。ブロックされているアームとは、各スイッチング期間に２つの電圧エッジが存在しない場合を指し、したがって、上述した２つの状況の一方における同期の可能性を制限し、同期が全体的ではあり得なくなる。

２つのゼロ・シーケンス成分の間で、式ｈ_ＮＯ＿１＝−ｈ_ＮＯ＿２が成立しない第１の状況では、上で定義されたステップａ）からｋ）は実装され得るが、最後の２つの電圧エッジが自然に同期することはない。この状況では、１２個のうちの１０個の電圧エッジを同期させることが可能になる。

一方または両方のコンバータにおいて過変調が存在する状況では、過変調によってブロックされているスイッチング・アームのデューティ・サイクルが基準モジュラントではなく搬送波モジュラントの比較限度を表すため、表現α_Ｘ−β_Ｖ＋α_Ｙ−β_Ｗ＋α_Ｚ−β_Ｕ＝０も成立しない。この状況では、同期の可能性は、低下させられるが、少なくとも部分的には、寄生キャパシタンスが励起されないことを保証することになる。次の表は、第１のコンバータおよび／または第２のコンバータが、そのスイッチング・アームの１つまたは複数において過変調状態にあるかどうかに応じた理論的な最大同期回数を、要約したものである。

過変調の場合には、実装されるアルゴリズムは、次の通りである。

− どのモジュラントが過変調状態にあるかを検出する（たとえば、１における基準モジュラントｍ_ｒｅｆの絶対値を比較することによって）。

− ブロックされているアームの個数を決定するために、コンバータがどの動作状況にあるのかを識別する。ブロックされているアームの個数に応じて、同期は異なることになる。

− １つのアームがブロックされている場合：ただ１つのアームだけが２つのコンバータの一方においてブロックされている場合には、制御方法は、ブロックされていないアームのフェーズのうちの１つ（図７におけるＶフェーズ）に最初の電圧エッジを任意に配置することから構成される。次に、他のモジュラントを決定するために、上で定義されたステップｅ）からｋ）が、適用される。

− 同じコンバータにおいて２つのスイッチング・アームがブロックされている場合：２つのアームがブロックされている場合には、制御方法は、ブロックされていないアームのフェーズのうちの１つ（図８におけるＷフェーズ）に最初の電圧エッジを任意に配置することから構成される。次に、他のモジュラントを決定するために、上で定義されたステップｉ）からｋ）が、適用される。この状況では、パルスのうちの１つは同期されない、ということに注意することができる。したがって、それは、スイッチング期間において任意に配置される。

− コンバータのそれぞれにおいて２つのスイッチング・アームがブロックされている場合：２つのアームがブロックされている場合には、制御方法は、ブロックされていないアームのフェーズのうちの１つ（図９におけるＹフェーズ）に最初の電圧エッジを任意に配置することから構成される。次に、他のモジュラントを決定するために、上で定義されたステップｇ）からｋ）が、適用される。

− 一方のコンバータにおける２つのアームと他方のコンバータにおける１つのアームとの３つのスイッチング・アームがブロックされている場合：パルスは、ブロックされていないすべてのフェーズにおいて同期されている。最初の電圧エッジは、ブロックされていないフェーズ（図１０におけるＷフェーズ）において任意に選択される。次に、他のモジュラントを決定するために、上で定義されたステップｉ）からｋ）が、適用される。

− コンバータのそれぞれにおいて２つ、４つのスイッチング・アームがブロックされている場合：最初の電圧エッジは、ブロックされていないフェーズ（図１１におけるＺフェーズ）において任意に選択される。次に、他のモジュラントを決定するために、上で定義されたステップｉ）からｋ）が、適用される。

上述の制御方法は、２つのコンバータの電圧エッジを同期させることを目的とするのであり、図１Ａまたは図１Ｂに示されている並列の２つの電気モータを制御するための速度制御アプリケーションにおいて、実装させることができる。

上述の同期原理は、ＤＣ／ＡＣ型の電圧コンバータによって生成される電圧に基づいている。これらの電圧は、ＤＣ電源バスの電圧との関係でいったん正規化されると、出力において印加される周波数に従って、変化する（Ｕ／ｆ型の制御法則の適用）。よって、たとえば、周波数０から１００Ｈｚまで変化すると、標準化された基準電圧（モジュラント）の振幅は、次のようになり得る。すなわち、
− 搬送波によって設定された限度の範囲内（−１および１、標準化）であり、すなわち、モジュラント全体が搬送波と比較されるため、線形の比較を考慮することが可能である。この線形性は、次のようにして得られる。

・図１２のＬ１のように、１であるモジュラントの振幅ｒまでゼロ・シーケンス成分を使用しない場合。この場合は、たとえば、０から３５Ｈｚまで変化するモータの周波数に対応する。

・図１２のＬ２のように、

であるモジュラントの振幅ｒまでゼロ・シーケンス成分が使用される場合。この場合は、たとえば、３５Ｈｚから５０Ｈｚまで変化するモータの周波数に対応する。

・搬送波よりも大きい場合であり、過変調と称される（図１２のＬ３）。この場合は、たとえば、５０Ｈｚを超えるモータ周波数をサポートすることが可能である。

これらの異なる限度は、図１２に示されたベクトル図において表すことが可能である。

この図に基づき、可能な同期の回数を、下記の表において、要約することが可能である。

本発明によると、制御装置が２つよりも多くのコンバータを有する場合には、上述の同期を、対として実装させることが可能である。

本発明は、このように、下記を含む多数の効果を奏する。

− 本発明は、電磁気的な外乱に対して、その原因との関係で対処し、それにより装置のフィルタリングに関する要求を軽減させる。

− 本発明は、同期を、ブロックされているアームの個数に適合させることによって、コンバータの動作、特に過変調現象を考慮する。

− 本発明は、コンバータの動作条件に従い、可能な限り最良の同期を提供する。

ＵＣ 制御ユニット
ＣＯＮＶ コンバータ
ＰＷＭ パルス幅変調
Ｘ、Ｙ、Ｚ 出力フェーズ
Ｕ、Ｖ、Ｗ 出力フェーズ
Ｐ１ 三角搬送波
Ｐ２ のこぎり歯搬送波
Ｔ スイッチング期間
ｒ 振幅
ｍ モジュラント
ｍ_ｒｅｆ 基準モジュラント
α、β デューティ・サイクル
Ｍ モータ

Claims (10)

1. 電気モータ制御装置のために実装された制御方法であって、前記制御装置が、
   制御されたスイッチング・アームを有する第１のコンバータ（ＣＯＮＶ１）であって、前記制御されたスイッチング・アームが、電圧立ち上がりエッジと電圧立ち下がりエッジとをそれぞれが有する電圧パルスを、第１の出力フェーズにより、前記第１のコンバータに接続された第１の電気モータ（Ｍ１）に印加する、第１のコンバータ（ＣＯＮＶ１）と、
   制御されたスイッチング・アームを有する第２のコンバータ（ＣＯＮＶ２）であって、前記制御されたスイッチング・アームが、電圧立ち上がりエッジと電圧立ち下がりエッジとをそれぞれが有する電圧パルスを、第２の出力フェーズにより、前記第２のコンバータに接続された第２の電気モータ（Ｍ２）に印加する、第２のコンバータ（ＣＯＮＶ２）とを備え、
   前記第１のコンバータ（ＣＯＮＶ１）及び前記第２のコンバータ（ＣＯＮＶ２）は、同じＤＣ電源バスに並列に接続され、
   各電圧パルスに対し、前記電圧立ち上がりエッジと前記電圧立ち下がりエッジとは、非対称型搬送波と２つの変調波との間の交差型パルス幅変調から決定され、
   前記制御方法は、前記装置によって生成されるコモンモード電流を最小化するためのパルス同期ステップを特徴とし、
   前記同期ステップが、スイッチング期間にわたって、
   各前記電圧パルスに対して、その位置決めのために要求される前記２つの変調波を決定することにより、前記電圧パルスの前記電圧立ち上がりエッジと前記電圧立ち下がりエッジを位置決めすることと、
   前記第１のコンバータの第１のスイッチング・アームによって生成された第１の前記電圧パルスについて、第１の前記電圧パルスに対する電圧立ち上がりエッジの生成と、前記第２のコンバータの一のスイッチング・アームによって生成される前記電圧パルスの電圧立ち下がりエッジの生成とが一致し、第１の前記電圧パルスに対する電圧立ち下がりエッジの生成と、前記第２のコンバータの他のスイッチング・アームによって生成される別の前記電圧パルスの電圧立ち上がりエッジの生成とが一致するように、スイッチング期間にわたって、前記変調波を決定することとによって構成されることを特徴とする制御方法。
2. 前記同期ステップが、スイッチング期間にわたって、
   前記第１のコンバータの前記出力フェーズ（Ｕ，Ｖ，Ｗ）において生成される前記電圧パルスの前記電圧立ち上がりエッジと、前記第２のコンバータの前記出力フェーズ（Ｘ，Ｙ，Ｚ）において生成される前記電圧パルスの前記電圧立ち下がりエッジとを同期させることと、
   前記第１のコンバータの前記出力フェーズにおいて生成される前記電圧パルスの前記電圧立ち下がりエッジと、前記第２のコンバータの前記出力フェーズにおいて生成される前記電圧パルスの前記電圧立ち上がりエッジとを同期させることと
   によって構成されることを特徴とする、請求項１に記載の制御方法。
3. 状態の連続として形成された各パルスを特徴付けることにより構成されることと、
   ０−１−０と称され、論理状態０、論理状態１および論理状態０の連続に対応するパルスが、電圧立ち下がりエッジがその後に続く電圧立ち上がりエッジを有し、
   １−０−１と称され、論理状態１、論理状態０および論理状態１の連続に対応するパルスが、電圧立ち上がりエッジがその後に続く電圧立ち下がりエッジを有することと、
   前記０−１−０型パルスを定義する前記２つの変調波は、以下の式：
   ｍ_１＝ｍ_２＋２α
   によってリンクされ、式中、αがパルスのデューティ・サイクルに対応し、ｍ_１およびｍ_２が共に前記０−１−０型パルスの変調波であり、
   前記１−０−１型パルスを定義する前記２つの変調波は、以下の式：
   ｍ_３＝ｍ_４＋２β
   によってリンクされ、式中、βが１−０−１型パルスのデューティ・サイクルであり、
   前記１−０−１型パルスのデューティ・サイクルβと、前記０−１−０型パルスのデューティ・サイクルとは、以下の式：
   β＝１−α
   によって関係付けられ、
   前記第１のコンバータの出力フェーズにおいて生成される電圧パルスと前記第２のコンバータの出力フェーズにおいて生成される電圧パルスの一方が、スイッチング期間において前記０−１−０型パルスとされ、他方が、スイッチング期間において前記１−０−１型パルスとされるものであり、
   前記ｍ_３および前記ｍ_４が共に前記１−０−１型パルスの変調波であることとを特徴とする、請求項１または２のいずれかに記載の方法。
4. 各コンバータにおいてブロックされているスイッチング・アームの個数を決定するために、過変調における変調波を検出するためのステップを含み、
   前記ブロックとは、スイッチング期間において電圧パルスの立ち上がりエッジ及び立ち下がりエッジが存在しないことを意味することを特徴とする、請求項１から３のいずれか一項に記載の方法。
5. 各コンバータにおいてブロックされているスイッチング・アームの前記個数に従い、可能な同期の回数を決定するためのステップを含むことを特徴とする、請求項４に記載の方法。
6. 電気モータ制御装置のために実装された制御システムであって、前記制御装置が、
   制御されたスイッチング・アームを有する第１のコンバータであって、前記制御されたスイッチング・アームは、電圧立ち上がりエッジと電圧立ち下がりエッジからなる第１の電圧エッジを有する電圧パルスを、第１の出力フェーズにより、前記第１のコンバータに接続された第１の電気モータに印加する、第１のコンバータと、
   制御されたスイッチング・アームを有する第２のコンバータであって、前記制御されたスイッチング・アームは、電圧立ち上がりエッジと電圧立ち下がりエッジからなる第２の電圧エッジを有する電圧パルスを、第２の出力フェーズにより、前記第２のコンバータに接続された第２の電気モータに印加する、第２のコンバータと
   を備え、
   各電圧パルスに対し、前記電圧立ち上がりエッジと前記電圧立ち下がりエッジとは、非対称型搬送波と２つの変調波との間の交差型パルス幅変調から決定され、
   前記システムは、前記装置によって生成されるコモンモード電流を最小化するために、前記第１の電圧エッジと前記第２の電圧エッジとの同期ソフトウェア・モジュールを有しており、前記同期ソフトウェア・モジュールが、
   各前記電圧パルスに対して、その位置決めのために要求される前記２つの変調波を決定することにより、前記電圧パルスの前記電圧立ち上がりエッジと前記電圧立ち下がりエッジを位置決めし、
   前記第１のコンバータの第１のスイッチング・アームによって生成された第１の前記電圧パルスについて、第１の前記電圧パルスに対する電圧立ち上がりエッジの生成と、前記第２のコンバータの一のスイッチング・アームによって生成される前記電圧パルスの電圧立ち下がりエッジの生成とが一致し、第１の前記電圧パルスに対する電圧立ち下がりエッジの生成と、前記第２のコンバータの他のスイッチング・アームによって生成される別の前記電圧パルスの電圧立ち上がりエッジの生成とが一致するように、スイッチング期間にわたって、前記変調波を決定するように構成されていることを特徴とする、制御システム。
7. 前記同期ソフトウェア・モジュールが、
   前記第１のコンバータの前記出力フェーズ（Ｕ，Ｖ，Ｗ）において生成される前記電圧パルスの前記電圧立ち上がりエッジと、前記第２のコンバータの前記出力フェーズ（Ｘ，Ｙ，Ｚ）において生成される前記電圧パルスの前記電圧立ち下がりエッジとを同期させ、 前記第１のコンバータの前記出力フェーズにおいて生成される前記電圧パルスの前記電圧立ち下がりエッジと、前記第２のコンバータの前記出力フェーズにおいて生成される前記電圧パルスの前記電圧立ち上がりエッジとを同期させる
   ように実行されることを特徴とする、請求項６に記載の制御システム。
8. 状態の連続として形成された各パルスを特徴付けることにより構成されることと、
   ０−１−０と称され、論理状態０、論理状態１および論理状態０の連続に対応するパルスが、電圧立ち下がりエッジがその後に続く電圧立ち上がりエッジを有し、
   １−０−１と称され、論理状態１、論理状態０および論理状態１の連続に対応するパルスが、電圧立ち上がりエッジがその後に続く電圧立ち下がりエッジを有することと、
   前記０−１−０型パルスを定義する前記２つの変調波は、以下の式：
   ｍ_１＝ｍ_２＋２α
   によってリンクされ、式中、αがパルスのデューティ・サイクルに対応し、ｍ_１およびｍ_２が共に前記０−１−０型パルスの変調波であり、
   前記１−０−１型パルスを定義する前記２つの変調波は、以下の式：
   ｍ_３＝ｍ_４＋２β
   によってリンクされ、式中、βが１−０−１型パルスのデューティ・サイクルであり、
   前記１−０−１型パルスのデューティ・サイクルβと、前記０−１−０型パルスのデューティ・サイクルとは、以下の式：
   β＝１−α
   によって関係付けられ、
   前記第１のコンバータの出力フェーズにおいて生成される電圧パルスと前記第２のコンバータの出力フェーズにおいて生成される電圧パルスの一方が、スイッチング期間において前記０−１−０型パルスとされ、他方が、スイッチング期間において前記１−０−１型パルスとされるものであり、
   前記ｍ_３および前記ｍ_４が共に前記１−０−１型パルスの変調波であることとを特徴とする、請求項６または７のいずれかに記載のシステム。
9. 各コンバータにおいてブロックされているスイッチング・アームの個数を決定するために、過変調における変調波を検出するためのモジュールを備え、
   前記ブロックとは、スイッチング期間において電圧パルスの立ち上がりエッジ及び立ち下がりエッジが存在しないことを意味することを特徴とする、請求項６から８のいずれか一項に記載のシステム。
10. 各コンバータにおいてブロックされているスイッチング・アームの前記個数に従い、可能な同期の回数を決定するためのモジュールを備えることを特徴とする、請求項９に記載のシステム。

Images