JP6961732B2 - 電流検出回路及び集積回路 - Google Patents

Description

本発明は、電流検出の分野、特に電流検出回路及び集積回路に関する。

背景技術
車両は、通常、車両のエンジンの燃料噴射をコントロールするためにポート噴射（Ｐｏｒｔ Ｆｕｅｌ Ｉｎｊｅｃｔｉｏｎ：ＰＦＩ）バルブニードルを備えている。ＰＦＩバルブニードルは、金属酸化物半導体接合電界効果トランジスタ（ＭＯＳＦＥＴ）を有している。ＰＦＩバルブニードルの電界効果トランジスタによって提供されるコントロール信号を変えることによって、電界効果トランジスタを通って流れる動作電流を変えることができ、従って、ＰＦＩバルブニードルの開度の調整が可能である。これによって、車両のエンジンの燃料噴射量をコントロールすることが可能になる。

エンジンの燃料噴射量を正確にコントロールするために、ＰＦＩバルブニードルの電界効果トランジスタを通って流れる動作電流を知る必要がある。現在の方法は、ＰＦＩバルブニードルを通って流れる電界効果トランジスタ（以下においては、動作電界効果トランジスタと称する）の動作電流を検出するために、電界効果トランジスタ（以下においては、検出電界効果トランジスタと称する）を有する電流検出回路を使用することである。検出電界効果トランジスタは、動作電界効果トランジスタを通って流れる動作電流に比例する検出電流を生成する。ここで、動作電流に対する検出電流の比率は、カレントミラー比と称される。導通時の検出電界効果トランジスタのドレインとソースとの間の抵抗Ｒｄｓｏｎは、動作電界効果トランジスタの抵抗Ｒｄｓｏｎより格段に大きく、従って、電流検出は、動作電界効果トランジスタを通って流れる動作電流に影響を及ぼさない。

動作電界効果トランジスタ及び検出電界効果トランジスタの抵抗Ｒｄｓｏｎは、温度依存性の特徴を有しており、これは、カレントミラー比に影響を与える。このため、電流検出回路に演算増幅器が追加され、カレントミラー比への、電界効果トランジスタの抵抗Ｒｄｓｏｎの温度依存性の影響が排除される。しかしながら、動作電界効果トランジスタの動作電流が小さい場合には、演算増幅器の入力オフセットが電流検出に影響を与えることになる。

演算増幅器の入力オフセットを低減するためのいくつかの手法が開発されてきたが、これらの手法は、回路の複雑さ及びコストを増加させてしまう。

発明の概要
本発明の実施形態は、回路の複雑さ又はコストを増加させることなく、演算増幅器の入力オフセットを低減することができる電流検出回路及び集積回路を提供する。

本発明の実施形態による電流検出回路は、第１の電界効果トランジスタを有する動作回路を通って流れる電流に比例する検出電流を生成するための第２の電界効果トランジスタと、互いに接続されたベースを有する第１のバイポーラトランジスタ及び第２のバイポーラトランジスタであって、第１のバイポーラトランジスタのエミッタと第２のバイポーラトランジスタのエミッタとは、第１の電界効果トランジスタのドレインと第２の電界効果トランジスタのドレインとにそれぞれ接続されている、第１のバイポーラトランジスタ及び第２のバイポーラトランジスタと、正転入力端と反転入力端とが第１のバイポーラトランジスタのコレクタと第２のバイポーラトランジスタのコレクタとにそれぞれ接続され、かつ、出力端が第１のバイポーラトランジスタのベース及び第２のバイポーラトランジスタのベースに接続された演算増幅器と、第１のバイポーラトランジスタを通って流れる電流と第２のバイポーラトランジスタを通って流れる電流とを等しくするための第３の電界効果トランジスタ及び第４の電界効果トランジスタと、を備えている。

本発明の実施形態による集積回路は、第１のパワー半導体デバイスを有する動作回路と、前述の電流検出回路を備えている。

上述の記載から、本発明の実施形態が、２つのバイポーラトランジスタを追加するだけで、演算増幅器の入力オフセットを低減することがわかる。従って、従来技術と比較して、本発明の解決策は、回路の複雑さ又はコストを増加させることなく、演算増幅器の入力オフセットを低減することができる。

本発明の特色、特徴、利点及び利益は、添付の図面と併せて以下の詳細な説明から明らかになるであろう。

本発明の実施形態による集積回路の概略的な構造図を示している。 本発明の他の実施形態による集積回路の概略的な構造図を示している。 本発明のさらなる実施形態による集積回路の概略的な構造図を示している。

特定の実施形態
本発明の様々な実施形態を、添付の図面を参照して以下に詳細に説明する。

図１は、本発明の実施形態による集積回路の概略図を示している。図１に示された集積回路１０は、例えば、ＰＦＩバルブニードルであり得るが、これに限定されるものではない。

図１に示されているように、集積回路１０は、動作回路２０と電流検出回路３０を備えているものとするとよい。

動作回路２０は、Ｎチャネル型電界効果トランジスタ２２を備えているものとするとよく、動作電界効果トランジスタ２２を通って流れる動作電流は、ＩＬＯＡＤとして示されている。電界効果トランジスタ２２のソースＳは、接地されており、動作電界効果トランジスタ２２のドレインＤは、負荷を介して電源ＵＢに接続されている。

電流検出回路３０は、Ｎチャネル型電界効果トランジスタ３２、２つのＮＰＮ型バイポーラトランジスタ３４及び３６、演算増幅器３８、Ｐチャネル型電界効果トランジスタ４０及び４２及び変換回路４４を備えているものとするとよい。

電界効果トランジスタ３２は、電界効果トランジスタ２２の動作電流ＩＬＯＡＤに比例する検出電流ＩＳｅｎｓｅを生成することができる検出電界効果トランジスタとして機能し、ここで、動作電流ＩＬＯＡＤに対する検出電流ＩＳｅｎｓｅの比は、カレントミラー比と称される。電界効果トランジスタ３２のゲートＧは、電界効果トランジスタ２２のゲートＧに接続されており、電界効果トランジスタ３２のソースＳは、電界効果トランジスタ２２のソースＳと同様に接地されている。

バイポーラトランジスタ３４と３６は、２つの同一のトランジスタである。バイポーラトランジスタ３４のベースｂとバイポーラトランジスタ３６のベースｂとは、互いに接続されている。バイポーラトランジスタ３４のエミッタｅは、スイッチＳＷを介して電界効果トランジスタ２２のドレインＤに接続されており、バイポーラトランジスタ３６のエミッタｅは、電界効果トランジスタ３２のドレインＤに接続されている。

演算増幅器３８の正転入力端＋及び反転入力端−は、バイポーラトランジスタ３４のコレクタｃとバイポーラトランジスタ３６のコレクタｃとにそれぞれ接続されている。演算増幅器３８の出力端は、バイポーラトランジスタ３４及び３６のベースｂに接続されている。

電界効果トランジスタ４０及び４２は、バイポーラトランジスタ３４を通って流れる電流とバイポーラトランジスタ３６を通って流れる電流とを等しくするための２つの同一の電界効果トランジスタである。電界効果トランジスタ４０のゲートＧと電界効果トランジスタ４２のゲートＧとは、互いに接続されている。電界効果トランジスタ４０のドレインＤ及びソースＳは、バイポーラトランジスタ３４のコレクタｃと電源ＶＤＤとにそれぞれ接続されている。電界効果トランジスタ４２のドレインＤは、バイポーラトランジスタ３６のコレクタｃ及び電界効果トランジスタ４０、４２のゲートＧに接続されており、電界効果トランジスタ４２のソースＳは、電源ＶＤＤに接続されている。

変換回路４４は、検出電流ＩＳｅｎｓｅを電圧に変換し、それをマイクロコントローラ４６に出力するために使用される。変換回路４４は、Ｐチャネル型電界効果トランジスタ４８と抵抗５０とを備えているものとするとよい。電界効果トランジスタ４８のゲートＧは、電界効果トランジスタ４２のドレインＤとバイポーラトランジスタ３６のコレクタｃとの間に接続されており、電界効果トランジスタ４８のソースＳは、電源ＶＤＤに接続されている。抵抗５０は、電界効果トランジスタ４８のドレインＤとアースとの間に接続されている。マイクロコントローラ４６は、抵抗５０と電界効果トランジスタ４８のドレインＤとの間に接続されている。ここで、検出電流ＩＳｅｎｓｅは、電界効果トランジスタ４８及び抵抗５０を介して電圧に変換され、マイクロコントローラ４６に出力される。次いで、マイクロコントローラ４６は、受け取った電圧を使用して検出電流ＩＳｅｎｓｅを計算し、検出電流ＩＳｅｎｓｅと動作電流ＩＬＯＡＤに対する検出電流ＩＳｅｎｓｅのカレントミラー比とに基づいて、動作回路２０の動作電流が既知になるように、動作電流ＩＬＯＡＤを計算する。

本実施形態による、電流検出への演算増幅器３８の入力オフセットの影響を低減する原理を以下に説明する。

図１に示されているように、バイポーラトランジスタ３４及び３６は、電界効果トランジスタ２２及び３２の入力対として機能する。バイポーラトランジスタは、優れた整合性能を有する（即ち、不整合が小さい）ので、演算増幅器３８は、演算増幅器３８並びにバイポーラトランジスタ３４及び３６によって形成されるフィードバックループを介して、電界効果トランジスタ４０及び４２のドレイン電圧を同等に維持することができる。例えば、演算増幅器３８の正転入力端＋での電圧が、演算増幅器３８の反転入力端−での電圧よりも高い場合、演算増幅器３８の出力電圧は、増加する。伝導の間の、ドレインＤとソースＳとの間の電界効果トランジスタ３２の抵抗Ｒｄｓｏｎは、電界効果トランジスタ２２の抵抗Ｒｄｓｏｎよりも格段に大きいので、電界効果トランジスタ３２を通って流れる電流の増加は、電界効果トランジスタ２２を通って流れる電流の増加よりも小さい。その結果、演算増幅器３８の正転入力端＋での電圧は、演算増幅器３８の反転入力端−での電圧と同等の電圧まで低下する。このような場合、同等の電流がバイポーラトランジスタ３４及び３６を通って流れるため、電界効果トランジスタ３２のドレイン電圧は、電界効果トランジスタ２２のドレイン電圧に等しい。従って、動作電流ＩＬＯＡＤに対する検出電流ＩＳｅｎｓｅのカレントミラー比は、基本的に、演算増幅器３８の入力オフセットの影響を受けない。従って、電流検出に対する演算増幅器３８の入力オフセットの影響は、減少する。

上述の記載からわかるように、この実施形態は、２つのバイポーラトランジスタを追加するだけで、電流検出への演算増幅器の入力オフセットの影響を低減することができるが、２つのバイポーラトランジスタを追加しても、回路のコスト又は複雑さは、ほとんど増加しない。従って、従来技術と比較して、この実施形態の解決策は、回路の複雑さ又はコストを増加させることなく、演算増幅器の入力オフセットを低減することができる。

図２は、本発明の他の実施形態による集積回路の概略図を示している。図２に示された集積回路２００は、集積回路２００内の電流検出回路３０がフィルタ回路２１０、電界効果トランジスタ２２０及び抵抗２３０をさらに備えているという点において、図１に示された集積回路１０とは異なっている。

フィルタ回路２１０は、演算増幅器３８の正転入力端＋と反転入力端−との間に接続されており、演算増幅器３８とバイポーラトランジスタ３４及び３６によって形成されるフィードバックループに存在するノイズ成分をフィルタリングし、フィードバックループが安定し続けるようにする。フィルタ回路２１０は、直列接続された抵抗２１２及びコンデンサ２１４を備えているものとするとよい。

電界効果トランジスタ２２０のゲートＧは、演算増幅器３８の出力端に接続されており、電界効果トランジスタ２２０のドレインＤは、電源ＶＤＤに接続されている。抵抗２３０は、電界効果トランジスタ２２０のソースＳとアースとの間に接続されている。バイポーラトランジスタ３４及び３６のベースｂは、抵抗２３０と電界効果トランジスタ２２０のソースＳとの間に接続されている。電界効果トランジスタ２２０及び抵抗２３０の追加は、演算増幅器３８の駆動能力を高めることができる。

図３は、本発明のさらなる実施形態による集積回路の概略図を示している。

図３に示されているように、集積回路３００は、動作回路２０ｉ及び電流検出回路３０ｉを備えているものとするとよい。

動作回路２０ｉは、Ｐチャネル型電界効果トランジスタ２２ｉを備えているものとするとよく、ここで、電界効果トランジスタ２２ｉを通って流れる動作電流は、ＩＬＯＡＤとして示されている。電界効果トランジスタ２２ｉのソースＳは、電源ＵＢに接続されており、電界効果トランジスタ２２ｉのドレインＤは、負荷を介して接地されている。

電流検出回路３０ｉは、Ｐチャネル型電界効果トランジスタ３２ｉと、２つのＰＮＰ型バイポーラトランジスタ３４ｉ及び３６ｉと、演算増幅器３８ｉと、Ｎチャネル型電界効果トランジスタ４０ｉ及び４２ｉと、変換回路４４ｉと、電圧調整器６０とを備えているものとするとよい。

電界効果トランジスタ３２ｉは、電界効果トランジスタ２２ｉの動作電流ＩＬＯＡＤに比例する検出電流ＩＳｅｎｓｅを生成することができる検出電界効果トランジスタとして機能する。ここで、動作電流ＩＬＯＡＤに対する検出電流ＩＳｅｎｓｅの比は、カレントミラー比と称される。

電界効果トランジスタ３２ｉのゲートＧは、電界効果トランジスタ２２ｉのゲートＧに接続されており、電界効果トランジスタ３２ｉのソースＳは、電界効果トランジスタ２２ｉのソースＳと同様に電源ＵＢに接続されている。

バイポーラトランジスタ３４ｉ及び３６ｉは、２つの同一のトランジスタである。バイポーラトランジスタ３４ｉのベースｂとバイポーラトランジスタ３６ｉのベースｂとは、互いに接続されている。バイポーラトランジスタ３４ｉのエミッタｅは、電界効果トランジスタ２２ｉのドレインＤに接続されており、バイポーラトランジスタ３６ｉのエミッタｅは、電界効果トランジスタ３２ｉのドレインＤに接続されている。

演算増幅器３８ｉの正転入力端＋及び反転入力端−は、それぞれバイポーラトランジスタ３４ｉのコレクタｃ及びバイポーラトランジスタ３６ｉのコレクタｃに接続されている。演算増幅器３８ｉの出力端は、バイポーラトランジスタ３４ｉ及び３６ｉのベースｂに接続されている。

電界効果トランジスタ４０ｉ及び４２ｉは、バイポーラトランジスタ３４ｉを通って流れる電流とバイポーラトランジスタ３６ｉを通って流れる電流とを等しくするための２つの同一の電界効果トランジスタである。電界効果トランジスタ４０ｉのゲートＧと電界効果トランジスタ４２ｉのゲートＧとは、互いに接続されている。電界効果トランジスタ４０ｉのドレインＤとソースＳとは、バイポーラトランジスタ３４ｉのコレクタｃと電源ＵＴとにそれぞれ接続されており、ここで、電源ＵＴの電圧は、電源ＵＢの電圧よりも所定の電圧値（例えば５Ｖ）だけ低い。電界効果トランジスタ４２ｉのドレインＤは、バイポーラトランジスタ３６ｉのコレクタｃ及び電界効果トランジスタ４０ｉ，４２ｉのゲートＧに接続されており、電界効果トランジスタ４２ｉのソースＳは、電源ＵＴに接続されている。

電圧調整器６０は、電源ＵＴの電圧が電源ＵＢの電圧よりも所定の電圧値だけ低いことを保証するために、電源ＵＢと電源ＵＴとの間に接続されている。

変換回路４４ｉは、検出電流ＩＳｅｎｓｅを電圧に変換し、それをマイクロコントローラ４６に出力するために使用される。ある態様においては、変換回路４４ｉは、Ｎチャネル型電界効果トランジスタ５２と、Ｐチャネル型電界効果トランジスタ５４及び５６と、抵抗５０ｉとを備えているものとするとよい。電界効果トランジスタ５２のゲートＧは、電界効果トランジスタ４２ｉのゲートＤに接続されており、電界効果トランジスタ５２のソースＳは、電源ＵＴに接続されている。電界効果トランジスタ５４及び５６のゲートＧは、互いに接続されておりかつ電界効果トランジスタ５４のドレインＤに接続されている。電界効果トランジスタ５４のソースＳ及びドレインＤは、電源ＵＢと電界効果トランジスタ５２のドレインＤとにそれぞれ接続されている。電界効果トランジスタ５６のソースＳは、電源ＵＢに接続されている。抵抗５０ｉは、電界効果トランジスタ５６のドレインＤとアースとの間に接続されている。マイクロコントローラ４６は、抵抗５０ｉと電界効果トランジスタ５６のドレインＤとの間に接続されている。ここで、検出電流ＩＳｅｎｓｅは、電界効果トランジスタ５２、５４、５６及び抵抗５０ｉを介して電圧に変換され、マイクロコントローラ４６に出力される。次いで、マイクロコントローラ４６は、受け取った電圧を使用して検出電流ＩＳｅｎｓｅを計算し、検出電流ＩＳｅｎｓｅと動作電流ＩＬＯＡＤに対する検出電流ＩＳｅｎｓｅのカレントミラー比とに基づいて、動作回路２０ｉの動作電流が既知になるように、動作電流ＩＬＯＡＤを計算する。

その他の変化形態
当業者は、集積回路１０、２００及び３００において使用される電界効果トランジスタが、金属酸化物半導体接合電界効果トランジスタ（ＭＯＳＦＥＴ）又は他のタイプの電界効果トランジスタであり得ることを理解するであろう。

当業者は、上述の実施形態においては、変換回路４４はＭＯＳＦＥＴ４８及び抵抗５０を使用して実現されるが、本発明はそれに限定されるものではない、ということを理解するはずである。本発明の他のいくつかの実施形態においては、変換回路４４は、他の態様により実現されるものとしてもよい。

当業者は、上述の実施形態においては、変換回路４４ｉは電界効果トランジスタ５２、５４、５６及び抵抗５０ｉを使用して実現されるが、本発明はそれに限定されるものではない、ということを理解するはずである。本発明の他のいくつかの実施形態においては、変換回路４４ｉは、他の態様により実現されるものとしてもよい。

当業者は、図３に示されている演算増幅器３８ｉの正転入力端＋と反転入力端−との間にフィルタ回路２１０を適用することもできる、ということを理解するはずである。

当業者は、上述の実施形態においては、フィルタ回路２１０が抵抗２１２及びコンデンサ２１４を使用して実現されるが、本発明はそれに限定されるものではない、ということを理解するはずである。本発明の他のいくつかの実施形態においては、フィルタ回路２１０は、他の態様により実現されるものとしてもよい。

当業者は、本発明の他のいくつかの実施形態においては、図３に示されている電流検出回路３０ｉが電圧調整器６０を備えていないものとしてもよい、ということを理解するはずである。

当業者は、上述の実施形態においては、変換回路４４及び４４ｉを使用して検出電流ＩＳｅｎｓｅを電圧に変換し、それをマイクロコントローラ４６に出力するが、本発明はそれに限定されるものではない、ということを理解するはずである。本発明の他のいくつかの実施形態においては、変換回路４４及び４４ｉを使用して検出電流ＩＳｅｎｓｅを非電流信号、例えば光信号又は電圧以外の電磁信号に変換し、それをマイクロコントローラ４６に出力することもできる。

当業者は、上述の実施形態においては、電流検出回路３０又は３０ｉが、検出電流ＩＳｅｎｓｅを非電流信号（例えば電圧、光信号又は電磁信号）に変換し、それをマイクロコントローラ４６に出力する変換回路４４又は４４ｉを備えているが、本発明はそれに限定されるものではない、ということを理解するはずである。本発明の他のいくつかの実施形態においては、電流検出回路３０又は３０ｉは、非電流信号に変換することなく、検出電流ＩＳｅｎｓｅをマイクロコントローラ４６に直接的に出力することができる。このような場合、電流検出回路３０又は３０ｉは、変換回路を備えている必要はない。

当業者は、上述の実施形態においては、変換回路４４又は４４ｉからの検出電流ＩＳｅｎｓｅ又は検出電流ＩＳｅｎｓｅから変換された非電流信号（例えば電圧、光信号又は電磁信号）がマイクロコントローラ４６によって処理されるが、本発明はそれに限定されるものではない、ということを理解するはずである。本発明の他のいくつかの実施形態においては、変換回路４４又は４４ｉからの検出電流ＩＳｅｎｓｅ又は検出電流ＩＳｅｎｓｅから変換された非電流信号が、コンピュータ又は産業用コントローラ等の、マイクロコントローラ以外の他の適当なデバイスを用いて処理されるものとするとよい。

本発明のある実施形態は、電流検出回路を提供し、当該電流検出回路は、第１の電界効果トランジスタを有する動作回路を通って流れる電流に比例する検出電流を生成するための第２の電界効果トランジスタと、互いに接続されたベースを有する第１のバイポーラトランジスタ及び第２のバイポーラトランジスタであって、第１のバイポーラトランジスタのエミッタと第２のバイポーラトランジスタのエミッタとは、第１の電界効果トランジスタのドレインと第２の電界効果トランジスタのドレインとにそれぞれ接続されている、第１のバイポーラトランジスタ及び第２のバイポーラトランジスタと、正転入力端と反転入力端とが第１のバイポーラトランジスタのコレクタと第２のバイポーラトランジスタのコレクタとにそれぞれ接続され、かつ、出力端が第１のバイポーラトランジスタのベース及び第２のバイポーラトランジスタのベースに接続された演算増幅器と、第１のバイポーラトランジスタを通って流れる電流と第２のバイポーラトランジスタを通って流れる電流とを等しくするための第３の電界効果トランジスタ及び第４の電界効果トランジスタと、を備えていることを特徴とする。

第１の態様において、第２の電界効果トランジスタは、Ｎチャネル型であり、第３の電界効果トランジスタ及び第４の電界効果トランジスタは、Ｐチャネル型であり、第１のバイポーラトランジスタ及び第２のバイポーラトランジスタは、ＰＮＰ型であり、第２の電界効果トランジスタのソースは、接地されており、第３の電界効果トランジスタのゲートと第４の電界効果トランジスタのゲートとは、互いに接続されておりかつ第２のバイポーラトランジスタのコレクタに接続されており、第３の電界効果トランジスタのドレインとソースとは、第１の電源と第１のバイポーラトランジスタのコレクタとにそれぞれ接続されており、第４の電界効果トランジスタのドレインとソースとは、第１の電源と第２のバイポーラトランジスタのコレクタとにそれぞれ接続されている。

第２の態様において、第２の電界効果トランジスタは、Ｐチャネル型であり、第３の電界効果トランジスタ及び第４の電界効果トランジスタは、Ｎチャネル型であり、第１のバイポーラトランジスタ及び第２のバイポーラトランジスタは、ＮＰＮ型であり、第２の電界効果トランジスタのソースは、第２の電源に接続されており、第３の電界効果トランジスタのゲートと第４の電界効果トランジスタのゲートとは、互いに接続されておりかつ第２のバイポーラトランジスタのコレクタに接続されており、第３の電界効果トランジスタのソースとドレインとは、第３の電源と第１のバイポーラトランジスタのコレクタとにそれぞれ接続されている。ここで、第３の電源の電圧は、第２の電源の電圧よりも低く、第４の電界効果トランジスタのソースとドレインとは、第３の電源と第２のバイポーラトランジスタのコレクタとにそれぞれ接続されている。

第３の態様において、電流検出回路は、検出電流を非電流信号に変換し、それを他のデバイスに出力するための変換回路をさらに備えている。

第４の態様において、第２の電界効果トランジスタは、Ｎチャネル型であり、第３の電界効果トランジスタ及び第４の電界効果トランジスタは、Ｐチャネル型であり、第１のバイポーラトランジスタ及び第２のバイポーラトランジスタは、ＰＮＰ型であり、第２の電界効果トランジスタのソースは、接地されており、第３の電界効果トランジスタのゲートと第４の電界効果トランジスタのゲートとは、互いに接続されておりかつ第２のバイポーラトランジスタのコレクタに接続されており、第３の電界効果トランジスタのドレインとソースとは、第１の電源と第１のバイポーラトランジスタのコレクタとにそれぞれ接続されており、第４の電界効果トランジスタのドレインとソースとは、第１の電源と第２のバイポーラトランジスタのコレクタとにそれぞれ接続されている。

第５の態様において、変換回路は、第５の電界効果トランジスタと第１の抵抗とを備えており、ここで、第５の電界効果トランジスタのゲートとドレインとは、第２のバイポーラトランジスタのコレクタと第１の電源とにそれぞれ接続されており、第１の抵抗は、第５の電界効果トランジスタのソースとアースとの間に接続されており、上述した他のデバイスは、第５の電界効果トランジスタのソースと第１の抵抗との間に接続されている。

第６の態様において、第２の電界効果トランジスタは、Ｐチャネル型であり、第３の電界効果トランジスタ及び第４の電界効果トランジスタは、Ｎチャネル型であり、第１のバイポーラトランジスタ及び第２のバイポーラトランジスタは、ＮＰＮ型であり、第２の電界効果トランジスタのソースは、第２の電源に接続されており、第３の電界効果トランジスタのゲートと第４の電界効果トランジスタのゲートとは、互いに接続されておりかつ第２のバイポーラトランジスタのコレクタに接続されており、第３の電界効果トランジスタのソースとドレインとは、第３の電源と第１のバイポーラトランジスタのコレクタとにそれぞれ接続されており、ここで、第３の電源の電圧は、第２の電源の電圧よりも低く、第４の電界効果トランジスタのソースとドレインとは、第３の電源と第２のバイポーラトランジスタのコレクタとにそれぞれ接続されている。

第７の態様において、変換回路は、第６の電界効果トランジスタと、第７の電界効果トランジスタと、第８の電界効果トランジスタと、第２の抵抗とを備えており、第６の電界効果トランジスタのゲートと、ソースと、ドレインとは、第４の電界効果トランジスタのドレインと、第３の電源と、第７の電界効果トランジスタのドレインとにそれぞれ接続されており、第７の電界効果トランジスタ及び第８の電界効果トランジスタのソースは、第２の電源に接続されており、第７の電界効果トランジスタのゲートと第８の電界効果トランジスタのゲートとは、互いに接続されておりかつ第７の電界効果トランジスタのドレインに接続されており、第２の抵抗は、第８の電界効果トランジスタのゲートと第３の電源との間に接続されており、上述の他のデバイスは、第８の電界効果トランジスタのゲートと第２の抵抗との間に接続されている。

第８の態様において、電流検出回路は、演算増幅器の正転入力端と反転入力端との間に接続されているフィルタ回路をさらに備えている。

第９の態様において、電流検出回路は、演算増幅器の出力端と第１の電源とにそれぞれ接続されたゲートとドレインを有する第９の電界効果トランジスタと、第９の電界効果トランジスタのソースとアースとの間に接続された第３の抵抗と、をさらに備えており、ここで、第１のバイポーラトランジスタ及び第２のバイポーラトランジスタのベースは、第９の電界効果トランジスタのソースと第３の抵抗との間に接続されている。

本発明の実施形態は、第１の電界効果トランジスタを有する動作回路と、上述の電流検出回路とを備えている集積回路を提供する。

当業者は、本発明に開示された様々な実施形態が、本発明の精神から逸脱することなく、変換、修正及び／又は調整可能であり、これらの変化形態、修正形態及び／又は調整が、本発明の範囲に含まれる、ということを理解するであろう。従って、本発明の保護範囲は、添付の特許請求の範囲によって特定される。

Claims (11)

1. 第１の電界効果トランジスタ（２２，２２ｉ）を有する動作回路（２０，２０ｉ）を通って流れる電流に比例する検出電流を生成するための第２の電界効果トランジスタ（３２，３２ｉ）と、
   互いに接続されたベースを有する第１のバイポーラトランジスタ（３４，３４ｉ）及び第２のバイポーラトランジスタ（３６，３６ｉ）であって、前記第１のバイポーラトランジスタ（３４，３４ｉ）のエミッタと前記第２のバイポーラトランジスタ（３６，３６ｉ）のエミッタとは、前記第１の電界効果トランジスタ（２２，２２ｉ）のドレインと前記第２の電界効果トランジスタ（３２，３２ｉ）のドレインとにそれぞれ接続されている、第１のバイポーラトランジスタ（３４，３４ｉ）及び第２のバイポーラトランジスタ（３６，３６ｉ）と、
   正転入力端と反転入力端とが前記第１のバイポーラトランジスタ（３４，３４ｉ）のコレクタと前記第２のバイポーラトランジスタ（３６，３６ｉ）のコレクタとにそれぞれ接続され、かつ、出力端が前記第１のバイポーラトランジスタ（３４，３４ｉ）のベース及び前記第２のバイポーラトランジスタ（３６，３６ｉ）のベースに接続された演算増幅器（３８，３８ｉ）と、
   前記第１のバイポーラトランジスタ（３４，３４ｉ）を通って流れる電流と前記第２のバイポーラトランジスタ（３６，３６ｉ）を通って流れる電流とを等しくするための第３の電界効果トランジスタ（４０，４０ｉ）及び第４の電界効果トランジスタ（４２，４２ｉ）であって、前記第３の電界効果トランジスタ（４０，４０ｉ）のドレインは、前記第１のバイポーラトランジスタ（３４，３４ｉ）のコレクタ及び前記演算増幅器（３８，３８ｉ）の正転入力端に接続されており、前記第４の電界効果トランジスタ（４２，４２ｉ）のドレインは、前記第２のバイポーラトランジスタ（３６，３６ｉ）のコレクタ及び前記演算増幅器（３８，３８ｉ）の反転入力端に接続されており、前記第３の電界効果トランジスタ（４０，４０ｉ）及び前記第４の電界効果トランジスタ（４２，４２ｉ）のゲートは、前記第４の電界効果トランジスタ（４２，４２ｉ）のドレインに接続されている、第３の電界効果トランジスタ（４０，４０ｉ）及び第４の電界効果トランジスタ（４２，４２ｉ）と、
   を備えていることを特徴とする電流検出回路（３０，３０ｉ）。
2. 前記第２の電界効果トランジスタ（３２）は、Ｎチャネル型であり、前記第３の電界効果トランジスタ（４０）及び前記第４の電界効果トランジスタ（４２）は、Ｐチャネル型であり、前記第１のバイポーラトランジスタ（３４）及び前記第２のバイポーラトランジスタ（３６）は、ＮＰＮ型であり、
   前記第２の電界効果トランジスタ（３２）のソースは、接地されており、前記第３の電界効果トランジスタ（４０）のゲートと前記第４の電界効果トランジスタ（４２）のゲートとは、互いに接続されておりかつ前記第２のバイポーラトランジスタ（３６）のコレクタに接続されており、
   前記第３の電界効果トランジスタ（４０）のソースとドレインとは、第１の電源（ＶＤＤ）と前記第１のバイポーラトランジスタ（３４）のコレクタとにそれぞれ接続されており、
   前記第４の電界効果トランジスタ（４２）のソースとドレインとは、前記第１の電源（ＶＤＤ）と前記第２のバイポーラトランジスタ（３６）のコレクタとにそれぞれ接続されている、
   ことを特徴とする請求項１に記載の電流検出回路（３０）。
3. 前記第２の電界効果トランジスタ（３２ｉ）は、Ｐチャネル型であり、前記第３の電界効果トランジスタ（４０ｉ）及び前記第４の電界効果トランジスタ（４２ｉ）は、Ｎチャネル型であり、前記第１のバイポーラトランジスタ（３４ｉ）及び前記第２のバイポーラトランジスタ（３６ｉ）は、ＰＮＰ型であり、
   前記第２の電界効果トランジスタ（３２ｉ）のソースは、第２の電源（ＵＢ）に接続されており、
   前記第３の電界効果トランジスタ（４０ｉ）のゲートと前記第４の電界効果トランジスタ（４２ｉ）のゲートとは、互いに接続されておりかつ前記第２のバイポーラトランジスタ（３６ｉ）のコレクタに接続されており、
   前記第３の電界効果トランジスタ（４０ｉ）のソースとドレインとは、第３の電源（ＵＴ）と前記第１のバイポーラトランジスタ（３４ｉ）のコレクタとにそれぞれ接続されており、前記第３の電源（ＵＴ）の電圧は、前記第２の電源（ＵＢ）の電圧よりも低く、
   前記第４の電界効果トランジスタ（４２ｉ）のソースとドレインとは、前記第３の電源（ＵＴ）と前記第２のバイポーラトランジスタ（３６ｉ）のコレクタとにそれぞれ接続されている、
   ことを特徴とする請求項１に記載の電流検出回路（３０ｉ）。
4. 検出電流を非電流信号に変換し、他のデバイス（４６）に出力するための変換回路（４４，４４ｉ）をさらに備えている、
   ことを特徴とする請求項１に記載の電流検出回路（３０，３０ｉ）。
5. 前記第２の電界効果トランジスタ（３２）は、Ｎチャネル型であり、前記第３の電界効果トランジスタ（４０）及び前記第４の電界効果トランジスタ（４２）は、Ｐチャネル型であり、前記第１のバイポーラトランジスタ（３４）及び前記第２のバイポーラトランジスタ（３６）は、ＮＰＮ型であり、
   前記第２の電界効果トランジスタ（３２）のソースは、接地されており、
   前記第３の電界効果トランジスタ（４０）のゲートと前記第４の電界効果トランジスタ（４２）のゲートとは、互いに接続されておりかつ前記第２のバイポーラトランジスタ（３６）のコレクタに接続されており、
   前記第３の電界効果トランジスタ（４０）のソースとドレインとは、第１の電源（ＶＤＤ）と前記第１のバイポーラトランジスタ（３４）のコレクタとにそれぞれ接続されており、
   前記第４の電界効果トランジスタ（４２）のソースとドレインとは、前記第１の電源（ＶＤＤ）と前記第２のバイポーラトランジスタ（３６）のコレクタとにそれぞれ接続されている、
   ことを特徴とする請求項４に記載の電流検出回路（３０）。
6. 前記変換回路（４４）は、第５の電界効果トランジスタ（４８）と第１の抵抗（５０）とを備えており、前記第５の電界効果トランジスタ（４８）のゲートとソースとは、前記第２のバイポーラトランジスタ（３６）のコレクタと前記第１の電源（ＶＤＤ）とにそれぞれ接続されており、前記第１の抵抗（５０）は、前記第５の電界効果トランジスタ（４８）のドレインとアースとの間に接続されており、
   前記他のデバイス（４６）は、前記第５の電界効果トランジスタ（４８）のドレインと前記第１の抵抗（５０）との間に接続されている、
   ことを特徴とする請求項５に記載の電流検出回路（３０）。
7. 前記第２の電界効果トランジスタ（３２ｉ）は、Ｐチャネル型であり、前記第３の電界効果トランジスタ（４０ｉ）及び前記第４の電界効果トランジスタ（４２ｉ）は、Ｎチャネル型であり、前記第１のバイポーラトランジスタ（３４ｉ）及び前記第２のバイポーラトランジスタ（３６ｉ）は、ＰＮＰ型であり、
   前記第２の電界効果トランジスタ（３２ｉ）のソースは、第２の電源（ＵＢ）に接続されており、
   前記第３の電界効果トランジスタ（４０ｉ）のゲートと前記第４の電界効果トランジスタ（４２ｉ）のゲートとは、互いに接続されておりかつ前記第２のバイポーラトランジスタ（３６ｉ）のコレクタに接続されており、
   前記第３の電界効果トランジスタ（４０ｉ）のソースとドレインとは、第３の電源（ＵＴ）と前記第１のバイポーラトランジスタ（３４ｉ）のコレクタとにそれぞれ接続されており、前記第３の電源（ＵＴ）の電圧は、前記第２の電源（ＵＢ）の電圧よりも低く、
   前記第４の電界効果トランジスタ（４２ｉ）のソースとドレインとは、前記第３の電源（ＵＴ）と前記第２のバイポーラトランジスタ（３６ｉ）のコレクタとにそれぞれ接続されている、
   ことを特徴とする請求項４に記載の電流検出回路（３０ｉ）。
8. 前記変換回路（４４ｉ）は、第６の電界効果トランジスタ（５２）と、第７の電界効果トランジスタ（５４）と、第８の電界効果トランジスタ（５６）と、第２の抵抗（５０ｉ）とを備えており、前記第６の電界効果トランジスタの（５２）ゲートと、ソースと、ドレインとは、前記第４の電界効果トランジスタ（４２ｉ）のドレインと、前記第３の電源（ＵＴ）と、前記第７の電界効果トランジスタ（５４）のドレインとにそれぞれ接続されており、
   前記第７の電界効果トランジスタ（５４）及び前記第８の電界効果トランジスタ（５６）のソースは、前記第２の電源（ＵＢ）に接続されており、
   前記第７の電界効果トランジスタ（５４）のゲートと前記第８の電界効果トランジスタ（５６）のゲートとは、互いに接続されておりかつ前記第７の電界効果トランジスタ（５４）のドレインに接続されており、
   前記第２の抵抗（５０ｉ）は、前記第８の電界効果トランジスタ（５６）のドレインと前記第３の電源（ＵＴ）との間に接続されており、
   前記他のデバイス（４６）は、前記第８の電界効果トランジスタ（５６）のドレインと前記第２の抵抗（５０ｉ）との間に接続されている、
   ことを特徴とする請求項７に記載の電流検出回路（３０ｉ）。
9. 前記演算増幅器（３８，３８ｉ）の正転入力端と反転入力端との間に接続されているフィルタ回路（２１０）をさらに備えている、
   ことを特徴とする請求項１に記載の電流検出回路（３０，３０ｉ）。
10. 前記演算増幅器（３８，３８ｉ）の出力端と前記第１の電源（ＶＤＤ）とにそれぞれ接続されたゲートとドレインを有する第９の電界効果トランジスタ（２３０）と、
    前記第９の電界効果トランジスタ（２３０）のソースとアースとの間に接続された第３の抵抗（２３０）と、
    をさらに備えており、
    前記第１のバイポーラトランジスタ及び前記第２のバイポーラトランジスタのベースは、前記第９の電界効果トランジスタ（２３０）のソースと前記第３の抵抗（２３０）との間に接続されている、
    ことを特徴とする請求項２又は５に記載の電流検出回路（３０）。
11. 第１の電界効果トランジスタ（２２，２２ｉ）を有する動作回路（２０，２０ｉ）と、
    請求項１乃至１０のいずれか一項に記載の電流検出回路（３０，３０ｉ）と、
    を備えていることを特徴とする集積回路（１０，２００，３００）。

Images