JP6961613B2 - 電源スイッチング回路 - Google Patents

電源スイッチング回路 Download PDF

Info

Publication number
JP6961613B2
JP6961613B2 JP2018553942A JP2018553942A JP6961613B2 JP 6961613 B2 JP6961613 B2 JP 6961613B2 JP 2018553942 A JP2018553942 A JP 2018553942A JP 2018553942 A JP2018553942 A JP 2018553942A JP 6961613 B2 JP6961613 B2 JP 6961613B2
Authority
JP
Japan
Prior art keywords
power supply
switch
current
node
switches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018553942A
Other languages
English (en)
Other versions
JP2019514328A (ja
Inventor
フィリッポ、ネリ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
U Blox AG
Original Assignee
U Blox AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by U Blox AG filed Critical U Blox AG
Publication of JP2019514328A publication Critical patent/JP2019514328A/ja
Application granted granted Critical
Publication of JP6961613B2 publication Critical patent/JP6961613B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J1/00—Circuit arrangements for dc mains or dc distribution networks
    • H02J1/10—Parallel operation of dc sources
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
    • Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
    • Y04S20/00—Management or operation of end-user stationary applications or the last stages of power distribution; Controlling, monitoring or operating thereof
    • Y04S20/20—End-user application control systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Dc-Dc Converters (AREA)
  • Direct Current Feeding And Distribution (AREA)

Description

本発明は第１の電源と第２の電源とのスイッチングのための電源スイッチング回路に関する。
集積回路は、動作するために少なくとも１つの電源（例えば、主電源）を必要とする。しかし、主電源と並列の少なくとも１つの追加の電源を提供することが有益となる状況がある。例えば、非常に高い信頼性を必要とするシステムでは、仮に、主電源が故障するか、または所定の電圧または電流レベルを下回った場合に備えて、冗長電源または「バックアップ」電源が必要である。このような状況では、電力はバックアップ電源を介して回路またはシステムへ依然として供給されることができる。
スタンバイまたは「スリープ」モードを実装するデバイスもまた、主電源と並列の追加の電源を備え得る。この状況では、前述のものと異なり、電力を節約するために主電源への接続が意図的に中断される。例えば、スタンバイ・モードの間、デバイスは、デバイスが再覚醒するとデバイスが動作を再開するために必要とする数個の重要回路にのみ電力を供給するための低電力電源（例えば、電池）を用いてもよい。重要回路は、例えば、パワー・ダウンの間に通例生じるデータ損失の理由で、揮発性メモリおよびリアルタイム・クロック（ｒｅａｌ−ｔｉｍｅ ｃｌｏｃｋ、ＲＴＣ）を含み得る。覚醒すると、デバイスの電力供給は、元のよりも高い電力の主電源へ戻る。
いずれの状況においても、または２つの電源を実装する他の状況では、どの時点においても一方の電源のみが回路または負荷に接続されているように、２つの電源を切り替えるための手段が必要とされる。換言すれば、２つ以上の電源が常に互いから絶縁されていることが重要である。この条件が満たされない場合には、電源のうちの一方（通常、２つの電源のうちのより小さいもの）が他方の電源から電流を吸い込むことになる。したがって、逆電流の結果、より大きな電源は電流制限に陥ることになる。電源がこの電流制限状態にとどまり続ける場合には、それが電源に損傷を与え得るだけでなく、電流を受け取る電源に接続されたスイッチも損傷を受ける恐れがある。両方の電源が等しい電力である（および等しい電流能力を有する）状況では、電源同士の間に絶縁がもたらされていない場合には、両方ともが電力を負荷または回路に供給することになる。電源のうちの一方が電池である場合には、この時、電池は継続的に消耗されることになり、主電源が実際に故障した時に十分な電力を負荷に提供することができなくなる恐れがある。
電源のうちのいずれかに接続されたデバイス（例えば、スイッチ）が、それを通って放散される全電圧に耐えることができることも重要である。そうでない場合には、デバイスは、その端子のうちのいずれかにおいて、またはそれを通って現れる（その定格を上回る）過大な電圧のために損傷を受ける恐れがある。これは、特に、吸収することができる電力量に対する制限を有する半導体デバイスについて言える。特に、半導体デバイスがより小さくなったため、「ムーアの法則」に従って、それらの物理的接合部がより小さくなり、したがって、より大きな電圧に対応する能力が低下した。しかし、多くのデバイスは、動作するためにより大きな電源電圧を依然として必要とする。それゆえ、より小ノードの製作プロセス、特に、高電圧デバイス、すなわち、公称供給よりもはるかに大きい電圧に耐える能力を有するデバイスを提供しないプロセス（例えば２８ｎｍ ＣＭＯＳプロセス）においては、スイッチング回路を実装することがより困難になる。１つの解決策は、このようなプロセス・ノードにおける電源スイッチングに対応するために、チップ外の、よりも高い電力が供給されるスイッチを用いることである。これはサイズとコストの増大をもたらす。
したがって、電源が相互に絶縁された状態にとどまることを確実にしつつ、第１の電源と第２の電源とを切り替えるためのスイッチング回路を提供することが望まれる。また、第１の電源と第２の電源とを切り替えるためのスイッチング回路であって、その構成要素であるスイッチまたは他のデバイスの降伏電圧制限が、損傷を受けることなく、電源のうちの少なくとも一方の電圧レベルより小さいものであることができる、スイッチング回路を提供することも望まれる。
本発明の第１の態様では、電源スイッチング回路であって、
第１の電源ノードを出力ノードに選択的に接続するための第１のスイッチ対と、
第２の電源ノードを前記出力ノードに選択的に接続するための第２のスイッチ対と、
どの時点においても前記第１の電源ノードまたは前記第２の電源ノードのうちの一方だけを前記出力ノードに接続するように、前記第１のスイッチ対および前記第２のスイッチ対の各々の第１のスイッチがそれぞれの第１の制御信号によって制御され、前記第１のスイッチ対および前記第２のスイッチ対の各々の第２のスイッチがそれぞれの第２の制御信号によって制御されるように動作可能なスイッチ制御回路と、
を備える電源スイッチング回路が提供される。
本発明の第２の態様では、電源スイッチング回路であって、
第１の電源ノードを出力ノードに選択的に接続するための１つまたは複数の第１のスイッチと、
第２の電源ノードを前記出力ノードに選択的に接続するための１つまたは複数の第２のスイッチと、
第１の電流を提供するための第１の電流源、および第２の電流を提供するための第２の電流源を備えるスイッチ制御回路であって、前記スイッチ制御回路は、前記１つまたは複数の第１のスイッチのための１つまたは複数の第１の制御信号ならびに前記１つまたは複数の第２のスイッチのための１つまたは複数の第２の制御信号が、前記第１の電流および／または前記第２の電流から導出されるように動作可能である、スイッチ制御回路と、
を備える電源スイッチング回路が提供される。
本発明のさらなる任意選択的な諸態様は添付の従属請求項に開示されているとおりである。
次に、添付の図面を参照して本発明の諸実施形態が例としてのみ説明される。
第１の従来技術の電源スイッチング回路の概略図である。 第２の従来技術の電源スイッチング回路の概略図である。 本発明の第１の実施形態に係る電源スイッチング回路の概略図である。 スイッチ制御回路の詳細が示された、図３の電源スイッチング回路の概略図である。 （ａ）第１の動作構成における第２の実施形態の電源スイッチング回路、（ｂ）第２の動作構成における第２の実施形態の電源スイッチング回路、および（ｃ）動作構成における図４の電源スイッチング回路の動作を示す図である。
必要とされる絶縁をもたらす、２つの電源を共通負荷または回路に接続するための様々な周知の技法が存在する。このような技法は、時として電源多重化（または単に、電力多重化）回路と呼ばれる、電源スイッチング回路を利用する場合がある。以下では、用いられるアプローチのうちのいくつかを論じる。
図１は、ＯＲダイオード回路配置を用いることによって、第１の電源（例えば、一次電源）および第２の電源（例えば、二次電源）を共通負荷に相互接続するための周知の配置の概略図である。配置は、第２の電源１００Ｂおよび第２のダイオード１１０Ｂの直列接続と並列の、第１の電源１００Ａおよび第１のダイオード１１０Ａの直列接続を備える。各ダイオード１１０Ａ、１１０Ｂのカソードは互いに接続され、共通負荷１２０に結合されており、それに対して、ダイオード１１０Ａのアノードは第１の電源１００Ａに接続されており、ダイオード１１０Ｂのアノードは第２の電源１００Ｂに接続されている。
第１の電源１００Ａによって負荷１２０に提供される電圧が第２の電源１００Ｂの電圧よりもダイオード降下分を超えて大きいと仮定すると、負荷１２０は第１の電源１００Ａによって電力供給されることになる。第１の電源１００Ａが故障するか、またはその電圧が第２の電源１００Ｂの電圧を、ダイオード降下分を超えて下回った場合には、電力供給は第２の電源１００Ｂに切り替えられる。この回路の利点は、その単純さ、および各ダイオード１１０Ａ、１１０Ｂが、その対応する電源１００Ａ、１００Ｂ内への電流フローに対して逆バイアスされているという事実にある。したがって、回路は、ダイオードの逆降伏電圧を下回る任意の電圧に対する逆電流フローを阻止する。
２つの電源を相互接続するためにこのような配置を用いることの主な不利点は、負荷１２０において現れる電圧が、対応する導通ダイオード１１０Ａ、１１０Ｂの順方向接合部電位のために、電源によって供給される対応する電圧よりも常に１つのダイオード順電圧降下分低いことである。これは、低電圧によって電力供給される最新の電子システムにおいて特に問題となる。例えば、シリコン・ダイオード間における０．６〜０．７Ｖの降下は、１０Ｖのシステムでは許容可能であり得るが（＜１０％の損失）、これは、１Ｖの電源によって電力供給される電子システムでは厄介な問題を呈する（＞７０％の損失）。
より低い順方向接合部電位を呈するダイオードを用いることで、この問題の緩和を助けることができる。ゲルマニウム・ダイオードはわずか０．３Ｖ前後の順方向接合部電位を有し、このことにより、ゲルマニウム・ダイオードは電力損失に関してシリコン・ダイオードよりも好ましい。しかし、シリコン・ダイオードと比べて、ゲルマニウム・ダイオードは、温度変化の効果に非常に敏感である漏洩電流も有する。ショットキー・ダイオードも０．３Ｖの順方向接合部電位を有するが、それらは、標準的なダイオードよりも大きな逆電流を有することができ、通常、より大型であり、それゆえ、より高価である。
図２は、図１の配置の問題のいくつかを克服する、２つの電源を共通負荷に接続するための代替的な周知の配置の概略図である。この配置では、各ダイオード１１０Ａ、１１０Ｂが、そのそれぞれの電源２００Ａ、２００Ｂと負荷２２０との間のスイッチ２１０Ａ、２１０Ｂによって置換されている。各スイッチ２１０Ａ、２１０Ｂは、金属酸化物半導体（ｍｅｔａｌ−ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ、ＭＯＳ）電界効果トランジスタ（ｆｉｅｌｄ−ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ、ＦＥＴ）、すなわちＭＯＳＦＥＴ（あるいは任意の他の好適なトランジスタまたは他のスイッチング・デバイス）などの任意のスイッチング・デバイスを備え得る。
ＭＯＳＦＥＴスイッチ２１０Ａ、２１０Ｂは、一方のスイッチ（例えば、スイッチ２１０Ａ）がオン状態であり、そのそれぞれの電源２００Ａを負荷２２０に接続している時には、他方のスイッチ２１０Ｂがオフ状態となってそのそれぞれの電源２００Ｂを負荷２２０から絶縁するように、およびその逆も同様となるように動作する。この動作は、各スイッチ２１０Ａ、２１０Ｂの制御端子（ゲート端子）における電圧Ｖｇ１、Ｖｇ２を適切に制御することによって達成される。それゆえ、図１に示される配置と比べて、この配置は、どの時点においても一方の電源２００Ａ、２００Ｂのみが負荷２２０に接続されているようにスイッチ２１０Ａ、２１０Ｂを制御するための専用のスイッチ制御回路２３０を必要とするという不利点を有する。
（ＭＯＳＦＥＴである）各スイッチ２１０Ａ、２１０Ｂは、基板（バルク）と、基板が接続されていないフロー端子（ソースまたはドレイン端子）との間に形成されたそれぞれの固有ボディ・ダイオード２４０Ａ、２４０Ｂを有する（基板と他のフロー端子との間の短絡した固有ボディ・ダイオードは示されていない）。スイッチ（例えばスイッチ２１０Ｂ。ただし、この点はスイッチ２１０Ａに等しく当てはまる）が導通している、すなわち、オン状態である時には、電流はスイッチ２１０Ｂを通って流れ、対応する固有ボディ・ダイオード２４０Ｂを通って流れる電源２００Ｂからの電流は無視できるほどである。これは、導通状態では、スイッチ２１０Ｂのドレイン−ソース経路が、固有ボディ・ダイオード２４０Ｂよりもはるかに低い抵抗を有するためである。したがって、スイッチ間に現れる唯一の電圧降下はドレイン−ソース電位から生じるものであり、この電圧降下は、スイッチ２１０Ｂが線形領域内で動作している時には、通例、ダイオード降下よりもはるかに小さい。このおかげで、このアプローチは低電力設計に適したものになる。
図１の配置と同様に、この配置は、電源２００Ａ、２００Ｂによって供給される電圧を任意に選定することが可能でないという不利点を有する。電源２００Ａ、２００Ｂによって供給される電圧は、互いの１つのダイオード降下分（すなわち、シリコン・ダイオードについては０．６〜０．７Ｖ）以内であることが依然として必要とされる。「絶縁された」電源（例えば、第２の電源２００Ｂ）の電圧が、活動状態の電源から負荷２２０に印加されている電圧のダイオード降下よりも大きい場合には、それは、対応する固有ボディ・ダイオード２４０Ｂに順方向バイアスをかけ、それゆえ、スイッチ２１０Ｂがオフ状態であるかどうかにかかわらず、負荷２２０に電力を供給することになる。現在活動中の電源がこの回路内で故障した場合には（例えば、第１の電源２００Ａ）、「絶縁された」電源２００Ｂに接続されたスイッチの固有ボディ・ダイオード２４０Ｂに順方向バイアスがかけられることになり、それゆえ、故障した電源２００Ａ内への逆電流を生み出すことも明白であるはずである。
この回路配置では、スイッチ２１０Ａ、２１０Ｂが、それらのドレイン−ソース端子およびゲート−ソース端子間に印加される電圧に耐えることができることが重要である。さらに、ドレイン−ソース端子およびソース−ゲート端子間の電位はデバイスのための最大定格（すなわち、降伏電圧ＶＤＳ−ＭａｘおよびＶＧＳ−Ｍａｘ）を超えてはならず、さもなければ、それらは損傷を受け、回路の信頼性の問題を生じさせることになり得る。最大限可能な電源電圧が負荷に接続されることを可能にするために、スイッチ２１０Ａ、２１０Ｂは、本技術によってサポートされる最も高い電圧のトランジスタを用いて実装される必要がある。しかし、ほとんどの技術ノードは、電源および電池によって用いられる高電圧に耐える能力を有するトランジスタを提供しない。これは特に、製造会社によって提供されるより新しい技術について言える。デバイスのサイズが縮小するにつれて、それらの酸化物層はより薄くなり、その結果、それらの降伏電圧はより小さくなる。例えば、Ｇｌｏｂａｌ Ｆｏｕｎｄｒｙの２８ｎｍ ＣＭＯＳプロセスで利用できる最も大きい電圧のデバイスは、例えば、３Ｖの電池よりもかなり低い、１．８Ｖの最大ゲート−ソース降伏電圧ＶＧＳを有する。
図３は、図１および図２に示される配置に関して上述された問題に対処する例示的な電源スイッチング回路を示す。図３のスイッチング回路は、２つの独立した電源、第１の電源ノードＶＩＮ１に結合された第１の電源３００Ａ、および第２の電源ノードＶＩＮ２に結合された第２の電源３００Ｂのうちの一方を、出力ノードＶＯＵＴに取り付けられた負荷３２０に電力を供給するために選択する能力を有する。回路は、第１の電源３００Ａを負荷３２０に選択的に結合する第１のスイッチ対と、第２の電源３００Ｂを負荷３２０に選択的に結合する第２のスイッチ対とを備える。図示の実施形態では、第１のスイッチ対および第２のスイッチ対は各々、第２のスイッチ３１５Ａ、３１５Ｂと直列に結合された第１のスイッチ３１０Ａ、３１０Ｂを備える。スイッチ制御回路３３０が、スイッチ３１０Ａ、３１０Ｂのための第１の制御信号ＶＢ１、ＶＢ２、およびスイッチ３１５Ａ、３１５Ｂのための第２の制御信号ＶＢ３、ＶＢ４を提供する。それゆえ、スイッチ３１０Ａ、３１０Ｂ、３１５Ａ、３１５Ｂの制御端子（ゲート端子）は各々、スイッチ制御回路３３０によって発生される第１および第２の制御信号を介して個々に制御される。図示の例では、各スイッチ３１０Ａ、３１０Ｂ、３１５Ａ、３１５Ｂはｐチャネル・スイッチＭＯＳＦＥＴを備える。具体的には、スイッチ３１０Ａ、３１０Ｂ、３１５Ａ、３１５Ｂは横方向拡散型ＭＯＳＦＥＴ（Ｌａｔｅｒａｌｌｙ Ｄｉｆｆｕｓｅｄ ＭＯＳＦＥＴ）（またはＬＤ−ＭＯＳＦＥＴ）を備え得る。ＬＤ−ＭＯＳＦＥＴは、高い電界に耐えることができるように高濃度ドープ・シリコン基板上に配置されたエピタキシャル・シリコン層を用いて製作される非対称パワー・トランジスタである。これは、それらに、標準的なトランジスタと比べて高い降伏電圧を有するという利点を与える。それらの有効ゲート長は通常、ゲート電極の物理的長さよりも短いため、それらは高速で動作することもでき、それゆえ、大電力のＲＦ用途において一般的に用いられている。しかし、これは単なる例示的なデバイスにすぎず、スイッチ３１０Ａ、３１０Ｂ、３１５Ａ、３１５Ｂは、任意の他の種類のトランジスタを含む、任意の他の好適なスイッチング・デバイスを等しく備え得る。
一実施形態では、第１のスイッチ対の第１および第２のスイッチ３１０Ａ、３１５Ａは、それらの固有ボディ・ダイオード３４０Ａ、３４５Ａが反対向きに接続されるように構成されており、同様に、第２のスイッチ対の第１および第２のスイッチ３１０Ｂ、３１５Ｂは、そのように構成されたそれらの固有ボディ・ダイオード３４０Ｂ、３４５Ｂを有する。この構成は、各電源３００Ａ、３００Ｂと負荷３２０との間に一対の背中合わせのダイオード３４０Ａ、３４５Ａ；３４０Ｂ、３４５Ｂを作り出す。この構成は、図２に示される回路に関して論じられた問題を克服する。第１に、固有ボディ・ダイオード３４０Ａ、３４５Ａ；３４０Ｂ、３４５Ｂの一方が常に逆バイアスされていることになり、それゆえ、電流の逆流を阻止するため、一方の供給電圧が他方をダイオード降下分以上超えるかどうかとは無関係に、電源電圧がより自由に選定されることができる。第２に、電源のうちの一方が故障した場合には、他方の電源が、故障した電源に電流を調達し、それゆえ、場合によっては動作中の電源に損傷を与えることを阻止される。
図４は、（例示的な）スイッチ制御回路３３０の回路の詳細が示された、図３の回路を示す。スイッチ制御回路３３０は、第１の電源３００Ａおよび第２の電源３００Ｂからチップ上にそれぞれ発生される第１の電流源４００Ａおよび第２の電流源４００Ｂを備える。これらの電流源は、どの時点においても一方の電源のみが負荷３２０に給電することを確実にするためのスイッチ３１０Ａ、３１０Ｂ、３１５Ａ、３１５Ｂのための必要な制御信号を発生するために用いられる。次に、スイッチ制御回路３３０がスイッチ３１０Ａ、３１０Ｂ、３１５Ａ、３１５Ｂをどのように制御するのかについての説明が与えられることになる。回路は対称的であるため、簡潔にするために、左側（ｌｅｆｔ−ｈａｎｄ ｓｉｄｅ、ＬＨＳ）に示されるスイッチ制御回路３３０の動作のみが詳細に論じられることに留意されたい。
第１の電流源４００Ａは第１の電流Ｉ１を発生し、これにより、基準デバイス４０５Ａのドレイン電流を設定する。この第１の電流Ｉ１は、基準デバイス４０５Ａとミラーリング・デバイス４１０Ａとの間に形成された電流ミラー接続のおかげで、ミラーリング・デバイス４１０Ａのドレインにミラーリングされる。同様に、ミラーリング・デバイス４１５Ａと基準デバイス４２０Ａとの間に形成された電流ミラーは、ミラーリング・デバイス４１５Ａのドレインを通って流れる第１の電流Ｉ１の複製を生成する。スイッチ制御回路３３０の右側の（ｒｉｇｈｔ−ｈａｎｄ ｓｉｄｅ、ＲＨＳ）部分回路において第２の電流源４００Ｂから発生された第２の電流Ｉ２は、基準デバイス４０５Ｂとミラーリング・デバイス４２５Ａとの間に形成された電流ミラーを介してミラーリング・デバイス４２５Ａにミラーリングされる。ミラーリング・デバイス４２５Ａのドレインにおける第１の電流Ｉ１と第２の電流Ｉ２との接合部が、ダイオード接続デバイス４３０Ａを通って流れ、第３の制御信号（バイアス電圧）ＶＢ５を作り出す差動電流Ｉ１−Ｉ２（減算）を生成する。このバイアス電圧ＶＢ５が制御デバイス４３５Ａおよび制御デバイス４４０Ａのゲートにバイアスをかける。第１の電流Ｉ１が第２の電流Ｉ２よりも実質的に大きいと仮定すると、十分に高いバイアス電圧ＶＢ５が発生される。これは制御デバイス４３５Ａおよび制御デバイス４４０Ａの両方を導通させ、それらのそれぞれのドレイン電圧（第２および第１の制御信号）ＶＢ３およびＶＢ１をプルダウンする。このアクションはスイッチ３１５Ａおよび３１０Ａを「オン」にし、負荷３２０が第１の電源３００Ａから電力を供給されることを可能にする。用語「導通する」は、制御デバイス４３５Ａおよび４４０Ａに言及する時には、それらが線形領域内でスイッチとして動作するか、または飽和して（閾値下（ｓｕｂ−ｔｈｒｅｓｈｏｌｄ）または閾値超（ｏｖｅｒ−ｔｈｒｅｓｈｏｌｄ）のいずれかで）動作することができるため、非常におおざっぱに用いられることに留意されたい。換言すれば、制御デバイス４３５Ａおよび４４０Ａは所定の動作モードに限定されない。
上述されたように、スイッチ制御回路３３０は、どの時点においても一方の電源のみが負荷に接続されていることを確実にする。所定の例では、第１の電源３００Ａが既定では負荷に接続されていてもよい。これは、両方の電源３００Ａ、３００Ｂが正常に動作している時には、第１の電流Ｉ１が第２の電流Ｉ２よりも大きくなるようにスイッチ制御回路３３０を設計することによって達成される。換言すれば、電流源４００Ａ、４００Ｂは、大幅に不均衡になるように設計される。無論、スイッチ制御回路３３０は、両方の電源３００Ａ、３００Ｂが正常に動作している時には第２の電流Ｉ２よりも小さい第１の電流Ｉ１を有することによって、第２の電源３００Ｂが既定では負荷に接続された状態で動作してもよい。いずれにしても、この詳細は別にして、スイッチ制御回路３３０のＬＨＳおよびＲＨＳ部分回路は、対称となるように設計される。
対称性のおかげで、ＲＨＳに示されるスイッチ制御回路３３０は同様の仕方で動作する。唯一の相違は、電流Ｉ２がミラーリング・デバイス４１５Ｂへと同様にミラーリングされ、そこで、電流Ｉ２は、基準デバイス４０５Ａからミラーリングされた電流Ｉ１と出会うことである。換言すれば、電流Ｉ１とＩ２とが、ＬＨＳに示される相似の部分回路内を流れるものに対して入れ替えられている。この配置の結果は、制御デバイス４３５Ｂおよび４４０Ｂにバイアスをかける第４の制御信号（バイアス電圧）ＶＢ６を生成するためのダイオード接続デバイス４３０Ｂを通って流れる差動電流Ｉ２−Ｉ１の発生である。電流Ｉ１が電流Ｉ２よりも大きくなるように設計された先の例を続けると、この結果、ダイオード接続デバイス４３０Ｂは電流が「欠乏する」。結果として、バイアス電圧ＶＢ６は低にプルされ、制御デバイス４３５Ｂおよび４４０Ｂをオフに切り替える。その結果、第１の制御信号ＶＢ２は第２の電源ノード電圧ＶＩＮ２へと高にプルされ、第２の制御信号ＶＢ４は出力ノード電圧ＶＯＵＴ（この所定の例示的な構成では、第１の電源ノード電圧ＶＩＮ１になる）へと高にプルされる。これは、スイッチ３１０Ｂおよび３１５Ｂがオフにとどまり、それゆえ、第１の電源３００Ａから流れる逆電流を阻止することを確実にする。
スイッチ制御回路３３０の１つの注目すべき（任意選択的な）特徴は、スイッチ３１５Ａ、３１５Ｂ（例えば、それぞれの電源ノードＶＩＮ１、ＶＩＮ２から出力ノードＶＯＵＴへの電流フローに対して順方向バイアスされた向きの固有ボディ・ダイオード３４５Ａ、３４５Ｂを有するスイッチ）のうちの少なくとも一方のための第２の制御信号ＶＢ３、ＶＢ４が発現させられる仕方である。制御デバイス４３５Ａのドレインは、第１の電源ノード電圧ＶＩＮ１に接続されている代わりに、負荷デバイス４５０Ａを介して出力ノードＶＯＵＴに接続されている（制御デバイス４３５Ａは便宜上さかさまに描かれていること、すなわち、それはデバイス４４０Ａと同じゲート−ソース電圧を有することに留意されたい）。制御デバイス４４０Ａのドレインは負荷デバイス４４５Ａを介して第１の電源ノードＶＩＮ１に接続されている。したがって、制御デバイス４３５Ａおよび４４０Ａが導通している時には、それらはどちらも第１の電源３００Ａから電力を調達する。この配置は、制御デバイス４３５Ａが導通している時には利点を有しないが、電力が意図的に他方の電源３００Ｂから調達される時には、用いられる電源電圧とは無関係にスイッチ３１５Ａがオフにとどまることを確実にする。負荷デバイス４５０Ｂは同様に（図示されているように）出力ノードＶＯＵＴに接続されていてもよい。代替的に、この機能性は、負荷デバイス４５０Ａ、４５０Ｂのうちの一方のみが出力ノードＶＯＵＴにかように接続されており、他方の負荷デバイスは、その対応する電源ノードＶＩＮ１、ＶＩＮ２に適宜接続されていることによって達成されてもよい。
図５は、３つの別個の例を示すことによってこの技術的効果を示す。図５（ａ）の第１の例では、スイッチ３１０Ａおよび３１５Ａのためのバイアスは、第１の電源ノードＶＩＮ１に印加された３Ｖの例示的な電圧に参照させられ、スイッチ３１０Ｂ、３１５Ｂのためのバイアスは、第２の電源ノードＶＩＮ２に印加された４Ｖの例示的な電圧に参照させられる。用語「参照させられる（referred）」は、負荷デバイスの第１のフロー端子がその対応するスイッチのゲートに接続されている場合には、その負荷デバイスの第２のフロー端子の接続を意味すると解釈されるべきである。ここで、スイッチ制御回路３３０は、出力ノードＶＯＵＴにおける負荷に、第１の電源ノードＶＩＮ１における３Ｖの電源を用いて電力供給するように制御される。これは、デルタ電圧を差し引いた第１の電源ノードＶＩＮ１における電圧、すなわち、３Ｖ−Δをスイッチ３１０Ａ、３１５Ａの制御端子に印加することによって達成される。他方で、スイッチ３１０Ｂおよび３１５Ｂは、第２の電源ノードＶＩＮ２に印加された電圧、すなわち、４Ｖをそれらの制御端子に印加される。この場合には、スイッチ３１０Ｂおよび３１５Ｂは所望どおりオフ状態になっている。しかし、図５（ｂ）は、第２の電源ノードＶＩＮ２における４Ｖの電源を用いて負荷に電力供給することが所望される場合には、同じことが言えないことを示す。第１の電源ノードにおける電圧、すなわち、３Ｖをスイッチ３１０Ａおよび３１５Ａの制御端子において印加することによって、スイッチ３１０Ａおよび３１５Ａを、それらがオフになるように制御することが意図されているにもかかわらず、ソース電圧（４Ｖ）がゲート電圧（３Ｖ）を超えるため、スイッチ３１５Ａ、ひいては、スイッチ３１０Ａが「オン」になることが明白である。図５（ｃ）は、スイッチ３１５Ａおよび３１５Ｂのゲートが、それぞれの電源ノードＶＩＮ１またはＶＩＮ２における電圧の代わりに、出力ノードＶＯＵＴにおける電圧を用いてバイアスされる、上で論じられた配置を示す。この配置の場合には、図５（ｂ）によって示される逆電流の状況が阻止されることが分かる。これは、最小ソース・ゲート電圧が（電源電圧とは無関係に）常に、スイッチ３１５Ａ、３１５Ｂをオンにするには不十分である０になるためである。したがって、回路がより確実に動作するために、トランジスタ４３５Ａおよび／または４３５Ｂのドレイン端子は、慣例どおり電源ノードＶＩＮ１、ＶＩＮ２に接続されるのではなく、そのそれぞれの負荷デバイス４５０Ａおよび／または４５０Ｂを介して出力ノードＶＯＵＴに接続され得る。
例示的なスイッチ制御回路３３０は、両方の第２の制御信号ＶＢ３、ＶＢ４が出力電圧ＶＯＵＴに参照させられた対称的配置を示すが、制御信号ＶＢ３、ＶＢ４のうちの一方のみがかように参照させられればよい（他方は慣例的な仕方でその対応する電源ノードＶＩＮ１、ＶＩＮ２に参照させられる）ことに留意することが重要である。それゆえ、図５によって示される効果を達成するために、制御デバイス４３５Ａ、４３５Ｂのうちのいずれか一方または両方のドレインが（それぞれの負荷デバイス４５０Ａ、４５０Ｂを介して）出力ノードＶＯＵＴに接続され得る。
図４の回路の別の注目すべき特徴は、それが、高電圧トランジスタを必要とすることなく低電圧プロセス技術において高電圧電源を切り替えることができることである。例えば、２８ｎｍプロセスでは、ＬＤＭＯＳトランジスタは定格を１．８Ｖの最大ゲート−ソース電圧および５Ｖの最大ドレイン−ソース電圧にされる。しかし、本明細書に記載されるように電源スイッチング回路を用いることによって、スイッチ３１０Ａ、３１０Ｂ、３１５Ａ、３１５Ｂのゲート−ソース降伏電圧よりも大きい、場合により、２倍、３倍、または３倍超大きい電圧出力を有する電源を切り替えることが可能である。これは、スイッチ３１０Ａ、３１０Ｂ、３１５Ａ、３１５Ｂが高電圧デバイスである必要がなく、したがって、例えば、スイッチ制御回路３３０とともに同じダイ上に統合されることができることを意味する。それゆえ、図３および図４に示されるものなどの、本明細書において開示される電源スイッチング回路は単一の集積回路を備え得る。
比較的高い電圧の電源を切り替えるための標準的なスイッチのこの使用を可能にするいくつかの特徴が存在する。このような特徴の１つは、慣例どおりの差動電圧の代わりに、差動電流からスイッチ３１０Ａ、３１０Ｂ、３１５Ａ、３１５Ｂのための制御信号ＶＢ１、ＶＢ２、ＶＢ３、ＶＢ４を導出することである。これは、スイッチ制御回路３３０内に含まれる、基準デバイス４０５Ａ、４０５Ｂ、４２０Ａ、４２０Ｂおよびミラーリング・デバイス４１０Ａ、４１０Ｂ、４１５Ａ、４１５Ｂ、４２５Ａ、４２５Ｂのうちのいずれのものの制御電極とフロー電極との間の電圧差（すなわち、ゲート−ソース電圧）も、決してダイオード順電圧降下より大きくならないことを意味する。これらのデバイスは全て、トランジスタ、より具体的には、ＭＯＳＦＥＴとして実装され得ることに留意されたい。電流ミラーはダイオード接続構成の全ての基準デバイスで実装され（無論、ダイオード接続デバイス４３０Ａ、４３０Ｂも同様である）、これは、基準デバイスもミラーリング・デバイスも過大なバイアスをかけられることができないことを意味する。
標準的なスイッチの使用を可能にする別の特徴は、スイッチ３１０Ａ、３１０Ｂ、３１５Ａ、３１５Ｂの制御電極とフロー電極との間の最大電圧差（すなわち、ゲート−ソース電圧）が、プロセスによってサポートされる最大許容ゲート−ソース電圧（すなわち、それらの降伏電圧）を超えないようにする、負荷デバイス４４５Ａ、４４５Ｂ、４５０Ａ、４５０Ｂの適切な選択（例えば、サイズ設定）である。スイッチ３１０Ａ、３１０Ｂ、３１５Ａ、３１５Ｂの各々についてのゲート−ソース電圧は、そのそれぞれの負荷デバイス４４５Ａ、４４５Ｂ、４５０Ａ、４５０Ｂ（すなわち、そのスイッチのゲートにおける負荷デバイス）間の電圧降下と等しくなることに留意されたい。したがって、負荷デバイス４４５Ａ、４４５Ｂ、４５０Ａ、４５０Ｂは、スイッチのための最大許容ゲート−ソース電圧よりも大きい、負荷デバイス間の電圧降下が絶対に存在しないように選定されなければならない（例えば、サイズ設定されなければならない）。ＲＨＳ部分回路内の負荷デバイス４４５Ｂおよび４５０Ｂは（任意選択的に）、負荷デバイス４４５Ａおよび４５０Ａと本質的に同一にそれぞれサイズ設定され得る。負荷デバイス４４５Ａ、４４５Ｂ、４５０Ａ、４５０Ｂは図４では抵抗として示されているが、それらは、「抵抗器」機能を得るために、能動要素、例えば、ダイオード接続（ＭＯＳＦＥＴ）デバイスを用いて実装されてもよいことを理解されたい。これらは能動抵抗器として知られており、それらは通例、必要とする面積がより少なく、製造コストを低減することができるという利点を有する。このようなデバイスは、デバイスにわたる所定の適正に低い電圧降下（例えば、ダイオード降下）を確実にし得る。さらに、能動抵抗器の抵抗は制御されることができ、例えば、スイッチング回路を異なる入力電圧のために構成するか、または、どちらの電源が一次電源であるのかを選択するための、構成可能なバックアップ・スイッチ回路の可能性を与える。
前記スイッチの制御のための差動電流信号を発生するための電流源を備える、本明細書において説明されるスイッチ制御回路は、電源ごとに単一のスイッチのみを制御するために、一方の側ごとに１つの制御信号のみを発生するように適合されていてもよい。それゆえ、想定される実施形態は、各電源ノードＶＩＮ１、ＶＩＮ２と出力ノードＶＯＵＴとの間に単一のスイッチのみを備える電源スイッチング回路を備える。このような実施形態は、図４に示されるものと同様であり得るが、スイッチ３１０Ａ、３１０Ｂ、ならびにそれらのそれぞれの制御デバイス４４０Ａ、４４０Ｂおよび負荷デバイス４４５Ａ、４４５Ｂを有さず、スイッチ３１５Ａ、３１５Ｂはそれらのそれぞれの電源ノードに参照させられている（すなわち、負荷デバイス４５０Ａは第１の電源ノードＶＩＮ１に接続され、負荷デバイス４５０Ｂは第２の電源ノードＶＩＮ２に接続されている）。このような実施形態は、スイッチ３１５Ａのための第１の制御信号およびスイッチ３１５Ｂのための第２の制御信号を発生するであろう。このような実施形態は、本明細書において４つのスイッチの実施形態を参照して説明された全ての利点の恩恵を受けない場合があるが、その構成要素のスイッチの降伏電圧よりも大きい電源を切り替えることができることの恩恵を依然として受けることができる（ひいては、電源スイッチング回路は単一のチップ上に統合されることができる）。
本明細書において開示されるコンセプトは、上述されたように、高電圧デバイスを提供しないサブミクロン・プロセスにおいて実装され得る。本明細書において開示されるコンセプトは、高電圧デバイスを実際に提供する標準的なＣＭＯＳプロセスにおいても等しく実装されることができることに留意されたい。しかし、この状況では、標準的な低電圧デバイスのみの使用が、必要なシリコン面積の低減、ならびにコストの節減をもたらし得る。
基準電流源４００Ａおよび４００Ｂは、独立した供給源として示されているが、実際には、例えば、バンドギャップ回路を介して、電源ノードＶＩＮ１およびＶＩＮ２における電源からそれぞれ発生されてもよい。このように、第１の電流Ｉ１は第１の電源ノードＶＩＮ１における電圧に依存し、電流Ｉ２は第２の電源ノードＶＩＮ２における電圧に依存する。それゆえ、仮に、電源のうちの一方が故障した場合には、対応する電流供給が影響を受けることになる。例えば、第１の電源ノードＶＩＮ１における電圧が何らかの理由で中断された場合には、基準電流源Ｉ１は０へ向かうか、または少なくとも小さくなることになる。
適切にサイズ設定されたキャパシタが、電源スイッチング回路の性能を改善するために、負荷３２０とグラウンドとの間に接続されていてもよい。具体的には、このようなキャパシタは、回路が一方の電源から他方へ切り替えるたびに負荷３２０において現れる任意のグリッチを滑らかにするために用いられることができる。キャパシタは、グリッチを抑制するために十分に大きくなければならないが、一方の電源から他方への切り替えが過度に遅延されないよう、大きすぎてはならない。
回路の出力に接続された負荷３２０は、単純な負荷でなく、別の回路であってもよいことに留意されたい。例えば、電源スイッチング回路は、より大きなシステム、例えば、ＧＮＳＳ受信機またはセルラー・フロントエンドを起動または電源投入するために自分自身が用いられる小さな起動回路に電力を供給するための電池バックアップスイッチング回路として用いられてもよい。
図３、図４および図５は、スイッチ３１０Ａ、３１０Ｂ、３１５Ａ、３１５ＢのためにＰチャネルＭＯＳＦＥＴ（ＰＭＯＳトランジスタ）を採用する実装形態を示している。しかし、当業者は、スイッチのためにＮチャネルＭＯＳＦＥＴ（ＮＭＯＳトランジスタ）（または実際には他の好適なデバイス）を用いることが等しく可能であることを直ちに認識するであろう。後の実装形態を適用する際には、当業者は、スイッチのゲートを制御する制御デバイスが、例えば、ＰＭＯＳトランジスタを用いることによって、適切に適合され、対応する変更が電流Ｉ１およびＩ２の電流ミラーリングに対して行われることが必要になることも認識するであろう。
上述の説明は単に例示のためのものにすぎず、他の実施形態および変形例が本発明の趣旨および範囲から逸脱することなく想定され得ることを理解されたい。「〜に結合される」および「〜に接続される」などの用語は、接続または結合が直接でない（例えば、介在要素またはデバイスが存在してもよい）状況を包含すると理解されるべきである。所定の例示的な実施形態では、全てのスイッチ、ミラーリング・デバイス、基準デバイス、制御デバイス、およびダイオード接続デバイスはＭＯＳＦＥＴデバイスとして具体的に示されており、その一方で、負荷デバイスは抵抗として示されている。これは純粋に例示目的のものであり、任意の好適な同等または同様のデバイスが用いられることが可能である場合、あるいは、当業者であればこのような好適な同等または同様のデバイスを用いるためにほとんど労力を要しないであろう場合には、任意の好適な同等または同様のデバイスが用いられ得る。それゆえ、スイッチ、ミラーリング・デバイス、基準デバイス、制御デバイス、およびダイオード接続デバイスは、ＭＯＳＦＥＴ、ＬＤ−ＭＯＳＦＥＴ、他のトランジスタ・デバイス、または他のスイッチング・デバイスのうちの任意のもの、ならびに可能な場合には、これらの任意の組み合わせを備え得る。ダイオード接続デバイスはまたダイオードを備えてもよく、負荷デバイスは任意の好適な負荷（トランジスタ・デバイスを含む）を備えてもよい。加えて、図４における電流ミラーリングは、電流の正確な複製（１：１の比のミラーリング）を生成するものとして示されているが、一方の側ごとの（同等の）電流ミラーのうちの１つまたは複数は、電流を増大または減少させるために、異なる比の電流ミラーリングを利用することが想定される。これは、例えば、電力消費を低減するために利用され得る。

Claims (17)

  1. 電源スイッチング回路であって、
    第１の電源ノードを出力ノードに選択的に接続するための第１のスイッチ対と、
    第２の電源ノードを前記出力ノードに選択的に接続するための第２のスイッチ対と、
    どの時点においても前記第１の電源ノードまたは前記第２の電源ノードのうちの一方だけを前記出力ノードに接続するように、前記第１のスイッチ対および前記第２のスイッチ対の各々の第１のスイッチがそれぞれの第１の制御信号によって制御され、前記第１のスイッチ対および前記第２のスイッチ対の各々の第２のスイッチがそれぞれの第２の制御信号によって制御されるように動作可能なスイッチ制御回路と、
    を備え、
    前記第１のスイッチ対または前記第２のスイッチ対のうちの少なくとも一方の前記第２のスイッチのための前記第２の制御信号が、前記出力ノードを介して調達され、
    前記スイッチ制御回路が、第１の電流を提供するための第１の電流源、および第２の電流を提供するための第２の電流源を備え、前記スイッチ制御回路は、前記第１の制御信号および前記第２の制御信号が前記第１の電流および／または前記第２の電流から導出されるように動作可能である、電源スイッチング回路。
  2. 前記第１の制御信号が、前記第１のスイッチ対の前記第１のスイッチについては前記第１の電源ノードから、前記第２のスイッチ対の前記第１のスイッチについては前記第２の電源ノードから調達される、請求項１に記載の電源スイッチング回路。
  3. 各々の第１の制御信号および各々の第２の制御信号がそれぞれの制御デバイスを介して調達される、請求項１又は２に記載の電源スイッチング回路。
  4. 前記第１のスイッチ対および前記第２のスイッチ対の前記第１のスイッチおよび前記第２のスイッチの各々が、そのスイッチおよびそれぞれの負荷デバイスに対応する前記制御デバイスの共通ノードによってバイアスされた制御端子を各々備える、請求項３に記載の電源スイッチング回路。
  5. 各負荷デバイスは、前記対応するスイッチについての降伏電圧よりも大きさが小さい電圧が前記負荷デバイス間で降下させられるようなものである、請求項４に記載の電源スイッチング回路。
  6. 前記第１の電源ノードに接続された第１の電源から前記第１の電流を発生し、前記第２の電源ノードに接続された第２の電源から前記第２の電流を発生するように動作可能である、請求項１に記載の電源スイッチング回路。
  7. 前記スイッチ制御回路は、前記第１のスイッチ対および前記第２のスイッチ対の制御が前記第１の電流と前記第２の電流との間の差動電流によって決定されるように動作可能である、請求項１または６に記載の電源スイッチング回路。
  8. 前記スイッチ制御回路が、前記第１の電流源および前記第２の電流源から前記差動電流を導出するように動作可能な複数の電流ミラーを備える、請求項７に記載の電源スイッチング回路。
  9. 電源スイッチング回路であって、
    第１の電源ノードを出力ノードに選択的に接続するための１つまたは複数の第１のスイッチと、
    第２の電源ノードを前記出力ノードに選択的に接続するための１つまたは複数の第２のスイッチと、
    第１の電流を提供するための第１の電流源、および第２の電流を提供するための第２の電流源を備えるスイッチ制御回路であって、前記スイッチ制御回路は、前記１つまたは複数の第１のスイッチのための１つまたは複数の第１の制御信号ならびに前記１つまたは複数の第２のスイッチのための１つまたは複数の第２の制御信号が、前記第１の電流および／または前記第２の電流から導出されるように動作可能である、スイッチ制御回路と、
    を備え、
    前記スイッチ制御回路は、前記１つまたは複数の第１のスイッチおよび前記１つまたは複数の第２のスイッチの制御が、前記第１の電流と第２の電流との間の差動電流によって決定されるように動作可能である、電源スイッチング回路。
  10. 前記第１の電源ノードに接続された第１の電源から前記第１の電流を発生し、前記第２の電源ノードに接続された第２の電源から前記第２の電流を発生するように動作可能である、請求項９に記載の電源スイッチング回路。
  11. 前記スイッチ制御回路が、前記第１の電流源および前記第２の電流源から前記差動電流を導出するように動作可能な複数の電流ミラーを備える、請求項９に記載の電源スイッチング回路。
  12. 各電流ミラーが、ダイオード接続構成の基準デバイス、およびミラーリング・デバイスを備え、前記基準デバイスおよびミラーリング・デバイスは、互いに接続された制御端子を有する、請求項１１に記載の電源スイッチング回路。
  13. 前記１つまたは複数の第１のスイッチの制御が第１の差動電流によって決定され、前記１つまたは複数の第２のスイッチの制御が第２の差動電流によって決定され、前記第１の差動電流と前記第２の差動電流とは実質的に等しく、反対向きである、請求項９乃至１２のいずれか一項に記載の電源スイッチング回路。
  14. 前記１つまたは複数の第１の制御信号ならびに前記１つまたは複数の第２の制御信号が各々、それぞれの制御デバイスを介して各々調達され、前記制御デバイスのそれぞれのための第３および第４の制御信号が前記差動電流から導出される、請求項９乃至１３のいずれか一項に記載の電源スイッチング回路。
  15. 前記スイッチ制御回路は、第１の電源が電力を前記第１の電源ノードに供給し、かつ第２の電源が電力を前記第２の電源ノードに供給する時に、前記第１の電流と前記第２の電流とが異なるように構成されている、請求項９乃至１４のいずれか一項に記載の電源スイッチング回路。
  16. 前記１つまたは複数の第１のスイッチが第１のスイッチ対を備え、前記１つまたは複数の第２のスイッチが第２のスイッチ対を備え、前記第１のスイッチ対および前記第２のスイッチ対の各々は、１対のスイッチであって、それらの固有ボディ・ダイオードが反対向きに接続されるように直列に接続された、１対のスイッチを備える、請求項９乃至１５のいずれか一項に記載の電源スイッチング回路。
  17. 前記第１の電源ノードと前記出力ノードとの間における、前記１つまたは複数の第１のスイッチの各スイッチについての降伏電圧より大きい電圧を有する電気的な接続を切り替え、および／または前記第２の電源ノードと前記出力ノードとの間における、前記１つまたは複数の第２のスイッチの各スイッチについての降伏電圧より大きい電圧を有する電気的な接続を切り替えるように動作可能である、請求項９乃至１６のいずれか一項に記載の電源スイッチング回路。
JP2018553942A 2016-04-14 2016-04-14 電源スイッチング回路 Active JP6961613B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2016/058296 WO2017178060A1 (en) 2016-04-14 2016-04-14 Power supply switching circuit

Publications (2)

Publication Number Publication Date
JP2019514328A JP2019514328A (ja) 2019-05-30
JP6961613B2 true JP6961613B2 (ja) 2021-11-05

Family

ID=55802354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018553942A Active JP6961613B2 (ja) 2016-04-14 2016-04-14 電源スイッチング回路

Country Status (5)

Country Link
US (2) US10788852B2 (ja)
EP (1) EP3443632B1 (ja)
JP (1) JP6961613B2 (ja)
CN (1) CN109075571B (ja)
WO (1) WO2017178060A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10788852B2 (en) 2016-04-14 2020-09-29 U-Blox Ag Power supply switching circuit
FR3083935B1 (fr) * 2018-07-12 2022-07-29 Finsecur Systeme de commutation d'alimentation entre deux piles electriques
US20220231598A1 (en) * 2019-06-20 2022-07-21 Murata Manufacturing Co., Ltd. Power transitioning circuit for dc-dc converter
US11009902B1 (en) 2020-02-27 2021-05-18 Micron Technology, Inc. Power voltage selection circuit
CN111552343B (zh) * 2020-05-22 2022-08-16 聚洵半导体科技（上海）有限公司 一种低电压小电流偏置电流电路
US11320850B1 (en) * 2021-02-04 2022-05-03 Dialog Semiconductor B.V. Voltage selection circuit
JP2024047177A (ja) * 2022-09-26 2024-04-05 日立Astemo株式会社 電源切替装置、車両制御装置及び電源切替方法
CN117335379B (zh) * 2023-09-19 2024-07-19 深圳市思远半导体有限公司 一种电源选择电路和电源

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4812672A (en) * 1987-10-01 1989-03-14 Northern Telecom Limited Selective connection of power supplies
DE69427025T2 (de) 1994-08-31 2001-09-27 Stmicroelectronics S.R.L., Agrate Brianza Doppelquellenspannungsversorgungsschaltung
US6744151B2 (en) * 2002-09-13 2004-06-01 Analog Devices, Inc. Multi-channel power supply selector
US20040217653A1 (en) 2003-04-29 2004-11-04 Neidorff Robert Alan Supply selection circuit with programmable hysteresis
DE102005058432A1 (de) * 2005-12-07 2007-06-14 Infineon Technologies Ag Schaltungsanordnung zur Spannungsauswahl und Verfahren zum Betrieb einer Schaltungsanordnung zur Spannungsauswahl
US7759823B2 (en) * 2006-08-11 2010-07-20 Panasonic Corporation Switching device
JP2008067369A (ja) 2006-08-11 2008-03-21 Matsushita Electric Ind Co Ltd 切換装置
JP4720704B2 (ja) * 2006-09-27 2011-07-13 セイコーエプソン株式会社 電源切換回路
JP4400682B2 (ja) * 2008-07-17 2010-01-20 セイコーエプソン株式会社 電源切り換え装置
CN202282637U (zh) * 2011-07-15 2012-06-20 深圳麦格米特电气股份有限公司 一种平滑电源电池切换电路
JP2013240267A (ja) * 2012-04-17 2013-11-28 Panasonic Corp 電源切換装置および電子機器
US20140361790A1 (en) 2013-06-11 2014-12-11 Advantest Corporation Drive circuit, switch apparatus, and test apparatus
JP6135333B2 (ja) * 2013-06-28 2017-05-31 ソニー株式会社 電源切替回路、電子機器および電源切替回路の制御方法
US9419473B2 (en) * 2013-12-19 2016-08-16 Eaton Corporation Automatic transfer switch (ATS) bypass switch
JP6248779B2 (ja) * 2014-04-18 2017-12-20 富士通セミコンダクター株式会社 電源切り替え回路、半導体集積回路、無線装置、無線システム及び電源切り替え方法
US9735614B2 (en) * 2014-05-18 2017-08-15 Nxp Usa, Inc. Supply-switching system
US9966846B2 (en) * 2016-01-29 2018-05-08 Semiconductor Components Industries, Llc Circuit including dual power converters and an inductor and a method of using an electronic device including a circuit including dual power converters and an inductor
JP6686589B2 (ja) * 2016-03-22 2020-04-22 セイコーエプソン株式会社 電源切換回路及び電子機器
US10788852B2 (en) 2016-04-14 2020-09-29 U-Blox Ag Power supply switching circuit

Also Published As

Publication number Publication date
US10788852B2 (en) 2020-09-29
US20200218303A1 (en) 2020-07-09
US11314273B2 (en) 2022-04-26
WO2017178060A1 (en) 2017-10-19
JP2019514328A (ja) 2019-05-30
EP3443632B1 (en) 2021-10-20
CN109075571A (zh) 2018-12-21
CN109075571B (zh) 2022-11-01
US20190187738A1 (en) 2019-06-20
EP3443632A1 (en) 2019-02-20

Similar Documents

Publication Publication Date Title
JP6961613B2 (ja) 電源スイッチング回路
JP4597044B2 (ja) 逆流防止回路
US7034573B1 (en) Level shifter without DC current flow
US5838189A (en) Substrate voltage generating circuit of semiconductor memory device
US8085579B2 (en) Semiconductor memory device
US20080290841A1 (en) Charging Circuit for Bootstrap Capacitor and Integrated Driver Circuit Using Same
CN101154659B (zh) 半导体集成电路
JP2001284535A (ja) 半導体集積回路
US20150249449A1 (en) Power switch cell with adaptive body bias
JP2009165113A (ja) 負荷駆動装置
JP5211889B2 (ja) 半導体集積回路
US10211205B2 (en) Field effect transistor structure for reducing contact resistance
US7514960B2 (en) Level shifter circuit
US6885237B2 (en) Internal step-down power supply circuit
JP5005970B2 (ja) 電圧制御回路及び電圧制御回路を有する半導体集積回路
US10411688B1 (en) Ultra-low power driver of reference voltage
US6985014B2 (en) System and method for compensating for the effects of process, voltage, and temperature variations in a circuit
US6452827B1 (en) I/O circuit of semiconductor integrated device
US20040130348A1 (en) Semiconductor integrated circuit having a plurality of threshold voltages
US7782124B2 (en) Voltage supply circuit of semiconductor device
CN117240278B (zh) 一种功率开关控制电路和电子设备
KR101555712B1 (ko) 풀다운 회로 및 반도체 장치
JP2015053785A (ja) 電源シーケンス回路
TW202015340A (zh) 低功率邏輯電路
CN117543974A (zh) 一种电源电路及其供电控制方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190409

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190409

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200623

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200923

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201120

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210813

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210813

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210824

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210917

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211013

R150 Certificate of patent or registration of utility model

Ref document number: 6961613

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150