JP6955460B2 - 電子素子実装用基板、電子素子実装用母基板、電子装置および電子モジュール - Google Patents
電子素子実装用基板、電子素子実装用母基板、電子装置および電子モジュール Download PDFInfo
- Publication number
- JP6955460B2 JP6955460B2 JP2018033242A JP2018033242A JP6955460B2 JP 6955460 B2 JP6955460 B2 JP 6955460B2 JP 2018033242 A JP2018033242 A JP 2018033242A JP 2018033242 A JP2018033242 A JP 2018033242A JP 6955460 B2 JP6955460 B2 JP 6955460B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- mounting
- electronic
- electronic element
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Wire Bonding (AREA)
Description
以下、本発明のいくつかの例示的な実施形態について図面を参照して説明する。なお、以下の説明では、電子素子実装用基板に電子素子が実装された構成を電子装置とする。また、電子素子実装用基板の上面側または電子装置を覆って位置した筐体または部材を有する構成を電子モジュールとする。電子素子実装用基板、電子装置および電子モジュールは、いずれの方向が上方若しくは下方とされてもよいが、便宜的に、直交座標系xyzを定義するとともに、z方向の正側を上方とする。
図1〜図8を参照して本発明の第1実施形態における電子モジュール31、電子装置21、および電子素子実装用基板1について説明する。本実施形態における電子装置21は、電子素子実装用基板1と電子素子10とを備えている。なお、本実施形態では図1では電子装置21を示しており、図2では電子モジュール31を示す。図3では第1の実装形態のその他の態様に係る電子装置21を示す。図4では第1実施形態の電子装置21の要部Aの一例を示す拡大平面図を示す。図5では実施形態のその他の態様に係る電子素子実装用基板1および電子装置21の要部Bの一例を示す拡大平面図と要部Cの一例を示す拡大平面図を示す。図6では実施形態のその他の態様に係る電子素子実装用基板1および電子装置21の要部Cの製造方法の一例を示す概要図を示している。図7、図8では、第1実施形態の電子装置21の要部Aの他の例を示す拡大平面図を示す。
て基板2が矩形状であるとき、正方形であってもよいし長方形であってもよい。また例えば、基板2の厚みは0.2mm以上である。
るなど、適宜条件に合った選択をすることができる。
ることで、1つの電子素子実装用基板1内で複数の第1部3dをつなぐことができ、まとめて電気的導通が取れる。これにより電解めっき仕様にすることができる。その為めっき用配線がない無電解めっき仕様での部品実装時の接合材の広がりなどによるショートの発生を低減することが可能となる。
図1〜図3に電子装置21の例を示す。電子装置21は、電子素子実装用基板1と、電
子素子実装用基板1に実装された電子素子10を備えている。
図2に電子素子実装用基板1を用いた電子モジュール31の一例を示す。電子モジュール31は、電子装置21と電子装置21の上面または電子装置21を覆うように設けられた筐体32とを有している。なお、以下に示す例では説明のため撮像モジュールを例に説明する。
基板1と電気的に接続していてもよい。また筐体32の開口部は、外部回路基板が電子素子実装用基板1と電気的に接続された後、樹脂等の封止材等で開口部の隙間を閉じて電子モジュール31の内部が気密されていてもよい。
次に、本実施形態の電子素子実装用基板1および電子装置21の製造方法の一例について説明する。なお、下記で示す製造方法の一例は、多数個取り配線基板を用いた基板2の製造方法である。
る。なお、この工程によって、前述した金属ペーストは、基板2(電子素子実装用基板1)となるセラミックグリーンシートと同時に焼成され、電極パッド3、内部配線6および貫通導体となる。
次に、本発明の第2実施形態における電子素子実装用母基板51について説明する。
電子素子実装用母基板51は、上面に複数の電子素子10がそれぞれ実装される複数の基板領域52aを有する。基板領域52aは上面および/または下面に位置した、金属材料を含む電極パッド3とを有する。電極パッド3は、金属膜を含む第1部3aと、第1部3aと連続して位置した金属膜を含まない第2部3bとを有している。
している電極パッド3同士を電解めっき仕様にてめっきを被着させることができる。
次に、本実施形態の電子素子実装用母基板51の製造方法の一例について説明する。
れ、電極パッド3、内部配線6および貫通導体となる。
2・・・・基板
2a・・・枠部
2b・・・平板部
3・・・・電極パッド
3a・・・第1電極パッド(電子素子との接続)
3b・・・第2電極パッド(電子部品との接続)
3c・・・第3電極パッド(外部回路との接続)
3d・・・第1部(金属膜あり部)
3e・・・第2部(金属膜なし部)
3f・・・その他の電極パッド
4・・・・金属膜部
4a・・・第1表面膜
4b・・・第2表面膜
5・・・・位置合わせマーク
5a・・・第1位置合わせマーク
5b・・・第2位置合わせマーク
6・・・・内部配線
6a・・・第1内部配線(めっき用配線あり部)
6b・・・第2内部配線(めっき用配線なし部)
7a・・・A電極パッド(第1内部配線(めっき用配線あり部)と導通)
7b・・・B電極パッド(第2内部配線(めっき用配線なし部)と導通)
10・・・電子素子
12・・・蓋体
13・・・電子素子接合材
14・・・蓋体接合材
21・・・電子装置
31・・・電子モジュール
32・・・筐体
51・・・電子素子実装用母基板
52a・・基板領域
52b・・ダミー領域
61・・・マスク部材
Claims (11)
- 上面に電子素子が実装される基板と、
前記基板の上面および/または下面に位置した、金属材料を含む電極パッドと、を備えており、
前記電極パッドは、金属膜を含む第1部と、前記第1部と連続して位置した金属膜を含まない第2部とを有しており、前記金属膜は第1表面膜および該第1表面膜上に位置する第2表面膜を含んでおり、該第2表面膜は前記第1表面膜の少なくとも一部の側面を被覆していることを特徴とする電子素子実装用基板。 - 上面に複数の電子素子がそれぞれ実装される複数の基板領域と、
前記基板領域の上面および/または下面に位置した、金属材料を含む電極パッドと、を備えており、
前記電極パッドは、金属膜を含む第1部と、前記第1部と連続して位置した金属膜を含まない第2部とを有しており、前記金属膜は第1表面膜および該第1表面膜上に位置する第2表面膜を含んでおり、該第2表面膜は前記第1表面膜の少なくとも一部の側面を被覆していることを特徴とする電子素子実装用母基板。 - 前記金属膜は、金またはニッケルを含んでいることを特徴とする請求項1に記載の電子素子実装用基板。
- 前記第1部は、側面に直線部を有していることを特徴とする請求項1または3に記載の電子素子実装用基板。
- 前記電極パッドに含まれる前記金属材料は、タングステン、モリブデンまたは銅のいずれかが含まれていることを特徴とする請求項1、3または4のいずれか1つに記載の電子素子実装用基板。
- 前記第2部は、表面に金属材料が露出していることを特徴とする請求項5に記載の電子素子実装用基板。
- 請求項1、3〜6のいずれか1つに記載の電子素子実装用基板と、
前記電子素子実装用基板に実装された電子素子とを備えたことを特徴とする電子装置。 - 請求項7に記載の電子装置と、
前記電子装置の上面に位置した筐体とを備えたことを特徴とする電子モジュール。 - 前記金属膜は、金およびニッケルを含んでいることを特徴とする請求項2に記載の電子素子実装用母基板。
- 前記第1部は、側面に直線部を有していることを特徴とする請求項2または9に記載の電子素子実装用母基板。
- 前記電極パッドに含まれる前記金属材料は、タングステンであることを特徴とする請求項2、9または10のいずれか1つに記載の電子素子実装用母基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018033242A JP6955460B2 (ja) | 2018-02-27 | 2018-02-27 | 電子素子実装用基板、電子素子実装用母基板、電子装置および電子モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018033242A JP6955460B2 (ja) | 2018-02-27 | 2018-02-27 | 電子素子実装用基板、電子素子実装用母基板、電子装置および電子モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019149452A JP2019149452A (ja) | 2019-09-05 |
JP6955460B2 true JP6955460B2 (ja) | 2021-10-27 |
Family
ID=67850753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018033242A Active JP6955460B2 (ja) | 2018-02-27 | 2018-02-27 | 電子素子実装用基板、電子素子実装用母基板、電子装置および電子モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6955460B2 (ja) |
-
2018
- 2018-02-27 JP JP2018033242A patent/JP6955460B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019149452A (ja) | 2019-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107851616B (zh) | 布线基板以及电子装置 | |
JP7072644B2 (ja) | 電子素子実装用基板、電子装置、および電子モジュール | |
JP2023091083A (ja) | 電子素子実装用基板、電子装置および電子モジュール | |
JP2018121005A (ja) | 電子素子実装用基板、電子装置および電子モジュール | |
JP6955460B2 (ja) | 電子素子実装用基板、電子素子実装用母基板、電子装置および電子モジュール | |
JP6068157B2 (ja) | 多数個取り配線基板 | |
JP6955366B2 (ja) | 電子素子実装用基板、電子装置および電子モジュール | |
JP7088749B2 (ja) | 電子素子実装用基板、電子装置、および電子モジュール | |
JP7210191B2 (ja) | 電子素子実装用基板、電子装置、および電子モジュール | |
JP6336898B2 (ja) | 多数個取り配線基板、配線基板および電子装置 | |
JP7176103B2 (ja) | 電子素子実装用基板、および、電子装置 | |
JP6258677B2 (ja) | 多数個取り配線基板、配線基板および電子装置 | |
JP7062569B2 (ja) | 電子素子実装用基板、電子装置、および電子モジュール | |
WO2020137878A1 (ja) | 電子部品実装用基板および電子装置 | |
JP7391494B2 (ja) | 電子素子実装用母基板、電子素子実装用基板、および電子装置 | |
JP7005186B2 (ja) | 電子素子実装用基板、電子装置および電子モジュール | |
JP6849425B2 (ja) | 電子装置および電子モジュール | |
JPWO2020111125A1 (ja) | 電子素子実装用基板、および電子装置 | |
US20220361333A1 (en) | Electronic element mounting substrate, electronic device, and electronic module | |
US20220270958A1 (en) | Electronic element mounting substrate, electronic device, electronic module, and method for manufacturing electronic element mounting substrate | |
JP7209749B2 (ja) | 電子部品実装用基体および電子装置 | |
JP4733061B2 (ja) | 複数個取り配線基台、配線基台および電子装置、ならびに複数個取り配線基台の分割方法 | |
WO2022163598A1 (ja) | 電子素子実装用基板 | |
JP6943710B2 (ja) | 電子素子実装用基板、電子装置および電子モジュール | |
JP6282959B2 (ja) | 多数個取り配線基板、配線基板および電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200817 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210629 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210630 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210824 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20210830 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210914 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211001 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6955460 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |