JP6946787B2 - 保護継電システムのサンプリング同期装置 - Google Patents
保護継電システムのサンプリング同期装置 Download PDFInfo
- Publication number
- JP6946787B2 JP6946787B2 JP2017132415A JP2017132415A JP6946787B2 JP 6946787 B2 JP6946787 B2 JP 6946787B2 JP 2017132415 A JP2017132415 A JP 2017132415A JP 2017132415 A JP2017132415 A JP 2017132415A JP 6946787 B2 JP6946787 B2 JP 6946787B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- phase
- difference
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Emergency Protection Circuit Devices (AREA)
Description
前記各保護継電装置に、IEEE1588で規定するPTPプロトコルで時間同期をとるよう構成されたハブと、同期タイミング生成手段を設け、
同期タイミング生成手段は、前記ハブのIEEE1588で規定するPTPプロトコルで時間同期がとられて前記電力系統の周波数に対応した周波数信号と電力系統周波数を逓倍した周波数信号を生成するよう構成したものである。
IEEE1588による時間カウント信号を入力し、系統周波数に対応した時間カウンタ信号に変換するコンパレータと、
前記コンパレータからの信号を入力して系統周波数に対応した周期タイミング信号を生成する位相比較回路と、
前記コンパレータからの信号とエンコーダによるDPLLの自走パルス信号を入力して位相差信号を検出する位相差検出回路と、
前記位相比較回路からの周期タイミング信号と位相差検出回路からの位相差信号を入力して制御信号を生成するDPLL用のデコード回路と、
デコード回路からの同期タイミング制御信号を入力し、電力系統周波数に対応したDPLL用のカウント信号を出力するカウンタ回路と、
前記カウンタ回路によるカウント信号から電力系統周波数を逓倍した周波数のサンプリング信号と、電力系統周波数に対応した周波数の同期タイミング生成手段により、自身の自走用のパルス信号を生成するエンコーダと、
を備えたものである。
カウンタ回路による分周されたカウント信号を入力して前記電力系統の周波数に対応した周波数のパルス信号aと電力系統周波数を逓倍したパルス信号b、および1Hzのパルス信号cを生成するデコード回路と、
デコード回路で生成された1Hz信号cと前記ハブのIEEE1588で規定するPTPの1Hz信号dを入力して差分時間パルスeを得る位相比較回路と、
得られた差分時間パルスeを入力し、差分時間パルス量に応じて予め設定された従属同期のための位相補正量の領域を選定し、領域に対応した位相補正信号f1〜fnを出力して前記カウンタ回路の分周率を可変する1Hz用の差分量検定回路と、
を備えたものである。
前記逓倍自走用の位相比較回路で得られた位相差量hを入力し、位相差量が予め設定された所定時間に対して速いか遅いかを判定し、所定時間内外に応じてPTP信号からのタイミング信号を可変した差分時間の位相補正量iを前記カウンタ回路に出力すると共に、位相差量hが所定時間内にあるときには前記デコード回路に対してリセット信号jを出力する逓倍自走用の差分量検定回路と、
備えたものである。
PTP信号dと電力系統周波数を逓倍したDPLLの自走カウント信号bとの論理積の状変でストップするまでの時間差をカウントし、
位相差量hとして前記逓倍自走用の差分量検定回路に出力するものである。
差分パルス数計算回路は、入力した差分時間信号hを設定された位相調整幅の時間で除し、その商を位相補正回数m、余り分補正時間nを演算して前記逓倍自走用の差分量検定回路に出力し、
逓倍自走用の差分量検定回路は、入力された位相補正回数mの回数分の位相制御信号kを前記カウンタ回路に出力し、余り分補正時間nに応じた時間は位相制御信号kに加算して出力するものである。
カウンタ回路による分周されたカウント信号を入力して前記電力系統の周波数に対応したパルス信号aを生成するデコード回路と、
前記ハブから取得するPTP信号を電力系統の周波数に対応した周波数信号dとし、周波数信号dと前記デコード回路で生成された周波数信号aを入力して差分時間パルスeを得る位相比較回路と、
得られた差分時間パルスeを入力して差分時間に対応した位相補正信号fを得る差分量検定回路と、
位相補正信号fとPTP信号、および前記カウンタ回路により分周されたPTP信号dより高い周波数領域で従属同期引込み用の位相比較を行って差分時間信号hを出力する位相比較回路と、
差分時間信号hに対応した補正量を変更して位相制御信号を生成し前記カウンタ回路に出力する位相差量検定回路と、
を備えたものである。
位相差検出回路4は、50 HzのDPLLによる自走可能な50Hzパルスbと、IEEE1588による時間カウント信号であるコンパレータ2で生成された50 Hzパルスaの二つの信号を入力して位相比較を行いながら、DPLL動作をする。50 Hz周期の位相比較回路3は、入力信号aの位相進みまたは位相遅れを判定し、その位相比較信号cをデコード回路5に出力する。
SYNC4=60Hz→SYNC1=720Hz 1周期0.1388ms(2560カウント)
SYNC4=50Hz→SYNC1=600Hz 1周期0.1666ms(3072カウント)
が、算出可能となる。
図5は分周概念図を示したものである。
(1)ハブ10が、IEEE1588のPTPプロトコルで非同期である状態。非同期であることは、ハブ10からの「同期ステータス信号」で判断する。
(2)その他の信号間監視で従属同期制御が可能の場合には従属同期を行う。
(3)ハブ間では同期が取れているが、ハブから出力されるPPS信号が自走カウント信号との許容誤差±20μsを同期領域として±20μsの範囲内で従属同期を行う場合、前方保護により連続回数による同期外れを検出して非同期状態とする。
(11)位相差20μs以下(位相差36カウント以下)であれば、1PPS間に1μs(2カウント)の位相制御f1(領域A)。
(12)位相差20μs以上100μs以下(36カウント以上184カウント以下)であれば、1PPS間に20μs(36カウント)f2の位相制御(領域B)。
(13)位相差100μs以上1ms以下(184カウント以上1843カウント以下)であれば、1PPS間に100μs(184カウント)f3の位相制御(領域C)。
(14)位相差1ms以上10ms以下(1843カウント以上18432カウント以下)であれば、1PPS間に1ms(1843カウント)f4の位相制御(領域D)。
(15)位相差10ms以上100ms以下(18432カウント以上184320カウント以下)であれば、1PPS間に10ms(18432カウント)f5の位相制御(領域E)。
(16)位相差100ms以上500ms以下(184320カウント以上921600カウント以下)であれば、1PPS間に100ms(184320カウント)f6の位相制御(領域F)。
(21)位相差20μs以下(位相差36カウント以下)であれば、1PPS間に±1μs(2カウント)の位相制御i1(A領域)。
(22)位相差20μs以上100μs以下(36カウント以上184カウント以下)であれば、1PPS間に20μs(36カウント)の位相制御i2(B領域)。
(23)位相差100μs以上833μs以下(184カウント以上1536カウント以下)であれば、1PPS間に100μs(184カウント)の位相制御i3(C領域)。
位相差量検定回路238は、位相差量hに応じて次の(31)〜(34)の動作をする。
(31)位相差+20μs以下(位相差+36カウント以下)であれば、20ms間に−0.5μs(−1カウント)の位相制御i1(領域A−)。
(32)位相差−20μs以下(位相差−36カウント以下)であれば、20ms間に+0.5μs(+1カウント)の位相制御i2(領域A+)。
(33)位相差+20μs以上(位相差+36カウント以上)であれば、20ms間に−39μs(−72カウント)の位相制御i3(領域B−)。
(34)位相差−20μs以上(位相差−36カウント以上)であれば、20ms間に+39μs(+72カウント)の位相制御i4(領域B+)。
10ms/39μs=256回(600Hzパルス)
600Hzは50Hzの12倍であるので、
256/12=21.33回(50Hzパルス)
よって、図14の領域Bから領域Aへ位相補正するにかかる最大時間は、
21回×20μs=420ms
となり、420msが最大の位相補正時間となる。
20… PTP同期回路
30… 伝送ボード
40… 伝送CPU
50… メインCPU
211,221,231… カウンタ回路
212,222,232… デコード回路
213,223,233… 位相比較回路
214,224,234… 差分量検定回路
227,237… 逓倍自走用の位相比較回路
228,238… 逓倍自走用の位相差量検定回路
229… 差分パルス数計算回路
Claims (10)
- 電力系統に複数の保護継電装置を接続し、各保護継電装置で所定の電気角毎にサンプリングして交流電気量を取り込み、他の保護継電装置と交流電気量情報をIP通信で交換する保護継電システムにおいて、
前記各保護継電装置に、IEEE1588で規定するPTPプロトコルで時間同期をとるよう構成されたハブと、同期タイミング生成手段を設け、
同期タイミング生成手段は、前記ハブのIEEE1588で規定するPTPプロトコルで時間同期がとられて前記電力系統の周波数に対応した周波数信号と電力系統周波数を逓倍した周波数信号を生成するよう構成されたことを特徴とする保護継電システムのサンプリング同期装置。 - 前記同期タイミング生成手段は、IEEE1588による時間カウンタからのカウント信号をラッチするラッチ回路と、
IEEE1588による時間カウント信号を入力し、系統周波数に対応した時間カウンタ信号に変換するコンパレータと、
前記コンパレータからの信号を入力して系統周波数に対応した周期タイミング信号を生成する位相比較回路と、
前記コンパレータからの信号とエンコーダによるDPLLの自走パルス信号を入力して位相差信号を検出する位相差検出回路と、
前記位相比較回路からの周期タイミング信号と位相差検出回路からの位相差信号を入力して制御信号を生成するDPLL用のデコード回路と、
デコード回路からの同期タイミング制御信号を入力し、電力系統周波数に対応したDPLL用のカウント信号を出力するカウンタ回路と、
前記カウンタ回路によるカウント信号から電力系統周波数を逓倍した周波数のサンプリング信号と、電力系統周波数に対応した周波数の同期タイミング生成手段により、自身の自走用のパルス信号を生成するエンコーダと、
を備えたことを特徴とした請求項1記載の保護継電システムのサンプリング同期装置。 - 前記デコード回路は、前記位相差検出回路からの位相差信号が予め設定された位相差の範囲内のときには、+1,0,−1の制御信号から選択した信号を出力して従属同期をとり、位相差の範囲外のときには、+α,−α(αは1より大の任意値)の制御信号を選択出力して従属同期性能を速めることを特徴とした請求項2記載の保護継電システムのサンプリング同期装置。
- 前記同期タイミング生成手段は、水晶発信器の発振パルスをクロックとして位相制御信号に応じて分周するカウンタ回路と、
カウンタ回路による分周されたカウント信号を入力して前記電力系統の周波数に対応した周波数のパルス信号aと電力系統周波数を逓倍したパルス信号b、および1Hzのパルス信号cを生成するデコード回路と、
デコード回路で生成された1Hz信号cと前記ハブのIEEE1588で規定するPTPの1Hz信号dを入力して差分時間パルスeを得る位相比較回路と、
得られた差分時間パルスeを入力し、差分時間パルス量に応じて予め設定された従属同期のための位相補正量の領域を選定し、領域に対応した位相補正信号fを出力して前記カウンタ回路の分周率を可変する1Hz用の差分量検定回路と、
を備えたことを特徴とした請求項1記載の保護継電システムのサンプリング同期装置。 - 前記1Hz用の差分量検定回路は、サンプリングタイミング誤差を20μsとして前記ハブのIEEE1588で規定するPTPの1Hz信号に対して時間位相差が±20μs内を同期領域とし、同期領域±20μsの同期領域外では時間位相差20μsを逓倍した複数段の従属同期のための位相補正量を出力することを特徴とした請求項4記載の保護継電システムのサンプリング同期装置。
- 前記同期タイミング生成手段は、前記デコード回路により生成された電力系統周波数を逓倍したパルス信号bと前記ハブのIEEE1588で規定するPTPプロトコルの1Hz信号dを入力し、PTP信号と電力系統周波数を逓倍した同期タイミング生成手段自身の自走カウント信号との位相差量hを得る逓倍自走用の位相比較回路と、
前記逓倍自走用の位相比較回路で得られた位相差量hを入力し、位相差量が予め設定された所定時間に対して速いか遅いかを判定し、所定時間内外に応じてPTP信号からのタイミング信号を可変した差分時間の位相補正量iを前記カウンタ回路に出力すると共に、位相差量hが所定時間内にあるときには前記デコード回路に対してリセット信号jを出力する逓倍自走用の差分量検定回路と、
備えたことを特徴とした請求項4又は5記載の保護継電システムのサンプリング同期装置。 - 前記逓倍自走用の位相比較回路は、前記1Hz用の差分量検定回路からの位相補正信号fと前記PTPの1Hz信号dの論理積の状変でスタートし、
PTP信号dと電力系統周波数を逓倍したDPLLの自走カウント信号bとの論理積の状変でストップするまでの時間差をカウントし、
位相差量hとして前記逓倍自走用の差分量検定回路に出力することを特徴とした請求項6記載の保護継電システムのサンプリング同期装置。 - 前記逓倍自走用の位相比較回路の出力側に、前記電力系統周波数を逓倍した周波数bの半周期に相当する時間を位相調整時間幅として固定設定した差分パルス数計算回路を設け、
差分パルス数計算回路は、入力した差分時間信号hを設定された位相調整幅の時間で除し、その商を位相補正回数m、余り分補正時間nを演算して前記逓倍自走用の差分量検定回路に出力し、
逓倍自走用の差分量検定回路は、入力された位相補正回数mの回数分の位相制御信号kを前記カウンタ回路に出力し、余り分補正時間nに応じた時間は位相制御信号kに加算して出力することを特徴とした請求項7記載の保護継電システムのサンプリング同期装置。 - 前記同期タイミング生成手段は、水晶発信器の発振パルスをクロックとして位相制御信号に応じて分周するカウンタ回路と、
カウンタ回路による分周されたカウント信号を入力して前記電力系統の周波数に対応したパルス信号aを生成するデコード回路と、
前記ハブから取得するPTP信号を電力系統の周波数に対応した周波数信号dとし、周波数信号dと前記デコード回路で生成された周波数信号aを入力して差分時間パルスeを得る位相比較回路と、
得られた差分時間パルスeを入力して差分時間に対応した位相補正信号fを得る差分量検定回路と、
位相補正信号fとPTP信号、および前記カウンタ回路により分周されたPTP信号dより高い周波数領域で従属同期引込み用の位相比較を行って差分時間信号hを出力する位相比較回路と、
差分時間信号hに対応した補正量を変更して位相制御信号を生成し前記カウンタ回路に出力する位相差量検定回路と、
を備えたことを特徴とした請求項1記載の保護継電システムのサンプリング同期装置。 - 前記差分量検定回路は、前記デコード回路によりデコードされたパルス信号aとハブから取得されたPTP信号dの位相差が同期の誤差領域以上であるとき、位相補正信号fをアクティブにして位相補正し、その後、PTP信号dのタイミングでデコード回路からのパルス信号aを一度セットすることを特徴とした請求項9記載の保護継電システムのサンプリング同期装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016135563 | 2016-07-08 | ||
JP2016135563 | 2016-07-08 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018014878A JP2018014878A (ja) | 2018-01-25 |
JP6946787B2 true JP6946787B2 (ja) | 2021-10-06 |
Family
ID=61020409
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017132415A Active JP6946787B2 (ja) | 2016-07-08 | 2017-07-06 | 保護継電システムのサンプリング同期装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6946787B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3718977B2 (ja) * | 1997-12-25 | 2005-11-24 | 株式会社明電舎 | サンプリング同期方式 |
JP2002135284A (ja) * | 2000-10-27 | 2002-05-10 | Nec Eng Ltd | 集線装置 |
JP5663267B2 (ja) * | 2010-02-24 | 2015-02-04 | 株式会社日立製作所 | 保護リレーシステム及び保護リレー装置 |
WO2014063058A1 (en) * | 2012-10-19 | 2014-04-24 | Schweitzer Engineering Laboratories, Inc. | Time distribution switch |
JP6186978B2 (ja) * | 2013-07-23 | 2017-08-30 | 富士電機株式会社 | 保護監視制御システム |
JP6365220B2 (ja) * | 2014-10-20 | 2018-08-01 | 株式会社明電舎 | 保護リレーシステムおよび保護リレーシステムのサンプリング同期監視方法 |
-
2017
- 2017-07-06 JP JP2017132415A patent/JP6946787B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018014878A (ja) | 2018-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20180097610A1 (en) | Synchronization apparatus, synchronization system, radio communication apparatus and synchronization method | |
US9825724B2 (en) | Systems and methods for transporting a clock signal over a network | |
US20150358700A1 (en) | Apparatus and method for enabling a passive optical network on supporting time synchronization | |
US8819161B1 (en) | Auto-syntonization and time-of-day synchronization for master-slave physical layer devices | |
US9479182B1 (en) | Methods and apparatus for synchronizing operations using separate asynchronous signals | |
US8611485B2 (en) | Method and a device for controlling frequency synchronization | |
US8223772B2 (en) | Clock supply device and transmission device | |
US9641269B2 (en) | Apparatus and method for synchronizing clocks among communication devices | |
US6559696B1 (en) | Circuit arrangement for generating a clock-pulse signal having a frequency synchronous with a reference clock-pulse signal | |
JP3085293B2 (ja) | データ伝送装置 | |
JP5650072B2 (ja) | 周波数・時刻同期方法および周波数・時刻同期装置 | |
EP3599736B1 (en) | Zero offset clock distribution | |
EP2509251B1 (en) | A method and a device for controlling frequency synchronization | |
JP6946787B2 (ja) | 保護継電システムのサンプリング同期装置 | |
CN105897394B (zh) | 一种时钟同步调整方法和装置 | |
US10346264B2 (en) | Frequency converter | |
JP6077084B1 (ja) | 通信ネットワークの時刻同期化方法 | |
JP2016034065A (ja) | 制御装置及びネットワークシステム | |
US20180122425A1 (en) | Method for synchronising and rendering multimedia streams | |
JP6780493B2 (ja) | 従属同期回路 | |
KR20160024782A (ko) | 수동 광 가입자망에서의 망동기 전달 장치 및 방법 | |
JP5098388B2 (ja) | クロック補正回路と方法並びにシステム | |
KR19990005630A (ko) | 다양한 망동기 클럭 발생장치 | |
JP2008252824A (ja) | ディジタルネットワークの網同期装置及びディジタルネットワークの局に設けられる網同期装置 | |
JP3034388B2 (ja) | 位相同期発振器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200629 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210524 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210608 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210623 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210817 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210830 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6946787 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |