JP2016034065A - 制御装置及びネットワークシステム - Google Patents

制御装置及びネットワークシステム Download PDF

Info

Publication number
JP2016034065A
JP2016034065A JP2014155866A JP2014155866A JP2016034065A JP 2016034065 A JP2016034065 A JP 2016034065A JP 2014155866 A JP2014155866 A JP 2014155866A JP 2014155866 A JP2014155866 A JP 2014155866A JP 2016034065 A JP2016034065 A JP 2016034065A
Authority
JP
Japan
Prior art keywords
time
transmission
unit
delay
delay time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014155866A
Other languages
English (en)
Inventor
卓矢 岩澤
Takuya Iwazawa
卓矢 岩澤
一頼 梅松
Kazuyori Umematsu
一頼 梅松
小川 健一
Kenichi Ogawa
健一 小川
彰吾 松田
Shogo Matsuda
彰吾 松田
鈴木 隆之
Takayuki Suzuki
隆之 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2014155866A priority Critical patent/JP2016034065A/ja
Publication of JP2016034065A publication Critical patent/JP2016034065A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

【課題】 送信時刻情報を利用して非同期パケットインタフェースでも時刻同期の精度を保ち、遅延時間を一定に制御すること。【解決手段】 遅延時間や遅延時間の変動に制限があるインタフェースの信号を非同期パケットインタフェースに変換する場合に遅延時間を一定に制御する。信号の多重数に応じて多重後のフレームサイズを調整すると同時に送信時刻情報を利用して遅延時間を常時監視し、送信側と受信側の時計ずれによる見かけの遅延時間変動を補正して遅延時間を一定に制御する。【選択図】 図1

Description

本発明は、制御装置及びネットワークシステムに係り、一例として、非同期インタフェースの遅延制御技術に関する。
従来、遅延時間や遅延時間の変動に制限があるインタフェースの信号を伝送する場合には送信側と受信側のクロックを同期させて遅延時間を一定とする方法が用いられてきた。同期インタフェースが用いられる理由はEthernet(登録商標)に代表される非同期パケットインタフェースを用いると、通信量が変動する場合に空いた帯域を効率的に使用できるという利点がある半面、他の信号と多重して伝送する場合に遅延時間の変動が避けられない場合が想定されるためである。この課題に対し特許文献1のような技術を用い、送信時に送信時刻情報を付与することと送信側と受信側の時刻を同期させる方法が提案されている。
特開2013−098788号公報
遅延時間や遅延時間の変動に制限があるインタフェースの信号を伝送する場合に送信側と受信側のクロックを同期させる方法を用いると、遅延時間を一定に維持することは容易であるが、通信量が変動する場合にも信号の周波数が変化しないため帯域が無駄となる場合がある。
例としてBBE(Baseband Equipment)とRE(Radio Equipment)間の通信に用いられるCPRIインタフェース(Common Public Radio Interface)をTD−LTE等のCPRI信号で伝送する情報量が変動する状況に適用する場合を考える。
図10は、TD−LTEの信号をCPRIで伝送した場合と、Ethernetに変換した場合の模式図である。
この場合図10上部に示す通り、単一の無線周波数帯域を上りと下りで共有するため、上りと下りにそれぞれ最大の帯域を持つCPRI回線を用意すると、全帯域の半分はstuffing bitの通信に使用され無駄になることが想定される。CPRI信号をEthernetのような非同期ネットワークで伝送すると、図10下部に示す通り、CPRI信号以外のEthernet信号も送信することができ、帯域を有効に活用することができるが、CPRI信号の遅延時間に対する規定を守るために公知技術(特許文献1等)のような仕組みでIEEE1588に代表される時刻同期プロトコルを用いて遅延時間を一定に保つ必要がある。しかしこの場合でも、以下のような2点の課題がある。
(1)信号を多重する場合、各信号から変換後のフレームに格納するデータ量を一定とすると多重後のフレームサイズが多重数に比例し遅延時間も増加するため、遅延時間最大値の規定を守ることが困難な場合がある。例えばCPRI規定では装置内遅延を往復で5μs以内にする必要があり、Ethernetフレームに変換して伝送した場合、フレームサイズは多重数が増加しても1562byte以下にする必要がある。
(2)多重前の帯域が多重後の帯域とほぼ等しくなると、時刻同期の頻度が低下し、遅延時間が変動する場合がある。例えば、CPRI規定では各フレームの遅延時間は、変動しても8.138ns以内の変動幅にする必要があり、この範囲を超えて変動することは許されない。
例えば、CPRIの614.4Mbps信号を16多重して10Gbit−Ethernetのフレームに変換して伝送し、IEEE1588で規定されるプロトコルで送受の時刻を同期する場合、
614.4*16=9830Mbpsを10Gbpsに変換するため帯域の98.3%を使用している。残りの帯域で時刻同期のフレームを送信しなければならないが、CPRIの遅延規定である5μsを満足するためにEthernetフレームサイズを1562byte以内とすると、
1562*0.983=1535byteのCPRI信号データを格納する必要がある。変換時に許容されるオーバーヘッドは最大1562−1535=27byteとなりIEEE1588の時刻同期に必要なsync パケット44byteを送信できないため、同期頻度が低下する。時刻同期が成立しない期間は時計の誤差が大きくなるため遅延時間が変動する。CPRI規格では遅延時間の変動は8.138nsを超えないよう規定されているため、同期頻度が低下し時計の誤差が大きくなると、この規定に違反する可能性がある。
本発明は、以上の点に鑑み、送信時刻情報を利用して非同期パケットインタフェースでも時刻同期の精度を保ち、遅延時間を一定に制御することを目的とする。
本発明の第1の解決手段によると、
伝送路を経て受信した時刻同期フレームから抽出された時刻同期受信情報により、予め定められたプロトコルに従った時刻同期シーケンスで装置内時刻を修正し、時刻同期完了通知を出力する装置内時刻管理部と、
伝送路を経て受信した信号フレームから抽出した送信時刻情報と、前記信号フレームの受信時刻情報とを出力する遅延時間測定部と、
遅延時間変動監視部と、
を備え、
前記遅延時間変動監視部は、前記装置内時刻管理部から入力した前記時刻同期完了通知による時刻同期が成立した時点からの経過時間と、前記遅延時間測定部から入力した送信時刻情報と受信時刻との差分である遅延時間に基づき送信側と受信側の時計ずれを表す時計ずれ推定値を求め前記時計ずれ推定値が、予め定められた時刻修正しきい値を超えたとき、前記時計ずれ推定値を前記装置内時刻管理部に通知し、
前記装置内時刻管理部は、前記遅延時間変動監視部から通知された前記時計ずれ推定値に従い前記装置内時刻を修正し、前記時刻同期シーケンスを初期化又は再開する
ことを特徴とする制御装置が提供される。
本発明の第2の解決手段によると、
ネットワークシステムであって
送信側装置と、
受信側装置と
を備え、

前記送信側装置は
送信時刻情報を含む信号フレームを伝送路に送信し、
前記信号フレームを送信していない期間に時刻同期フレームを伝送路に送信し、

前記受信側装置は、
伝送路を経て受信した時刻同期フレームから抽出された時刻同期受信情報により、予め定められたプロトコルに従った時刻同期シーケンスで装置内時刻を修正し、時刻同期完了通知を出力する装置内時刻管理部と、
伝送路を経て受信した信号フレームから抽出した送信時刻情報と、前記信号フレームの受信時刻情報とを出力する遅延時間測定部と、
遅延時間変動監視部と、
を備え、
前記遅延時間変動監視部は、前記装置内時刻管理部から入力した前記時刻同期完了通知による時刻同期が成立した時点からの経過時間と、前記遅延時間測定部から入力した送信時刻情報と受信時刻との差分である遅延時間に基づき送信側と受信側の時計ずれを表す時計ずれ推定値を求め前記時計ずれ推定値が、予め定められた時刻修正しきい値を超えたとき、前記時計ずれ推定値を前記装置内時刻管理部に通知し、
前記装置内時刻管理部は、前記遅延時間変動監視部から通知された前記時計ずれ推定値に従い前記装置内時刻を修正し、前記時刻同期シーケンスを初期化又は再開する
ことを特徴とするネットワークシステムが提供される。
本発明によると、送信時刻情報を利用して非同期パケットインタフェースでも時刻同期の精度を保ち、遅延時間を一定に制御することができる。
CPRI信号をEthernet信号に変換する装置で構成された伝送システムの例である。 CPRI信号をEthernet信号に変換する親局側装置構成図の例である。 CPRI信号をEthernet信号に変換する子局側装置構成図の例である。 CPRI信号と送信時刻情報を格納したEthernetフレームの構造を示した図である。 遅延変動監視部の情報管理テーブルの例である。 時刻同期補正フローの例である。 時刻同期補正の模式図である。 時刻同期補正シーケンスの例である。 Ethernetフレーム変換部の詳細ブロック図である。 TD−LTEの信号をCPRIで伝送した場合と、Ethernetに変換した場合の模式図である。
以下、実施例を図面を用いて説明する。
A.概要

(1)多重数が増加すると遅延時間も増加するという課題に対しては、本実施例では、信号の多重数に応じて多重後のフレームサイズを調整する。
例としてCPRI信号を多重して10Gbit−Ethernetフレームに格納して送信する場合、1チャンネルあたりのCPRI信号を1535byte/多重数で計算したデータ量ごとに分割してEthernetフレームを生成する。
(2)時刻同期の頻度が低下し、遅延時間が変動するという課題に対しては、本実施例では、特許文献1等の従来技術で遅延の等化、対称化に使用している送信時刻情報を利用して遅延時間を常時監視し、送信側と受信側の時計ずれによる見かけの遅延時間変動を補正するとともに時刻同期の精度を維持する。
多重後のフレームに付与された送信時刻情報と受信時刻の差は、
真の遅延時間+送信側と受信側の時計ずれ
であり、時計のずれは短いスパンでは送信側と受信側の周波数偏差により経過時間に比例して増加すると考えられる。本実施例では、送信時刻情報と受信時刻のずれを継続して監視することで、周波数偏差を推定しながらこの時計のずれを自動修正し、時刻同期の精度を維持する。
本発明及び/又は本実施例によると、例えば、信号を多重して非同期インタフェースに変換する伝送装置で、信号の多重数に応じて変換後のフレームに格納する多重前の信号サイズを動的に変化させることができ、変換後のフレームサイズを一定に維持することが可能な可変容量バッファを具備することができる。
本発明及び/又は本実施例によると、例えば、時刻同期機能を具備する伝送装置で、送信時に送信時刻情報を付与する機能を具備し、受信時刻との比較で伝送遅延時間の変動を記憶する機能を具備することができる。
また、本発明及び/又は本実施例によると、例えば、時刻同期機能を具備する伝送装置で、伝送遅延時間の変動を記憶し、時刻同期が実施できない状況で遅延時間の変動から時刻のずれを推定し時刻を修正することができる。
B.ネットワークシステム

図1は、本実施例のCPRI/Ethernet変換装置を使用した伝送システム構成図の例である。
本実施例では、CPRI信号を10Gbit−Ethernet信号に変換する装置(CPRI/Ether変換装置)100と装置(CPRI/Ether変換装置)119を備えたネットワークシステムの例を説明する。装置100には外部の時刻配信装置115が接続されており時刻同期の親局として動作する。装置119は時刻同期の子局として動作する。装置100と装置119は1対1で接続されており装置間の遅延は変動しないとみなせる。本実施例は装置同士が1対1で接続されている場合のみではなく、装置間の中継装置が遅延変動を吸収する機能を具備しており、装置間の遅延が一定のネットワークにも適用可能である。また、本実施例はCPRI信号とEthernet信号のみでなく、遅延時間規定のあるインタフェースから非同期のパケットインタフェースへの変換にそのまま適用可能である。また、時刻同期のプロトコルもIEEE1588に限定されない。
CPRI/Ethernet変換/送信時刻付与部104は、BBE(Baseband Equipment)101、102、103から受信したCPRI信号1000,1001,1002を多重信号数に応じて、例えば1535byte/多重数のサイズにCPRI信号を分割し、送信時刻を付与してEthernetフレーム1012,1013,1014に変換しEtherフレーム制御部105に送信する。図1に示す信号多重数は3であるが、実際は3に限定されない。
Ethernetポート111からEthernetフレーム制御部105に送信されたEthernetフレームはCPRI/Ether変換装置119に送信され、Ethernetフレーム制御部106からEthernetポート112に送信される。Ethernetポート112からEthernetフレーム制御部106に送信されたEthernetフレーム1011はCPRI/Ether変換装置100に送信され、Ethernetフレーム制御部105からEthernetポート111に送信される。
Ethernetフレーム制御部105は、CPRI信号を格納したEthernetフレームを最優先で送信し、帯域に余裕があればEthernetポート111からのフレーム1003、時刻同期部115からの時刻同期フレーム1005を伝送路に送信する。
RE(Radio Equipment)側では、CPRI/Ethernet変換/送信時刻付与部107が格納されたEthernetフレーム1006、1007、1008からCPRI信号1015,1016,1017を復元しREに送信するとともに、時刻同期部114がEthernetフレーム制御部106から受信した時刻同期フレーム1009によって時刻同期プロトコルに規定された時刻同期シーケンスを実行する。また、時刻同期部114は、Ethernetフレーム付与された送信時刻情報1010をCPRI/Ethernet変換/送信時刻付与部107から受信して、フレーム受信時刻との差を継続して監視し、時刻の修正を実施する。
図7に時刻修正の模式図を示す。
送信時刻情報と受信時刻の差116は、
真の遅延時間117+親局と子局の時計ずれ ・・・(1)
であり、時計のずれは短いスパンでは親局側と子局側の周波数偏差により経過時間に比例して増加すると考えられる。時計のずれはBBE−RE間の遅延変動として見えるため、このずれが規定値(例えば8.138ns)を超えることはCPRI規定上許容されない。このずれを補正するため、送信時刻情報と受信時刻の差116の時間変動を直線で近似し前回時刻同期が確立した時点に外挿した送信時刻情報と受信時刻の差116を真の遅延時間117として親局側と子局側の時計ずれを計算しこのずれが規定値8.138nsより小さい予め定められた時刻修正しきい値118(例えば5ns)を超えたときにずれが0になるように時刻を修正する。図7の下部に示す通り親局側と子局側の時計のずれがしきい値118を超える前に時刻同期が成立した場合は時刻の修正は実施されない。また、時刻同期シーケンスの途中で時刻の修正が実施された場合は時刻同期のシーケンスをリセットする。親局と子局の周波数偏差は使用する非同期パケットインタフェースの規格によって規定されており、変換前のインタフェースと変換後のインタフェースの帯域差から時刻同期シーケンスが成立する頻度には下限が規定できる。この下限値を故障検出規定値として記憶しておくことで、親局または子局の故障により周波数偏差が規定を超えた場合には故障を検出することができる。親局側と子局側の時計のずれが時刻修正しきい値118を超えて補正を実施する頻度が高く時刻同期シーケンスが成立しない期間が故障検出規定値を超えた場合は親局または子局のマスタクロックに異常が発生したと判断し、上位に警報を通知する。
以下に、CPRI信号をEthernet信号に変換する親局側装置100の動作の詳細を説明する。
図2は、CPRI信号をEthernet信号に変換する親局側装置100の構成図の例である。
(送信側)
CPRI信号受信/多重数検出部201は、複数のCPRI信号(1000,1001,1002)を受信し、多重信号数情報をEthernetフレーム生成部205に通知し、CPRI信号(1001,1001,1002)をEthernetフレーム生成部205に送信する。
Ethernetフレーム生成部205は、CPRI信号受信/多重数検出部201から受信したCPRI信号(1000,1001,1002)を多重信号数情報2000に応じて、例えば「1535byte/多重数」のサイズに分割し、CPRI信号(1000,1001,1002)を1562byteのEthernetフレーム2001に格納して送信時刻付与部206に送信する。
送信時刻付与部206は装置内時刻管理部217から受信した現在時刻情報2002をもとにEthernetフレーム2001に送信時刻情報を付与する。
送信Ethernetフレーム制御部207は、送信時刻付与部206から受信したEthernetフレーム2001を遅延なしで伝送路2005に送信する。一般Ethernetフレーム受信部208、時刻同期フレーム生成部214のそれぞれから送信されたEthernetフレーム(2003,2004)は、Ethernetフレーム2001を送信していない期間に伝送路2005に送信する。
一般Ethernetフレーム受信部208は受信したEthernetフレーム2004を送信Ethernetフレーム制御部207に送信する。
(受信側)
受信Ethernetフレーム制御部212は伝送路から受信したEthernetフレーム2006を遅延時間測定部211、一般Ethernetフレーム送信部213、時刻同期フレーム終端部218に振り分けて送信する。
遅延時間測定部211は受信Ethernetフレーム制御部212から受信したEthernetフレーム2006から送信時刻情報を抽出し、送信時刻情報2007をCPRI信号送出時間調整部209に送信し、受信したEthernetフレーム2006をCPRI信号抽出部210に送信する。
CPRI信号抽出部210は遅延時間測定部211から受信したEthernetフレーム2006に格納されたCPRI多重信号(2008,2009,2010)をCPRI信号送出時間調整部209に送信する。
CPRI信号送出時間調整部209は、遅延時間測定部211から受信した送信時刻情報2007に規定の遅延時間(例えば5μs)を加え、その時刻にCPRI信号(2008,2009,2010)を送出する。
一般Ethernetフレーム送信部215は受信Ethernetフレーム制御部212から受信したEthernetフレーム2006を送信する。
時刻受信部216は外部時刻配信装置からの信号2011を受信し時刻情報抽出部215に送信する。
時刻情報抽出部215は外部時刻配信装置からの信号2011から時刻情報2012を抽出し装置内時刻管理部217に送信する。
時刻同期フレーム終端部218は受信Etherフレーム制御部212から受信した時刻同期フレーム2015から時刻同期受信情報2013を装置内時刻管理部217に送信する。
時刻同期フレーム生成部214は、IEEE1588の時刻同期フレーム2004を装置内時刻管理部217から受信した時刻同期送信情報2014から生成し、送信Ethernetフレーム制御部207に送信する。
装置内時刻管理部217は時刻情報抽出部215が抽出した時刻情報2012を、現在時刻情報2002として遅延時間測定部211、送信時刻付与部206に送信する。また、装置内時刻管理部217は時刻同期フレーム終端部218からの時刻同期受信情報2013を受信して、時刻同期送信情報2014を時刻同期フレーム生成部214に送信する。
以下に、CPRI信号をEthernet信号に変換する子局側装置119の動作の詳細を説明する。
図3は、Ethernet信号に変換する子局側装置119の構成図の例である。
(送信側)
CPRI信号受信/多重数検出部312は、複数のCPRI信号(3000,3001,3002)を受信し、多重信号数情報3003をEthernetフレーム生成部308に通知する。
Ethernetフレーム生成部308は、CPRI信号(3000,3001,3002)を多重信号数情報3003に応じて、例えば「1535byte/多重数」のサイズにCPRI信号(3000,3001,3002)を分割し、Ethernetフレーム3004に格納して送信時刻付与部307に送信する。
送信時刻付与部307は装置内時刻管理部316からの現在時刻情報3005をもとにEthernetフレーム3004に送信時刻情報を付与する。
送信Ethernetフレーム制御部306は、送信時刻付与部307から受信したEthernetフレーム3004を遅延なしで伝送路に送信する。一般Ethernetフレーム受信部313、時刻同期フレーム生成部314のそれぞれから送信されたEthernetフレーム3006,時刻同期フレーム3007は、Ethernetフレーム3004を送信していない期間に伝送路3008に送信する。
一般Ethernetフレーム受信部313は受信したEthernetフレーム3006を送信Ethernetフレーム制御部306に送信する。
(受信側)
受信Ethernetフレーム制御部301は伝送路から受信したEthernetフレーム3009を遅延時間測定部302、一般Ethernetフレーム送信部305、時刻同期フレーム終端部315に振り分けて送信する。
遅延時間測定部302は受信Ethernetフレーム制御部301から受信したEthernetフレーム3009から送信時刻情報を抽出し、フレーム3009の受信時刻情報3020を求め、送信時刻情報3010をCPRI信号送出時間調整部304と装置内時刻管理部316に送信する。また、遅延時間測定部302は、受信時刻情報3020を装置内時刻管理部316に送信する。遅延時間測定部302は受信したEthernetフレーム3009をCPRI信号抽出部303に送信する。
CPRI信号抽出部303は遅延時間測定部302から受信したEthernetフレーム3009に格納されたCPRI多重信号をCPRI信号送出時間調整部304に送信する。
CPRI信号送出時間調整部304は、遅延時間測定部302から受信した送信時刻情報3010に規定の遅延時間(例えば5ns)を加え、その時刻にCPRI信号(1006,1007,1008)を送出する。
一般Ethernetフレーム送信部305は受信Ethernetフレーム制御部301から受信したEthernetフレーム3014を送信する。
装置内時刻管理部316では、時刻同期フレーム終端部315から受信した時刻同期受信情報3016からIEEE1588のプロトコルに従って時刻修正部317が時刻を修正する。装置内時刻管理部316は時刻同期シーケンスが完了すると遅延時間変動監視部318に時刻同期完了通知3019を送信する。時刻修正部317は遅延時間変動監視部318から時刻修正情報3017が通知された場合も時刻を修正する。時刻修正情報3017による時刻修正を実施した場合にはIEEE1588のプロトコルに従った時刻同期シーケンスをリセットする。遅延時間変動監視部318によって監視されている時計のずれがIEEE1588による時刻同期の成立よりも頻繁に時刻修正しきい値118を超えるような場合は、時刻同期シーケンスが完了しない。このような状況は親局または子局の時計が規格よりも精度が悪くなっている可能性があるため、装置内時刻管理部316は警報として上位に通知する。また、装置内時刻管理部316は時刻同期フレーム生成部314に時刻同期送信情報3018を送信し、また、送信時刻付与部307に現在時刻情報3005を送信する。また、装置内時刻管理部316は遅延時間測定部302から送信時刻情報3010とクレームの受信時刻情報3020を受信し遅延時間変動監視部318に格納する。
時刻同期フレーム生成部314は、IEEE1588の時刻同期フレーム3007を装置内時刻管理部316の時刻情報から受信した時刻同期送信情報3018から生成し、送信Ethernetフレーム制御306に送信する。
時刻同期フレーム終端部315は受信Etherフレーム制御部301から受信した時刻同期フレーム3015から時刻同期受信情報3016を抽出し装置内時刻管理部316に送信する。
ここで、遅延時間変動監視部318については、図5及び図7を用いて説明する。
図5は、遅延変動監視部318内部の情報管理テーブルを示した図である。
遅延時間501は遅延時間測定部302から受信した各フレームに格納された送信時間情報と各フレームの受信時刻情報との差分により計算した遅延時間n(nは自然数)が格納されたものである。
経過時間502は前回時刻同期が成立した時点から各フレームを受信するまでの経過時間n(nは自然数)が格納されたものである。
遅延時間推定値503は最小二乗法を用いて遅延時間501を経過時間502の1次関数で近似し、時刻同期成立時点に外挿(設定)した値が遅延時間推定値として格納されたものである。
時計のずれ推定値504は遅延時間501と遅延時間推定値503との差分を親局側と子局側の時計のずれ推定値504が格納されたものである。
なお、遅延変動監視部318は、遅延時間測定部302が計算した遅延時間を受けるようにしてもよい。また、フレーム受信時刻は他の適宜の部から受けてもよい。
遅延時間変動監視部318は、前回IEEE1588による時刻同期が成立した時点からの遅延時間501と経過時間502(フレーム受信時刻 − フレーム送信時刻)を記憶し、図7のように、時刻同期成立時点から今回のフレーム受信での各経過時間502に対する各遅延時間501のプロットに従い最小二乗法を用いて遅延時間変動を前回IEEE1588による時刻同期が成立した時点から経過時間502の1次関数で近似する。そして、遅延時間変動監視部318は、近似した遅延時間変動を、時刻同期成立時点に外挿した値を真の遅延時間117と仮定して遅延時間推定値503として順次更新して記憶する。ここで、外挿した値とは、求めた1次関数に基づくt=0の遅延時間である。遅延時間変動監視部318は、例えば経過時間3では経過時間1及び2及び3に対する遅延時間1及び2及び3の3つのプロットに基づいて1次関数に近似して時刻同期成立時点(t=0)における遅延時間を求め、遅延時間推定値503として情報管理テーブルに記憶する。また、遅延時間変動監視部318は、遅延時間測定部302が測定した送信時刻情報3010と受信時刻情報3020との差により遅延時間501を計算し、遅延時間501と遅延時間推定値503との差分を親局側と子局側の時計のずれ504として記憶する。遅延時間501が増加した場合は子局側の時計が遅れていることを意味するので、この時計のずれが時刻修正しきい値118(例5ns)を超えた場合には時刻修正部317に時計のずれの推定値の符号を逆転させて時刻修正情報3017として通知する。
図4は、CPRI信号と送信時刻情報を格納したEthernetフレームの構造を示した図である。
領域401には、例えばIEEE802.3で規定されているEthernetフレームのプリアンブル、送信元、受信元のMACアドレス、フレーム長が格納される。
領域402にはユーザデータが格納される。
領域403にはエラー訂正のためのFCSデータが格納される。
領域404、405、406はユーザデータ領域内部の詳細を示している。
領域404は多重されたCPRI信号のデータが格納される。
領域405はCPRI信号の多重数が格納されている。404の領域を405に格納された値で分割することで多重されたCPRI信号を復元する。
領域406にはEtherフレームの送信時刻が格納される。送信時刻情報に必要な精度は遅延を制御する精度に依存する。CPRI信号は遅延変動を8.138ns以内に抑える必要があるため本実施例では1ns以内の精度で送信速度情報を記憶する。送信時刻を1s単位のオーダーで1nsの精度で保存するために必要なデータ量は、
log(10^10)≒4.2byte
であるため、本実施例では領域406に5byteの領域を確保することを想定している。例としてCPRIの614.4Mbps信号を16多重して10Gbit−Ethernetのフレームに変換して伝送した場合のオーバーヘッドの最大値27byteからIFG(Inter Frame Gap)として必要な12byteを差し引いてもこの領域は確保可能である。
図6は本実施例を適用した場合の時刻同期補正のフローを示した図である。
図7を参照して、時間同期部114(遅延時間変動監視部318)が実行する各処理の詳細を示す。
処理601:時刻同期の頻度を監視するタイマをリセットする。
処理602:親局と子局の時刻同期部113と114が時刻同期のシーケンスを開始する。
処理603:親局がEthernetフレームに付与した送信時刻情報と子局でのフレーム受信時刻の差116を計算して子局の遅延時間変動監視部318に記録する。
処理604:遅延時間変動監視部318に記録された送信時刻情報とフレーム受信時刻の差116の変化を経過時間の1次関数で近似し真の遅延時間117を推定する。
処理605:処理602で開始した時刻同期シーケンスが完了しているかを判定し、一度でも完了している場合は処理601に戻り、一度も完了していない場合は処理606に移行する。
処理606:送信時刻情報と受信時刻の差116の最新値と処理604で推定した真の遅延時間の差が時刻修正しきい値118を超えているか判定し、超えている場合は処理609に移行する。超えていない場合は処理607に移行する。
処理607:処理601で開始した時刻同期の頻度を監視するタイマが故障検出規定値を超えていないか判定し、超えている場合は処理608に移行し、超えていない場合は処理603に移行する。
処理608:親局または子局のマスタクロックに異常があると判定して警報を上位に通知する。
処理609: 送信時刻情報と受信時刻の差116の最新値と処理604で推定した真の遅延時間の差を0にするよう子局の時計に加算又は減算する。
処理610:時刻同期シーケンスをリセットする。
図8は、本実施例を適用した場合の時刻同期シーケンスの例を示した図である。
親局の装置内時刻管理部217が送信時刻t1を格納したsyncパケットを子局の装置内時刻管理部316に送信して時刻同期シーケンスを開始する。子局の装置内時刻管理部316はsyncパケットの受信時刻t2と送信時刻t3を格納したdelay_reqパケットを親局の装置内時刻管理部217に返信する。親局の装置内時刻管理部217は、delay_reqパケットの受信時刻t4から、
((t2−t1)+(t4−t3))/2
で親局と子局間の遅延時間を計算し、この遅延時間と送信時間t5をdelay_resパケットに格納して子局に送信する。子局の装置内時刻管理316は、delay_resパケットの受信時刻t6から遅延時間を引いた時刻に時刻を修正して、時刻同期完了通知3019を遅延時間変動監視部318に送信する。遅延時間変動監視部318は、装置内時刻管理部316からの時刻同期完了通知3019を受信した時点をt=0とし、その同期完了時点から、Ethernetフレームを受信するたびに、図5に示す通り、各フレーム受信時刻の時刻同期完了時点(t=0)からの経過時間502と遅延時間501を記憶し、最小二乗法を用いて遅延時間変動を前回IEEE1588による時刻同期が成立した時点(t=0)から経過時間502の1次関数で近似する。遅延時間変動監視部318は、近似した遅延時間変動を、時刻同期成立時点に外挿した値を真の遅延時間と仮定して遅延時間推定値503として記憶する。また、遅延時間変動監視部318は、遅延時間測定部302が測定した送信時刻情報3010と受信時刻情報3020の差により遅延時間501を計算し、遅延時間501と遅延時間推定値503との差分を親局側と子局側の時計のずれ504として記憶する。
例として10個のEtherフレームを受信した時刻が、時刻同期完了通知3019を受信した時点(t=0)から測定して2.0ns→3.1ns→4.0ns→4.9ns→・・・→11.0nsと変化し、そのフレームの遅延時間が100ns→100.5ns→101.1ns→101.51ns→・・・→104.49nsと変化したとする。2個目のフレームの受信以降にt=0での遅延時間推定値503を最小二乗法によって推定でき、その遅延時間推定値503は99.09ns→98.88ns→98.91ns→・・・→99.01nsと変化する。遅延時間推定値との差分は1.41ns→2.22ns→2.60ns→・・・5.48nsと増加する。時刻修正を実施するしきい値が5nsに設定されていたとすると、10個目の遅延時間105.6nsのEthernetフレームを受信した時点で遅延時間の変動がしきい値を超えるので、遅延時間変動監視部318は装置内時刻管理部316内の時刻修正部317に−5.48nsを時刻修正情報として送信する。時刻修正部317は現在時刻−5.48nsを新しい時刻として時刻を修正し、既に親局の装置内時刻管理部217からのsyncパケットを受信していた装置内時刻管理部316は時刻同期シーケンス中に時刻修正が実施されたため、時刻同期シーケンスを初期化するinitパケットを親局の装置内時刻管理部217に送信する。親局の装置内時刻管理部217はt8から時刻同期シーケンスを再開し、子局の装置内時刻管理部316は修正後の時刻で時刻同期シーケンスを開始する。
図9は、親局装置104内の、CPRI信号を多重数に応じて固定サイズのEthernetフレームを生成する変換装置の詳細ブロックを示した図である。n個(nは自然数)の物理ポートを有するCPRI信号受信部/多重数検出部に入力されたCPRI信号1000,1001,1002は信号検出部901,902,903で信号検出される。信号を検出した信号検出部901,902,903は多重数検出部905に信号検出情報信号9001,9002,9003を送信する。信号検出部901,902,903・・・904に接続された多重数検出部905は信号検出情報9001,9002,9003から多重数を3と判定し、Ethernetフレーム生成部205に多重信号数情報2000送信する。Ethernetフレーム生成部205は各物理ポートに接続されたCPRI信号バッファ906,907,908の容量を
1535/3≒511byte
に調整する。
ヘッダ付与部909は、各CPRI信号バッファ906,907,908に蓄積されたCPRI信号データにヘッダを付与し、送信時刻付与部206に送信する。
C.実施例の効果

本実施の形態によると、遅延時間に規定のあるインタフェースを多重し非同期パケットインタフェースに変換して伝送するとき、以下のような格別な効果を奏する。
・多重数が変動しても遅延規定を守ることができる
・変換前の帯域が変換後の帯域とほぼ等しくなり、時刻同期の頻度が低下しても遅延時間の変動を抑制するとともに時刻同期の精度を維持できる。
・規定された周波数偏差の上限から時刻修正の頻度が推定できるため、時刻修正の頻度を監視することで送信側または受信側の時刻の基準となっているマスタクロック異常を検出できる。
D.付記

なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれている。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
また、上記の各構成、機能、処理部、処理手段等は、それらの一部又は全部を、例えば集積回路で設計する等によりハードウェアで実現してもよい。また、上記の各構成、機能等は、プロセッサがそれぞれの機能を実現するプログラムを解釈し、実行することによりソフトウェアで実現してもよい。各機能を実現するプログラム、テーブル、ファイル等の情報は、メモリや、ハードディスク、SSD(Solid State Drive)等の記録装置、または、ICカード、SDカード、DVD等の記録媒体に置くことができる。
また、制御線や情報線は説明上必要と考えられるものを示しており、製品上必ずしも全ての制御線や情報線を示しているとは限らない。実際には殆ど全ての構成が相互に接続されていると考えてもよい。
100 CPRI信号をEthernet信号に変換する親局側装置
101、102、103 BBE(Baseband Equipment)
104、107 CPRI/Ether変換/送信時刻付与部
105、106 Ethernetフレーム制御部
108、109、110 RE(Radio Equipment)
111、112 Ethernetポート
113、114 時刻同期部
115 時刻配信装置
116 送信時刻情報と受信時刻の差
117 真の遅延時間
118 時刻修正しきい値
119 CPRI信号をEthernet信号に変換する子局側装置
1000、1001、1002、1015、1016、1017、2008、2009、2010、3000、3001、3002、3011、3012、3013 CPRI信号
1003、1006、1007、1008、1011、1012、1013、1014、2003、2006、3004、3006、3009、3014 Ethernetフレーム
1005、1009、2004、2015、3007、3015 時刻同期フレーム
1010 送信時刻情報
201、312 CPRI信号受信/多重数検出部
205、308 Ethernetフレーム生成部
206、307 送信時刻付与部
207、306 送信Ethernetフレーム制御部
208、313 一般Ethernetフレーム受信部
209、304 CPRI信号送出時間調整部
210、303 CPRI信号抽出部
211、302 遅延時間測定部
212、301 受信Ethernetフレーム制御部
213、305 一般Ethernetフレーム送信部
214、314 時刻同期フレーム生成部
215 時刻情報抽出部
216 時刻受信部
217、316 装置内時刻管理部
218、315 時刻同期フレーム終端部
2000、3003 多重信号数情報
2001 CPRI信号を格納したEthernetフレーム
2002、3005 現在時刻情報
2005、3008 伝送路
2007、3010 送信時刻情報
3020、 受信時刻情報
2011 外部時刻配信装置からの時刻信号
2012 時刻情報
2013、3016 時刻同期受信情報
2014、3018 時刻同期送信情報
317 時刻修正部
318 遅延時間変動監視部
3017 時刻修正情報
401 プリアンブル+MACアドレス+フレーム長
402 ユーザデータ領域
403 FCS格納部
404 CPRI多重信号データ
405 多重数情報
406 送信時刻情報
501 遅延時間
502 前回時刻同期成立からフレーム受信までの経過時間
503 遅延時間推定値
504 時計ずれ推定値
901、902、903、904 信号検出部
905 多重数検出部
906、907、908 CPRI信号バッファ
909 ヘッダ付与部

Claims (5)

  1. 伝送路を経て受信した時刻同期フレームから抽出された時刻同期受信情報により、予め定められたプロトコルに従った時刻同期シーケンスで装置内時刻を修正し、時刻同期完了通知を出力する装置内時刻管理部と、
    伝送路を経て受信した信号フレームから抽出した送信時刻情報と、前記信号フレームの受信時刻情報とを出力する遅延時間測定部と、
    遅延時間変動監視部と、
    を備え、
    前記遅延時間変動監視部は、前記装置内時刻管理部から入力した前記時刻同期完了通知による時刻同期が成立した時点からの経過時間と、前記遅延時間測定部から入力した送信時刻情報と受信時刻との差分である遅延時間に基づき送信側と受信側の時計ずれを表す時計ずれ推定値を求め前記時計ずれ推定値が、予め定められた時刻修正しきい値を超えたとき、前記時計ずれ推定値を前記装置内時刻管理部に通知し、
    前記装置内時刻管理部は、前記遅延時間変動監視部から通知された前記時計ずれ推定値に従い前記装置内時刻を修正し、前記時刻同期シーケンスを初期化又は再開する
    ことを特徴とする制御装置。
  2. 請求項1に記載の制御装置において、
    前記装置内時刻管理部の前記装置内時刻を、信号フレームに送信時刻情報として付与する送信時刻付与部と、
    時刻同期フレームを前記装置内時刻管理部の前記装置内時刻により生成する時刻同期フレーム生成部と、
    前記送信時刻付与部から受信した信号フレームを、遅延なしで伝送路に送信し、前記時刻同期フレーム生成部から送信された時刻同期フレームを、信号フレームを送信していない期間に前記伝送路に送信する送信信号フレーム制御部と、
    を備えたことを特徴とする制御装置。
  3. 請求項1又は2に記載の制御装置において、
    前記遅延変動監視部は、前記時計ずれ推定値が前記時刻同期の成立よりも頻繁に前記時刻修正しきい値を超える場合は、警報を通知することを特徴とする制御装置。
  4. 請求項1乃至3のいずれかに記載の制御装置において、
    前記遅延時間変動監視部は、前記装置内時刻管理部からの時刻同期完了通知を受信した時点から、信号フレームを受信した時点まで、複数の信号フレームについての、時刻同期完了時点からの経過時間に対する遅延時間を1次関数で近似し、前記1次関数に基づき前記時刻同期完了通知を受信した時点での遅延時間推定値を計算し、前記遅延時間と前記遅延時間推定値との差により前記時計ずれ推定値を求め、前記時計ずれ推定値が前記時刻修正しきい値を超えると、前記装置内時刻管理部に前記時計ずれ推定値を出力し、
    前記装置内時刻管理部は前記時計ずれ推定値により前記装置内時刻を修正し、時刻同期シーケンスを初期化又は再開するための時刻同期フレームを送信することで、前記時刻同期シーケンスを初期化又は再開する
    ことを特徴とする制御装置。
  5. ネットワークシステムであって
    送信側装置と、
    受信側装置と
    を備え、

    前記送信側装置は
    送信時刻情報を含む信号フレームを伝送路に送信し、
    前記信号フレームを送信していない期間に時刻同期フレームを伝送路に送信し、

    前記受信側装置は、
    伝送路を経て受信した時刻同期フレームから抽出された時刻同期受信情報により、予め定められたプロトコルに従った時刻同期シーケンスで装置内時刻を修正し、時刻同期完了通知を出力する装置内時刻管理部と、
    伝送路を経て受信した信号フレームから抽出した送信時刻情報と、前記信号フレームの受信時刻情報とを出力する遅延時間測定部と、
    遅延時間変動監視部と、
    を備え、
    前記遅延時間変動監視部は、前記装置内時刻管理部から入力した前記時刻同期完了通知による時刻同期が成立した時点からの経過時間と、前記遅延時間測定部から入力した送信時刻情報と受信時刻との差分である遅延時間に基づき送信側と受信側の時計ずれを表す時計ずれ推定値を求め前記時計ずれ推定値が、予め定められた時刻修正しきい値を超えたとき、前記時計ずれ推定値を前記装置内時刻管理部に通知し、
    前記装置内時刻管理部は、前記遅延時間変動監視部から通知された前記時計ずれ推定値に従い前記装置内時刻を修正し、前記時刻同期シーケンスを初期化又は再開する
    ことを特徴とするネットワークシステム。


JP2014155866A 2014-07-31 2014-07-31 制御装置及びネットワークシステム Pending JP2016034065A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014155866A JP2016034065A (ja) 2014-07-31 2014-07-31 制御装置及びネットワークシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014155866A JP2016034065A (ja) 2014-07-31 2014-07-31 制御装置及びネットワークシステム

Publications (1)

Publication Number Publication Date
JP2016034065A true JP2016034065A (ja) 2016-03-10

Family

ID=55452794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014155866A Pending JP2016034065A (ja) 2014-07-31 2014-07-31 制御装置及びネットワークシステム

Country Status (1)

Country Link
JP (1) JP2016034065A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3497829A4 (en) * 2016-08-12 2020-12-09 Nokia Solutions and Networks Oy LINK LATENCY AND SYSTEM BEHAVIOR
WO2021088487A1 (zh) * 2019-11-04 2021-05-14 大连大学 节点之间的数据传输的时间同步方法
CN114938705A (zh) * 2020-01-14 2022-08-23 株式会社电装 通信装置、以及通信装置所使用的程序以及方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3497829A4 (en) * 2016-08-12 2020-12-09 Nokia Solutions and Networks Oy LINK LATENCY AND SYSTEM BEHAVIOR
WO2021088487A1 (zh) * 2019-11-04 2021-05-14 大连大学 节点之间的数据传输的时间同步方法
CN114938705A (zh) * 2020-01-14 2022-08-23 株式会社电装 通信装置、以及通信装置所使用的程序以及方法

Similar Documents

Publication Publication Date Title
US8982897B2 (en) Data block output apparatus, communication system, data block output method, and communication method
US10432553B2 (en) Systems and methods for transportation of multiple constant bitrate data streams
US9525482B1 (en) Apparatus and method for measurement of propagation time of a data stream in a transport network
US9825724B2 (en) Systems and methods for transporting a clock signal over a network
US8731036B2 (en) Packet filter-based clock synchronization system, apparatus, and method, and program thereof
US8718213B2 (en) Clock synchronization method, apparatus, and system
US10104657B2 (en) Communication system, wireless communication apparatus, and wireless communication method
JP6275619B2 (ja) 多段ponシステムのdba制御装置、dba制御方法およびdba制御プログラム
JP2016034065A (ja) 制御装置及びネットワークシステム
JP5868299B2 (ja) ネットワーク装置
JP5650072B2 (ja) 周波数・時刻同期方法および周波数・時刻同期装置
CN113424466A (zh) 时钟同步的方法和装置
US9742513B2 (en) Transmission apparatus and clock regeneration method
WO2013069176A1 (ja) 送信装置、送信方法、及びプログラムが格納された非一時的なコンピュータ可読媒体
JP6456776B2 (ja) 遅延揺らぎ吸収方法
JP6274918B2 (ja) 通信システム
WO2016177240A1 (zh) 一种实现频率同步的方法和装置
JP6018552B2 (ja) 通信方式変換装置
JP5054993B2 (ja) 同期非同期通信網の変換装置、方法、プログラム、記録媒体及び通信システム
JP5143624B2 (ja) 非同期ネットワークを用いた電波送信システム及び電波同期送信方法
JP6007747B2 (ja) データ受信装置、dpll装置及びデータ受信装置制御方法
WO2014203449A1 (ja) 通信システム、通信システムの制御方法、送信装置、及び受信装置
WO2014203485A1 (ja) 通信システム、通信システムの制御方法、送信装置、及び受信装置
JP6946787B2 (ja) 保護継電システムのサンプリング同期装置
JP6024820B2 (ja) 通信装置