JP6943316B1 - ゲート駆動装置、スイッチング装置およびゲート駆動方法 - Google Patents

Abstract

【課題】サージ電圧を抑制しつつスイッチング損失を低減したいという要望が高まっている。【解決手段】 スイッチング素子のゲートを駆動するゲート駆動部と、スイッチング素子のターンオン期間のうち当該スイッチング素子に電流が流れ始めるタイミング以降の少なくとも一部の期間に、当該スイッチング素子のゲート電流を、当該少なくとも一部の期間前と比較して小さい電流に切り替える切替部と、を備えるゲート駆動装置が提供される。【選択図】図１

Description

本発明は、ゲート駆動装置、スイッチング装置およびゲート駆動方法に関する。

従来、スイッチング素子をターンオンする場合のサージ電圧を抑制する種々の技術が提案されている（例えば、特許文献１参照）。
特許文献１ 特許５１８６０９５号

近年、サージ電圧を抑制しつつスイッチング損失を低減したいという要望が高まっている。

上記課題を解決するために、本発明の第１の態様においては、ゲート駆動装置が提供される。ゲート駆動装置は、スイッチング素子のゲートを駆動するゲート駆動部を備えてよい。ゲート駆動装置は、スイッチング素子のターンオン期間のうち当該スイッチング素子に電流が流れ始めるタイミング以降の少なくとも一部の期間に、当該スイッチング素子のゲート電流を、当該少なくとも一部の期間前と比較して小さい電流に切り替える切替部を備えてよい。

切替部は、少なくとも一部の期間にスイッチング素子のゲート電流の変化速度を変化させて、当該ゲート電流を少なくとも一部の期間前よりも小さくしてよい。

少なくとも一部の期間は、スイッチング素子に電流が流れ始めるタイミングよりも後に開始してよい。

ゲート駆動装置は、スイッチング素子に対するターンオン信号の入力以降の第１基準タイミングからスイッチング素子に電流が流れ始めるタイミングよりも後までの第１基準時間の経過を検出して切替部に信号を供給する第１検出部をさらに備えてよい。

第１基準タイミングは、スイッチング素子に対するターンオン信号の入力タイミングよりも後であってよい。スイッチング素子は、還流ダイオードが逆並列に接続された対向スイッチング素子と直列に接続されてよい。ゲート駆動装置は、スイッチング素子のゲート電圧を示すパラメータと、スイッチング素子の素子電圧を示すパラメータと、スイッチング素子に流れる電流を示すパラメータと、還流ダイオードに流れる電流を示すパラメータとのうち、少なくとも１つを取得する第１取得部をさらに備えてよい。ゲート駆動装置は、第１取得部が取得したパラメータに基づいて、第１基準タイミングを検出して第１検出部に信号を供給する第２検出部をさらに備えてよい。

第１基準タイミングは、スイッチング素子に対するターンオン信号の入力タイミングであってよい。

スイッチング素子は、還流ダイオードが逆並列に接続された対向スイッチング素子と直列に接続されてよい。少なくとも一部の期間は、還流ダイオードに流れる電流がゼロになるタイミングを含んでよい。

ゲート駆動装置は、還流ダイオードに流れる電流を示すパラメータと、スイッチング素子に流れる電流を示すパラメータとの少なくとも一方を取得する第２取得部をさらに備えてよい。ゲート駆動装置は、第２取得部が取得したパラメータに基づいて、還流ダイオードに流れる電流がゼロになったことを検出して切替部に信号を供給する第３検出部をさらに備えてよい。

ゲート駆動装置は、スイッチング素子に対するターンオン信号の入力以降の第２基準タイミングから還流ダイオードに流れる電流がゼロになるタイミング以降までの第２基準時間の経過を検出して切替部に信号を供給する第４検出部をさらに備えてよい。

切替部は、ターンオン期間のうち少なくとも一部の期間の後に、スイッチング素子のゲート電流を、少なくとも一部の期間と比較して大きい電流に切り替えてよい。

切替部は、スイッチング素子のゲートに接続されるゲート抵抗を有し、当該ゲート抵抗の抵抗値を切り替えてよい。

切替部は、スイッチング素子のゲートに接続される電源を有し、当該電源の電圧を切り替えてよい。

切替部は、少なくとも一部の期間においてスイッチング素子のゲート電流を段階的に複数回切り替えてよい。

本発明の第２の態様においては、スイッチング装置が提供される。スイッチング装置は、第１の態様のゲート駆動装置を備えてよい。スイッチング装置は、ゲート駆動装置によってゲートが駆動されるスイッチング素子を備えてよい。

スイッチング素子は、ワイドバンドギャップ半導体素子であってよい。

本発明の第３の態様においては、スイッチング素子のゲートを駆動するゲート駆動方法が提供される。ゲート駆動方法は、スイッチング素子のターンオン期間のうち当該スイッチング素子に電流が流れ始めるタイミング以降の少なくとも一部の期間に、当該スイッチング素子のゲート電流を、当該少なくとも一部の期間前と比較して小さい電流に切り替える切替段階を備えてよい。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

本実施形態に係るスイッチング装置１００を示す。 スイッチング装置１００の動作を示す。 比較例のスイッチング装置により主スイッチング素子２をターンオンする場合の動作波形を示す。 スイッチング装置１００により主スイッチング素子２をターンオンする場合の動作波形を示す。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

［１．スイッチング装置１００の構成］
図１は、本実施形態に係るスイッチング装置１００を示す。なお、図中、白抜きの矢印記号は電圧を示す。

スイッチング装置１００は、一例としてモータ駆動用または電力供給用に用いられる電力変換装置の１相分を示したものであり、正側電源線１０１および負側電源線１０２と、電源出力端子１０５との接続を切り換えて電源出力端子１０５から変換した電圧を出力する。

ここで、正側電源線１０１および負側電源線１０２の間には例えば６００〜８００Ｖの直流電圧Ｅｄが印加され、負側電源線１０２はスイッチング装置１００の全体の基準電位（一例としてグランド電位）に接続される。電源出力端子１０５には誘導負荷１０６が接続されてよい。スイッチング装置１００は、正側の主スイッチング素子１および負側の主スイッチング素子２と、主スイッチング素子１、２に逆並列に接続された還流ダイオード３、４と、正側のゲート駆動装置５および負側のゲート駆動装置６とを備える。

［１−１．主スイッチング素子１，２］
主スイッチング素子１、２は、それぞれスイッチング素子の一例であり、ドレイン端子およびソース端子の間を電気的に接続または切断する。例えば、主スイッチング素子１、２は、後述のゲート駆動装置５、６によってオン（接続とも称する）／オフ（切断とも称する）を切り換える。ここで、本実施形態では一例として、主スイッチング素子１、２は負側電源線１０２および正側電源線１０１の間に直列に順次接続され、電力変換装置における上アームおよび下アームを構成している。主スイッチング素子１、２の中点には電源出力端子１０５が接続される。

主スイッチング素子１、２は、シリコンを基材としたシリコン半導体素子である。これに代えて、主スイッチング素子１、２の少なくとも一方はワイドバンドギャップ半導体素子であってもよい。ワイドバンドギャップ半導体素子とは、シリコン半導体素子よりもバンドギャップが大きい半導体素子であり、例えばＳｉＣ、ＧａＮ、ダイヤモンド、窒化ガリウム系材料、酸化ガリウム系材料、ＡｌＮ、ＡｌＧａＮ、または、ＺｎＯなどを含む半導体素子である。ワイドバンドギャップ半導体素子は、シリコン半導体素子よりもスイッチング速度を向上させることが可能である。なお、本実施例では主スイッチング素子１、２はＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）であり、正側電源線１０１の側がカソードである寄生ダイオード（図示せず）を有してよい。

［１−２．還流ダイオード３，４］
還流ダイオード３、４は、主スイッチング素子１、２に逆並列に接続される。還流ダイオード３、４は、ショットキーバリアダイオードでもよいし、ＭＯＳＦＥＴの寄生ダイオードでもよい。還流ダイオード３、４は、シリコン半導体素子でもよいし、ワイドバンドギャップ半導体素子でもよい。

［１−３．ゲート駆動装置５，６］
ゲート駆動装置５、６は、外部から入力される入力信号に基づいて、対応する主スイッチング素子１、２のゲート（ゲート端子とも称する）を駆動する。入力信号は、ＰＷＭ制御により主スイッチング素子１、２を制御して、電源出力端子１０５から概ね正弦波の交流電流を出力させてよい。入力信号は主スイッチング素子１と、主スイッチング素子２とに対して別々に入力されてよい。なお、本実施形態では一例として、入力信号はハイ（オン指令信号）の場合に主スイッチング素子２をオン状態にすることを指示し、ロー（オフ指令信号）の場合に主スイッチング素子２をオフ状態にすることを指示する。入力信号は主スイッチング素子１，２を交互にオン状態にする場合に、主スイッチング素子１，２の両方をオフ状態とした後に、主スイッチング素子１，２の何れか一方をオン状態としてよい。

正側のゲート駆動装置５は主スイッチング素子１のゲートを駆動し、負側のゲート駆動装置６は主スイッチング素子２のゲートを駆動する。なお、ゲート駆動装置５、６は同様の構成であるため、本実施形態では負側のゲート駆動装置６について説明を行い、正側のゲート駆動装置５については説明を省略する。

ゲート駆動装置６は、ゲート駆動部６１と、取得部６２と、検出部６３〜６５と、切替部６７とを有する。本実施形態においては一例として、ゲート駆動装置６の各部をアナログ回路として説明する。

［１−３−１．ゲート駆動部６１］
ゲート駆動部６１は、外部からの入力信号に含まれるターンオン信号（立ち上り信号）およびターンオフ信号（立ち下り信号）に基づいて、主スイッチング素子２のゲートを駆動する。ゲート駆動部６１は、主スイッチング素子２のゲート端子にオン／オフを指示するゲート駆動信号（オン指令信号／オフ指令信号）を供給する。本実施形態では一例として、ゲート駆動信号は主スイッチング素子２のオンを指示する場合にハイとなってよい。ゲート駆動部６１は、主スイッチング素子２のソース端子に接続され、ソース端子の電位をゲート駆動信号の基準電位として用いてよい。

［１−３−２．取得部６２］
取得部６２は、第１取得部および第２取得部の一例であり、切替部６７の切り替えタイミングに関するパラメータを取得する。例えば、取得部６２は、主スイッチング素子２に流れる電流を示すパラメータを取得してよい。本実施形態では一例として、取得部６２は、電流センサ６２１からドレイン電流Ｉｄを取得してよい。取得部６２は、主スイッチング素子２のターンオン期間にパラメータを取得してよい。取得部６２は、取得したパラメータを検出部６３，６５に供給してよい。

［１−３−３．検出部６３］
検出部６３は、第２検出部の一例であり、第１基準タイミングを検出する。検出部６３は、取得部６２が取得したパラメータに基づいて第１基準タイミングを検出してよい。例えば、検出部６３は、パラメータを基準値と比較するコンパレータであってよい。検出部６３は、第１基準タイミングを示す信号を検出部６４に供給してよい。

ここで、第１基準タイミングは、切替部６７によるモードを切り替えのための第１基準時間の開始タイミングである。第１基準タイミングは、主スイッチング素子２に対するターンオン信号の入力以降のタイミングであってよく、本実施形態では一例として、主スイッチング素子２に対するターンオン信号の入力タイミングよりも後のタイミングである。

また、第１基準時間は、第１基準タイミングから主スイッチング素子２に電流が流れ始めるタイミングよりも後までの時間である。第１基準時間の終期は、主スイッチング素子２に電流が流れ始めるタイミングよりも後、かつ、還流ダイオード３に流れる電流がゼロとなるタイミングより前の任意のタイミングであってよい。第１基準時間は、スイッチング装置１００の出荷前に予め測定されて検出部６３に設定されてよい。

［１−３−４．検出部６４］
検出部６４は、第１検出部の一例であり、第１基準タイミングから第１基準時間の経過を検出する。例えば、検出部６４は、第１基準タイミングからの経過時間に応じた電圧を出力する積分回路と、積分回路からの電圧を基準値と比較するコンパレータとを有してよい。検出部６４は、第１基準時間の経過を示す信号を切替部６７に供給してよい。

［１−３−５．検出部６５］
検出部６５は、第３検出部の一例であり、還流ダイオード３に流れる電流がゼロになったことを検出する。検出部６５は、取得部６２が取得したパラメータ（本実施形態では一例として主スイッチング素子２に流れる電流を示すパラメータ）に基づいて検出を行ってよい。例えば、検出部６５は、主スイッチング素子２に流れる電流が主スイッチング素子２の定常オン状態での電流に達したことを検出することで、還流ダイオード３に流れる電流がゼロになったことを検出してよい。検出部６５は、パラメータを基準値と比較するコンパレータであってよい。検出部６５は、還流ダイオード３に流れる電流がゼロになったことを示す信号を切替部６７に供給してよい。

［１−３−６．切替部６７］
切替部６７は、主スイッチング素子２のターンオン期間のうち主スイッチング素子２に電流が流れ始めるタイミング以降の少なくとも一部の期間（低減期間とも称する）に、当該主スイッチング素子２のゲート電流を、低減期間前と比較して小さい電流に切り替える。切替部６７は、接続の切替によってゲート電流を小さくしてよい。切替部６７は、低減期間に主スイッチング素子２のゲート電流の変化速度を変化させて、当該ゲート電流を低減期間前よりも小さくしてよい。

低減期間は、主スイッチング素子２に電流が流れ始めるタイミングに開始してもよいが、本実施形態においては一例として、当該タイミングよりも後に開始する。低減期間の始期は、検出部６４によって検出されてよい。

また、低減期間は、還流ダイオード３に流れる電流がゼロになるタイミングを含んでよい。別言すれば、低減期間の終期は、還流ダイオード３に流れる電流がゼロになるタイミング以降であってよい。低減期間の終期は、検出部６５によって検出されてよい。

切替部６７は、増幅回路６７０と、接続切替部６７１と、切替制御部６７２とを有する。

［１−３−６−１．増幅回路６７０］
増幅回路６７０は、ゲート駆動部６１からのゲート駆動信号を増幅して主スイッチング素子２のゲート端子に供給する。増幅回路６７０は、正側電源線６７１１および負側電源線６７１２の間に、正側のスイッチング素子６７０１，６７０２と、正側の抵抗６７０５，６７０６と、負側のスイッチング素子６７０３と、負側の抵抗６７０７とを有する。

正側のスイッチング素子６７０１，６７０２は、主スイッチング素子２をターンオンするための素子であり、正側電源線６７１１と、主スイッチング素子２のゲート端子との間に並列に接続される。正側のスイッチング素子６７０１，６７０２は、ｎｐｎ型のバイポーラトランジスタであり、ベース端子に入力されるゲート駆動信号がハイとなる場合にオンとなって正側電源線６７１１からの電流を主スイッチング素子２のゲート端子に供給してよい。

正側の抵抗６７０５，６７０６は、ゲート抵抗の一例であり、主スイッチング素子２のゲートに接続される。例えば、抵抗６７０５，６７０６は、正側電源線６７１１と、主スイッチング素子２のゲート端子との間に並列に接続されて、正側のスイッチング素子６７０１，６７０２とそれぞれ直列に接続されてよい。抵抗６７０５，６７０６は互いに異なる抵抗値を有する。本実施形態では一例として、抵抗６７０５の抵抗値は、抵抗６７０６の抵抗値よりも小さい。

負側のスイッチング素子６７０３は、主スイッチング素子２をターンオフするための素子であり、負側電源線６７１２と、主スイッチング素子２のゲート端子との間に接続されてよい。負側のスイッチング素子６７０３は、ｐｎｐ型のバイポーラトランジスタであり、ベース端子に入力されるゲート駆動信号がローとなる場合にオンとなって主スイッチング素子２のゲート端子から負側電源線６７１２に電荷を引き抜いてよい。

負側の抵抗６７０７は、主スイッチング素子２のゲート端子と負側電源線６７１２との間で、負側のスイッチング素子６７０３と直列に接続される。

［１−３−６−２．接続切替部６７１］
接続切替部６７１は、抵抗６７０５の抵抗値と抵抗６７０６の抵抗値との間でゲート抵抗の抵抗値を切り替える。これにより、ゲート電流が切り換えられる。

接続切替部６７１は、２つの抵抗６７０５，６７０６の何れか一方を択一的にゲートに電気的に接続してよい。本実施形態では一例として接続切替部６７１は、スイッチング素子６７０１のベース端子と、スイッチング素子６７０２のベース端子との何れか一方をゲート駆動部６１に接続する。

［１−３−６−３．切替制御部６７２］
切替制御部６７２は、検出部６４，６５から供給される信号に応じて接続切替部６７１を制御することで、ターンオン期間におけるゲート電流を制御する。切替制御部６７２は、接続切替部６７１に対する切替信号によって、主スイッチング素子２のターンオン期間のうち低減期間には抵抗６７０６をゲート端子に接続し、低減期間の前後には抵抗６７０５をゲートに接続してよい。これにより、低減期間には主スイッチング素子２のゲート電流が低減期間前と比較して小さい電流に切り替わり、低減期間の後には、主スイッチング素子２のゲート電流が低減期間と比較して大きい電流に切り替わる。切替制御部６７２は、主スイッチング素子２のターンオンが完了した場合には、遅くとも次のターンオン開始までに抵抗６７０５をゲート端子に接続してよい。

以上のスイッチング装置１００によれば、主スイッチング素子２のターンオン期間のうち当該主スイッチング素子２に電流が流れ始めるタイミング以降の低減期間に、当該主スイッチング素子２のゲート電流が低減期間前と比較して小さい電流に切り替わる。従って、還流ダイオード３に流れる電流の変化率を小さくすることができるため、還流ダイオード３の逆回復により生じるサージ電圧を低減し、サージ電圧による素子破壊を防止することができる。また、主スイッチング素子２に電流が流れ始めるタイミング以降に低減期間が開始するので、電流が流れ始めるタイミングよりも前に低減期間が開始する場合と異なり、ゲート電流、ひいてはゲート電圧の変化率が小さくなってターンオン期間が長くなってしまうのを防止し、スイッチング損失を低減することができる。

また、低減期間は主スイッチング素子２に電流が流れ始めるタイミングよりも後に開始するので、電流が流れ始める以前に開始する場合と比較して、ターンオン期間をいっそう短くしてスイッチング損失を低減することができる。

また、主スイッチング素子２に対するターンオン信号の入力以降の第１基準タイミングから主スイッチング素子２に電流が流れ始めるタイミングよりも後までの第１基準時間の経過が検出されて低減期間が開始するので、確実に低減期間を主スイッチング素子２に電流が流れ始めるタイミングよりも後にすることができる。

また、取得部６２が取得したパラメータに基づいて第１基準タイミングが検出されるので、固定時間の経過タイミングを第１基準タイミングとして検出する場合と異なり、スイッチング装置１００の状態によらず確実に第１基準タイミングを検出することができる。

また、低減期間には、還流ダイオード３に流れる電流がゼロになるタイミングが含まれるので、還流ダイオード３の逆回復により生じるサージ電圧を確実に低減し、サージ電圧による素子破壊を防止することができる。

また、取得されたパラメータに基づいて、還流ダイオード３に流れる電流がゼロになったことが検出されるので、固定時間の経過タイミングを電流がゼロになるタイミングとして検出する場合と異なり、スイッチング装置１００の状態によらず、還流ダイオード３に流れる電流がゼロになるタイミングを確実に低減期間に含めることができる。

また、低減期間にゲート電流の変化速度が変化してゲート電流が低減期間前よりも小さくなるので、ゲート電流を急峻に小さくして還流ダイオード３の逆回復により生じるサージ電圧を確実に低減し、サージ電圧による素子破壊を防止することができる。

［２．動作］
図２は、スイッチング装置１００の動作を示す。スイッチング装置１００は、ステップＳ１０１〜Ｓ１１５の処理を行うことにより主スイッチング素子２のゲートを駆動して主スイッチング素子２をターンオンする。

ステップＳ１０１においてゲート駆動部６１は、外部からの入力信号に含まれるオン指令信号を受信する。ステップＳ１０３においてゲート駆動部６１は、ターンオンを指示するゲート駆動信号を出力して主スイッチング素子２のターンオンを開始する。なお、本実施形態においては一例として、主スイッチング素子２のターンオンの開始時には主スイッチング素子２のゲート端子に抵抗６７０５が接続されており、ゲート駆動信号によって抵抗６７０５の抵抗値に応じたゲート電流がゲートに流れ始める。また、パラメータを取得部６２は、主スイッチング素子２に流れる電流を示す取得し始める。

ステップＳ１０５において検出部６３は、第１基準タイミングを検出する。検出部６３は、取得部６２が取得したパラメータに基づいて第１基準タイミングを検出してよく、本実施形態では一例として、主スイッチング素子２に流れる電流がゼロより大きい閾値に達するタイミングを第１基準タイミングとして検出する。これにより、主スイッチング素子２に対するターンオン信号の入力タイミングよりも後の第１基準タイミングが検出される。

ステップＳ１０７において検出部６４は、第１基準タイミングから第１基準時間が経過するタイミングを検出する。これにより、主スイッチング素子２に電流が流れ始めるよりも後のタイミングが検出されて低減期間が開始する。検出されるタイミングは、主スイッチング素子２に電流が流れ始めるよりも後である限りにおいて、還流ダイオード３に流れる電流がゼロになるタイミングであってもよいし、その前のタイミングであってもよい。本実施形態では一例として、検出されるタイミングは、還流ダイオード３に流れる電流がゼロになるタイミングの直前であってよい。

ステップＳ１０９において切替部６７は、主スイッチング素子２のゲート電流を低減期間前よりも小さい電流に切り替える。本実施形態では一例として、切替部６７は、ゲート抵抗を抵抗６７０５から抵抗６７０６に切り替えてゲート電流の変化速度を変化させ、ゲート電流を小さくする。ゲート電流は低減期間前から不連続に小さくなってよい。

ステップＳ１１１において検出部６５は、還流ダイオード３に流れる電流がゼロになったことを検出する。検出部６５は、取得部６２が取得したパラメータに基づいて、還流ダイオード３に流れる電流がゼロになったことを検出してよく、本実施形態では一例として、主スイッチング素子２に流れる電流が主スイッチング素子２の定常オン状態での電流に達したことを検出することで、還流ダイオード３に流れる電流がゼロになったことを検出する。これにより、低減期間が終了する。

ステップＳ１１３において切替部６７は、主スイッチング素子２のゲート電流を低減期間よりも大きい電流に切り替える。本実施形態では一例として、切替部６７は、ゲート抵抗を抵抗６７０６から抵抗６７０５に切り替えてゲート電流を大きくする。これにより、低減期間のゲート電流が低減期間の前よりも小さくなり、低減期間後のゲート電流が低減期間よりも大きくなる。

そして、ステップＳ１１５において主スイッチング素子２のターンオンが完了し、スイッチング装置１００はターンオンに関する動作を終了する。

［３．動作波形］
［３−１．比較例のスイッチング装置による動作波形］
図３は、本実施形態の比較例のスイッチング装置により主スイッチング素子２をターンオンする場合の動作波形を示す。比較例のスイッチング装置は主スイッチング素子２のゲート電圧Ｖｇが閾値電圧Ｖｔｈを超える前にあらかじめゲート抵抗を大きくすることで、主スイッチング素子２のゲート電流を小さくして素子電流Ｉｄの変化率、ひいては還流ダイオード３に流れる電流の変化率を抑え、還流ダイオード３の逆回復によるサージ電圧を低減する。

なお、図３と、後述の図４において横軸は時間を示し、縦軸は主スイッチング素子２に対する入力信号や、切替制御部６７２からの切替信号、主スイッチング素子２のゲート電圧Ｖｇ、ゲート電流Ｉｇ、素子電流（ドレイン電流）Ｉｄおよび素子電圧（ドレインソース間電圧）Ｖｄｓ、還流ダイオード３に流れる電流ＩＦ、還流ダイオード３の素子電圧（アノードカソード間電圧）ＶＡＫ、スイッチング装置のモードを示す。このうち、切替信号は、抵抗値の小さい抵抗６７０５をゲート端子に接続する場合には「Ｒｇ小」、抵抗値の大きい抵抗６７０６をゲート端子に接続する場合には「Ｒｇ大」として図示している。また、スイッチング装置のモードは、主スイッチング素子２にオン指令信号が入力されて主スイッチング素子２の素子電流Ｉｄの増加、還流ダイオード３の電流ＩＦの減少が開始するまでをモード（１）、モード（１）の後、還流ダイオード３に流れる電流ＩＦがゼロクロスするまでをモード（２）、モード（２）の後をモード（３）として図示している。

抵抗６７０５が主スイッチング素子２のゲート端子に接続された状態で、主スイッチング素子２を駆動するための入力信号が時点ｔ１でロー（オフ指令）からハイ（オン指令）に切り替わると、ゲート駆動部６１からのゲート駆動信号がハイとなり、抵抗６７０５の抵抗値（本比較例においては抵抗６７０６よりも小さい抵抗値）に応じたゲート電流Ｉｇが流れ始める。また、ゲート電圧Ｖｇが上昇し始める。

時点ｔ２で切替制御部６７２が切替信号によりゲート端子に抵抗６７０６を接続させると、ゲート電流Ｉｇが小さくなる。また、ゲート電圧Ｖｇの変化率が小さくなる。

時点ｔ３でゲート電圧Ｖｇが閾値電圧Ｖｔｈに達すると、主スイッチング素子２に素子電流Ｉｄが流れ始め、還流ダイオード３に流れる電流ＩＦが低下し始める。また、素子電圧Ｖｄｓは、主スイッチング素子２に接続された配線のインダクタンスＬと、素子電流Ｉｄの変化率とを乗算した電圧ΔＶ１（＝Ｌ×ｄ（Ｉｄ）／ｄｔ）だけ低下する。

時点ｔ４で還流ダイオード３に流れる電流ＩＦがゼロになり、その後の時点ｔ５で切替制御部６７２が切替信号によりゲート端子に抵抗６７０５を接続させると、ゲート電流Ｉｇが大きくなる。これにより、ターンオンが早められる。また、還流ダイオード３が逆回復してサージ電圧がピーク電圧Ｖｐに達し、時点ｔ６でターンオン期間が終了する。

以上の変形例においては、時点ｔ１〜ｔ６のターンオン期間のうち時点ｔ２〜ｔ５の期間でゲート電流Ｉｇが小さくされて還流ダイオード３に流れる電流の変化率が抑えられるため、逆回復により生じるサージ電圧が小さくなる。しかしながら、ゲート電流Ｉｇを小さくする期間が長い分、ターンオン期間が長くなり、スイッチング損失が大きくなってしまう。

［３−２．実施形態のスイッチング装置１００による動作波形］
図４は、本実施形態のスイッチング装置１００により主スイッチング素子２をターンオンする場合の動作波形を示す。

本実施形態に係るスイッチング装置１００では、上述の比較例と同様にして、入力信号が時点ｔ１でロー（オフ指令）からハイ（オン指令）に切り替わると、抵抗６７０５の抵抗値（本動作例においては抵抗６７０６よりも小さい抵抗値）に応じたゲート電流Ｉｇが流れてゲート電圧Ｖｇが上昇し始める。

時点ｔ３でゲート電圧Ｖｇが閾値電圧Ｖｔｈに達すると、主スイッチング素子２に素子電流Ｉｄが流れ始め、還流ダイオード３に流れる電流ＩＦが低下し始める。

ここで、本実施形態に係るスイッチング装置１００では、ゲート電圧Ｖｇが閾値電圧Ｖｔｈに達する時点ｔ３では、抵抗６７０５が主スイッチング素子２のゲート端子に接続されている。そのため、比較例と比較してゲート電流Ｉｇが大きく維持されて素子電流Ｉｄの変化率が大きく維持される結果、素子電圧Ｖｄｓは電圧ΔＶ１よりも大きい電圧ΔＶ２だけ低下する。また、比較例と比較して還流ダイオード３に流れる電流ＩＦの変化率が大きく維持される。

時点ｔ１０で検出部６３は素子電流Ｉｄが閾値電流Ｉｔｈに達する第１基準タイミングを検出し、時点ｔ２'で検出部６４が第１基準タイミングとしての時点ｔ１０から第１基準時間Δｔが経過するタイミング、つまり低減期間の開始タイミングを検出する。

開始タイミングが検出されると、切替制御部６７２が切替信号によりゲート端子に抵抗６７０６を接続させる。これにより、ゲート電流Ｉｇの変化速度が変化し、ゲート電流Ｉｇが小さくなる。また、ゲート電圧Ｖｇの変化率が小さくなる。ここで、時点ｔ２'は、ゲート電圧Ｖｇが閾値電圧Ｖｔｈに達する時点ｔ３よりも後であってよく、還流ダイオード３に流れる電流ＩＦがゼロになる時点ｔ４'以前であってよい。時点ｔ２'が時点ｔ４'以前であれば、素子電流Ｉｄおよび還流ダイオード３の電流ＩＦの変化が緩やかになる結果、逆回復によって還流ダイオード３のカソード端子側からアノード端子側に流れる電流の大きさが小さくなり、逆回復に起因するサージ電圧は低減される。

時点ｔ４'で還流ダイオード３に流れる電流ＩＦがゼロになったことを検出部６５が検出すると、その直後に時点ｔ５'で切替制御部６７２が切替信号によりゲート端子に抵抗６７０５を接続させる。その結果、ゲート電流の変化速度が変化してゲート電流Ｉｇが大きくなり、ターンオンが早められる。また、還流ダイオード３が逆回復してサージ電圧がピーク電圧Ｖｐ'に達し、時点ｔ６'でターンオン期間が終了する。なお、本動作例では時点ｔ３〜ｔ２'の期間において還流ダイオード３に流れる電流ＩＦの変化率が大きいため、電流ＩＦがゼロクロスする時点ｔ４'は比較例の時点ｔ４よりも早い。

以上のように、本動作例によれば、時点ｔ１〜ｔ６'のターンオン期間のうち時点ｔ２'〜ｔ５'の期間でゲート電流Ｉｇが小さくされて還流ダイオード３に流れる電流の変化率が抑えられるため、逆回復により生じるサージ電圧のピーク電圧Ｖｐ'が、比較例のピーク電圧Ｖｐより小さくなる。また、比較例の時点ｔ２〜ｔ５の期間と比較してゲート電流Ｉｇを小さくする期間が短い分、ターンオン期間ｔ１〜ｔ６'が短くなり、スイッチング損失が低減される。

［４．変形例］
なお、上記の実施形態においては、取得部６２は主スイッチング素子２に流れる電流を示すパラメータを取得することとして説明したが、これに加えて／代えて、主スイッチング素子２のゲート電圧Ｖｇを示すパラメータと、主スイッチング素子２の素子電圧Ｖｄｓを示すパラメータと、還流ダイオード３に流れる電流ＩＦを示すパラメータとのうち、少なくとも１つを取得してもよい。ゲート電圧Ｖｇを示すパラメータが取得される場合には、検出部６３は、ゲート電圧Ｖｇが閾値電圧Ｖｔｈに達するタイミングを第１基準タイミングとして検出してよい。素子電圧Ｖｄｓを示すパラメータが取得される場合には、検出部６３は、素子電圧Ｖｄｓが低下して基準電圧に達するタイミングを第１基準タイミングとして検出してよい。電流ＩＦを示すパラメータが出力される場合には、検出部６３は、電流ＩＦが低下して基準電流に達するタイミングを第１基準タイミングとして検出してよい。

また、取得部６２が取得したパラメータに基づいて第１基準タイミングが検出されることとして説明したが、主スイッチング素子２に対するターンオン信号の入力タイミングを第１基準タイミングとしてもよい。この場合には、パラメータに基づいて第１基準タイミングを検出する検出部６３はゲート駆動装置６に具備されなくてもよい。

また、低減期間は主スイッチング素子２に電流が流れ始めるタイミングよりも後に開始することとして説明したが、主スイッチング素子２に電流が流れ始めるタイミングに開始してもよい。この場合には、第１基準タイミングを検出するための検出部６３はゲート駆動装置６に具備されなくてよい。また、低減期間の開始タイミングを検出するための検出部６４は、主スイッチング素子２に流れる電流Ｉｄを示すパラメータが取得される場合に、当該電流Ｉｄがゼロよりも大きくなるタイミングを検出してよい。また、検出部６４は、ゲート電圧Ｖｇを示すパラメータが取得される場合に、ゲート電圧Ｖｇが閾値電圧Ｖｔｈに達するタイミングを検出してよい。また、検出部６４は、素子電圧Ｖｄｓを示すパラメータが取得される場合に、素子電圧Ｖｄｓが低下し始めるタイミングを検出してよい。また、検出部６４は、還流ダイオード３に流れる電流ＩＦを示すパラメータが出力される場合に、当該電流ＩＦが低下し始めるタイミングを検出してよい。

また、検出部６５は、還流ダイオード３に流れる電流がゼロになったことを、主スイッチング素子２に流れる電流Ｉｄを示すパラメータに基づいて検出することとして説明したが、これに加えて／代えて、還流ダイオード３に流れる電流を示すパラメータに基づいて検出してもよい。また、検出部６５は、主スイッチング素子２に対するターンオン信号の入力以降の第２基準タイミングから還流ダイオード３に流れる電流ＩＦがゼロになるタイミング以降までの第２基準時間の経過を検出してもよい。第２基準時間はスイッチング装置１００の出荷前に予め測定されて検出部６５に設定されてよい。第２基準タイミングは第１基準タイミングと同じであってもよいし、異なってもよい。例えば、第２基準タイミングは、ターンオン信号の入力タイミングでもよいし、ゲート電流Ｉｇの増加タイミングでもよいし、ゲート電圧Ｖｇが閾値電圧Ｖｔｈを超えるタイミングでもよいし、主スイッチング素子２の素子電圧Ｖｄｓの低下タイミングでもよいし、主スイッチング素子２に流れる電流Ｉｄの増加タイミングでもよいし、還流ダイオード３に流れる電流ＩＦの低下タイミングでもよい。

また、切替部６７は、正側電源線６７１１とゲート端子との間に並列な２つの抵抗６７０５，６７０６を有し、これらの抵抗６７０５，６７０６の一方を択一的にゲート端子に接続することとして説明したが、ターンオン期間に主スイッチング素子２のゲート電流を小さくすることができる限りにおいて、他の構成を有してもよい。例えば、切替部６７は、ゲート駆動部６１とゲート端子との間に並列な２つの抵抗を有し、これらの抵抗の一方を択一的にゲート端子に接続してもよい。また、切替部６７は、抵抗値の異なる３つの抵抗を有してよく、低減期間前、低減期間中および低減期間後で別々の抵抗をゲート端子に接続してよい。この場合、低減期間中にゲート端子に接続される抵抗は最も大きい抵抗値を有してよく、低減期間前にゲート端子に接続される抵抗と、低減期間後にゲート端子に接続される抵抗とは、何れが大きい抵抗値を有してもよい。また、切替部６７は、単一の可変抵抗を有し、当該可変抵抗の抵抗値を切り替えることでゲート電流を小さくしてもよい。

また、切替部６７はゲート抵抗を切り替えることで主スイッチング素子２のゲート電流を小さくすることとして説明したが、他の手法でゲート電流を小さくしてもよい。例えば、切替部６７は、主スイッチング素子２のゲート端子に接続される１または複数の電源を有し、当該電源の電圧を切り替えることでゲート電流を小さくしてもよい。

また、切替部６７は低減期間にゲート電流を一度に切り換えて小さくすることとして説明したが、段階的に複数回切り替えてもよい。この場合には、ゲート電流が一度に切り替えられる場合と比較して、ゲート電流を緩やかに変化させることができるため、サージ電圧を確実に低減することができる。

また、スイッチング装置１００は正側の主スイッチング素子１およびゲート駆動装置５の組と、負側の主スイッチング素子２およびゲート駆動装置６の組とを備えることとして説明したが、何れか一方の組のみを備えることとしてもよい。

また、ゲート駆動装置６の各部をアナログ回路として説明したが、検出部６３〜６５および切替制御部６７２の少なくとも１つがデジタル回路であってもよい。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１ 主スイッチング素子
２ 主スイッチング素子
３ 還流ダイオード
４ 還流ダイオード
５ ゲート駆動装置
６ ゲート駆動装置
６１ ゲート駆動部
６２ 取得部
６３ 検出部
６４ 検出部
６５ 検出部
６７ 切替部
１００ スイッチング装置
１０１ 正側電源線
１０２ 負側電源線
１０５ 電源出力端子
１０６ 誘導負荷
６２１ 電流センサ
６７０ 増幅回路
６７１ 接続切替部
６７２ 切替制御部
６７０１ スイッチング素子
６７０２ スイッチング素子
６７０３ スイッチング素子
６７０５ 抵抗
６７０６ 抵抗
６７０７ 抵抗
６７１１ 正側電源線
６７１２ 負側電源線

Claims (20)

1. スイッチング素子のゲートを駆動するゲート駆動部と、
   前記スイッチング素子のターンオン期間のうち当該スイッチング素子に電流が流れ始めるタイミングよりも後に開始する少なくとも一部の期間に、当該スイッチング素子のゲート電流を、当該少なくとも一部の期間前と比較して小さい電流に切り替える切替部と、
   を備えるゲート駆動装置。
2. 前記切替部は、前記少なくとも一部の期間に前記スイッチング素子のゲート電流の変化速度を変化させて、当該ゲート電流を前記少なくとも一部の期間前よりも小さくする、請求項１に記載のゲート駆動装置。
3. 前記スイッチング素子に対するターンオン信号の入力以降の第１基準タイミングから前記スイッチング素子に電流が流れ始めるタイミングよりも後までの第１基準時間の経過を検出して前記切替部に信号を供給する第１検出部をさらに備える、請求項１または２に記載のゲート駆動装置。
4. スイッチング素子のゲートを駆動するゲート駆動部と、
   前記スイッチング素子のターンオン期間のうち当該スイッチング素子に電流が流れ始めるタイミングよりも後に開始する少なくとも一部の期間に、当該スイッチング素子のゲート電流を、当該少なくとも一部の期間前と比較して小さい電流に切り替える切替部と、
   前記スイッチング素子に対するターンオン信号の入力以降の第１基準タイミングから前記スイッチング素子に電流が流れ始めるタイミングよりも後までの第１基準時間の経過を検出して前記切替部に信号を供給する第１検出部と、
   を備えるゲート駆動装置。
5. 前記第１検出部は、予め設定された前記第１基準時間の経過を検出する、請求項４または４に記載のゲート駆動装置。
6. 前記第１基準タイミングは、前記スイッチング素子に対するターンオン信号の入力タイミングよりも後であり、
   前記スイッチング素子は、還流ダイオードが逆並列に接続された対向スイッチング素子と直列に接続されており、
   当該ゲート駆動装置は、
   前記スイッチング素子のゲート電圧を示すパラメータと、前記スイッチング素子の素子電圧を示すパラメータと、前記スイッチング素子に流れる電流を示すパラメータと、前記還流ダイオードに流れる電流を示すパラメータとのうち、少なくとも１つを取得する第１取得部と、
   前記第１取得部が取得したパラメータに基づいて、前記第１基準タイミングを検出して前記第１検出部に信号を供給する第２検出部と、
   をさらに備える、請求項３から５の何れか一項に記載のゲート駆動装置。
7. 前記第１基準タイミングは、前記スイッチング素子に対するターンオン信号の入力タイミングである、請求項３から５の何れか一項に記載のゲート駆動装置。
8. 前記スイッチング素子は、還流ダイオードが逆並列に接続された対向スイッチング素子と直列に接続されており、
   前記少なくとも一部の期間は、前記還流ダイオードに流れる電流がゼロになるタイミングを含む、請求項１から７の何れか一項に記載のゲート駆動装置。
9. 前記還流ダイオードに流れる電流を示すパラメータと、前記スイッチング素子に流れる電流を示すパラメータとの少なくとも一方を取得する第２取得部と、
   前記第２取得部が取得したパラメータに基づいて、前記還流ダイオードに流れる電流がゼロになったことを検出して前記切替部に信号を供給する第３検出部と、
   をさらに備える、請求項８に記載のゲート駆動装置。
10. 前記スイッチング素子に対するターンオン信号の入力以降の第２基準タイミングから前記還流ダイオードに流れる電流がゼロになるタイミング以降までの第２基準時間の経過を検出して前記切替部に信号を供給する第４検出部をさらに備える、請求項８に記載のゲート駆動装置。
11. 還流ダイオードが逆並列に接続された対向スイッチング素子と直列に接続されたスイッチング素子のゲートを駆動するゲート駆動部と、
    前記スイッチング素子のターンオン期間のうち当該スイッチング素子に電流が流れ始めるタイミング以降で、かつ前記還流ダイオードに流れる電流がゼロになるタイミングを含む少なくとも一部の期間に、当該スイッチング素子のゲート電流を、当該少なくとも一部の期間前と比較して小さい電流に切り替える切替部と、
    前記スイッチング素子に対するターンオン信号の入力以降の第２基準タイミングから前記還流ダイオードに流れる電流がゼロになるタイミング以降までの第２基準時間の経過を検出して前記切替部に信号を供給する第４検出部と、
    を備えるゲート駆動装置。
12. 前記切替部は、前記ターンオン期間のうち前記少なくとも一部の期間の後に、前記スイッチング素子のゲート電流を、前記少なくとも一部の期間と比較して大きい電流に切り替える、請求項１から１１の何れか一項に記載のゲート駆動装置。
13. 前記切替部は、前記スイッチング素子のゲートに接続されるゲート抵抗を有し、当該ゲート抵抗の抵抗値を切り替える、請求項１から１２の何れか一項に記載のゲート駆動装置。
14. 前記切替部は、前記スイッチング素子のゲートに接続される電源を有し、当該電源の電圧を切り替える、請求項１から１２の何れか一項に記載のゲート駆動装置。
15. 前記切替部は、前記少なくとも一部の期間において前記スイッチング素子のゲート電流を段階的に複数回切り替える、請求項１から１４の何れか一項に記載のゲート駆動装置。
16. 請求項１から１５のいずれか一項に記載のゲート駆動装置と、
    前記ゲート駆動装置によってゲートが駆動される前記スイッチング素子と、
    を備えるスイッチング装置。
17. 前記スイッチング素子は、ワイドバンドギャップ半導体素子である請求項１６に記載のスイッチング装置。
18. スイッチング素子のゲートを駆動するゲート駆動方法であって、
    前記スイッチング素子のターンオン期間のうち当該スイッチング素子に電流が流れ始めるタイミングよりも後に開始する少なくとも一部の期間に、当該スイッチング素子のゲート電流を、当該少なくとも一部の期間前と比較して小さい電流に切り替える切替段階を備えるゲート駆動方法。
19. 還流ダイオードが逆並列に接続された対向スイッチング素子と直列に接続されたスイッチング素子のゲートを駆動するゲート駆動方法であって、
    前記スイッチング素子に対するターンオン信号の入力以降の第２基準タイミングから前記還流ダイオードに流れる電流がゼロになるタイミング以降までの第２基準時間の経過を検出する検出段階と、
    前記スイッチング素子のターンオン期間のうち当該スイッチング素子に電流が流れ始めるタイミング以降で、かつ前記還流ダイオードに流れる電流がゼロになるタイミングを含む少なくとも一部の期間に、当該スイッチング素子のゲート電流を、当該少なくとも一部の期間前と比較して小さい電流に切り替える切替段階と、
    を備えるゲート駆動方法。
20. スイッチング素子のゲートを駆動するゲート駆動方法であって、
    前記スイッチング素子に対するターンオン信号の入力以降の第１基準タイミングから前記スイッチング素子に電流が流れ始めるタイミングよりも後までの第１基準時間の経過を検出する検出段階と、
    前記スイッチング素子のターンオン期間のうち当該スイッチング素子に電流が流れ始めるタイミングよりも後に開始する少なくとも一部の期間に、当該スイッチング素子のゲート電流を、当該少なくとも一部の期間前と比較して小さい電流に切り替える切替段階と、
    を備えるゲート駆動方法。

Images