JP6938288B2 - 複数のpwmコンバータを制御するpwmコンバータ制御装置 - Google Patents
複数のpwmコンバータを制御するpwmコンバータ制御装置 Download PDFInfo
- Publication number
- JP6938288B2 JP6938288B2 JP2017171819A JP2017171819A JP6938288B2 JP 6938288 B2 JP6938288 B2 JP 6938288B2 JP 2017171819 A JP2017171819 A JP 2017171819A JP 2017171819 A JP2017171819 A JP 2017171819A JP 6938288 B2 JP6938288 B2 JP 6938288B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- voltage
- axis
- pwm
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Rectifiers (AREA)
Description
〔PWMコンバータ制御装置〕
図1及び図2は、本発明の実施形態によるPWMコンバータ制御装置の構成例を示すブロック図である。このPWMコンバータ制御装置1は、後述する2台のPWMコンバータ3−1,3−2を制御する装置である。PWMコンバータ制御装置1は、端子電圧一定制御器10、減算器11−1,11−2,16−1,16−2、制御器12−1,12−2,17−1,17−2、反転器13−1,13−2、加算器14−1,14−2,18−1,18−2、座標変換器19−1,19−2,22−1,22−2,23、キャリア発生器20−1,20−2、PWM制御器21−1a,21−1b,21−1c,21−2a,21−2b,21−2c、演算器24,25を備えている。後述するPWMコンバータ3−1,3−2は、電源トランス2から供給された交流電力を直流電力に変換する。
まず、PWMコンバータ3−1を制御する第1系統の制御部(第1系統制御部)について説明する。端子電圧一定制御器10は、後述する処理にてd軸電流指令id *を生成し、d軸電流指令id *を減算器11−1,11−2に出力する。端子電圧一定制御器10の詳細については後述する。
次に、PWMコンバータ3−2を制御する第2系統の制御部(第2系統制御部)について説明する。減算器11−2は、端子電圧一定制御器10からd軸電流指令id *を入力すると共に、座標変換器22−2からd軸電流フィードバックid2を入力する。そして、減算器11−2は、d軸電流指令id *からd軸電流フィードバックid2を減算してd軸電流偏差を求め、d軸電流偏差を制御器12−2に出力する。
[数1]
θe=tan-1(ea/eb) ・・・(1)
[数2]
e1=e1^=√(ea 2+eb 2) ・・・(2)
次に、図1に示した端子電圧一定制御器10について詳細に説明する。図3は、端子電圧一定制御器10の構成例を示すブロック図である。この端子電圧一定制御器10は、乗算器30、演算器31、減算器32及び制御器33を備えている。
[数3]
v1 *=√(vd1 *2+vq1 *2) ・・・(3)
次に、図1に示したバス電圧制御器15について詳細に説明する。図4は、バス電圧制御器15の構成例を示すブロック図である。このバス電圧制御器15は、減算器34、制御器35及び演算器36を備えている。
[数4]
iq *=(ebus/e1)ibus * ・・・(4)
図13は、従来技術の計算機シミュレーション結果を示す図であり、図14は、本発明の実施形態の計算機シミュレーション結果を示す図である。図13及び図14において、これらのグラフは、バス電圧フィードバックebus、a相電流iA1,iA2、d軸電流フィードバックid1、q軸電流フィードバックiq1、アンバランス電流及び電源電流の特性を示している。横軸は時間である。
次に、図1に示したキャリア発生器20−2が入力するキャリア位相θについて説明する。図5(1)は、キャリア位相θを逆相とした場合の例を説明する図である。例えば、キャリア発生器20−1が入力する基準キャリア位相θ0=90°とし、キャリア発生器20−2が入力するキャリア位相θ=−90°とした場合、キャリア位相θは、基準キャリア位相θ0に対して180°シフトさせた位相、すなわち逆相となる。
[数5]
eC1 *=(eR1 *+eS1 *+eT1 *)/3 ・・・(5)
[数6]
eC2 *=(eR2 *+eS2 *+eT2 *)/3 ・・・(6)
[数7]
P=eR1 *iR1+eS1 *iS1+eT1 *iT1+eR2 *iR2+eS2 *iS2+eT2 *iT2
・・・(7)
[数8]
Pbus=−ec+ebus/2 ・・・(8)
[数9]
Nbus=−ec−ebus/2 ・・・(9)
図15は、本発明の実施形態において、キャリア位相θを同相とした場合の計算機シミュレーション結果を示す図であり、基準キャリア位相θ0=90°、キャリア位相θ=90°の場合を示している。また、図16は、本発明の実施形態において、キャリア位相θを逆相とした場合の計算機シミュレーション結果を示す図であり、基準キャリア位相θ0=90°、キャリア位相θ=−90°の場合を示している。
[数10]
idFBK=id1+id2 ・・・(10)
[数11]
iqFBK=iq1+iq2 ・・・(11)
2 電源トランス
3 PWMコンバータ
4 負荷
10 端子電圧一定制御器
11,16,32,34 減算器
12,17,33,35 制御器
13 反転器
14,18 加算器
15 バス電圧制御器
19,22,23 座標変換器
20 キャリア発生器
21 PWM制御器
24,25,31,36 演算器
30 乗算器
40 平滑コンデンサ
41,43,44 浮遊コンデンサ
42 コモンチョークコア
45 接地抵抗
47 インダクタ
48 電源
49 電源コンデンサ
id * d軸電流指令
iq * q軸電流指令
id1,id2 d軸電流フィードバック
iq1,iq2 q軸電流フィードバック
vd1 *,vd2 * d軸電圧指令
vq1 *,vq2 * q軸電圧指令
eR1 *,eR2 * R相電圧指令
eS1 *,eS2 * S相電圧指令
eT1 *,eT2 * T相電圧指令
eC1 *,eC2 * 電源電圧指令
iR1,iR2 R相電流
iS1,iS2 S相電流
iT1,iT2 T相電流
iA1,iA2 a相電流
idFBK d軸合成電流フィードバック
iqFBK q軸合成電流フィードバック
eR R相電源電圧
eS S相電源電圧
eT T相電源電圧
ea,eb 2相電源電圧フィードバック
e1 電源電圧フィードバック
e1^ 電源電圧フィードフォワード補償
Xd^ d軸インダクタンス補償
Xq^ q軸インダクタンス補償
θ0 基準キャリア位相
θ キャリア位相
θe 電源位相
v1 * 端子電圧指令フィードバック
ebus * バス電圧指令
ebus バス電圧フィードバック
ibus バス電流
ibus * バス電流指令
iL 負荷電流
en 中性点電圧
ec バス中性点電圧
i0 対地電流
ic 第1対地電流
in 第2対地電流
Cbus 静電容量
Cσ,CY,Cn 浮遊静電容量
L1 インダクタンス
rn 抵抗値
σL0/3 漏れインダクタンス
Cwf 接地容量
P 電源電力
Pbus プラス側電圧
Nbus マイナス側電圧
Claims (4)
- 電源から供給された交流電力を直流電力に変換する2台のPWMコンバータを制御するPWMコンバータ制御装置において、
前記2台のPWMコンバータを第1PWMコンバータ及び第2PWMコンバータとして、d軸電流指令を生成する端子電圧一定制御器と、q軸電流指令を生成するバス電圧制御器と、前記第1PWMコンバータを制御する第1系統制御部と、前記第2PWMコンバータを制御する第2系統制御部とを備え、
前記第1系統制御部は、
前記端子電圧一定制御器により生成された前記d軸電流指令と、電流検出器により検出された前記第1PWMコンバータの第1d軸電流フィードバックとの間の偏差が0となるように、第1d軸電圧指令を生成する第1d軸制御器と、
前記バス電圧制御器により生成された前記q軸電流指令と、電流検出器により検出された前記第1PWMコンバータの第1q軸電流フィードバックとの間の偏差が0となるように、第1q軸電圧指令を生成する第1q軸制御器と、
前記第1d軸制御器により生成された前記第1d軸電圧指令及び前記第1q軸制御器により生成された前記第1q軸電圧指令を、3相交流電圧指令に座標変換する第1座標変換器と、
所定の基準キャリア位相を入力し、当該基準キャリア位相のキャリアを発生する第1キャリア発生器と、
前記第1座標変換器により座標変換された前記3相交流電圧指令及び前記第1キャリア発生器により発生した前記基準キャリア位相のキャリアに基づいて、PWMの3相のゲート信号を生成し、当該3相のゲート信号を前記第1PWMコンバータの各相の半導体スイッチング素子へ出力する第1PWM制御器と、を備え、
前記第2系統制御部は、
前記端子電圧一定制御器により生成された前記d軸電流指令と、電流検出器により検出された前記第2PWMコンバータの第2d軸電流フィードバックとの間の偏差が0となるように、第2d軸電圧指令を生成する第2d軸制御器と、
前記バス電圧制御器により生成された前記q軸電流指令と、電流検出器により検出された前記第2PWMコンバータの第2q軸電流フィードバックとの間の偏差が0となるように、第2q軸電圧指令を生成する第2q軸制御器と、
前記第2d軸制御器により生成された前記第2d軸電圧指令及び前記第2q軸制御器により生成された前記第2q軸電圧指令を、3相交流電圧指令に座標変換する第2座標変換器と、
所定のキャリア位相を入力し、当該キャリア位相のキャリアを発生する第2キャリア発生器と、
前記第2座標変換器により座標変換された前記3相交流電圧指令及び前記第2キャリア発生器により発生した前記キャリア位相のキャリアに基づいて、ゲート信号を生成し、当該3相のゲート信号を前記第2PWMコンバータの各相の半導体スイッチング素子へ出力する第2PWM制御器と、を備え、
前記端子電圧一定制御器は、
電圧検出器により検出された前記第1PWMコンバータ及び前記第2PWMコンバータと負荷との間のバス電圧フィードバックに所定のゲインを乗算し、電源電圧指令を求める乗算器と、
前記第1d軸制御器により生成された前記第1d軸電圧指令及び前記第1q軸制御器により生成された前記第1q軸電圧指令に基づいて、前記電源の電圧を端子電圧指令フィードバックとして算出する第1演算器と、
前記乗算器により求めた前記電源電圧指令から前記第1演算器により算出された前記端子電圧指令フィードバックを減算し、端子電圧偏差を求める第1減算器と、
前記第1減算器により求めた前記端子電圧偏差が0となるように、前記d軸電流指令を生成するd軸制御器と、を備え、
前記バス電圧制御器は、
所定のバス電圧指令から前記バス電圧フィードバックを減算し、バス電圧偏差を求める第2減算器と、
前記第2減算器により求めた前記バス電圧偏差が0となるように、バス電流指令を生成するq軸制御器と、
前記バス電圧フィードバックを、電圧検出器により検出された前記電源の各相の電圧に基づいて生成された電源電圧フィードバックで除算し、除算結果に前記q軸制御器により生成された前記バス電流指令を乗算し、前記q軸電流指令を生成する第2演算器と、を備えたことを特徴とするPWMコンバータ制御装置。 - 請求項1に記載のPWMコンバータ制御装置において、
前記第2キャリア発生器は、
前記第1キャリア発生器が入力する前記基準キャリア位相とは逆相のキャリア位相を入力し、前記基準キャリア位相とは逆相のキャリアを発生する、ことを特徴とするPWMコンバータ制御装置。 - 請求項1または2に記載のPWMコンバータ制御装置において、
さらに、電圧検出器により検出された前記電源の各相の電圧を、2相電源電圧に変換する座標変換器と、
前記座標変換器により座標変換された前記2相電源電圧の一方の電源電圧を他方の電源電圧で除算し、除算結果の逆正接関数(アークタンジェント)を電源位相として算出する第3演算器と、を備え、
前記第1座標変換器は、
前記第3演算器により算出された前記電源位相に基づいて、前記第1d軸電圧指令及び前記第1q軸電圧指令を前記3相交流電圧指令に座標変換し、
前記第2座標変換器は、
前記第3演算器により算出された前記電源位相に基づいて、前記第2d軸電圧指令及び前記第2q軸電圧指令を前記3相交流電圧指令に座標変換する、ことを特徴とするPWMコンバータ制御装置。 - 請求項1から3までのいずれか一項に記載のPWMコンバータ制御装置において、
前記2台のPWMコンバータを2台以上の所定数のPWMコンバータとし、
前記所定数のPWMコンバータのそれぞれに対応して、前記第1系統制御部、及び、前記第2系統制御部に相当する(N−1)個の第n系統制御部(n=2,・・・,N、Nは2以上の正の整数)を備え、
前記第n系統制御部の第nキャリア発生器は、
前記第1キャリア発生器が入力する前記基準キャリア位相と同相のキャリア位相を入力し、前記基準キャリア位相と同相のキャリアを発生する、ことを特徴とするPWMコンバータ制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017171819A JP6938288B2 (ja) | 2017-09-07 | 2017-09-07 | 複数のpwmコンバータを制御するpwmコンバータ制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017171819A JP6938288B2 (ja) | 2017-09-07 | 2017-09-07 | 複数のpwmコンバータを制御するpwmコンバータ制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019047704A JP2019047704A (ja) | 2019-03-22 |
JP6938288B2 true JP6938288B2 (ja) | 2021-09-22 |
Family
ID=65813053
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017171819A Active JP6938288B2 (ja) | 2017-09-07 | 2017-09-07 | 複数のpwmコンバータを制御するpwmコンバータ制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6938288B2 (ja) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4663702A (en) * | 1984-10-12 | 1987-05-05 | Kabushiki Kaisha Toshiba | Power converter apparatus and control method thereof |
JPS63148865A (ja) * | 1986-12-11 | 1988-06-21 | Mitsubishi Electric Corp | 電力変換装置の制御装置 |
JP2777605B2 (ja) * | 1988-11-21 | 1998-07-23 | 株式会社日立製作所 | コンバータの制御装置 |
JP2000350461A (ja) * | 1999-06-01 | 2000-12-15 | Mitsubishi Electric Corp | コンバータ装置及び制御装置 |
JP4448855B2 (ja) * | 2006-05-23 | 2010-04-14 | 三菱電機株式会社 | 電力変換装置 |
JP2012239346A (ja) * | 2011-05-13 | 2012-12-06 | Fuji Electric Co Ltd | 永久磁石発電機/電動機用電力変換システム |
JP5822732B2 (ja) * | 2012-01-11 | 2015-11-24 | 東芝三菱電機産業システム株式会社 | 3レベル電力変換装置 |
-
2017
- 2017-09-07 JP JP2017171819A patent/JP6938288B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019047704A (ja) | 2019-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101512188B1 (ko) | 모듈형 멀티레벨 컨버터의 구동방법 및 구동장치 | |
US7403404B2 (en) | Power inverter system and method of correcting supply voltage of the same | |
KR101410731B1 (ko) | 고압직류송전용 모듈형 멀티레벨 컨버터의 순환전류 억제 방법 | |
US20140268970A1 (en) | Matrix converter and method for controlling matrix converter | |
US9735698B2 (en) | Method of controlling power conversion apparatus | |
US9350227B2 (en) | Power converter control method | |
JP2017077061A (ja) | 制御器および交流電動機駆動装置 | |
Serpa et al. | A virtual-flux decoupling hysteresis current controller for mains connected inverter systems | |
JP6730946B2 (ja) | 電力変換器の制御装置 | |
JP5029315B2 (ja) | モータ駆動システム | |
JP6372201B2 (ja) | 電力変換装置 | |
CN111837327B (zh) | 电力转换装置、电动机驱动系统及控制方法 | |
Pabbewar et al. | Three level neutral point clamped inverter using space vector modulation with proportional resonant controller | |
JP6950205B2 (ja) | マルチレベル電力変換回路の制御装置およびマルチレベル電力変換システム | |
JP6379978B2 (ja) | 電力変換器制御装置 | |
Kim et al. | Predictive current control for indirect matrix converter with reduced current ripple | |
JP6938288B2 (ja) | 複数のpwmコンバータを制御するpwmコンバータ制御装置 | |
JP2014217140A (ja) | インバータ制御装置 | |
JP6691035B2 (ja) | 2巻線モータを制御する制御装置 | |
KR102027739B1 (ko) | 모터의 제어 장치 및 제어 방법 | |
JP2019041562A (ja) | 電力変換装置 | |
JP4649940B2 (ja) | コンバータの制御方法及びコンバータの制御装置 | |
RU2677628C1 (ru) | Трехфазный компенсатор реактивной мощности | |
JP6833654B2 (ja) | 電動機駆動装置 | |
JP6644668B2 (ja) | 発電システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200807 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210617 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210727 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210823 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210901 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6938288 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |