JP6936184B2 - テストシステム及び方法 - Google Patents

テストシステム及び方法 Download PDF

Info

Publication number
JP6936184B2
JP6936184B2 JP2018084487A JP2018084487A JP6936184B2 JP 6936184 B2 JP6936184 B2 JP 6936184B2 JP 2018084487 A JP2018084487 A JP 2018084487A JP 2018084487 A JP2018084487 A JP 2018084487A JP 6936184 B2 JP6936184 B2 JP 6936184B2
Authority
JP
Japan
Prior art keywords
test
primitive
independent
device interface
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018084487A
Other languages
English (en)
Other versions
JP2018194545A (ja
Inventor
ス メイ−メイ
ス メイ−メイ
ロゲル−ファビラ ベン
ロゲル−ファビラ ベン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of JP2018194545A publication Critical patent/JP2018194545A/ja
Application granted granted Critical
Publication of JP6936184B2 publication Critical patent/JP6936184B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31712Input or output aspects
    • G01R31/31713Input or output interfaces for test, e.g. test pins, buffers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2803Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] by means of functional tests, e.g. logic-circuit-simulation or algorithms therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0416Connectors, terminals
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2818Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318516Test of programmable logic devices [PLDs]
    • G01R31/318519Test of field programmable gate arrays [FPGA]
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31912Tester/user interface
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924Voltage or current aspects, e.g. driver, receiver

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

本発明は、電子テストシステムの分野に関する。
電子システム及び電子装置が現代社会の進歩に向かって多大な貢献をしており、様々なビジネス用途、科学用途、教育用途、及び娯楽用途において、情報を解析し伝達する際の生産性向上及びコスト低減を促進してきた。これらの電子システム及び電子装置は通常、適切な動作を保証するためにテストされる。これらのシステム及び装置のテストは、ある程度の進歩を遂げているが、従来の手法は通常、コストがかかり、スループットや利便性に関して限界があることが多い。
図1は、例示的な従来のテスト手法のブロック図である。これは、オーブンラック10及び加熱・冷却エレメント11を含む、制御された大型の環境チャンバ又はオーブン71で構成されている。オーブンラック10は、複数のロードボードトレイ31、32、33、34、41、42、43、及び44に入ったテスト対象デバイス(DUT)を含む。環境テストチャンバ71は、テストラック10を囲む堅固な壁及び堅固なドア72を有する。加熱・冷却エレメント11は、広い温度範囲(例えば、−10〜120℃)を有し得る。テストヘッド81は、システム制御装置のネットワークスイッチ52、システム電源コンポーネント53、及びテスタスライス50(テスタスライスはテスタ電子部品を含む)を含め、ラックに入れられた様々なコンポーネントを含む。ロードボードトレイ30は、テスト対象デバイスを搭載しており、テスタスライス50に接続される(複数のロードボードトレイが単一のテスタスライスに連結され得る)。
従来のシステムは通常、1)固定された大型のシステムである、2)敷設、維持、及び運転にコストがかかる、並びに3)たいてい適応性が限定されて単一用途であるという理由で、簡便なテストにあまり適していない。従来のシステムのコンポーネントは通常、適切にテストを行うために緻密に連結され、互いへの依存性が強い(例えば、厳しいクロック速度要件、ハードワイヤード高電力ケーブル、様々な綿密な同期要件など)。大型のサイズ及び多数のハードワイヤードコンポーネントは通常、便利なテスト場所へシステムを移動させる際の妨げになる。従来の単一用途又は限定用途のテストシステムを、(例えば、DUT技術の進歩、新たな又は修正されたテストプロトコル、DUTの市場需要などを満たすか、又はこれらに追従するために)変更するのは、たいてい困難である。緻密に連結されたコンポーネントを有するシステムの変更はたいてい、システム全体への広範囲にわたるコストのかかる多数の影響を含み、その変更が一部に対してだけであっても、従来のテスタシステム全体(例えば、テストヘッド、オーブンなど)は通常、シャットダウンさせる必要がある。
従来のテスト手法では通常、あるDUTを、他のDUT又はテストプロトコルの他の変更が行われている間に、柔軟に又は継続的にテストを行うことができない。さらに、大型のシステム全体のほんの一部でテストしている間に生じるテスト課題によって、システム全体にわたって悪影響や遅延が引き起こされる可能性がある。大量生産用の簡便で柔軟な電子デバイステスト手法に対する、長年にわたる切実な欲求がある。
提示される実施形態によって、テスト対象デバイスへの効率的で効果的なアクセスが促進される。1つの実施形態において、テストシステムは、テスト対象デバイス(DUT)とインタフェースで接続するように構成されたデバイスインタフェースボード(DIB)、並びにデバイスインタフェースボード及びテスト対象デバイスのテストを制御するように構成されたプリミティブを備える。プリミティブは、独立した自己完結型のテスト制御ユニットであり、デバイスインタフェースボードと連結するように構成されたバックプレーンインタフェースと、バックプレーンインタフェースへの電源供給を制御するように構成された電源コンポーネントと、デバイスインタフェースボード及びテスト対象デバイスへ送信されるテスト信号を制御するように構成されたサイトモジュールとを含む。サイトモジュールは、異なるテストプロトコル用に再構成可能である。プリミティブは、分散型テストインフラストラクチャに適合し得る。1つの例示的な実施例において、プリミティブ及びデバイスインタフェースボードは移動可能であり、他の制御コンポーネントに束縛されない独立したテストを実行するように動作可能である。サイトモジュールは、標準的な通信プロトコル及び標準的なモジュラー式の着脱可能な通信コネクタを介して、情報を外部のテストコンポーネントへ伝達するように構成されてよい。電源コンポーネントは、モジュラー式の着脱可能な電源コネクタを介して、標準的な商用コンセントから電源供給を受け、標準的な商用電源をテスト対象デバイスの電源レベルに変換し、テスト対象デバイスへの電源供給を制御するように構成される。
1つの例示的な実施例において、サイトモジュールは、フィールドプログラマブルゲートアレイ(FPGA)を含み、FPGAは、異なるコンフィギュレーションファームウェアのビットファイルをロードすることで、異なるテストプロトコル用に再プログラム可能である。本システムは、プリミティブの遠隔制御を可能にするように構成された遠隔制御コンポーネントと、デバイスインタフェースボードの環境コンポーネントの制御を管理するように構成された環境コンポーネント制御装置とを含んでもよい。バックプレーンインタフェースは、汎用インタフェース構成に適合するように構成されてよい。
1つの実施形態において、テスト方法は、独立したテストプリミティブをデバイスインタフェースボード(DIB)に連結する段階と、デバイスインタフェースボードに連結されるテスト対象デバイス(DUT)のテストを制御するように、独立したテストプリミティブを構成する段階と、プリミティブによる独立したテスト制御に基づいて、テスト対象デバイスのテストを管理する段階とを備える。独立したテストプリミティブは、デバイスインタフェースボードに連結されるテスト対象デバイス(DUT)のテストを制御するように構成されてよい。1つの例示的な実施例において、独立したテストプリミティブを構成する段階は、コンフィギュレーションファームウェアのビットファイルをプリミティブへロードする段階を含み、電子テストコンポーネントは、独立したテストプリミティブに構成ごとに残っている。ファームウェアのコンフィギュレーションビットファイルは、プリミティブのFPGAへロードされてよい。この構成する段階は、第1のタイプのテスト対象デバイスから別の第2のタイプのテスト対象デバイスへの変更に対応するオペレーションの一部として実行されてよい。本方法は、独立したテストプリミティブを主制御装置又は別のプリミティブに連結する段階を含んでよく、独立したテストプリミティブは、それぞれのデバイスインタフェースボード及びテスト対象デバイスの独立したテスト制御を維持する。本方法は、独立したテストプリミティブを、他のプリミティブ及び他の制御コンポーネントから独立したテストオペレーションを実行するために、第1の位置から第2の位置へ移動させる段階を含んでよい。
1つの実施形態において、テストシステムは、テスト対象デバイス(DUT)とインタフェースで接続するように構成された複数のデバイスインタフェースボード(DIB)と、複数のデバイスインタフェースボードにそれぞれ連結された複数の独立したプリミティブであって、複数のプリミティブは、複数のデバイスインタフェースボードのそれぞれ、及びテスト対象デバイスのそれぞれのテストを制御するように構成される、複数の独立したプリミティブと、複数の独立したプリミティブ及び複数のデバイスインタフェースボードを取り付けるためのラックとを備える。複数のプリミティブのうち少なくとも1つは、独立した自己完結型のテスト制御ユニットであり、デバイスインタフェースボードと連結するように構成されたバックプレーンインタフェースと、バックプレーンインタフェースへの電源供給を制御するように構成された電源コンポーネントと、デバイスインタフェースボード及びテスト対象デバイスへ送信されるテスト信号を制御するように構成されたサイトモジュールとを含む。本システムは、複数のプリミティブに連結される制御コンソールも含んでよい。複数のプリミティブのオペレーションは、制御パネルによって調整されている間、独立性が確保されてよい。1つの例示的な実施例において、プリミティブは、複数の異なるテスト対象デバイスのフォームファクタに対応し、プリミティブの汎用インタフェース構成に適合するように構成される。プリミティブの汎用インタフェース構成は、異なるデバイスインタフェースボードのインタフェースに適合し得る。
本明細書に組み込まれ、本明細書の一部を形成する添付図面は、本発明の原理についての例示的な説明を目的に含まれており、本発明を本明細書に例示される特定の実施例に限定する意図はない。これらの図面は、特に別段の指示がない限り、原寸に比例してはいない。
従来のテスト手法のブロック図である。
1つの実施形態による例示的なテストシステムのブロック図である。
1つの実施形態による例示的なテストシステムプリミティブのブロック図である。
1つの実施形態による例示的なテストシステムのブロック図である。
1つの実施形態による例示的なテストシステムの破断図である。
1つの実施形態による、デバイスインタフェースボードと連結するための、例示的なプリミティブバックプレーン構成のブロック図である。
1つの実施形態によるテスト方法のフローチャートである。
1つの実施形態による、プリミティブを取り付けた例示的なラックのブロック図である。
ここで、本発明の好適な実施形態を詳細に参照することとし、これらの実施形態の例が添付図面に例示されている。本発明は、これらの好適な実施形態と共に説明されることになるが、これらの好適な実施形態によって、本発明をこれらの実施形態に限定する意図はないことを理解されたい。反対に、本発明は、代替例、修正例、及び均等例をカバーすることが意図されており、これらは、添付の特許請求の範囲によって定められる本発明の精神及び範囲の中に含まれ得る。さらに、以下の本発明の詳細な説明において、多数の具体的な詳細が、本発明の十分な理解を提供するために記載されている。しかしながら、これらの具体的な詳細がなくても本発明が実施され得ることは、当業者には明らかであろう。他の例において、よく知られた方法、手順、コンポーネント、及び回路は、本発明の態様を不必要に曖昧にしないように、詳細に説明されてはいない。
提示される実施形態は、電子デバイスの簡便且つ効率的なテストを促進する。1つの実施形態において、テストシステムコアがプリミティブを備え、プリミティブは、テスト対象デバイスのテストを制御するように動作可能な電子コンポーネントを含む自己完結型の独立ユニット又はテストセルである。1つの例示的な実施例において、テストプラットフォームが、プリミティブと、テスト対象デバイスに連結するデバイスインタフェースボード(DIB)とを含んでよい。プリミティブ及びデバイスインタフェースボードは、従来のテストシステムと比較して、最小のインフラストラクチャコンポーネントを備えた、又は他のインフラストラクチャコンポーネントを何も持たない、移動可能なテストシステムを形成することができる。1つの例示的な実施例において、本テストシステムは、標準的なモジュラー接続又はプラグを介してローカルの商用電源(例えば、120ACなど)を容易に連結し、標準的な通信プロトコル及びモジュラー接続(例えば、イーサネット(登録商標)、USBなど)を介して他のコンポーネントにも容易に連結することができる。独立したテストプリミティブを備えたテストシステムは、移動可能で自律的に動作することが可能であり、他の制御コンポーネントの依存性や必要性がなく、そのような依存性や必要性に束縛されない。プリミティブは、移動可能な分散型インフラストラクチャ方式で独立して動作することが可能であるが、プリミティブは、中央制御装置又は他のプリミティブと相互に作用することもできる。
これらのプリミティブは共に、ネットワーク接続された主制御装置によって、より大型の集合システム又は多層システムに結合されてよい。1つの例示的な実施例において、これらのプリミティブは、従来のシステムと比較して、大まかに連結されているが、それぞれのプリミティブにおけるシステムの中心的な機能は、独立して動作することができる(例えば、テストオペレーションは、プリミティブ間の厳しいクロックタイミング又は同期要件によって制限されないなど)。大型のシステムのサイズは、システムに含まれるプリミティブを単に増やすか減らすことで、容易に変更され得る。プリミティブベースのテストインフラストラクチャは、プリミティブを状況に応じて再配置することで、テストフロアにおけるDUT製品構成に対して容易な変更を促進する。プリミティブを、システム内及びシステム間で入れ替えたり、再配置したりすることも可能である。1つの実施形態において、プリミティブが主制御装置又は他のプリミティブと通信したり連携したりすることができても、テスト全体がプリミティブによって独立して制御される。
1つの実施形態において、プリミティブが、複数の異なるテスト対象デバイスのテストを制御するのに用いられてよい。プリミティブのテストプラットフォームは、変わらないコアプリミティブコンポーネントを維持しながら、異なるDUTソケット数のテスト、プロトコル、及びフォーマットを制御するように容易に再構成され得る。プリミティブの再構成は、多大なインフラストラクチャ及びコンポーネントの変更を必要とする従来のテストシステムと違って、最小のハードワイヤード変更又は電子コンポーネントの物理的移動で実行され得る。1つの例示的な実施例において、異なるタイプのDUTのテストは、デバイスインタフェースボードを変更し、対応するファームウェアのビットファイルをプリミティブへロードすることで適応することができる。プリミティブは、異なるデバイスインタフェースボード及びそれぞれのロードボードに連結する汎用プリミティブインタフェースを含んでよい。デバイスインタフェースボードは、異なるテスト対象デバイスのフォームファクタに簡便に対応することができ、汎用プリミティブインタフェースの構成又はフォームファクタは、ロードボードごとにほぼ同じままである。汎用プリミティブインタフェースは、デバイスインタフェースボードをそれぞれのプリミティブとの間で容易に連結及び切り離しを可能にするモジュラーコネクタを含んでよい。
図2は、1つの実施形態による例示的なテスト環境又はテストシステム200のブロック図である。テスト環境又はテストシステム200は、テスト対象デバイス(例えば、210、211、212など)、デバイスインタフェースボード220、プリミティブ230、及びユーザテストインタフェース240を含む。テスト対象デバイス(例えば、210、211、212など)は、プリミティブ230に連結されるデバイスインタフェースボード220に連結され、プリミティブ230は次にユーザインタフェース240に連結される。ユーザテストインタフェース240は、CPU241、メモリ242、及びディスプレイ243を含む。1つの実施形態において、プリミティブ230は、テストアクセラレータ231を含むFPGAを有する。FPGAは、予備的な解析及び永続的なテスト情報の再構成を実行するように構成される。デバイスインタフェースボード220は、テスト対象デバイス(例えば、210、211、212など)をプリミティブ230に電気的且つ物理的に連結するように構成される。
図3は、1つの実施形態による例示的なテストシステムプリミティブ310のブロック図である。テストシステムプリミティブ310は、電源バックプレーン311、直流(DC)電源331及び332、信号バックプレーン312、サイトモジュール321及び322、交流/直流(AC/DC)電力変換コンポーネント341及び342、スイッチ/ブレーカ352、遠隔制御コンポーネント351、並びに環境コンポーネント制御装置331を含む。電源バックプレーン311は、AC/DC電力変換コンポーネント341並びにDC電源331及び332に連結され、DC電源331及び332は次にAC/DC電力変換コンポーネント341及び342に連結される。AC/DC電力変換コンポーネントは、スイッチ/ブレーカ352及び遠隔制御コンポーネント351に連結される。AC/DC電力変換コンポーネント341は、環境コンポーネント制御装置331に連結される。信号バックプレーン312は、サイトモジュール321及び322に連結される。電源バックプレーン311及び信号バックプレーン312は、DUTインタフェースボード301に連結される。
例示的なテストシステムプリミティブ310の各コンポーネントは、デバイスインタフェースボード301を介してテスト対象デバイスのテストを制御するように協調的に動作する。スイッチ/ブレーカ352は、AC電源の流れを制御する。1つの実施形態において、AC電源の流れは、商用コンセント又はソケットへの標準的なプラグ又は接続を介して供給される。AC電源は、AC電源を48VのDC電源及び16VのDC電源にそれぞれ変換又は変圧するAC/DC電力変換コンポーネント341及び342に供給される。48VのDC電源は、電源バックプレーン311並びにサイトモジュール321及び322に供給される。16VのDC電源は、制御装置331並びにDC電源331及び332に供給される。DC電源331及び332は、電源バックプレーン311への16VのDC電源の供給を制御する。サイトモジュール321及び322は、イーサネット(登録商標)信号を受信し、信号バックプレーン312へ伝達される制御テスト信号を生成する。1つの例示的な実施例において、信号バックプレーン312は、高速信号バックプレーンである。信号バックプレーン312は、DUT(不図示)へテスト信号を伝達するデバイスインタフェースボード301へテスト信号を伝達する。電源バックプレーン311は、DUT(不図示)へ電力を伝達するデバイスインタフェースボード301へ電力を伝達する。遠隔制御ボード351は、外部の遠隔USB信号に応答する遠隔制御コンポーネントである。1つの例示的な実施例において、遠隔制御は、遠隔オン/オフ制御機能を含む。
図4は、1つの実施形態による例示的なテストシステム400のブロック図である。テストシステム400は、テストプリミティブ490(例えば、テスト制御ハードウェア及びテスト対象デバイスの電源コンポーネントなどを含む)と、プリミティブ490の前に配置され且つプリミティブ490に連結されるデバイスインタフェースボード410とを含む。1つの実施形態において、デバイスインタフェースボード410は、部分的な筐体であり、連結装置又は連結コンポーネント411に配置されるテスト対象デバイス412と連結するように構成される。1つの例示的な実施例において、連結装置又は連結コンポーネントは、デバイスインタフェースボード410に含まれるロードボードにテスト対象デバイスが連結されることを可能にするソケットである。ロードボードは、デバイスインタフェースボードの後方に配置され得る。ロードボードは、プリミティブ490にも連結され、テスト対象デバイス412をテストするための電力及び高速電気信号を取得する。
図5は、1つの実施形態による例示的なテストシステム500の破断図である。プリミティブ510は、プリミティブ490と同様である。プリミティブ510は、デバイスインタフェースボード410に連結される。連結コンポーネント411に加えて、デバイスインタフェースボード410は、ロードボード417並びに環境コンポーネント413A及び413Bも含む。環境制御コンポーネント413A及び413Bは、テスト対象デバイスの周辺環境条件(例えば、温度、風量など)を制御し維持する。テスト対象デバイス(例えば、412など)が、テスト対象デバイスのフォームファクタに一致する連結コンポーネント(例えば、411など)に配置される又は連結される。ロードボード417は、インタフェース414(インタフェース414は、テスト対象デバイス412の一部である)を介してテスト対象デバイス412と電気的に連結するテスト対象デバイスインタフェース415を含む。ロードボード417は、プリミティブ510のバックプレーンインタフェース597及び599に電気的に連結するインタフェース418及び419も含む。1つの例示的な実施例において、インタフェース418及び419、並びにバックプレーンインタフェース597及び599は、汎用インタフェース構成に適合する。汎用インタフェース構成により、テスト対象デバイスの異なる構成をサポートするロードボードが、一定のままであるプリミティブインタフェースのフォームファクタに容易に適合することが可能になる。
1つの実施形態において、テストシステムプリミティブ510は、テストシステムプリミティブ310と同様である。テストシステムプリミティブ510は、電源バックプレーン511、直流電源531及び532、信号バックプレーン512、サイトモジュール521及び522、AC/DC電力変換コンポーネント541及び542、スイッチ/ブレーカ552、遠隔制御コンポーネント551、並びに環境コンポーネント制御装置531を含む。電源バックプレーン511は、AC/DC電力変換コンポーネント541並びにHD DC電源531及び532に連結され、HD DC電源531及び532は次に、AC/DC電力変換コンポーネント541及び542に連結される。AC/DC電力変換コンポーネントは、スイッチ/ブレーカ552及び遠隔制御コンポーネント551に連結される。AC/DC電力変換コンポーネント541は、環境コンポーネント制御装置531に連結される。信号バックプレーン512は、サイトモジュール521及び522に連結される。電源バックプレーン511及び信号バックプレーン512は、DUTインタフェースボード417に連結される。
1つの実施形態において、通常単一用途のハードワイヤードシステムである従来のシステムと違って、テストシステムのデバイスインタフェースボード及びプリミティブは、異なるデバイスフォームファクタを有するデバイスの簡便なテストを、テストシステムの電子部品にほとんど変更を行わずに又は何も変更を行わずに可能にし得る。デバイスインタフェースボードは、モジュラー式であり、プリミティブとの間で容易に連結され、切り離され得る。デバイスインタフェースボード410はプリミティブ510から容易に取り外しできるが、プリミティブ510の電子コンポーネントは取り外されない。1つの実施形態において、異なるフォームファクタのデバイスをテストするために、異なるデバイスインタフェースボードが、デバイスインタフェースボード410と取り換えられてよいが、プリミティブ510のテスト電子部品は、実質的に変わらないままでよい。このように、デバイスインタフェースボードを取り換えることで、異なるフォームファクタのテスト対象デバイスに容易に適応し得る。電子テストコンポーネントは、独立したテストプリミティブに構成ごとに残っている。1つの例示的な実施例において、ファームウェアのコンフィギュレーションビットファイルが、異なるテスト手法及び、規格に適合するプロトコル又はフォーマットに対応するために、プリミティブ510へ容易にアップロードされてよい。1つの例示的な実施例において、テスト対象デバイスはソリッドステートドライブ(SSD)であり、異なるフォームファクタ(例えば、SATA2.5インチ、M.2、U.2など)に適応することができる。プリミティブは、異なるバス規格(例えば、PCIe、SATAなど)及び異なるインタフェースフォーマット(例えば、NVMe、NVMHCI、AHCIなど)に適合するように構成されてよい。デバイスインタフェースボードは、テスト対象デバイス側に異なるフォームファクタのインタフェースを有し、プリミティブ側に汎用フォームファクタを有してよい。
図6は、1つの実施形態による、デバイスインタフェースボードと連結するための、例示的なプリミティブバックプレーン構成のブロック図である。プリミティブ及びデバイスインタフェースボードは、プリミティブ内のテスタ電子部品のバックプレーンに接続するための無料版の汎用インタフェース620を含み得る。1つの実施形態において、汎用インタフェースは、プリミティブ及びデバイスインタフェースボードのバックプレーン接続を結合又は連結する。汎用インタフェースは、電源接続部623並びに高速電気接続部621及び622(例えば、ピンエレクトロニクス、高速サイドバンド、及び診断接続部など)を含む。1つの実施形態において、位置合わせコンポーネント(例えば、624など)は、プリミティブ及びデバイスインタフェースボードの位置を調整するのに役立つ。
図7は、1つの実施形態によるテスト方法のフローチャートである。
ブロック710では、独立したテストプリミティブがデバイスインタフェースボードに連結される。デバイスインタフェースボードは、テスト対象デバイス及びプリミティブと選択的に連結するように構成される。独立したテストプリミティブは、テスト対象デバイスのテストを制御するように構成される。1つの実施形態において、デバイスインタフェースボードをテストプリミティブに連結することは、汎用構成で構成されたインタフェースを介して実行される。
ブロック720では、独立したテストプリミティブが、テスト対象デバイスのテストを制御するように構成される。DUTは、デバイスインタフェースボードに連結される。1つの実施形態において、独立したテストプリミティブを構成することは、独立したテストプリミティブに構成ごとに残っている電子テストコンポーネントへ、コンフィギュレーションファームウェアのビットファイルをロードすることを含む。1つの実施形態において、この構成は、第1のテスト対象デバイスのプロトコル又はフォームファクタから、別の第2のテスト対象デバイスのプロトコル又はフォームファクタへの変更に対応するオペレーションの一部として実行される。
ブロック730では、テスト対象デバイスのテストが、プリミティブから独立したテスト制御に基づいて指示される。1つの実施形態において、第1のプリミティブによって制御されるテストオペレーションは、第2のプリミティブによって制御されるテストオペレーションから独立している。テストが、あるテスト対象デバイスに対して、別のテスト対象デバイスに対するテストから独立して実行されてよい。本方法は、様々な異なるテストに適合することを理解されたい。1つの例示的な実施例において、プリミティブは遠隔制御されてよい。
1つの実施形態において、複数のプリミティブ及びデバイスインタフェースボードがラックに設置される。複数のDUTが、同時に選択的にテストされてよい。各プリミティブは、互いから独立してテストオペレーションを制御し得る。1つの例示的な実施例において、そのようなラック内のプリミティブ又はデバイスインタフェースボードのいずれかが、テストシステム全体を停止させることなく入れ替えられ得る。
図8は、1つの実施形態による、プリミティブを取り付けた例示的なラックのブロック図である。本テストシステムは、主制御装置820及びラック830を含む。ラック830は、ロードボード851、871、881、及び891にそれぞれ連結されたプリミティブ841、842、843、及び849を含む。ロードボード851、871、881、及び891は、図5においてロードボード417がデバイスインタフェースボード410に含まれる方式と同様に、それぞれデバイスインタフェースボードに含まれてよい。あらためて図8を参照すると、ロードボード851がDUT857、853、及び852に連結される。ロードボード871がDUT877、873、及び872に連結される。ロードボード881がDUT887、883、及び882に連結される。ロードボード891がDUT897、893、及び892に連結される。プリミティブ841、842、843、及び849が、主テスタ制御装置821に連結されるネットワークスイッチ823に連結される。主テスタ制御装置は表示パネル822に連結される。1つの実施形態において、表示パネル822は発光ダイオード(LED)ツリーである。ラック830のプリミティブ841、842、843、及び849は、緊急遮断スイッチ825にも連結される。
プリミティブ841、842、843、及び849は共に、ネットワークスイッチ823及び主テスタ制御装置821によって、大型の集合システム又は多層システムに結合されてよい。1つの実施形態において、ネットワーク接続は、DUTに適切なテストを実行するためにソフトウェアがプリミティブをどのように構成するかを決定することができる。1つの例示的な実施例において、プリミティブ841、842、843、及び849は、従来のシステムと比較して大まかに連結される。それぞれのプリミティブにおけるコアの電子テスト機能は、独立して動作することが可能である(例えば、テストオペレーションは、プリミティブ間の厳しいクロックタイミング又は同期要件などに限定されない)。テストシステムに取り付けられるラックのサイズは、システムに含まれるプリミティブを単に増やすか減らすことで、容易に変更され得る。
テスト対象デバイスという用語は、テストの対象であるデバイスを指すのに用いられる。当業者であれば、テスト対象デバイスという用語が、テストを受けているデバイス、テストされるのを待機しているデバイス、又はテストを完了したデバイスを説明するのに用いられてよいことを認識するものと理解されたい。
プリミティブ及びデバイスインタフェースボードが、オーブン又は物理環境筐体の内部などの大型チャンバに含まれていない実施形態が説明されているが、これらの実施形態は、より大型のチャンバ又は筐体での使用にも適合することを理解されたい。1つの実施形態において、大型チャンバの外部で動作することが可能なプリミティブ及びデバイスインタフェースボードが、必要に応じて、大型チャンバの内部に容易に移動又は実装されてよい。
こうして、提示される実施形態は、電子デバイスの簡便且つ効率的なテストを促進する。1つの実施形態において、プリミティブは、自己完結型独立ユニットのテストシステムコアであり、テスト対象デバイスのテストを制御するように動作可能な電子コンポーネントを含む。プリミティブ及びデバイスインタフェースボードは、従来のテストシステムと比較して、最小のインフラストラクチャコンポーネントを備えた、又は他のインフラストラクチャコンポーネントを何も持たない、移動可能なテストシステムを形成することができる。1つの例示的な実施例において、プリミティブの接続はモジュラー式であり、標準的な電力及び通信接続に容易に適合する。独立したテストプリミティブを備えたテストシステムは移動可能であり、他の制御コンポーネントの依存性や必要性に束縛されずに動作することが可能である。プリミティブは、移動可能な分散型インフラストラクチャ方式で独立して動作することが可能であるが、プリミティブは、中央制御装置又は他のプリミティブと相互に作用することもできる。これらのプリミティブは共に、ネットワーク接続された主制御装置によって、従来のシステムと比較して大まかに連結されたより大型の集合システム又は多層システムに結合されてよい。プリミティブに基づくテストシステムインフラストラクチャは適応性があり、異なるタイプのDUTのテストに容易に対応する。変わらないコアプリミティブコンポーネントを(電子コンポーネントのハードワイヤード変更又は物理的な移動を最小にして又は何もせずに)維持しながら、様々な変更(例えば、DUT製品構成の変更、システム内及びシステム間のプリミティブ再配置など)が行われてよく、この点は、多大なコストがかかるインフラストラクチャ変更及びコンポーネント変更を必要とする従来のテストシステムと異なる。
詳細な説明の一部は、コンピュータメモリ内のデータビットに対するオペレーションの手順、論理ブロック、処理、及び他の記号表現に関する用語で提示されている。これらの説明及び表現は、データ処理技術の当業者が、自分の研究内容を当業者に効率的に伝達するために一般に用いる手段である。手順、論理ブロック、処理などは、ここでは概して、必要な結果につながる自己矛盾のない一連の段階又は命令であると考えられている。これらの段階には、物理量の物理的操作が含まれる。必ずではないがたいてい、これらの量は、電気信号、磁気信号、光信号、又は量子信号の形態を取り、これらの信号は、コンピュータシステムにおいて、格納され、転送され、組み合わされ、比較され、あるいは別の方法で操作されることが可能である。これらの信号をビット、値、エレメント、シンボル、文字、用語、番号などと呼ぶことが、主に一般的な用法を理由に、場合によっては簡便であることが分かっている。
しかしながら、これらの用語及び類似の用語の全ては、適切な物理量と関連付けられており、これらの量に適用される単なる簡便なラベルであることに留意されたい。別に具体的に述べられていない限り、以下の説明から明らかであるように、本出願の全体にわたって「処理(processing)」、「演算処理(computing)」、「計算(calculating)」、「決定(determining)」、「表示(displaying)」などの用語を利用する説明は、物理(例えば電子)量として表されたデータを操作し変換するコンピュータシステム又は同様の処理装置(例えば、電気、光、又は量子を使った演算処理装置)の動作及び処理を指すことを理解されたい。これらの用語は、コンピュータシステムのコンポーネント(例えば、レジスタ、メモリなどの情報記憶装置、送信装置、表示装置など)内の物理量を操作するか、又はそれらの物理量を他のコンポーネント内の物理量として同様に表される他のデータに変換する処理装置の動作及び処理を指す。
本発明の実施形態は、様々な異なるタイプの有形のメモリ又は記憶装置(例えば、RAM、DRAM、フラッシュ、ハードドライブ、CD、DVDなど)に適合し、これらのメモリ又は記憶装置で実装され得ることを理解されたい。このメモリ又は記憶装置は、内容を変更する又は再書き込みすることが可能であるが、非一時的記憶媒体とみなされてよい。非一時的記憶媒体と示すことで、媒体の特性を限定する意図はなく、様々な記憶媒体(例えば、プログラム可能型、消去可能型、プログラム固定型、読み出し/書き込み型、読み出し専用型など)が含まれてよく、「非一時的」コンピュータ可読媒体は、一時的であることを唯一の例外として、信号を伝搬する全てのコンピュータ可読媒体を含む。
以下は、新規手法と関連した例示的な概念又は実施形態の一覧であることを理解されたい。この一覧は包括的ではなく、可能な実施例を必ずしも全て含んではいないことも理解されたい。以下の概念及び実施形態は、ハードウェアで実装されてよい。1つの実施形態において、以下の方法又は処理は、様々な処理コンポーネント又はユニットによって実行されるオペレーションを説明する。1つの例示的な実施例において、方法、処理、オペレーションなどと関連した命令又は指示がメモリに格納されてよく、オペレーション、機能、動作などをプロセッサに実施させてよい。
メモリ記憶装置の管理システム及び方法が、以下の例示的な概念又は実施形態を含んでよいことを理解されたい。この一覧は包括的ではなく、可能な実施例を必ずしも全て含んではいないことも理解されたい。以下の概念及び実施形態は、ハードウェア、ファームウェア、ソフトウェアなどで実装されてよい。1つの実施形態において、以下の概念は、様々な処理コンポーネント又はユニットによって実行されるオペレーションを説明する方法又は処理を含む。1つの例示的な実施例において、方法、処理、オペレーションなどと関連した命令又は指示がメモリに格納されてよく、オペレーション、機能、動作などをプロセッサに実施させてよい。
本発明の具体的な実施形態に関する前述の説明は、例示及び説明を目的に提示されている。これらの説明は、包括的であることも、本発明を開示されたまさにその形態に限定することも意図するものではなく、上記の教示を踏まえると、多くの修正及び変形が可能であることは明らかである。これらの実施形態は、本発明の原理及びその実際の適用を最も適切に説明し、それにより、当業者が本発明及び様々な実施形態を、企図される特定の用い方に適した様々な修正と共に最も適切に利用することを可能にするために選択され、説明された。本発明の範囲は、本明細書に添付される特許請求の範囲及びその均等物によって定められることが意図されている。方法クレームに含まれる段階の一覧は、クレームに明示的に述べられていない限り、これらの段階を実行するいかなる特定の順序も示唆するものではない。

Claims (19)

  1. テスト対象デバイス(DUT)とインタフェースで接続するデバイスインタフェースボード(DIB)と、
    前記デバイスインタフェースボード及び前記テスト対象デバイスのテストを制御するプリミティブとを備え、
    前記プリミティブは、
    前記デバイスインタフェースボードと連結するバックプレーンインタフェースと、
    前記バックプレーンインタフェースへの電源供給を制御する電源コンポーネントと、
    前記デバイスインタフェースボード及び前記テスト対象デバイスへ送信されるテスト信号を制御するサイトモジュールと
    前記デバイスインタフェースボードが有する、前記テスト対象デバイスの周辺環境条件を制御する環境コンポーネントの制御を管理する環境コンポーネント制御装置と
    を有する独立した自己完結型テスト制御ユニットであり、
    前記デバイスインタフェースボードは、前記プリミティブの前に配置されて前記プリミティブに連結され、部分的な筐体をなす、
    テストシステム。
  2. 前記プリミティブは、分散型テストインフラストラクチャに適合する、請求項1に記載のテストシステム。
  3. 前記プリミティブ及び前記デバイスインタフェースボードは移動可能であり、他の制御コンポーネントに束縛されないテストを実行するように動作可能である、請求項1又は2に記載のテストシステム。
  4. 前記サイトモジュールは、標準的な通信プロトコル及び標準的なモジュラー式の着脱可能な通信コネクタを介して、外部のテストコンポーネントへ情報を伝達する、請求項1から3のいずれか一項に記載のテストシステム。
  5. 前記電源コンポーネントは、モジュラー式の着脱可能な電源コネクタを介して、標準的な商用コンセントから電源供給を受け、前記標準的な商用電源をテスト対象デバイスの電源レベルに変換し、前記テスト対象デバイスへの電源供給を制御する、請求項1から4のいずれか一項に記載のテストシステム。
  6. 前記サイトモジュールは、フィールドプログラマブルゲートアレイ(FPGA)を含み、前記FPGAは、異なるコンフィギュレーションファームウェアのビットファイルをロードすることで、異なるテストプロトコル用に再プログラム可能である、請求項1から5のいずれか一項に記載のテストシステム。
  7. 前記サイトモジュールは、コアプリミティブコンポーネントを維持しながら、異なるテストプロトコル用に再構成可能である、請求項1から6のいずれか一項に記載のテストシステム。
  8. 前記バックプレーンインタフェースは、汎用インタフェース構成に適合する、請求項1から7のいずれか一項に記載のテストシステム。
  9. 前記プリミティブの制御を遠隔で可能にする遠隔制御コンポーネントをさらに備える、請求項1から8のいずれか一項に記載のテストシステム。
  10. 独立したテストプリミティブをデバイスインタフェースボード(DIB)に連結する段階であって、前記デバイスインタフェースボードは、前記テストプリミティブの前に配置されて前記テストプリミティブに連結され、部分的な筐体をなし、前記テストプリミティブは、前記デバイスインタフェースボードが有する、テスト対象デバイス(DUT)の周辺環境条件を制御する環境コンポーネントの制御を管理する環境コンポーネント制御装置を有する、段階と、
    前記デバイスインタフェースボードに連結される前記テスト対象デバイスのテストを制御するように、前記独立したテストプリミティブを構成する段階であって、構成する前記段階は、コンフィギュレーションファームウェアのビットファイルを前記独立したテストプリミティブに残っている電子テストコンポーネントへ構成ごとにロードする段階を含む、段階と、
    前記独立したテストプリミティブによる独立したテスト制御に基づいて、前記テスト対象デバイスのテストを管理する段階とを備える、テスト方法。
  11. 構成する前記段階は、第1のタイプのテスト対象デバイスから別の第2のタイプのテスト対象デバイスへの変更に対応するオペレーションの一部として実行される、請求項1に記載のテスト方法。
  12. 前記独立したテストプリミティブを主テスト制御装置に連結する段階をさらに含み、前記独立したテストプリミティブは、それぞれのデバイスインタフェースボード及びテスト対象デバイスの独立したテスト制御を維持する、請求項1又は1に記載のテスト方法。
  13. 前記独立したテストプリミティブを別のプリミティブに連結する段階をさらに含み、前記独立したテストプリミティブは、それぞれのデバイスインタフェースボード及びテスト対象デバイスの独立したテスト制御を維持する、請求項1から1のいずれか一項に記載のテスト方法。
  14. 前記独立したテストプリミティブは移動可能であり、他のプリミティブ及び他の制御コンポーネントから独立したテストオペレーションを実行するために、第1の位置から第2の位置へ移動させられる段階を含む、請求項1から1のいずれか一項に記載のテスト方法。
  15. 複数のテスト対象デバイス(DUT)とインタフェースで接続する複数のデバイスインタフェースボード(DIB)と、
    前記複数のデバイスインタフェースボードにそれぞれ連結された複数の独立したプリミティブであって、前記複数の独立したプリミティブは、前記複数のデバイスインタフェースボードのそれぞれと、前記複数のテスト対象デバイスのそれぞれのテストとを制御し、前記複数の独立したプリミティブのうち少なくとも1つが、独立した自己完結型テスト制御ユニットであり、前記独立した自己完結型テスト制御ユニットは、
    前記複数のデバイスインタフェースボードのうち少なくとも1つと連結するバックプレーンインタフェースと、
    前記バックプレーンインタフェースへの電源供給を制御する電源コンポーネントと、
    前記複数のデバイスインタフェースボードのうち前記少なくとも1つ及び前記複数のテスト対象デバイスへ送信されるテスト信号を制御するサイトモジュールと、前記複数のデバイスインタフェースボードのうち前記少なくとも1つが有する、前記テスト対象デバイスの周辺環境条件を制御する環境コンポーネントの制御を管理する環境コンポーネント制御装置とを有する、複数の独立したプリミティブと、
    前記複数の独立したプリミティブ及び前記複数のデバイスインタフェースボード(DIB)を取り付けるためのラックとを備え、
    前記複数のデバイスインタフェースボードのそれぞれは、前記複数の独立したプリミティブのそれぞれの前に配置されてそれぞれの前記プリミティブに連結され、部分的な筐体をなす、テストシステム。
  16. 前記複数の独立したプリミティブに連結される制御コンソールをさらに備える、請求項1に記載のテストシステム。
  17. 前記複数の独立したプリミティブのオペレーションは、制御パネルによって調整されている間、独立性が確保されている、請求項1又は1に記載のテストシステム。
  18. 前記プリミティブは、複数の異なるテスト対象デバイスのフォームファクタに対応し、前記プリミティブの汎用インタフェース構成に適合する、請求項1から1のいずれか一項に記載のテストシステム。
  19. 前記プリミティブの汎用インタフェース構成は、異なるデバイスインタフェースボードのインタフェースに適合する、請求項1から1のいずれか一項に記載のテストシステム。
JP2018084487A 2017-05-01 2018-04-25 テストシステム及び方法 Active JP6936184B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/583,729 US10241146B2 (en) 2017-05-01 2017-05-01 Test system and method
US15/583,729 2017-05-01

Publications (2)

Publication Number Publication Date
JP2018194545A JP2018194545A (ja) 2018-12-06
JP6936184B2 true JP6936184B2 (ja) 2021-09-15

Family

ID=63916600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018084487A Active JP6936184B2 (ja) 2017-05-01 2018-04-25 テストシステム及び方法

Country Status (5)

Country Link
US (1) US10241146B2 (ja)
JP (1) JP6936184B2 (ja)
KR (1) KR102477909B1 (ja)
CN (1) CN108802519B (ja)
TW (1) TWI744526B (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108959134B (zh) * 2017-05-24 2022-02-15 微软技术许可有限责任公司 用于现场可编程门阵列设备的通信
SG11202105198XA (en) 2018-11-21 2021-06-29 Lam Res Corp Wireless electronic-control system
CN112305398A (zh) * 2019-08-01 2021-02-02 富港电子(东莞)有限公司 自动化电路板测试系统及其方法
CN110703741A (zh) * 2019-11-01 2020-01-17 珠海格力电器股份有限公司 多功能的通讯调试设备
US11650893B2 (en) * 2020-03-31 2023-05-16 Advantest Corporation Multiple name space test systems and methods
US11619667B2 (en) 2020-03-31 2023-04-04 Advantest Corporation Enhanced loopback diagnostic systems and methods
US11899550B2 (en) 2020-03-31 2024-02-13 Advantest Corporation Enhanced auxiliary memory mapped interface test systems and methods
US11733290B2 (en) * 2020-03-31 2023-08-22 Advantest Corporation Flexible sideband support systems and methods
US20210302469A1 (en) * 2020-03-31 2021-09-30 Advantest Corporation Universal Test Interface Systems and Methods
CN111475413B (zh) * 2020-04-02 2024-03-15 深圳创维-Rgb电子有限公司 一种测试方法及装置
CN116324438A (zh) * 2020-07-20 2023-06-23 特克特朗尼克公司 具有可重新配置的处理组件的测试和测量仪器附件
US11334459B2 (en) * 2020-08-18 2022-05-17 Advantest Corporation Flexible test systems and methods
CN111856089A (zh) * 2020-09-01 2020-10-30 同创立(常州)智能装备有限公司 一种可灵活配置的控制盒电路
US11867720B2 (en) * 2020-11-16 2024-01-09 Advantest Corporation Test system configuration adapter systems and methods
US11953518B2 (en) * 2020-12-30 2024-04-09 Star Technologies, Inc. Switching matrix system and operating method thereof for semiconductor characteristic measurement
US11698408B2 (en) * 2021-08-26 2023-07-11 Western Digital Technologies, Inc. Testing apparatus for data storage devices
US11726138B2 (en) * 2021-12-21 2023-08-15 Nanya Technology Corporation Method for testing semiconductor dies and test structure
CN115327275B (zh) * 2022-08-22 2024-06-07 北京计算机技术及应用研究所 一种适用于环境试验的测试系统
US20240095138A1 (en) * 2022-09-21 2024-03-21 Advantest Corporation Systems and methods utilizing dax memory management for testing cxl protocol enabled devices
KR102594471B1 (ko) * 2022-12-07 2023-10-26 주식회사디아이 반도체 테스트 장비의 다중 테스트 존 제어장치

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3676777A (en) 1970-08-10 1972-07-11 Tektronix Inc Apparatus for automatically testing integrated circuit devices
US5510993A (en) 1989-06-28 1996-04-23 Manufacturing Joint Ventures International Limited Material processing system
JPH0716178U (ja) * 1993-08-25 1995-03-17 株式会社アドバンテスト Icハンドラにおけるスペーシングフレーム
US6008636A (en) 1997-09-30 1999-12-28 Motorola, Inc. Test system with robot arm for delivering a device under test
US7085670B2 (en) * 1998-02-17 2006-08-01 National Instruments Corporation Reconfigurable measurement system utilizing a programmable hardware element and fixed hardware resources
US6067866A (en) 1998-02-19 2000-05-30 Hewlett-Packard Company Removable fixture adapter with pneumatic actuators
KR100349942B1 (ko) 1999-12-06 2002-08-24 삼성전자 주식회사 램버스 핸들러
US6794887B1 (en) 2001-11-15 2004-09-21 Credence Systems Corporation Test head including displaceable switch element
US6731127B2 (en) 2001-12-21 2004-05-04 Texas Instruments Incorporated Parallel integrated circuit test apparatus and test method
JP2004354341A (ja) 2003-05-30 2004-12-16 Denso Corp 環境試験装置及び環境試験方法
US7084659B2 (en) 2003-06-09 2006-08-01 Credence Systems Corporation Power supply arrangement for integrated circuit tester
US7672805B2 (en) * 2003-11-26 2010-03-02 Advantest Corporation Synchronization of modules for analog and mixed signal testing in an open architecture test system
SG145539A1 (en) 2004-03-09 2008-09-29 Micron Technology Inc Integrated circuit (ic) test assembly including phase change material for stabilizing temperature during stress testing of integrated circuits and method thereof
US8581610B2 (en) 2004-04-21 2013-11-12 Charles A Miller Method of designing an application specific probe card test system
US7315972B1 (en) * 2004-05-20 2008-01-01 Xilinx, Inc. Method and apparatus for automated generation of expected value data for circuit designs
US7197416B2 (en) * 2004-05-22 2007-03-27 Advantest America R&D Center, Inc. Supporting calibration and diagnostics in an open architecture test system
TWI274166B (en) 2004-06-18 2007-02-21 Unitest Inc Semiconductor test apparatus for simultaneously testing plurality of semiconductor devices
KR100604160B1 (ko) * 2004-06-18 2006-07-25 주식회사 유니테스트 복수의 반도체 모듈을 동시에 테스트하는 반도체 모듈테스트 장치
US7151388B2 (en) 2004-09-30 2006-12-19 Kes Systems, Inc. Method for testing semiconductor devices and an apparatus therefor
US7091737B2 (en) 2004-10-01 2006-08-15 Intel Corporation Apparatus and methods for self-heating burn-in processes
US7046027B2 (en) 2004-10-15 2006-05-16 Teradyne, Inc. Interface apparatus for semiconductor device tester
US6974335B1 (en) 2005-01-25 2005-12-13 International Business Machines Corporation Interchangeable multi-form factor module socket
US7543200B2 (en) 2005-02-17 2009-06-02 Advantest Corporation Method and system for scheduling tests in a parallel test system
US7649374B2 (en) 2005-09-15 2010-01-19 Finisar Corporation Temperature control in an integrated circuit
KR100736673B1 (ko) 2006-08-01 2007-07-06 주식회사 유니테스트 반도체 소자 테스트 장치
JP5028060B2 (ja) * 2006-10-03 2012-09-19 株式会社アドバンテスト パフォーマンスボードおよびカバー部材
US7852094B2 (en) 2006-12-06 2010-12-14 Formfactor, Inc. Sharing resources in a system for testing semiconductor devices
US8928343B2 (en) 2007-04-03 2015-01-06 Scanimetrics Inc. Testing of electronic circuits using an active probe integrated circuit
US7810006B2 (en) 2008-01-14 2010-10-05 Emerging Display Technologies Corp. Testing system for a device under test
US8160739B2 (en) 2008-04-17 2012-04-17 Teradyne, Inc. Transferring storage devices within storage device testing systems
US8102173B2 (en) 2008-04-17 2012-01-24 Teradyne, Inc. Thermal control system for test slot of test rack for disk drive testing system with thermoelectric device and a cooling conduit
US7848106B2 (en) 2008-04-17 2010-12-07 Teradyne, Inc. Temperature control within disk drive testing systems
US8117480B2 (en) 2008-04-17 2012-02-14 Teradyne, Inc. Dependent temperature control within disk drive testing systems
US20090262455A1 (en) 2008-04-17 2009-10-22 Teradyne, Inc. Temperature Control Within Disk Drive Testing Systems
US8350191B2 (en) 2008-05-21 2013-01-08 Formfactor, Inc. Probe card thermal conditioning system
US7679391B2 (en) 2008-07-11 2010-03-16 Advantest Corporation Test equipment and semiconductor device
US8078424B2 (en) 2008-09-29 2011-12-13 Advantest Corporation Test apparatus
TWI451100B (zh) * 2009-02-20 2014-09-01 King Yuan Electronics Co Ltd 翻轉測試模組及其測試系統
US8547123B2 (en) 2009-07-15 2013-10-01 Teradyne, Inc. Storage device testing system with a conductive heating assembly
US8203354B2 (en) * 2009-09-25 2012-06-19 Intersil Americas, Inc. System for testing electronic components
US8127187B2 (en) 2009-09-30 2012-02-28 Integrated Device Technology, Inc. Method and apparatus of ATE IC scan test using FPGA-based system
US8217674B2 (en) 2010-02-08 2012-07-10 Texas Instruments Incorporated Systems and methods to test integrated circuits
JP2014503083A (ja) * 2010-05-28 2014-02-06 株式会社アドバンテスト 並列処理が可変であり、ファームウェアのアップグレードが可能な、柔軟な記憶装置インタフェース試験器
US9557372B2 (en) * 2010-10-29 2017-01-31 Advantest Corporation Tester having an application specific electronics module, and systems and methods that incorporate or use the same
US9514016B2 (en) 2011-02-01 2016-12-06 Echostar Technologies L.L.C. Apparatus systems and methods for facilitating testing of a plurality of electronic devices
US8836363B2 (en) 2011-10-14 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Probe card partition scheme
US9470759B2 (en) * 2011-10-28 2016-10-18 Teradyne, Inc. Test instrument having a configurable interface
KR20140011438A (ko) 2012-07-12 2014-01-28 삼성전자주식회사 반도체 디바이스 테스트 소켓 및 그를 구비한 테스트 설비
JP5816144B2 (ja) * 2012-08-30 2015-11-18 株式会社アドバンテスト テストプログラムおよび試験システム
US20140236527A1 (en) * 2013-02-21 2014-08-21 Advantest Corporation Cloud based infrastructure for supporting protocol reconfigurations in protocol independent device testing systems
US10161993B2 (en) 2013-02-21 2018-12-25 Advantest Corporation Tester with acceleration on memory and acceleration for automatic pattern generation within a FPGA block
US9952276B2 (en) * 2013-02-21 2018-04-24 Advantest Corporation Tester with mixed protocol engine in a FPGA block
US9310427B2 (en) * 2013-07-24 2016-04-12 Advantest Corporation High speed tester communication interface between test slice and trays
US9279857B2 (en) 2013-11-19 2016-03-08 Teradyne, Inc. Automated test system with edge steering
US9933454B2 (en) 2014-06-06 2018-04-03 Advantest Corporation Universal test floor system
US9594114B2 (en) * 2014-06-26 2017-03-14 Teradyne, Inc. Structure for transmitting signals in an application space between a device under test and test electronics
US10140413B2 (en) * 2015-04-21 2018-11-27 Synopsys, Inc. Efficient resolution of latch race conditions in emulation

Also Published As

Publication number Publication date
US10241146B2 (en) 2019-03-26
TW201907174A (zh) 2019-02-16
CN108802519A (zh) 2018-11-13
JP2018194545A (ja) 2018-12-06
TWI744526B (zh) 2021-11-01
CN108802519B (zh) 2022-05-13
US20180313889A1 (en) 2018-11-01
KR102477909B1 (ko) 2022-12-14
KR20180121838A (ko) 2018-11-09

Similar Documents

Publication Publication Date Title
JP6936184B2 (ja) テストシステム及び方法
JP6526394B2 (ja) テストスライスとトレイとの間の高速テスタ通信インターフェイス
KR20190106743A (ko) 시스템 레벨 시험을 위한 확장 가능한 플랫폼
US20080262759A1 (en) System and method for testing information handling system components
US20170147461A1 (en) Blade centric automatic test equipment system
US8107244B2 (en) Connecting a plurality of chassis using a rigid connection
WO2014194715A1 (zh) 近线磁盘库
CN113985319A (zh) 一种自动化接口测试设备
US20240103037A1 (en) Test system configuration adapter systems and methods
KR20190119160A (ko) 테스트 시스템 및 방법
CN105373398A (zh) 一种基于Xshell脚本的整机柜服务器BMC IP批量设置方法
Toku Developing new Automatic Test Equipments (ATE) using systematic design approaches
WO2017124916A1 (zh) 硬盘插箱及服务器
CN107832193B (zh) 一种基于i2c总线的多板卡状态监控方法
CN110908464A (zh) 模块化服务器设计
CN104090833B (zh) 服务器及其讯号解析装置
JP2011180142A (ja) マルチチャネルテスト用切替システム
JP6871980B2 (ja) 非集中化環境においてデバイスを制御する方法、非集中化ストレージシステム、非集中化ストレージネットワーク
CN204926067U (zh) 嵌入式VxWorks产品测试系统
CN206313256U (zh) 一种航空总线转接装置
CN110596576A (zh) 一种模块化集成测量系统
CN118349405A (zh) 航电系统测试设备以及航电系统测试方法
Yücesoy et al. Using a common test infrastructure for standardized interfaces
KR20240097770A (ko) 셀프 리셋 테스트 시스템 및 방법
CN118330424A (zh) 一种自动化测试核心板硬件的辅助测试底板以及装置和测试方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210817

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210826

R150 Certificate of patent or registration of utility model

Ref document number: 6936184

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250