KR20190106743A - 시스템 레벨 시험을 위한 확장 가능한 플랫폼 - Google Patents

시스템 레벨 시험을 위한 확장 가능한 플랫폼 Download PDF

Info

Publication number
KR20190106743A
KR20190106743A KR1020190025384A KR20190025384A KR20190106743A KR 20190106743 A KR20190106743 A KR 20190106743A KR 1020190025384 A KR1020190025384 A KR 1020190025384A KR 20190025384 A KR20190025384 A KR 20190025384A KR 20190106743 A KR20190106743 A KR 20190106743A
Authority
KR
South Korea
Prior art keywords
test
dut
device interface
primitives
system level
Prior art date
Application number
KR1020190025384A
Other languages
English (en)
Inventor
롤랜드 볼프
메이-메이 수
벤 로젤-파빌라
Original Assignee
주식회사 아도반테스토
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아도반테스토 filed Critical 주식회사 아도반테스토
Publication of KR20190106743A publication Critical patent/KR20190106743A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2868—Complete testing stations; systems; procedures; software aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0416—Connectors, terminals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2844—Fault-finding or characterising using test interfaces, e.g. adapters, test boxes, switches, PIN drivers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31907—Modular tester, e.g. controlling and coordinating instruments in a bus based architecture
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/3668—Software testing
    • G06F11/3672—Test management
    • G06F11/3688—Test management for test execution, e.g. scheduling of test suites

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Environmental & Geological Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

확장 가능한 시험 플랫폼은 복수의 상이한 장치 인터페이스 보드 중 하나 이상 및 복수의 프리미티브를 포함할 수 있다. 상이한 장치 인터페이스 보드는 상이한 유형의 DUT 및/또는 상이한 폼 팩터를 갖는 DUT를 복수의 프리미티브에 연결하기 위한 유니폼 인터페이스를 제공하도록 구성될 수 있다. 복수의 프리미티브는 전력을 DUT에 분배하고, 개개의 DUT의 시스템 레벨 시험을 수행하도록 구성될 수 있다. 복수의 프리미티브는 다수의 상이한 유형의 DUT 및/또는 상이한 폼 팩터를 갖는 DUT에 대해 임의의 수의 시스템 레벨 시험을 수행하도록 사용자에 의해 구성 가능할 수 있다.

Description

시스템 레벨 시험을 위한 확장 가능한 플랫폼{SCALABLE PLATFORM FOR SYSTEM LEVEL TESTING}
전자 시스템은 현대 사회의 발전에 상당한 기여를 했고, 유리한 결과를 달성하기 위해 다수의 애플리케이션에서 활용된다. 데스크톱 PC(Personal Computer), 랩톱 PC, 태블릿 PC, 넷북, 스마트 폰, 서버 및 이들의 구성요소와 같은 다수의 장치는 엔터테인먼트, 교육, 비즈니스 및 과학의 대부분의 영역에서 데이터를 통신 및 분석하는데 있어서 생산성 증가 및 비용 감소를 가능하게 하였다. 이러한 전자 시스템 및 장치는 통상적으로 적절한 동작을 보장하기 위해 시험된다. 시스템 및 장치를 시험하는 것이 상당히 진보하였지만, 종래의 접근법은 통상적으로 비싸고 보통 처리량 및 편의성과 관련된 제한을 갖는다.
종래의 시험 시스템은 일반적으로 고정적으로 정의된 단일 포인트 솔루션(single point solution)이다. 종래의 시스템은 통상적으로 대량 생산(volume production)에 적합하지 않는데, 왜냐하면 1) 시스템을 구축하고 동작시키는 데 비용이 많이 들고, 2) 피시험 장치(device under test)의 물리적 조작(예를 들어, 삽입, 제거 등)이 노동 집약적이기 때문이다. 또한, 시험 시스템은 상이한 폼 팩터(form factor)를 갖는 상이한 유형의 DUT를 시험하기 위해 사용자의 변하는 요구에 용이하게 적응할 수 없다. 따라서, 상이한 폼 팩터를 갖는 상이한 유형의 DUT를 시험하기 위해 사용자의 변하는 요구에 용이하게 적응할 수 있는 개선된 시험 시스템에 대한 계속적인 요구가 있다.
본 기술은, 시스템 레벨 시험을 위한 확장 가능한 플랫폼(scalable platform)에 관한 본 기술의 실시예를 예시하는데 사용되는 다음의 설명 및 첨부 도면을 참조함으로써 가장 잘 이해될 수 있다.
양태에서, 모듈식 시험 시스템(modular test system)은 DUT의 시스템 레벨 시험, DUT의 자율 시험 프로세싱과의 통합, 시험 동안 DUT의 열 제어 및 시스템 레벨 시험에 실패한 DUT의 디버깅(debugging)을 제공할 수 있는 복수의 프리미티브(primitive)를 포함할 수 있다. 프리미티브는 유리하게도 시험 시스템으로부터 프리미티브의 제거 및 추가에 의해 확장 가능한 시험 시스템을 제공할 수 있다.
양태에서, 시험 플랫폼의 프로비저닝(provisioning)은 다수의 상이한 유형의 장치 인터페이스 보드로부터 복수의 장치 인터페이스 보드를 제공하는 것을 포함할 수 있다. 상이한 유형의 장치 인터페이스 보드는 개개의 유형 또는 폼 팩터의 피시험 장치(DUT)를 복수의 프리미티브에 연결하도록 구성될 수 있다. 복수의 장치 인터페이스 보드에 연결된 피시험 장치(DUT)에 전력을 분배하고, 장치 인터페이스 보드에 연결된 DUT의 사용자 구성 가능한 시스템 레벨 시험을 독립적으로 수행하도록 구성된 프리미티브가 또한 제공될 수 있다.
시험 플랫폼의 프로비저닝은 또한 모듈식 프리미티브를 하우징하기 위한 프리미티브 랙(primitive rack), 프리미티브를 구성하기 위한 호스트 제어기, 프리미티브에 의한 시험을 자동화를 위한 모듈식 자동화 구성요소, 모듈식 환경 제어부, 시스템 레벨 시험에 실패한 DUT에 대한 결함 위치 정보를 결정하기 위한 디버그 구성요소(debug component) 및 이들의 조합을 제공하는 것을 포함할 수 있다.
양태에서, 분산 시험 플랫폼은 복수의 사용자 선택 가능한 장치 인터페이스 보드 및 복수의 모듈식 프리미티브를 포함할 수 있다. 상이한 유형의 장치 인터페이스 보드는 개개의 유형 또는 폼 팩터의 DUT를 모듈식 프리미티브에 연결하도록 구성될 수 있다. 프리미티브는 장치 인터페이스 보드에 의해 모듈식 프리미티브에 연결된 DUT의 사용자 구성 가능한 시스템 레벨 기능 시험을 독립적으로 수행하도록 구성될 수 있다. 플랫폼은 또한, 다양한 폼 팩터의 전자 장치와 함께 다양한 유형의 전자 장치를 시험하는데 활용될 수 있는 확장 가능한 시험 시스템을 구현하기 위해 프리미티브 및 장치 인터페이스 보드와 혼합 및 매칭될 수 있는 로봇 구성요소, 환경 구성요소 및 디버깅 구성요소를 포함할 수 있다. 모듈식 시험 시스템은 사용자마다 변하고 가변하는 요구에 적응하도록 용이하게 구성 및 재구성될 수 있다.
이러한 요약은 아래의 상세한 설명에 추가로 설명되는 개념의 선택을 간략화된 형태로 소개하기 위해 제공된다. 이러한 요약은 청구된 주제의 핵심적인 특징 또는 필수적인 특징을 식별하도록 의도되지 않거나, 청구된 주제의 범위를 제한하는데 사용되도록 의도되지 않는다.
본 기술의 실시예는 첨부된 도면의 도면들에서 한정되는 것이 아니라 예로서 도시되며, 도면에서 동일한 참조 번호는 유사한 요소들을 지칭한다.
도 1은 본 기술의 양태에 따른 시험 플랫폼의 블록도를 도시한다.
도 2는 본 기술의 양태에 따른 프리미티브 및 개개의 장치 인터페이스 보드의 블록도를 도시한다.
도 3은 본 기술의 양태들에 따른 프리미티브 및 개개의 장치 인터페이스 보드의 블록도를 도시한다.
도 4는 본 기술의 양태에 따른 시험 플랫폼의 블록도를 도시한다.
도 5는 본 기술의 양태에 따른 프리미티브 및 개개의 장치 인터페이스 보드의 블록도를 도시한다.
도 6은 본 기술의 양태에 따른 프리미티브 및 개개의 장치 인터페이스 보드의 블록도를 도시한다.
도 7a 및 도 7b는 본 기술의 양태들에 따른 확장 가능한 시험 플랫폼 방법의 흐름도를 도시한다.
도 8은 본 기술의 양태에 따른 시험 방법을 도시한다.
이제 본 기술의 실시예에 대한 참조가 자세하게 이루어질 수 있고, 이 예시들은 첨부 도면에서 도시된다. 본 기술이 실시예와 함께 설명될 것이지만, 실시예가 본 발명을 이러한 실시예로 제한하도록 의도되지 않는다는 것이 이해될 것이다. 반대로, 본 발명은, 첨부된 청구항에 의해 정의되는 본 발명의 범위 내에 포함될 수 있는 대체물, 수정물 및 등가물을 포함하도록 의도된다. 또한, 본 기술의 다음의 상세한 설명에서, 다양한 특정 상세가 본 기술의 완전한 이해를 제공하기 위해 제시된다. 그러나, 이러한 특정 상세 없이 본 기술이 실시될 수 있다는 것이 이해된다. 다른 경우에, 잘 알려진 방법, 절차, 구성요소 및 회로는 불필요하게 본 기술의 양태를 불분명하게 하지 않도록 자세하게 설명되지 않았다.
다음의 본 기술의 일부 실시예는 루틴, 모듈, 논리 블록 및 하나 이상의 전자 장치 내의 데이터에 대한 다른 상징적 연산 표현의 용어로 제시된다. 이러한 설명 및 표현은 당업자가 다른 당업자에게 그들의 작업의 내용을 가장 효과적으로 전달하기 위해 사용하는 수단이다. 본 출원에서 그리고 일반적으로, 루틴, 모듈, 논리 블록 등은 원하는 결과로 이어지는 일관성 있는 프로세스 또는 명령어의 시퀀스인 것으로 이해된다. 이러한 프로세스는 물리량의 물리적 조작을 포함하는 프로세스이다. 보통, 이러한 물리적 조작은, 반드시 그런 것은 아니지만, 전자 장치에서 저장, 전송, 비교 및 달리 조작될 수 있는 전기 또는 자기 신호의 형태를 취한다. 편의상으로, 그리고 공통적인 사용에 관련하여, 이러한 신호는 본 기술의 실시예를 참조하여 데이터, 비트, 값, 요소, 기호, 문자, 기간, 수치, 스트링 등으로 지칭된다.
그러나, 이러한 모든 용어가 물리적인 조작 및 양을 언급하는 것으로 해석되어야 하며, 단지 편리한 라벨이며, 당분야에서 일반적으로 사용되는 용어를 고려하여 추가로 해석되어야 함을 명심해야 한다. 다음 논의에서 달리 명백한 것으로 구체적으로 언급되지 않는다면, 본 기술의 논의 전체에 걸쳐, "수신하는 것" 등과 같은 용어를 활용한 논의는 데이터를 조작 및 변환하는 전자 컴퓨팅 장치와 같은 전자 장치의 동작 및 프로세스를 나타낸다는 것이 이해된다. 데이터는 전자 장치의 논리 회로, 레지스터, 메모리 등 내에서 물리적(예를 들어, 전자적) 양으로 표현되고, 전자 장치 내에서 물리적 양으로 유사하게 표현되는 다른 데이터로 변환된다.
본 출원에서, 이접적 접속사(disjunctive)의 사용은 접속사(conjunctive)를 포함하도록 의도된다. 정관사 또는 부정관사의 사용은 기수(cardinality)를 표시하도록 의도되지 않는다. 특히, "그" 오브젝트 또는 "한" 오브젝트에 대한 언급은 가능한 복수의 그러한 오브젝트 중 하나를 또한 표기하도록 의도된다. 본원에 사용되는 용어 및 전문어가 설명을 위한 것이며 제한적인 것으로 간주되지 않아야 한다는 것이 또한 이해된다.
본 기술의 양태는 장치 폼 팩터, 시험 속도, 열적 요건, 자동화 및 핸들링, 시험 전자 장치, 시험 소프트웨어 및 디버그 능력과 같은 시스템 레벨 속성을 포함하여, 장치를 시험하기 위한 매우 가변적이고 확장 가능한 시험 시스템에 대한 고객의 요구를 해결한다. 예를 들어, 특정 사용자는, 그들이 그들 자신의 시험 소프트웨어를 갖고 있기 때문에 시험 소프트웨어에 관심이 없을 수 있지만, 시험 단계 동안 장치의 열 제어 및 자동화된 핸들링에 관심이 더 많을 수 있다. 다른 사용자는 속도, 전력 소비 등과 같은 정확한 파라미터로 DUT에 대한 다양한 상이한 시험을 실행하는데 관심을 가질 수 있다. 또 다른 고객은 매우 많은 양의 프로세싱에 관심을 가질 수 있고, 따라서 자동화 및 핸들링이 그들의 핵심적인 관심사일 수 있다. 본 기술의 양태에 따른 시스템 레벨 플랫폼은 이러한 시스템 레벨 속성에서 유연성 및 확장성(scalability)을 제공하고, 따라서 특정 고객의 요구에 용이하게 맞춤화될 수 있다.
도 1은 본 기술의 양태에 따른 시험 플랫폼의 블록도를 도시한다. 시험 플랫폼(100)은 복수의 프리미티브(102-108), 복수의 장치 인터페이스 보드(110-116), 하나 이상의 프리미티브 랙(118), 하나 이상의 백플레인(120), 및 호스트 제어기(122)를 포함할 수 있다. 하나 이상의 프리미티브 랙(118)은 복수의 모듈식 프리미티브(102-108)를 하우징하도록 구성될 수 있다. 프리미티브(102-108)는 프리미티브 랙(118)에서의 용이한 조립 및 유연한 배열을 위해 표준화된 치수를 갖는 모듈식 디자인을 가질 수 있다. 백플레인(120)은 호스트 제어기(122)를 복수의 프리미티브(102-108)에 연결하도록 구성될 수 있다. 백플레인(120)은 또한 벽 아웃렛과 같은 전기 소스로부터의 전력(124)을 복수의 프리미티브(102-108)에 연결할 수 있다.
양태에서, 호스트 제어기(122)는 프리미티브(102-108)에 대한 사용자 구성 가능한 시스템 레벨 시험의 수행을 설치 및 관리하도록 구성될 수 있다. 사용자는 사내 또는 계약 DUT 디자이너, DUT 제조자, DUT 테스터 등일 수 있다. 프리미티브(102-108)는 장치 인터페이스 보드(110-116)에 연결된 피시험 장치(DUT)(126-148)의 사용자 구성 가능한 시스템 레벨 시험을 수행하도록 구성될 수 있다. 프리미티브(102-108)는 또한 장치 인터페이스 보드(110-116)에 연결된 DUT(126-148)에 전력을 분배하도록 구성될 수 있다.
도 2를 참조하면, 본 기술의 양태에 따른 프리미티브 및 개개의 장치 인터페이스 보드의 블록도가 도시된다. 프리미티브(102)는 하나 이상의 슬라이스 모듈, 하나 이상의 전력 공급 장치 구성요소, 로드 보드 및 백플레인 인터페이스를 포함할 수 있다. 하나 이상의 슬라이스 모듈은 장치 인터페이스 보드(110)에 연결된 DUT(126-130)의 사용자 구성 가능한 시스템 레벨 시험을 수행하도록 구성될 수 있다. 하나 이상의 전력 공급 구성요소는 표준 유틸리티 아웃렛으로부터 전력을 수신하고, 표준 유틸리티 전력을 DUT 전력 레벨로 변환하고, 장치 인터페이스 보드(110)에 연결된 DUT(126-130)로의 전력의 전달을 제어하도록 구성될 수 있다. 일 구현에서, 프리미티브(102)는 자신의 장치 인터페이스 보드(110)에 연결된 각각의 DUT(126-130)에 대한 전력 공급 구성요소를 포함할 수 있다. 각각의 DUT에 대한 전력 공급 구성요소는 프리미티브가 시험 동안 개개의 DUT에 의한 전력 소비에 관한 데이터를 수집하도록 허용할 수 있다. 다른 구현에서, 프리미티브(102)는 장치 인터페이스 보드(110)에 연결된 DUT(126-130)의 세트에 대한 하나의 전력 공급 구성요소를 포함할 수 있다. 프리미티브(102)는 상이한 장치 인터페이스 보드에 연결된 범용 프리미티브 인터페이스를 포함할 수 있다. 장치 인터페이스 보드는, 범용 프리미티브 인터페이스의 구성 또는 폼 팩터가 서로 유사하게 유지되는 동안, 상이한 DUT 폼 팩터를 편리하게 수용할 수 있다. 범용 프리미티브 인터페이스는, 장치 인터페이스 보드(110)를 개개의 프리미티브에 용이하게 연결하고 그로부터 분리하는 것을 가능하게 하는 모듈식 커넥터를 포함할 수 있다. 백플레인 인터페이스는 하나 이상의 사이트 모듈 및 하나 이상의 전력 공급 구성요소를 백플레인에 연결하도록 구성될 수 있다. 슬라이스 모듈은 표준 통신 프로토콜 및 표준 모듈식 착탈 가능한 통신 커넥터를 통해 호스트 제어기에 정보를 통신하도록 구성할 수 있다. 호스트 제어기는 사용자 구성 가능한 시스템 레벨 시험의 수행을 설치 및 관리하도록 구성될 수 있다.
양태에서, 상이한 유형의 DUT(126-148)의 시험은, 장치 인터페이스 보드를 변경하고, 프리미티브(102-108)에서 대응하는 펌웨어 비트 파일을 로딩함으로써 수용될 수 있다. 장치 인터페이스 보드(110-116) 및 프리미티브(102-108)는 또한 하나 이상의 다른 DUT의 조작 동안 장치 인터페이스 보드에 연결된 하나 이상의 DUT(126-148)의 시험을 가능하게 하도록 구성될 수 있다. 장치 인터페이스 보드는 장치 인터페이스 보드(110-116)에 하나 이상의 유형의 DUT(126-148)를 고정하기 위한 하나 이상의 기계적 커플러(210) 및 하나 이상의 유형의 DUT(126-148)를 장치 인터페이스 보드(110-116)에 전기적으로 연결하기 위한 하나 이상의 전기적 커플러(220)를 포함할 수 있다. 하나 이상의 기계적 커플러는 하나 이상의 폼 팩터의 DUT를 장치 인터페이스 보드에 연결하기 위한 하나 이상의 슬롯, 레일(rail), 행거(hanger), 베이(bay) 등을 포함할 수 있다. 전기적 커플러는, 장치 인터페이스 보드(110-116)와 DUT(126-148) 사이에 신호 및 전력을 연결하기 위해 신호 및 전력을 결합하기 위해 하나 이상의 유형의 DUT 상의 정합 커넥터, 소켓, 플러그 등에 연결하기 위한 하나 이상의 커넥터, 소켓, 플러그 등을 포함할 수 있다. 장치 인터페이스 보드(110-116)는 또한 프리미티브(102-108)에 연결하기 위한 공통 인터페이스(230)를 포함할 수 있다.
양태에서, 시험 시스템(102-108)의 프리미티브는 유리하게도 다양한 유형의 DUT(126-148)의 시스템 레벨 시험, DUT(126-148)의 자율 시험 프로세싱과의 통합, 시험 동안 DUT(126-148)의 열 제어, 및 프리미티브(102-108)에 의해 수행된 시스템 레벨 시험에 실패한 DUT(126-148)의 디버깅을 제공할 수 있다. 프리미티브(102-108)는 유리하게도 시험 시스템으로부터의 프리미티브의 추가 또는 제거에 의해 확장 가능한 시험 시스템을 제공할 수 있다.
양태에서, 복수의 프리미티브(102-108)는 장치 인터페이스 보드에 연결된 DUT의 사용자 구성 가능한 시스템 레벨 시험을 수행하도록 구성될 수 있다. 시스템 레벨 시험은 설계 검증 시험, 신뢰성 시연 시험 등을 포함하는 연구 및 개발 사이클 시험을 포함할 수 있다. 시스템 레벨 시험은, 또한 또는 대안적으로, 빌트-인 자체 시험(built-in self- testing), 전속력 기능 시험(full-speed functional testing) 등과 같은 생산 사이클 시험을 포함할 수 있다.
양태에서, 사용자는 복수의 프리미티브(102-108)에 대한 특정 사용자 구성 가능한 시스템 레벨 시험을 설치하기 위해 호스트 제어기(122)를 활용할 수 있다. 프리미티브(102-108)의 슬라이스 모듈은, 상이한 구성 펌웨어 비트 파일을 로딩함으로써 상이한 시험 프로토콜에 대해 프로그래밍될 수 있는 FPGA(Field Programmable Gate Arrays)를 포함할 수 있다. 예를 들어, 사용자는, 완전한 기능 시험, BIST(Built-In Self-Test) 제어기 또는 유사한 사용자 구성 가능한 시스템 레벨 시험의 펌웨어 인스턴스화(instantiation)를 통해 프리미티브(102-108) 상의 하나 이상의 FPGA를 프로그래밍하기 위해 호스트 제어기(122)를 활용할 수 있다. 일 구현에서, 호스트 제어기(122)는 또한 복수의 프리미티브(102-108)에 대한 특정 시스템 레벨 시험의 수행을 관리하는데 활용될 수 있다. 예를 들어, 호스트 제어기(122)는 프리미티브(102-108)에 의한 DUT의 시험을 시작 및 중지할 수 있고, 사용자 구성 가능한 시스템 레벨 시험으로부터 데이터를 수신할 수 있다. 복수의 프리미티브(102-108)의 교정 및 진단은 또한 호스트 제어기(122)에 의해 수행될 수 있다.
양태에서, 프리미티브(102-108)는 또한, 프리미티브(102-108)를 추가로 구성하기 위해, 추가 또는 제거될 수 있는 하나 이상의 특정 시험 전자 장치를 포함할 수 있다. 예를 들어, 한 세트의 프리미티브(102-108)는 DUT의 완전한 기능 시험을 구현하기 위한 구성요소를 포함할 수 있다. 사용자가 BIST(Built-In Self-Testing)를 추가하기를 원하면, 새로운 시험 시스템 또는 심지어 새로운 프리미티브를 구매할 필요가 없다. 대신, 사용자는 완전한 기능 시험 구성요소를 BIST 구성요소로 대체할 수 있다. 다른 경우에서, 시험 구성요소는 라이센스에 의해 커버될 수 있다. 예를 들어, 사용자가 SAS(Serial Attached Small Computer System Interface)를 활용하는 DUT를 시험하기를 원하면, 사용자는 적절한 라이센스에 대해 지불함으로써 단지 그 특징을 추가할 수 있다. 프리미티브(102-108)는, 하나의 테스터를 제거하고, 새로운 시험 요건을 제공하기 위해 테스터를 새로운 테스터로 대체하는 대신에, 새로운 요건을 충족시키도록 재구성될 수 있다.
양태에서, 시험 시스템(100)의 프리미티브(102-108)는, 네트워크 카드, 그래픽 카드, HDD(Hard Disk Drive), SSD(Solid State Drive), 차량 전자 장치 등을 포함하지만 이에 제한되지 않는 다양한 전자 장치를 시험하는데 활용될 수 있다. 모듈식 프리미티브(102-108)는 상이한 시험 방법, 상이한 시험 속도, 상이한 프로토콜 요건, 상이한 장치 클래스(예를 들어, 기업 소비자), 상이한 폼 팩터, 상이한 환경 시험 조건, 및/또는 상이한 레벨의 핸들링 및 자동화에 대해 구성 가능할 수 있다. 프리미티브(102-108) 및 장치 인터페이스 보드(1101-116)는 NVMe(Non-Volatile Memory Express), PCIe(Periphery Component Interface Express), SAS(Serial Attached Small Computer System Interface), SATA(Serial ATA) 등을 활용하여 DUT를 시험하도록 구성 가능할 수 있다. 프리미티브(102-108) 및 장치 인터페이스 보드(110-116)는 PCIe 카드, M.2 장치, U.2 장치 등을 포함하는 상이한 폼 팩터들의 DUT를 시험하도록 구성될 수 있다. 프리미티브(102-108)는 4세대의 PCIe 및 SAS 24와 같은 장치에 대해 1.5Gbps(Gigabits/second) 내지 22.5Gbps에서 동작하는 장치를 시험하도록 구성될 수 있다. 시험 플랫폼(100)은, 차량 전자 장치와 같은 DUT가 광범위한 기후를 핸들링할 수 있는 것을 보장하기 위해 -45℃ 내지 +125℃ 범위의 환경에서 DUT를 시험하도록 구성 가능할 수 있다.
양태에서, 프리미티브(102-108) 및/또는 장치 인터페이스 보드(110-116)의 하우징은 DUT(126-148)에 운영자 또는 로봇 핸들링 장비에 대한 액세스를 제공할 수 있다. 도 3에 도시된 바와 같이, 예를 들어, 프리미티브(102-108) 및/또는 장치 인터페이스 보드(110-116)의 하우징은 하나 이상의 액세스 인터페이스(310)를 포함할 수 있다. 프리미티브의 액세스 인터페이스(310)는 장치 인터페이스 보드(110)에 연결된 DUT(126-130)의 로봇(320) 조작을 위한 막힘없는 액세스를 가능하게 하도록 구성될 수 있다. 일 구현에서, 로봇 장비(320)는 시험 시스템의 용이하고 유연한 배열을 가능하게 하도록 모듈화될 수 있다. 로봇 장비(320)는, 하나 이상의 폼 팩터의 DUT의 조작을 제공하기 위해 혼합 및 매칭될 수 있는 데카르트 액추에이터(cartesian actuator), 6축 액추에이터, 트랙, 공압 그리퍼(pneumatic gripper), 전기 기계 그리퍼, 핑거, 카메라, 압력 센서, 레이저 거리 측정기(laser range finder) 등을 포함할 수 있다.
양태에서, 시험 시스템은 또한 도 4에 도시된 바와 같은 추가적인 자동화 장비를 포함할 수 있다. 자동화 장비는 또한 DUT 트레이(tray), DUT 트레이 랙(405, 410), 컨베이어 벨트(415), AGV(Autonomous Guided Vehicle) 등을 포함할 수 있다. 예를 들어, 하나 이상의 프리미티브 랙(118, 420, 425) 내의 프리미티브는 DUT의 시스템 레벨 시험으로부터의 데이터를 하나 이상의 로봇 제어기(320, 430, 435)에 제공하도록 구성될 수 있다. 로봇 제어기(320, 430, 435)는, 프리미티브로부터 수신된 데이터에 기초하여, 장치 인터페이스 보드에 대해 DUT를 조작(예를 들어, 연결 및 분리)하고, 장치 인터페이스 보드 및 컨베이어 벨트(415), DUT 트레이, DUT 트레이 랙(405, 410), AGV(Autonomous Guided Vehicle) 등 사이에서 DUT를 이동시키도록 구성될 수 있다.
양태에서, DUT의 환경 조건은 프리미티브(102-108)에 의한 시스템 레벨 기능 시험 동안 제어될 수 있다. 장치 인터페이스 보드는 장치 인터페이스 보드에 연결된 DUT의 하나 이상의 환경 조건을 제어하도록 구성된 하나 이상의 환경 구성요소를 포함할 수 있다. 도 5에 도시된 바와 같이, 프리미티브(102-108) 및/또는 장치 인터페이스 보드(126-148)는 DUT(126-130)를 부분적으로 둘러싸는 인클로저(enclosure)(510), DUT(126-130) 위의 인클로저(510)의 상부에 인접하게 배치된 하나 이상의 팬(fan)(520), 및 DUT(126-130) 아래의 인클로저(510)의 바닥에 인접하게 배치된 하나 이상의 팬(530)을 포함할 수 있다. 장치 인터페이스 보드(110)에 연결된 DUT(126-130)는 공기(540-555)가 DUT(126-130)의 양측을 따라 위로 흐를 수 있도록 수직 배향으로 배열될 수 있다. 팬(520, 530)은 DUT(126-130)의 냉각을 제어하기 위해 수직 공기 흐름을 생성하도록 구성될 수 있다. 공기(540-555)는 인클로저(510)의 바닥으로부터 인출되고, 인클로저(510)의 상부로 배출될 수 있다. 공기 가이드는 DUT(126-130)를 지나가는 공기 흐름의 방향 및/또는 부피를 제어하기 위해 포함될 수 있다. DUT 위에 배치된 하나 이상의 팬(520)은 수직 공기 흐름을 생성하기 위해 DUT 아래에 배치된 하나 이상의 팬(530)의 회전 속도보다 더 큰 회전 속도로 동작 가능할 수 있다.
양태에서, DUT(126)에 근접한 인클로저(510)에 배치된 하나 이상의 온도 센서(560)는 DUT(126)의 냉각을 조절하기 위해 팬(520, 530)을 제어하도록 동작 가능할 수 있다. 프리미티브(102)는 온도 센서(560)로부터 데이터를 수신하고, 프리미티브(102)의 환경 메커니즘에 따라 팬(520, 530)의 회전 속도를 조절할 수 있다. 부가적으로 또는 대안적으로, 프리미티브(102)는 프리미티브(102)의 환경 메커니즘에 의한 사용을 위해 DUT(126) 내의 하나 이상의 온도 센서(565)로부터 데이터를 수신하도록 구성될 수 있다. 일 구현에서, 환경 메커니즘은 프리미티브(102)에 의해 실행되는 환경 제어 알고리즘을 포함할 수 있다. 프리미티브 및 장치 인터페이스 보드를 포함하는 시험 시스템(100)은 또한 DUT(126-148)의 시험을 위한 확장된 및/또는 가변 동작 환경을 달성하기 위해, 도 4에 도시된 바와 같이, 환경 챔버(440) 내에서 활용될 수 있다.
양태에서, 복수의 프리미티브(102-108)는 결함 검출 및 결함 위치를 제공하도록 구성될 수 있다. 일 구현에서, 프리미티브(102-108)는 호스트 제어기(122)의 범용 그래픽 사용자 인터페이스(GUI) 상에서 출력하기 위해 DUT의 시스템 레벨 시험으로부터의 데이터를 제공하도록 구성될 수 있다. 프리미티브(102-108)는 DUT가 실패한 경우, 실패 이유를 결정 및 보고하고, 실패한 시험 동안 DUT의 구성요소의 동작 파라미터 및 상호작용을 포착할 수 있다. 정보는, 적용 가능한 경우, DUT를 디버깅하고 수리하는데 사용될 수 있다.
이제 도 6을 참조하면, 본 기술의 양태에 따른 모듈식 프리미티브 및 개개의 장치 인터페이스 보드가 도시된다. 모듈식 장치 인터페이스 보드(110)는 상이한 유형의 복수의 사용자 선택 가능한 장치 인터페이스 보드 중 어느 하나일 수 있다. 상이한 유형의 장치 인터페이스 보드는 개개의 유형 또는 폼 팩터의 복수의 피시험 장치(DUT)를 프리미티브에 연결하도록 구성된다. 모듈식 프리미티브(102)는 장치 인터페이스 보드(110)에 의해 모듈식 프리미티브(102)에 연결된 피시험 장치(DUT)(126-130)의 사용자 구성 가능한 시스템 레벨 기능 시험을 독립적으로 수행하도록 구성될 수 있다.
양태에서, 프리미티브(102)는, 사용자에 의해 구성 가능한 상이한 전자 시험 기능을 제공하는 다수의 시험 슬라이스를 포함할 수 있다. 시험 슬라이스는 DUT(126-130)의 시험을 제어할 수 있다. 일 구현에서, 프리미티브(102)는, DUT(126-130)의 사용자 정의된 시스템 레벨 시험을 수행하도록 구성될 수 있는 FPGA(Field Programmable Gate Array) 기반 시험 전자 장치를 포함할 수 있다. 전자 시험 구성요소는 하나의 구성으로부터 다른 구성으로 프리미티브(102)에 남아있을 수 있는 반면에, 펌웨어 구성 파일은 주어진 표준과 호환 가능한 상이한 시험 접근법 및 프로토콜 또는 포맷을 수용하기 위해 프리미티브(102)에 용이하게 업로딩될 수 있다.
양태에서, 모듈식 프리미티브(102) 또는 장치 인터페이스 보드(110)의 인클로저는, 피시험 장치(DUT)(126-130)의 운영자 또는 로봇 조작을 허용하도록 구성된 액세스 인터페이스를 포함할 수 있다. 장치 인터페이스 보드(110) 및 프리미티브(102)는, 하나 이상의 다른 DUT의 조작 동안 장치 인터페이스 보드(110)에 연결된 하나 이상의 DUT(126-130)의 시험을 가능하게 하도록 구성될 수 있다.
양태에서, 장치 인터페이스 보드(110)는 하나 이상의 유형 또는 폼 팩터의 DUT(126-130)를 장치 인터페이스 보드(110)에 고정하기 위한 하나 이상의 기계적 커플러(610), 및 DUT(126-130)를 장치 인터페이스 보드(110)에 전기적으로 연결하기 위한 하나 이상의 전기적 커플러를 포함할 수 있다. 기계적 커플러(610)는 하나 이상의 유형의 하나 이상의 슬롯, 레일, 행거 또는 베이를 포함할 수 있다. 전기적 커플러는 DUT(126-130) 상의 대응하는 커넥터, 소켓 또는 플러그와 정합하도록 구성된 하나 이상의 유형의 하나 이상의 커넥터, 소켓 또는 플러그일 수 있다.
이제 도 7a 및 도 7b를 참조하면, 본 기술의 양태에 따른 확장 가능한 시험 플랫폼 방법이 도시된다. 방법은 다수의 상이한 유형의 장치 인터페이스 보드(705)로부터 사용자에 의해 선택된 복수의 장치 인터페이스 보드를 제공하는 것을 포함할 수 있다. 상이한 유형의 장치 인터페이스 보드는 개개의 유형의 피시험 장치(DUT)를 복수의 프리미티브에 연결하도록 구성될 수 있다. 장치 인터페이스 보드는 프리미티브에 연결하기 위한 유니폼 인터페이스를 가질 수 있는 반면, DUT는 주어진 유형 및/또는 폼 팩터의 DUT에 연결하기 위한 특정 인터페이스를 갖는다.
복수의 장치 인터페이스 보드에 연결된 피시험 장치(DUT)에 전력을 분배하고, 장치 인터페이스 보드에 연결된 DUT의 사용자 구성 가능한 시스템 레벨 시험을 독립적으로 수행하도록 구성된 복수의 프리미티브가 제공될 수 있다(710). 프리미티브는, DUT의 사용자 정의된 시스템 레벨 시험을 수행하도록 구성할 수 있는 FPGA(Field Programmable Gate Arrays) 기반 시험 전자 장치를 포함할 수 있다. 따라서, 프리미티브는 상이한 플랫폼을 구현하고, 상이한 요건을 해결하고, 디바이스의 설계 검증으로부터 대량 생산 시험까지 다양한 스테이지를 해결하도록 재-패킷화될 수 있다.
선택적으로, 복수의 프리미티브를 하우징하도록 구성된 하나 이상의 프리미티브 랙이 제공될 수 있다(715). 프리미티브는 시험 시스템 활용에 따라 프리미티브 랙에 추가되거나 제거될 수 있다. 시험 플랫폼을 추가로 확장하기 위해, 추가적인 프리미티브 랙이 추가되거나 제거될 수 있다.
선택적으로, 사용자 구성 가능한 시스템 레벨 시험을 독립적으로 수행하도록 복수의 모듈식 프리미티브를 구성하는 호스트 제어기가 제공될 수 있다(720). 선택적으로, 호스트 제어기를 복수의 프리미티브에 연결하고 전력을 복수의 프리미티브에 연결하도록 구성된 하나 이상의 백플레인이 또한 제공될 수 있다(725). 일 구현에서, 호스트 제어기 및/또는 프리미티브 상에서 실행되는 제어 소프트웨어는 시험 흐름 및 제어, 특징화, 전력 프로파일링, 교정 및 진단, 환경 제어 및 생산 운영자 제어를 포함하여, 플랫폼의 다양한 양태를 구성하는 것을 제공할 수 있다. 호스트 제어기는 범용 GUI(Graphical User Interface)를 제공하여, 사용자가, 하나의 장치 검증, 연구 및 개발 시험, 대량 생산 시험을 수행하든 간에, 동일한 인터페이스를 볼 수 있다.
선택적으로, 장치 인터페이스 보드로부터 DUT들의 연결 및 분리를 조작하도록 구성된 하나 이상의 모듈식 자동화 구성요소가 제공될 수 있다(730). 자동화는 또한 프리미티브 및 컨베이어, 스태커(stacker), DUT 트레이, DUT 트레이 랙, AGV(Autonomous Guided Vehicle) 등 사이에서 DUT를 이송하는데 사용될 수 있다. 자동화 구성요소는 시험 시스템 활용도를 증가시킬 수 있다.
선택적으로, 복수의 프리미티브에 의한 DUT의 시스템 레벨 시험 동안 하나 이상의 소정의 환경 조건을 제공하도록 구성된 하나 이상의 모듈식 환경 구성요소가 제공될 수 있다(735).
선택적으로, 시스템 레벨 시험에 실패한 DUT에 대한 결함의 위치 정보를 결정하도록 구성된 하나 이상의 디버그 구성요소가 제공될 수 있다(740). 디버그 구성요소는 고장난 DUT를 검출 및 플래깅(flag)할 수 있다. 디버그 구성요소는 또한 고장난 장치의 근본 원인을 식별하여 결함 위치를 결정하도록 구성될 수 있다. 디버그 구성요소는, 향상된 데이터/오류 로깅, LTSSM(Link Training and Status State Machine) 캡처를 포함하여, 로그 프로세싱을 위한 배치 파일(batch file)을 선택적으로 생성할 수 있다.
이제 도 8을 참조하면, 본 기술의 양태에 따른 시험 방법이 도시된다. 시험 방법은 복수의 장치 인터페이스 보드를 복수의 프리미티브에 연결하는 것(805)을 포함할 수 있다. 장치 인터페이스 보드는 다수의 DUT를 프리미티브에 연결하도록 구성될 수 있다.
복수의 프리미티브는 장치 인터페이스 보드에 의해 프리미티브에 연결된 DUT들의 시스템 레벨 시험을 수행하도록 구성될 수 있다(810). 일 구현에서, 프리미티브는, DUT의 사용자 정의된 시스템 레벨 시험을 수행하도록 구성될 수 있는 FPGA(Field Programmable Gate Array) 기반 시험 전자 장치를 포함할 수 있다.
DUT는 프리미티브에 의한 시험을 위해 장치 인터페이스 보드에 선택적으로 연결될 수 있다(815). 시스템 레벨 시험은 장치 인터페이스 보드에 연결된 DUT에 대해 프리미티브에 의해 수행될 수 있다(820). 그 후, DUT는, DUT의 시스템 레벨 시험 후에, 장치 인터페이스 보드로부터 선택적으로 분리될 수 있다(825). 일 구현에서, DUT는 장치 인터페이스 보드로부터 선택적으로 연결 및 분리하도록 로봇으로 조작될 수 있다. 자동화 장비는 시험 시스템을 용이하고 유연한 배열을 가능하게 하도록 모듈화될 수 있다. 자동화 장비는, 하나 이상의 폼 팩터의 DUT의 조작을 제공하도록 혼합되고 매칭될 수 있는 데카르트 액추에이터, 6축 액추에이터, 트래커, 공압 그리퍼, 전기 기계 그리퍼, 핑거, 카메라, 압력 센서, 레이저 거리 측정기 등을 포함할 수 있다. 다른 구현에서, 장치 인터페이스 보드로부터 DUT의 연결 및 분리는 하나 이상의 시험 시스템 운영자에 의해 수동으로 수행될 수 있다.
선택적으로, DUT들의 시스템 레벨 시험에 대한 하나 이상의 환경 조건은 프리미티브 및/또는 호스트 제어기(830)의 제어 하에서 하나 이상의 환경 구성요소에 의해 제어될 수 있다. 예를 들어, 프리미티브 및/또는 장치 인터페이스 보드의 환경 구성요소는 DUT의 냉각을 제어하기 위해 DUT를 지나가는 공기의 흐름을 제어할 수 있다. 다른 예에서, 환경 챔버는 프리미티브에 의한 DUT의 시험 동안 환경 조건에 대한 추가적인 제어를 제공할 수 있다.
선택적으로, 결함 위치 정보는 또한, 시스템 레벨 시험(835)에 실패한 DUT에 대해 프리미티브 및/또는 호스트 제어기에 의해 결정될 수 있다. 프리미티브는 또한 시스템 레벨 시험에 응답하여 DUT를 특징화할 수 있다. 일 구현에서, 프리미티브는, DUT가 사용자 구성 가능한 시스템 레벨 시험을 통과하는지 또는 실패하는지를 결정할 수 있다. 다른 구현에서, 프리미티브는 사용자 구성 가능한 시스템 레벨 시험 동안 DUT의 성능에 따라 DUT를 비닝(bin)할 수 있다. 예를 들어, 2-비닝 실시예(two-binning embodiment)에서, 프리미티브는 사용자 구성 가능한 시스템 레벨 시험의 통과 또는 실패에 기초하여 비닝할 수 있다. 다른 예에서, 프리미티브는 복수의 성능 범위(예를 들어, 대역폭, 전력 소비)에 기초하여 비닝할 수 있다. 다른 예에서, 프리미티브는, DUT가 사용자 구성 가능한 시스템 레벨 시험의 어떠한 부분에서 실패하였는지에 기초하여 비닝할 수 있다.
양태에서, 본 기술의 양태에 따른 모듈식 시험 시스템은 유리하게는 비용을 절감하기 위해 프리미티브, 랙, 백플레인, 호스트 장치, 및 장치 인터페이스 보드와 같은 공통의 모듈식 구성요소를 사용한다. 공통 모듈식 구성요소를 사용하면, 시험 시스템의 신뢰성이 증가될 수 있고, 시험 시스템의 유지 보수가 감소될 수 있다. 모듈식 시험 시스템은 사용자마다 변하고 가변하는 요구에 적응하도록 용이하게 구성 및 재구성될 수 있다. 시험 시스템은 유리하게는, 다수의 폼 팩터에서 다수의 전자 장치에 적용될 수 있는 확장 가능하고, 적응 가능하고 맞춤화 가능한 시스템 레벨 시험 플랫폼을 제공할 수 있다. 시험 시스템은 장치 폼 팩터, 시험 속도, 열 요건, 자동화 및 핸들링, 시험 전자 장치, 시험 소프트웨어 및 디버그 능력과 같은 속성과 관련하여 고객의 요구를 용이하게 해결할 수 있다.
전술한 본 기술의 특정 실시예들의 설명은 도시 및 설명의 목적을 위해 제시되었다. 이들은 총망라한 것이 아니거나 본 발명을 개시된 특정 형태로 제한하는 것이 아니고, 명백히 많은 수정 및 변형이 상술한 교시의 관점에서 가능하다. 실시예들은 본 기술의 원리를 가장 잘 설명하기 위해 선택되고 설명되며, 이의 실제적인 적용예는 따라서 당업자가 본 기술 및 고려되는 특정한 사용에 맞는 다양한 수정과 함께 다양한 실시예를 가장 잘 활용하는 것을 가능하게 한다. 본 발명의 범위는 본원에 첨부된 청구항들 및 이들의 등가물에 의해 정의되도록 의도된다.

Claims (50)

  1. 시험 플랫폼(test platform)으로서,
    복수의 장치 인터페이스 보드(DIB)와,
    장치 인터페이스 보드(DIB)에 연결된 피시험 장치(DUT)에 전력을 분배하고, 상기 장치 인터페이스 보드(DIB)에 연결된 상기 피시험 장치(DUT)의 사용자 구성 가능한 시스템 레벨 시험을 수행하도록 구성된 복수의 프리미티브(primitive)와,
    상기 복수의 프리미티브를 모듈식으로(modularly) 하우징하도록 구성된 하나 이상의 프리미티브 랙(primitive rack)과,
    상기 복수의 프리미티브에 대한 사용자 구성 가능한 시스템 레벨 시험의 수행을 설치, 구성 및 관리하도록 구성된 호스트 제어기와,
    상기 호스트 제어기를 상기 복수의 프리미티브에 연결하고, 전력을 상기 복수의 프리미티브에 연결하도록 구성된 백플레인(backplane)을 포함하는
    시험 플랫폼.
  2. 제 1 항에 있어서,
    상기 프리미티브는:
    상기 장치 인터페이스 보드(DIB)에 연결된 상기 피시험 장치(DUT)의 사용자 구성 가능한 시스템 레벨 기능 시험을 수행하도록 구성된 하나 이상의 슬라이스 모듈(slice module)과,
    상기 장치 인터페이스 보드(DIB)에 연결된 상기 피시험 장치(DUT)로의 전력의 분배를 제어하도록 구성된 하나 이상의 전력 공급 구성요소와,
    상기 복수의 장치 인터페이스 보드(DIB)를 하나 이상의 사이트 모듈(site module) 및 상기 하나 이상의 전력 공급 구성요소에 연결하도록 구성된 로드 보드(load board)와,
    상기 하나 이상의 사이트 모듈 및 상기 하나 이상의 전력 공급 구성요소를 상기 백플레인에 연결하도록 구성된 백플레인 인터페이스를 포함하는
    시험 플랫폼.
  3. 제 1 항에 있어서,
    상기 모듈식 프리미티브는 상기 장치 인터페이스 보드(DIB)에 의해 상기 모듈식 프리미티브에 연결된 상기 피시험 장치(DUT)의 시험을 독립적으로 제어하도록 구성되는
    시험 플랫폼.
  4. 제 1 항에 있어서,
    상기 호스트 제어기는 상기 복수의 모듈식 프리미티브의 동작을 조정하도록 추가로 구성되는
    시험 플랫폼.
  5. 제 1 항에 있어서,
    상기 모듈식 프리미티브는 자립적인(self-contained)
    시험 플랫폼.
  6. 제 1 항에 있어서,
    상기 백플레인은 다수의 프리미티브를 함께 통신 가능하게 연결하도록 추가로 구성되는
    시험 플랫폼.
  7. 제 1 항에 있어서,
    상기 프리미티브는, 상기 장치 인터페이스 보드(DIB)에 연결된 상기 피시험 장치(DUT)의 사용자 정의된 시스템 레벨 시험을 수행하도록 구성된 FPGA(Field Programmable Gate Array) 기반 시험 전자 장치를 포함하는
    시험 플랫폼.
  8. 제 1 항에 있어서,
    상기 프리미티브는 상기 호스트 제어기 상에서 실행되는 소프트웨어에 의해 구성되는
    시험 플랫폼.
  9. 제 1 항에 있어서,
    상기 피시험 장치(DUT)의 상기 사용자 구성 가능한 시스템 레벨 기능 시험의 시험 흐름 및 제어는 상기 프리미티브에 의해 제어되는
    시험 플랫폼.
  10. 제 1 항에 있어서,
    상기 시스템 레벨 시험에 응답하는 상기 피시험 장치(DUT)의 특징화는 상기 프리미티브에 의해 수행되는
    시험 플랫폼.
  11. 제 1 항에 있어서,
    상기 시스템 레벨 기능 시험에 응답하는 상기 피시험 장치(DUT)의 전력 프로파일링(power profiling)은 상기 프리미티브에 의해 수행되는
    시험 플랫폼.
  12. 제 1 항에 있어서,
    상기 복수의 프리미티브의 교정(calibration) 및 진단(diagnostics)은 상기 호스트 제어기 상에서 실행되는 제어 소프트웨어에 의해 수행되는
    시험 플랫폼.
  13. 제 1 항에 있어서,
    시스템 레벨 시험 동안 상기 피시험 장치(DUT)의 환경 조건은 상기 프리미티브에 의해 제어되는
    시험 플랫폼.
  14. 제 1 항에 있어서,
    모듈화된 자동화 장비(modularized automation equipment)를 더 포함하는
    시험 플랫폼.
  15. 제 14 항에 있어서,
    상기 모듈화된 자동화 장비는 하나 이상의 로봇 DUT 핸들러(robotic DUT handler)를 포함하는
    시험 플랫폼.
  16. 제 14 항에 있어서,
    상기 모듈화된 자동화 장비는 하나 이상의 피시험 장치(DUT) 랙(rack)을 포함하는
    시험 플랫폼.
  17. 제 1 항에 있어서,
    상기 사용자 구성 가능한 시스템 레벨 시험은 연구 및 개발 사이클 시험을 포함하는
    시험 플랫폼.
  18. 제 17 항에 있어서,
    상기 연구 및 개발 사이클 시험은 설계 검증 시험(design verification testing) 및 신뢰성 시연 시험(reliability demonstration testing) 중 하나 이상을 포함하는
    시험 플랫폼.
  19. 제 1 항에 있어서,
    상기 사용자 구성 가능한 시스템 레벨 시험은 생산 사이클 시험을 포함하는
    시험 플랫폼.
  20. 제 19 항에 있어서,
    상기 생산 사이클 시험은 빌트-인 자체-시험(built-in self-testing) 및 전속력 기능 시험(full-speed functional testing) 중 하나 이상을 포함하는
    시험 플랫폼.
  21. 제 1 항에 있어서,
    상기 사용자 구성 가능한 시스템 레벨 시험은 결함 검출 및 결함 위치를 포함하는
    시험 플랫폼.
  22. 제 1 항에 있어서,
    상기 호스트 제어기 상에서 실행되는 제어 소프트웨어는 상기 장치 인터페이스 보드(DIB)에 연결된 상기 피시험 장치(DUT)의 시험을 위한 다수의 프리미티브에 대한 범용 그래픽 사용자 인터페이스(universal graphics user interface)를 제공하는
    시험 플랫폼.
  23. 제 2 항에 있어서,
    상기 슬라이스 모듈은 표준 통신 프로토콜 및 표준 모듈식 착탈 가능한 통신 커넥터를 통해 정보를 상기 호스트 제어기로 통신하도록 구성되는
    시험 플랫폼.
  24. 제 2 항에 있어서,
    상기 전력 공급 구성요소는 표준 유틸리티 아웃렛(standard utility outlet)으로부터 전력을 수신하고, 표준 유틸리티 전력을 피시험 장치 전력 레벨로 변환하고, 상기 피시험 장치로의 전력의 전달을 제어하도록 구성되는
    시험 플랫폼.
  25. 제 2 항에 있어서,
    상기 슬라이스 모듈은 FPGA(field programmable gate array)를 포함하고, 상기 FPGA는 상이한 구성 펌웨어 비트 파일을 로딩함으로써 상이한 시험 프로토콜에 대해 재프로그래밍 가능한
    시험 플랫폼.
  26. 제 1 항에 있어서,
    상기 장치 인터페이스 보드(DIB)는 상기 장치 인터페이스 보드(DIB)에 연결된 상기 피시험 장치(DUT)의 하나 이상의 환경 조건을 제어하도록 구성된 하나 이상의 환경 구성요소를 더 포함하고,
    상기 프리미티브는 상기 장치 인터페이스 보드의 환경 구성요소를 직접적으로 제어하도록 구성된 환경 구성요소 제어기를 더 포함하는
    시험 플랫폼.
  27. 제 1 항에 있어서,
    상기 장치 인터페이스 보드(DIB)는 상기 피시험 장치(DUT)의 운영자 또는 로봇 조작을 허용하도록 구성된 액세스 인터페이스를 더 포함하는
    시험 플랫폼.
  28. 제 1 항에 있어서,
    상기 장치 인터페이스 보드(DIB) 및 상기 프리미티브는, 하나 이상의 다른 피시험 장치(DUT)의 조작 동안 상기 장치 인터페이스 보드(DIB)에 연결된 피시험 장치(DUT) 중 하나 이상의 시험을 가능하게 하도록 구성되는
    시험 플랫폼.
  29. 제 1 항에 있어서,
    상기 장치 인터페이스 보드(DIB)는 하나 이상의 유형 또는 폼 팩터(form factor)의 상기 피시험 장치(DUT)를 상기 장치 인터페이스 보드(DIB)에 고정하기 위한 하나 이상의 기계적 커플러(coupler), 및 하나 이상의 유형의 상기 피시험 장치(DUT)를 상기 장치 인터페이스 보드(DIB)에 전기적으로 연결하기 위한 하나 이상의 전기적 커플러를 포함하는
    시험 플랫폼.
  30. 제 29 항에 있어서,
    상기 장치 인터페이스 보드(DIB)는:
    상기 장치 인터페이스 보드(DIB)에 기계적으로 연결하기 위해, 하나 이상의 폼 팩터 유형 또는 폼 팩터의 복수의 피시험 장치(DUT)를 연결하기 위한 하나 이상의 유형의 하나 이상의 슬롯, 레일, 행거(hanger) 또는 베이(bay)와,
    상기 장치 인터페이스 보드(DIB)와 상기 피시험 장치(DUT) 사이에 신호 및 전력을 연결하기 위해, 하나 이상의 유형 또는 폼 팩터의 피시험 장치(DUT) 상의 정합 커넥터(mating connector), 소켓 또는 플러그에 연결하기 위한 하나 이상의 유형의 하나 이상의 커넥터, 소켓 또는 플러그를 포함하는
    시험 플랫폼.
  31. 분산형 시험 플랫폼(distributed testing platform)으로서,
    상이한 유형의 복수의 사용자 선택 가능한 장치 인터페이스 보드 ― 상기 상이한 유형의 장치 인터페이스 보드는 개개의 유형 또는 폼 팩터의 복수의 피시험 장치(DUT)를 모듈식 프리미티브에 연결하도록 구성됨 ― 와,
    상기 장치 인터페이스 보드의 개개의 장치 인터페이스 보드에 의해 상기 모듈식 프리미티브의 개개의 모듈식 프리미티브에 연결된 피시험 장치(DUT)의 사용자 구성 가능한 시스템 레벨 기능 시험을 독립적으로 수행하도록 구성된 복수의 모듈식 프리미티브를 포함하는
    분산형 시험 플랫폼.
  32. 제 31 항에 있어서,
    상기 복수의 장치 인터페이스 보드로부터 DUT를 선택적으로 연결 및 분리하도록 구성된 하나 이상의 로봇 구성요소를 더 포함하는
    분산형 시험 플랫폼.
  33. 제 31 항에 있어서,
    DUT의 시스템 레벨 시험 동안 하나 이상의 환경 조건을 제어하도록 구성된 하나 이상의 환경 구성요소를 더 포함하는
    분산형 시험 플랫폼.
  34. 제 31 항에 있어서,
    상기 시스템 레벨 시험에 실패한 DUT에 대한 결함 위치를 결정하도록 구성된 하나 이상의 디버깅 구성요소(debugging component)를 더 포함하는
    분산형 시험 플랫폼.
  35. 방법으로서,
    다수의 상이한 유형의 장치 인터페이스 보드로부터의 복수의 장치 인터페이스 보드를 제공하는 단계 ― 상기 상이한 유형의 장치 인터페이스 보드는 개개의 유형 또는 폼 팩터의 피시험 장치(DUT)를 복수의 프리미티브에 연결하도록 구성됨 ― 와,
    상기 복수의 장치 인터페이스 보드에 연결된 피시험 장치(DUT)에 전력을 분배하고, 상기 장치 인터페이스 보드에 연결된 DUT의 사용자 구성 가능한 시스템 레벨 시험을 독립적으로 수행하도록 구성된 복수의 프리미티브를 제공하는 단계를 포함하는
    방법.
  36. 제 35 항에 있어서,
    상기 복수의 프리미티브를 하우징하도록 구성된 하나 이상의 프리미티브 랙을 제공하는 단계를 더 포함하는
    방법.
  37. 제 35 항에 있어서,
    상기 사용자 구성 가능한 시스템 레벨 시험을 독립적으로 수행하도록 상기 복수의 모듈식 프리미티브를 구성하기 위한 호스트 제어기를 제공하는 단계를 더 포함하는
    방법.
  38. 제 37 항에 있어서,
    상기 호스트 제어기를 상기 복수의 프리미티브에 연결하고, 전력을 상기 복수의 프리미티브에 연결하도록 구성된 하나 이상의 백플레인을 제공하는 단계를 더 포함하는
    방법.
  39. 제 37 항에 있어서,
    상기 장치 인터페이스 보드로부터의 상기 DUT의 연결 및 분리를 조작하도록 구성된 하나 이상의 모듈식 자동화 구성요소를 제공하는 단계를 더 포함하는
    방법.
  40. 제 37 항에 있어서,
    상기 복수의 프리미티브에 의한 DUT의 시스템 레벨 시험 동안 하나 이상의 소정의 환경 조건을 제공하도록 구성된 하나 이상의 모듈식 환경 구성요소를 제공하는 단계를 더 포함하는
    방법.
  41. 제 37 항에 있어서,
    상기 시스템 레벨 시험에 실패한 DUT에 대한 결함 위치 정보를 결정하도록 구성된 하나 이상의 디버그 구성요소를 제공하는 단계를 더 포함하는
    방법.
  42. 시험 방법으로서,
    복수의 장치 인터페이스 보드를 복수의 프리미티브에 연결하는 단계 ― 상기 장치 인터페이스 보드는 피시험 장치(DUT)를 상기 프리미티브에 연결하도록 구성됨 ― 와,
    상기 장치 인터페이스 보드에 의해 상기 프리미티브에 연결된 상기 DUT의 시스템 레벨 시험을 수행하도록 상기 복수의 프리미티브를 구성하는 단계와,
    상기 DUT를 상기 장치 인터페이스 보드에 선택적으로 연결하는 단계와,
    상기 장치 인터페이스 보드에 연결된 상기 DUT를, 상기 프리미티브에 의해, 시스템 레벨을 시험하는 단계와,
    상기 DUT를 시스템 레벨 시험한 후에, 상기 장치 인터페이스 보드로부터 상기 DUT를 선택적으로 분리하는 단계를 포함하는
    시험 방법.
  43. 제 42 항에 있어서,
    상기 장치 인터페이스 보드로부터 상기 DUT를 선택적으로 연결 및 분리하는 단계는 상기 DUT를 로봇으로 조작하는 단계를 포함하는
    시험 방법.
  44. 제 42 항에 있어서,
    상기 장치 인터페이스 보드로부터 상기 DUT를 선택적으로 연결 및 분리하는 단계는 상기 DUT를 수동으로 조작하는 단계를 포함하는
    시험 방법.
  45. 제 42 항에 있어서,
    상기 DUT의 시스템 레벨 시험을 위해 상기 프리미티브의 제어 하에서 하나 이상의 환경 구성요소에 의해 하나 이상의 환경 조건을 제어하는 단계를 더 포함하는
    시험 방법.
  46. 제 42 항에 있어서,
    상기 시스템 레벨 시험에 실패한 DUT에 대한 결함 위치 정보를, 상기 프리미티브에 의해, 결정하는 단계를 더 포함하는
    시험 방법.
  47. 시험 플랫폼으로서,
    피시험 장치(DUT)를 상기 시험 플랫폼에 착탈 가능하게 연결하기 위한 복수의 상이한 모듈식 수단 중 하나 이상 ― 상기 상이한 수단은 상이한 유형의 DUT 또는 상이한 폼 팩터를 갖는 DUT를 상기 시험 플랫폼에 연결하도록 구성됨 ― 과,
    상기 모듈식 시험 플랫폼에 연결된 DUT에 전력을 분배하기 위한 모듈식 수단과,
    사용자가 시스템 레벨 시험을 구성하기 위한 모듈식 수단과,
    상기 모듈식 시험 플랫폼에 연결된 DUT를 시스템 레벨 시험하기 위한 모듈식 수단을 포함하는
    시스템 플랫폼.
  48. 제 47 항에 있어서,
    상기 DUT를 상기 시험 플랫폼에 연결한 동안 상기 DUT를 자체적으로 핸들링하기 위한 모듈식 수단을 더 포함하는
    시험 플랫폼.
  49. 제 47 항에 있어서,
    상기 모듈식 시험 플랫폼에 연결된 DUT의 시스템 레벨 시험 동안 하나 이상의 환경 조건을 제어하기 위한 모듈식 수단을 더 포함하는
    시험 플랫폼.
  50. 제 47 항에 있어서,
    상기 시스템 레벨 시험에 실패한 DUT에 대한 결함 위치 정보를 결정하기 위한 모듈식 수단을 더 포함하는
    시험 플랫폼.
KR1020190025384A 2018-03-06 2019-03-05 시스템 레벨 시험을 위한 확장 가능한 플랫폼 KR20190106743A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/913,673 2018-03-06
US15/913,673 US11002787B2 (en) 2018-03-06 2018-03-06 Scalable platform for system level testing

Publications (1)

Publication Number Publication Date
KR20190106743A true KR20190106743A (ko) 2019-09-18

Family

ID=67843863

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190025384A KR20190106743A (ko) 2018-03-06 2019-03-05 시스템 레벨 시험을 위한 확장 가능한 플랫폼

Country Status (3)

Country Link
US (1) US11002787B2 (ko)
KR (1) KR20190106743A (ko)
CN (1) CN110232015A (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11860229B2 (en) 2020-03-05 2024-01-02 Advantest Corporation Device interface board supporting devices with multiple different standards to interface with the same socket
US20210302469A1 (en) * 2020-03-31 2021-09-30 Advantest Corporation Universal Test Interface Systems and Methods
CN111679944B (zh) * 2020-06-10 2023-08-29 浪潮商用机器有限公司 一种pci-e接口功能测试装置
US11899042B2 (en) 2020-10-22 2024-02-13 Teradyne, Inc. Automated test system
US11953519B2 (en) 2020-10-22 2024-04-09 Teradyne, Inc. Modular automated test system
US11754596B2 (en) 2020-10-22 2023-09-12 Teradyne, Inc. Test site configuration in an automated test system
US11754622B2 (en) 2020-10-22 2023-09-12 Teradyne, Inc. Thermal control system for an automated test system
US11867749B2 (en) * 2020-10-22 2024-01-09 Teradyne, Inc. Vision system for an automated test system
US12007411B2 (en) 2021-06-22 2024-06-11 Teradyne, Inc. Test socket having an automated lid
US11698408B2 (en) * 2021-08-26 2023-07-11 Western Digital Technologies, Inc. Testing apparatus for data storage devices
US11828793B2 (en) 2021-08-26 2023-11-28 Western Digital Technologies, Inc. Testing apparatus for temperature testing of electronic devices
US20230116296A1 (en) * 2021-10-12 2023-04-13 Google Llc Modular System Validation Platform for Computing Devices
CN114374631A (zh) * 2022-01-05 2022-04-19 安波福电子(苏州)有限公司 用于测试多个被测设备的测试系统
CN116027124A (zh) * 2022-10-21 2023-04-28 深圳市朗科智能电气股份有限公司 一种可拆式模块化测试平台

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6734681B2 (en) * 2001-08-10 2004-05-11 James Sabey Apparatus and methods for testing circuit boards
US7437261B2 (en) * 2003-02-14 2008-10-14 Advantest Corporation Method and apparatus for testing integrated circuits
WO2011149725A2 (en) * 2010-05-28 2011-12-01 Verigy (Singapore) Pte. Ltd. Flexible storage interface tester with variable parallelism and firmware upgradeability
US20140237292A1 (en) * 2013-02-21 2014-08-21 Advantest Corporation Gui implementations on central controller computer system for supporting protocol independent device testing
US20140236527A1 (en) * 2013-02-21 2014-08-21 Advantest Corporation Cloud based infrastructure for supporting protocol reconfigurations in protocol independent device testing systems
WO2015089346A1 (en) * 2013-12-13 2015-06-18 Battelle Memorial Institute Electronic component classification
US11143697B2 (en) * 2017-04-28 2021-10-12 Advantest Corporation Automated handling of different form factor devices under test in test cell

Also Published As

Publication number Publication date
US11002787B2 (en) 2021-05-11
US20190277907A1 (en) 2019-09-12
CN110232015A (zh) 2019-09-13

Similar Documents

Publication Publication Date Title
US11002787B2 (en) Scalable platform for system level testing
CN111426935B (zh) 自动化测试设备装置
US10288681B2 (en) Test architecture with a small form factor test board for rapid prototyping
TWI744526B (zh) 測試系統及方法
US10162007B2 (en) Test architecture having multiple FPGA based hardware accelerator blocks for testing multiple DUTs independently
US9310427B2 (en) High speed tester communication interface between test slice and trays
US9952276B2 (en) Tester with mixed protocol engine in a FPGA block
US10161993B2 (en) Tester with acceleration on memory and acceleration for automatic pattern generation within a FPGA block
US9810729B2 (en) Tester with acceleration for packet building within a FPGA block
US20080262759A1 (en) System and method for testing information handling system components
US20210117298A1 (en) Use of host bus adapter to provide protocol flexibility in automated test equipment
CN103594121B (zh) 存储器测试方法、存储器测试装置及其转接器
US11430536B2 (en) Software-focused solution for arbitrary all-data odd sector size support
CN113327642B (zh) 任意全数据非标准扇区大小支持的以软件为中心的解决方案
Cunningham et al. Development, integration, and test architecture for a software-based hardware-agnostic Fault Tolerant Flight Computer
EP3935512A1 (en) Reconfigurable computing appliance