JP6930260B2 - 直流電圧変換回路及びその制御方法 - Google Patents

直流電圧変換回路及びその制御方法 Download PDF

Info

Publication number
JP6930260B2
JP6930260B2 JP2017136996A JP2017136996A JP6930260B2 JP 6930260 B2 JP6930260 B2 JP 6930260B2 JP 2017136996 A JP2017136996 A JP 2017136996A JP 2017136996 A JP2017136996 A JP 2017136996A JP 6930260 B2 JP6930260 B2 JP 6930260B2
Authority
JP
Japan
Prior art keywords
switching element
reactor
current
side switching
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017136996A
Other languages
English (en)
Other versions
JP2019022274A (ja
Inventor
綾井 直樹
直樹 綾井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2017136996A priority Critical patent/JP6930260B2/ja
Publication of JP2019022274A publication Critical patent/JP2019022274A/ja
Priority to JP2021130434A priority patent/JP7507732B2/ja
Application granted granted Critical
Publication of JP6930260B2 publication Critical patent/JP6930260B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、直流電圧変換回路及びその制御方法に関する。
DC/DCコンバータの一例である周知のチョッパ回路は、例えば、2個1組のスイッチング素子と、リアクトルとによって構成されている。ハイサイドのスイッチング素子と、ローサイドのスイッチング素子とは互いに直列に同じ向きに接続されている。各スイッチング素子には逆並列にダイオードが設けられている。2つのスイッチング素子の制御動作については、電流が流れる方向(昇圧/降圧)に応じて何れか一方のスイッチング素子を選択してスイッチングを行う切替制御と、両方のスイッチング素子の導通、非導通を交互に切り替える相補スイッチング(例えば、特許文献1、図3参照。)を行うシームレス制御と、がある。
スイッチング素子がIGBT(Insulated Gate Bipolar Transistor)などのバイポーラ型の場合には、スイッチング素子には一方向の電流しか流れず、逆方向電流はIGBTと逆並列に配置したダイオードに流れる。ダイオードはIGBT自体よりも通電抵抗が大きい。よって、相補スイッチングを行っても、リアクトルのエネルギー放出期間の導通損失を低減することができないため、切替制御を選択すべきである。
一方、スイッチング素子が、双方向導通可能な電界効果トランジスタ(FET:Field Effect Transistor)である場合には、相補スイッチングを行うことによって導通損失を低減することができる。そのためシームレス制御を選択する意義がある。
特開2014−192914号公報
しかしながら、シームレス制御には切替制御と比べて劣る点がある。それは、出力電流が小さいときに、電流不連続モードにならず、常に電流連続モードで動作するためリプル電流の振幅が大きい点である。そのため、低出力時にはスイッチング素子やリアクトルの抵抗によって発生する損失の割合が増え、変換効率が低下する。
かかる課題に鑑み、本発明は、低出力時に電流不連続モードを実現する直流電圧変換回路を提供することを目的とする。
本開示は以下の発明を含む、ただし、本発明は、特許請求の範囲によって定められるものである。
開示の一表現に係る直流電圧変換回路は、ハイサイドのスイッチング素子と、前記ハイサイドのスイッチング素子と直列に接続されたローサイドのスイッチング素子と、前記ハイサイドのスイッチング素子及び前記ローサイドのスイッチング素子の直列体における相互接続点に、一端が接続されたリアクトルと、前記リアクトルの他端と、前記ローサイドのスイッチング素子の一端とに繋がっていて、入力及び出力の一方となる第1ポートと、前記直列体の両端に繋がっていて、前記入力及び出力の他方となる第2ポートと、前記リアクトルに流れる電流を検出する電流センサと、前記ハイサイド及び前記ローサイドの各スイッチング素子のスイッチングを行う制御部と、を備え、前記ハイサイド及び前記ローサイドの各スイッチング素子のうち、前記リアクトルのエネルギー放出期間に電流が流れる方のスイッチング素子は、オン状態で素子自身が双方向導通性の双方向導通素子であり、前記制御部は、前記双方向導通素子をオンにして前記エネルギー放出期間を開始し、前記リアクトルに流れる電流が0になるとオフにする、直流電圧変換回路である。
また、本開示の一表現による制御方法は、ハイサイドのスイッチング素子と、ローサイドのスイッチング素子と、リアクトルとを含む、直流チョッパ回路としての直流電圧変換回路について、そのスイッチングの制御部によって行われる直流電圧変換回路の制御方法であって、前記リアクトルのエネルギー蓄積期間において、前記各スイッチング素子の一方をオン、他方をオフとして、前記リアクトルに電流を流し、前記リアクトルのエネルギー放出期間において、前記各スイッチング素子の前記一方をオフにするとともに、前記他方については、双方向に導通可能として、前記リアクトルに流れる電流が0になるとオフにする、直流電圧変換回路の制御方法である。
本発明によれば、直流電圧変換回路に関して、低出力時に電流不連続モードを実現し、変換効率を向上させることができる。
直流電圧変換回路(DC/DCコンバータ、チョッパ回路)の一例を示す回路図である。 放電時のゲートパルスの生成要領を示すタイミングチャートである。 充電時のゲートパルスの生成要領を示すタイミングチャートである。 シミュレーションモデルとしての、直流電圧変換回路1の回路図である。 電流指令値i =+1A、放電、電流不連続モードでのシミュレーション結果を示す波形図である。 電流指令値i =+3A、放電、電流不連続モードでのシミュレーション結果を示す波形図である。 電流指令値i =+5A、放電、電流連続モードでのシミュレーション結果を示す波形図である。 電流指令値i =−1A、充電、電流不連続モードでのシミュレーション結果を示す波形図である。 電流指令値i =−4A、充電、電流不連続モードでのシミュレーション結果を示す波形図である。 電流指令値i =−5A、充電、電流連続モードでのシミュレーション結果を示す波形図である。 電流指令値i を、−10Aと10Aとに交互に変える場合でのシミュレーション結果を示す波形図である。
[実施形態の要旨]
本発明の実施形態の要旨としては、少なくとも以下のものが含まれる。
(1)この直流電圧変換回路は、ハイサイドのスイッチング素子と、前記ハイサイドのスイッチング素子と直列に接続されたローサイドのスイッチング素子と、前記ハイサイドのスイッチング素子及び前記ローサイドのスイッチング素子の直列体における相互接続点に、一端が接続されたリアクトルと、前記リアクトルの他端と、前記ローサイドのスイッチング素子の一端とに繋がっていて、入力及び出力の一方となる第1ポートと、前記直列体の両端に繋がっていて、前記入力及び出力の他方となる第2ポートと、前記リアクトルに流れる電流を検出する電流センサと、前記ハイサイド及び前記ローサイドの各スイッチング素子のスイッチングを行う制御部と、を備え、前記ハイサイド及び前記ローサイドの各スイッチング素子のうち、前記リアクトルのエネルギー放出期間に電流が流れる方のスイッチング素子は、オン状態で素子自身が双方向導通性の双方向導通素子であり、前記制御部は、前記双方向導通素子をオンにして前記エネルギー放出期間を開始し、前記リアクトルに流れる電流が0になるとオフにする、直流電圧変換回路である。
このように構成された直流電圧変換回路では、制御部が、リアクトルのエネルギー放出期間においてエネルギー放出の開始から電流が0になるまでの期間、双方向導通素子をオンにする。電流が0になれば制御部は当該スイッチング素子をオフにして、逆方向へ流れようとする電流を阻止する。従って、エネルギー放出期間にリアクトルに流れる電流の絶対値は、ピーク値から0までに制限される。この結果、低出力時に、エネルギー放出期間の電流の不連続モードが実現され、変換効率を向上させることができる。
(2)また、(1)の直流電圧変換回路において、例えば、前記第1ポートは入力、前記第2ポートは出力であり、前記ハイサイドのスイッチング素子が前記双方向導通素子である。
この場合、昇圧チョッパとしての直流電流変換回路において、制御部が、リアクトルのエネルギー放出期間においてエネルギー放出の開始から電流が0になるまでの期間、ハイサイドのスイッチング素子をオンにする。電流が0になれば制御部は当該スイッチング素子をオフにして、逆方向へ流れようとする電流を阻止する。従って、エネルギー放出期間にリアクトルに流れる電流の絶対値は、ピーク値から0までに制限される。この結果、エネルギー放出期間の電流の不連続モードが実現される。
(3)また、(1)の直流電圧変換回路において、例えば、前記第1ポートは出力、前記第2ポートは入力であり、前記ローサイドのスイッチング素子が前記双方向導通素子である。
この場合、降圧チョッパとしての直流電流変換回路において、制御部が、リアクトルのエネルギー放出期間においてエネルギー放出の開始から電流が0になるまでの期間、ローサイドのスイッチング素子をオンにする。電流が0になれば制御部は当該スイッチング素子をオフにして、逆方向へ流れようとする電流を阻止する。従って、エネルギー放出期間にリアクトルに流れる電流の絶対値は、ピーク値から0までに制限される。この結果、エネルギー放出期間の電流の不連続モードが実現される。
(4)また、(1)〜(3)のいずれかの直流電圧変換回路において、前記双方向導通素子の制御信号を得るために参照値と比較されるキャリアは、他方のスイッチング素子の制御信号を得るための三角波のキャリアと同期し、かつ、振幅が2倍の鋸歯状の三角波であってもよい。
この場合、鋸歯状の三角波と参照値とを互いに比較することで容易に、他方のスイッチング素子をオフにするタイミングを得ることができる。
(5)また、(1)〜(4)のいずれかの直流電圧変換回路において、例えば、2つの前記スイッチング素子は電界効果トランジスタであり、前記制御部は、前記エネルギー放出期間に前記リアクトルに流れる電流の向きが変わらない場合には、2つの前記スイッチング素子に相補スイッチングを行わせることができる。
この場合、代表的なスイッチング素子である電界効果トランジスタ(FET)を一対用いて、高出力時は相補スイッチングを行うことにより、ダイオードを通す場合よりも導通損失を低減し、かつ、低出力時には制御により不連続モードを実現することができる。なお、他の素子によって同様のことを実現することもできるが、単一素子で双方向性を有する電界効果トランジスタが好適である。
(6)制御方法としての観点からは、これは、ハイサイドのスイッチング素子と、ローサイドのスイッチング素子と、リアクトルとを含む、直流チョッパ回路としての直流電圧変換回路について、そのスイッチングの制御部によって行われる直流電圧変換回路の制御方法であって、前記リアクトルのエネルギー蓄積期間において、前記各スイッチング素子の一方をオン、他方をオフとして、前記リアクトルに電流を流し、前記リアクトルのエネルギー放出期間において、前記各スイッチング素子の前記一方をオフにするとともに、前記他方については、双方向に導通可能として、前記リアクトルに流れる電流が0になるとオフにする、直流電圧変換回路の制御方法である。
このような直流電圧変換回路の制御方法によれば、他方のスイッチング素子は、リアクトルのエネルギー放出期間においてエネルギー放出の開始から電流が0になるまでの期間、オンになる。電流が0になれば当該スイッチング素子をオフにして、逆方向へ流れようとする電流を阻止する。従って、エネルギー放出期間にリアクトルに流れる電流の絶対値は、ピーク値から0までに制限される。この結果、低出力時に、エネルギー放出期間の電流の不連続モードが実現され、変換効率を向上させることができる。
[実施形態の詳細]
以下、本発明の一実施形態に係る直流電圧変換回路(その制御方法を含む。)について、図面を参照して説明する。
《回路構成例》
図1は、直流電圧変換回路(DC/DCコンバータ、チョッパ回路)の一例を示す回路図である。図において、直流電圧変換回路1は、第1ポートP1の直流電圧vを、第2ポートP2の直流電圧vに変換するか、又は、その逆の変換をする双方向変換が可能な回路となっている。相対的に、vの方が低電圧、vの方が高電圧の関係となる。
直流電圧変換回路1は、主回路要素として、コンデンサ11と、リアクトル12と、ハイサイドのスイッチング素子Q、ローサイドのスイッチング素子Q、及び、コンデンサ13を備えている。スイッチング素子Q,Qは同じ向きに直列に互いに接続されて直列体を成し、その相互接続点にリアクトル12の一端が接続されている。リアクトル12の他端及びスイッチング素子Qの一端(ソース)が、第1ポートP1に繋がっている。直列体の両端(スイッチング素子Qのドレイン、スイッチング素子Qのソース)は第2ポートに繋がっている。スイッチング素子Q,QはFETであり、それぞれ、ボディダイオードd,dを有している。スイッチング素子Q,Qの各々は、オンのときは、素子自身(ボディダイオードを含まず)が双方向に通電可能である。
スイッチング素子Q,Qのオン/オフ制御は、制御部10によって行われる。制御部10は例えば、コンピュータを含み、ソフトウェア(コンピュータプログラム)をコンピュータが実行することで、必要な制御機能を実現する。ソフトウェアは、制御部10の記憶装置(図示せず。)に格納される。
計測用の回路要素としては、電圧v又はコンデンサ11の両端電圧を検出する電圧センサ14が設けられている。電圧センサ14の検出出力は制御部10に送られる。リアクトル12に流れる電流は、電流センサ15によって検出される。電流センサ15の検出出力は制御部10に送られる。また、電圧v又はコンデンサ13の両端電圧を検出する電圧センサ16が設けられている。電圧センサ16の検出出力は制御部10に送られる。
ここで、例えば、直流電圧変換回路1の両端の第1ポートP1及び第2ポートP2にはそれぞれ定電圧の直流電源が接続されていると考える。実際の直流電源の例としては、vには、蓄電池、太陽光発電パネル等、vには、大容量のコンデンサが接続されたDCバス等がある。これらの直流電源の電圧は、充電状態や、流れる電流によって生ずる電圧降下によって変化するが、コンデンサ11,13によってインピーダンスが低減されており、スイッチング周期程度の短時間では電圧は一定と考えてよい。よって、低電圧側、高電圧側はそれぞれ、電圧v、電圧vの電圧源とみなすことができる。リアクトル12のインダクタンスをL、リアクトルに流れる電流はi、電流iのリプルの中点における検出値をi、キャリア周波数をfとする。以下の説明では便宜上、低電圧側から高電圧側に電流が流れる場合を放電、その逆を充電と呼び、電流の符号は放電方向を「+」、充電方向を「−」と定義する。
《使用する記号の一覧》
:低電圧側の電圧
:高電圧側の電圧
L:リアクトルのインダクタンス
:リアクトル電流(リアクトルに流れる電流)
:リアクトル電流指令値(制御の指令値)
:リアクトル電流のセンサ検出値(キャリアの谷で検出)
Lx:電流不連続モードにおけるリアクトル電流換算値
<i>:リアクトル電流の平均値(連続モードではiと一致)
:キャリア周波数
:キャリア周期
D:ローサイドのスイッチング素子QのPWM(Pulse Width Modulation)参照値
:ハイサイドのスイッチング素子QのPWM参照値
cd:フィードバック制御のゲイン(放電時、電流連続モード)
dd:フィードバック制御のゲイン(放電時、電流不連続モード)
cc:フィードバック制御のゲイン(充電時、電流連続モード)
dc:フィードバック制御のゲイン(充電時、電流不連続モード)
《制御理論》
上記ハイサイドのスイッチング素子Qと、ローサイドのスイッチング素子Qとは、交互にオンになるよう制御部10により、切替制御される。
切替制御のうち、リアクトル12をチャージ(エネルギー蓄積)する期間をエネルギー蓄積期間、ディスチャージ(エネルギー放出)する期間をエネルギー放出期間と称する。
エネルギー蓄積期間に導通するFETのゲート制御パルスを生成するためのPWM参照値は以下のようにして得られる。
放電時、電流不連続モードにおけるリアクトル電流換算値は、i ≧0のとき、以下の式(1)により表される。
Lx=2Lf [(1/v)+{1/(v−v)}] ・・・(1)
また、放電時、電流連続モードにおけるローサイドのスイッチング素子QのPWM参照値Dは、i ≧0、かつ、iLx≧iの場合、以下の式(2)により表される。
D={(v−v)/v}+{KcdLf(i −i)/v
・・・(2)
放電時、電流不連続モードにおけるローサイドのスイッチング素子のPWM参照値Dは、i >0、かつ、iLx<iの場合、以下の式(3)により表される。
D={2Lf(v−v)/(v)}1/2
{Lf(v−v)/(2i )}1/2 dd(i −iLx
・・・(3)
充電時、電流不連続モードにおけるリアクトル電流換算値は、i <0の場合、以下の式(4)により表される。
Lx=2Lf [{1/(v−v)}−(1/v)] ・・・(4)
充電時、電流連続モードにおけるハイサイドのスイッチング素子QのPWM参照値Dは、i <0、かつ、iLx≧iの場合、以下の式(5)により表される。
=(v/v)−{KccLf(i −i)/v} ・・・(5)
充電時、電流不連続モードにおけるハイサイドのスイッチング素子QのPWM参照値Dは、i <0、かつ、iLx<iの場合、以下の式(6)により表される。
={2Lf /(v(v-v))}1/2
{Lf/(2v(v−v)i )}1/2 dc(i −iLx
・・・(6)
上記式のうち、(2)、(5)は電流連続モードにおける演算式で、これらの式で得た参照値を用いたパルスを逆変換してデッドタイムを設ければ、他方のエネルギー放出期間に導通するスイッチング素子のゲート制御パルスを得ることができる。電流不連続モードにおけるエネルギー蓄積期間に導通するスイッチング素子のPWM参照値は(3)、(6)で得られるが、エネルギー放出期間に導通するスイッチング素子のゲート制御パルスは、電流連続モードと同じ単純な逆変換処理ではエネルギー放出電流が0になると同時にターンオフするようなパルスを得ることはできない。そこで、これらの数式の導出プロセスに遡って、エネルギー放出期間に導通するスイッチング素子のゲート制御パルスについて検討する。
(放電時)
モードI(スイッチング素子Qオンで、スイッチング素子Qオフの期間)における連続方程式より、以下の式(7)が得られる。
=L(di/dt)=Lfpeak/D=2Lfi/D ・・・(7)
モードII(スイッチング素子Qオフで、スイッチング素子Qオンの期間)における連続方程式より、以下の式(8)が得られる。
−v=L(di/dt)=−(Lfpeak/D
=2Lf/D ・・・(8)
全期間の平均電流が電流指令値に一致する条件より以下の式(9)となる。
=(D+D)(ipeak/2) ・・・(9)
上記式(7)、式(9)式よりDを消去して、以下の式(10)が得られる。
={(Lfpeak/v)+D}(ipeak/2)
・・・(10)
式(8)よりipeakを消去して、以下の式(11)が得られる。
=D (v−v)/(2Lf) ・・・(11)
式(11)を整理して、Dのフィードフォワード項である式(12)を得る。
={2Lf /(v(v−v))}1/2 ・・・(12)
式(12)をi で偏微分して、以下の式(13)が得られる。
∂D/∂i ={Lf/(2i (v−v))}1/2
・・・(13)
式(12)に式(13)を加算して、以下の式(14)が得られる。
+∂D={2Lf /v(v−v)}1/2
{Lf/2i (v−v)}1/2 ∂i
・・・(14)
式(14)の∂i を指令値と検出値の偏差に置き換えて、フィードバック制御を組込んだPWM参照値の演算式(15)を得る。ここで、Kddは0から1の範囲をとる調整係数である。式(15)は式(3)の右辺にv/(v−v)を掛けたものとなっている。すなわち、i >0、かつ、iLx<iの場合、以下の式(15)が得られる。
={2Lf /(v(v−v))}1/2
{Lf/(2i (v−v))}1/2 dd(i −i
・・・(15)
式(15)でハイサイドのスイッチング素子Qのオン時間率は決まるが、ローサイドのスイッチング素子Qのオン/オフのタイミングとの同期を考えなければならない。
図2は、放電時のゲートパルスの生成要領を示すタイミングチャートである。
図2において、まず、(a)に示すように、式(3)の参照値Dを、ピーク幅1、デューティ0.5、バイアスなしの三角波キャリアと比較して、参照値がキャリア以上となる範囲をオン期間とすることによって、(c)に示す、目的のスイッチング素子Qのゲート制御パルスGが得られる。なお、(c)のゲート信号は1組のみ示し、他の図示は省略している。
一方、スイッチング素子Qのゲート制御パルス生成に用いるキャリアとしては、(b)に示すように、ピーク幅2、デューティ1、バイアスなしの鋸歯状の三角波キャリアを用いる。この鋸歯状の三角波は、(a)に示す三角波キャリアの前半位相0°から180°まではそのままで、位相180°から360°の間はさらに直線を延長した形状となっている。このキャリアを、下記の式(16)で得られる参照値Dと比較して、Dがキャリア以上の値をとる範囲Aを選択し、スイッチング素子Qをオフにするタイミングを得ることができる。すなわち、鋸歯状の三角波と参照値Dとを互いに比較することで容易に、スイッチング素子Qをオフにするタイミングを得ることができる。
さらにこの範囲Aからスイッチング素子Qがオンになる期間とデッドタイムを除外することにより、スイッチング素子Qのゲート制御パルスGを得ることができる。
=D+2D ・・・(16)
デッドタイムは以下の手順で設けることができる。参照値Dにバイアス値E(図示省略)を加算して、ピーク幅1の三角波キャリアと比較して、D+Eがキャリア以上となる範囲Bを選択する。参照値Dにバイアス値Eを加算したことにより範囲B(図示省略)にはデッドタイムが含まれるため、範囲Aから範囲Bを除外することによってデッドタイムを考慮したゲート制御パルスGとなる。なおデッドタイムM、キャリアの周波数f及びバイアス値Eの関係は以下の式(17)で表すことができる。例えば、キャリア周波数20kHz(周期50マイクロ秒)に対して、1マイクロ秒のデッドタイムをつくるのであればバイアス値は0.04とする。
E=2fM ・・・(17)
図2の(d)に示すように、スイッチング素子Qがオンとなるエネルギー蓄積期間DTのときリアクトル電流が0からipeakまで上昇し、リアクトル12にはエネルギーが蓄えられる。その後のエネルギー放出期間Dでは、スイッチング素子Qがオフ、スイッチング素子Qがオンとなって、リアクトル電流は下降し、0になる。0になった瞬間から次のエネルギー蓄積期間までの期間Dは、リアクトル電流が0のままの不連続な期間となる。このような動作の繰り返しとなる。(d)における<i>の点線は、不連続なリアクトル電流の平均値を表している。
(充電時)
モードI(スイッチング素子Qオフで、スイッチング素子Qオンの期間)における連続方程式より、以下の式(18)が得られる。
−v=L(di/dt)=Lfpeak/D
=2Lf/D ・・・(18)
モードII(スイッチング素子Qオフで、スイッチング素子Qオンの期間)における連続方程式より、以下の式(19)が得られる。
=L(di/dt)=Lfpeak/D=2Lfi/D
・・・(19)
全期間の平均電流が電流指令値に一致する条件より以下の式(20)となる。
=(D+D)(ipeak/2) ・・・(20)
上記式(18)、式(20)式よりDを消去して、以下の式(21)が得られる。
=[D+{Lfpeak/(v−v)}](ipeak/2)
・・・(21)
式(19)よりipeakを消去して、以下の式(22)が得られる。
=D/{2Lf(v−v)} ・・・(22)
式(22)を整理して、Dのフィードフォワード項である式(23)を得る。
D={2Lf (v−v)/(v)}1/2 ・・・(23)
式(23)をi で偏微分して、以下の式(24)が得られる。
∂D/∂i ={Lf(v−v)/(2i )}1/2
・・・(24)
式(23)に式(24)を加算して、以下の式(25)が得られる。
+∂D={2Lf (v−v)/(v)}1/2
{Lf(v−v)/(2i )}1/2 ∂i
・・・(25)
式(25)の∂i を指令値と検出値の偏差に置き換えて、フィードバック制御を組込んだPWM参照値の演算式(26)を得る。ここでKcdは0から1の範囲をとる調整係数である。式(26)は式(6)の右辺に(v−v)/vを掛けたものとなっている。すなわち、i <0、かつ、iLx>iの場合、以下の式(26)が得られる。
D={2Lf (v−v)/(v)}1/2
{Lf(v−v)/(2i )}1/2 cd(i −i
・・・(26)
式(26)でローサイドのスイッチング素子Qのオン時間率は決まるが、ハイサイドのスイッチング素子Qのオン/オフのタイミングとの同期を考えなければならない。
図3は、充電時のゲートパルスの生成要領を示すタイミングチャートである。
図3において、(a)に示すように、式(6)の参照値Dを、ピーク幅1、デューティ0.5、バイアスなしの三角波キャリアと比較して、参照値がキャリア以上となる範囲をオン期間とすることによって、(c)に示す目的のスイッチング素子Qのゲート制御パルスGが得られる。なお、(c)のゲート信号は1組のみ示し、他の図示は省略している。
一方、スイッチング素子Qのゲート制御パルス生成には、(b)に示すように、ピーク幅2、デューティ1、バイアスなしの鋸歯状の三角波をキャリアに用いる。この鋸歯状の三角波は、スイッチング素子Q用の三角波キャリアの前半位相0°から180°まではそのままで、位相180°から360°の間は直線を延長した形状となっている。このキャリアを下記の式(27)で得られる参照値Dと比較して、Dがキャリア以上の値をとる範囲Cを選択し、スイッチング素子Qをオフにするタイミングを得ることができる。すなわち、鋸歯状の三角波と参照値Dとを互いに比較することで容易に、スイッチング素子Qをオフにするタイミングを得ることができる。
さらにこの範囲Cからスイッチング素子Qがオンになる期間とデッドタイムを除外することによりスイッチング素子Qのゲート制御パルスGを得ることができる。
=2D+D ・・・(27)
デッドタイムは以下の手順で設けることができる。参照値Dにバイアス値E(図示省略)を加算して、ピーク幅1の三角波キャリアと比較して、D+Eがキャリア以上となる範囲F(図示省略)を選択する。参照値Dにバイアス値Eを加算したことにより範囲Fにはデッドタイムが含まれるため、範囲Cから範囲Fを除外することによってデッドタイムを考慮したゲート制御パルスGとなる。なおデッドタイムM、キャリアの周波数f及びバイアス値Eの関係は放電時と同じく式(17)で表すことができる。
図3の(d)に示すように、充電のために、スイッチング素子Qがオンとなるエネルギー蓄積期間Dのときリアクトル電流が、絶対値で考えると、0からipeakまで上昇し、リアクトル12にはエネルギーが蓄えられる。その後のエネルギー放出期間DTでは、スイッチング素子Qがオン、スイッチング素子Qがオフとなって、リアクトル電流は下降し、0になる。0になった瞬間から次のエネルギー蓄積期間までの期間Dは、リアクトル電流が0のままの不連続な期間となる。このような動作の繰り返しとなる。(d)における<i>の点線は、不連続なリアクトル電流の平均値を表している。
《検証》
図4は、シミュレーションモデルとしての、直流電圧変換回路1の回路図である。
図において、第1ポートP1には200Vの直流電源2が接続されている。第2ポートP2には、350Vの直流電源3が接続されている。コンデンサ11のキャパシタンスは200μF、リアクトル12のインダクタンスは500μH、コンデンサ13のキャパシタンスは2.2mF、そして、制御部10の制御周波数は20kHzとする。デッドタイムは1マイクロ秒とした。電流が低電圧の直流電源2から高電圧の直流電源に流れる状態を、直流電源2の放電と定義し、その逆方向を充電と定義する。この状態で、制御部10は、電圧センサ14の検出出力に基づいて電圧vを取得する。また、制御部10は、電流センサ15の検出出力に基づいて、リアクトル12に流れる電流iのセンサ検出値iを取得する。また、制御部10は、電圧センサ16の検出出力に基づいて、電圧vを取得する。
図5から図11は、シミュレーション結果を示す波形図である。各図の条件は以下の通りである。
図5:電流指令値i =+1A、放電、電流不連続モード
図6:電流指令値i =+3A、放電、電流不連続モード
図7:電流指令値i =+5A、放電、電流連続モード
図8:電流指令値i =−1A、充電、電流不連続モード
図9:電流指令値i =−4A、充電、電流不連続モード
図10:電流指令値i =−5A、充電、電流連続モード
図11:電流指令値i を、−10Aと10Aとの間で連続的に変化させる。
図5〜図10の各図においては、上段の波形図は、凡例に示す線種を用いて、参照値D,D,D,D、キャリアcw1,cw2,cw3を示している。中段の波形図は、凡例に示す線種を用いて、ケート制御パルスG,Gを示している。下段の波形図は、凡例に示す線種を用いて、リアクトル電流i(上下動している実線)、並びに、リアクトル電流に関する平均値<i>、換算値iLx、指令値i 、及び、検出値iを表している。
放電時の電流不連続モード(図5、図6)では、狙いどおりエネルギー放出期間にスイッチング素子Qにゲート制御信号が出力され、不連続なリアクトル電流iとなっている。また、エネルギー放出期間内に1マイクロ秒のデッドタイムが設けられている。リアクトル電流の平均値<i>、換算値iLxは指令値i と一致しており、検出値iはこれらより高い値を示している。
電流連続モード(図7)ではシームレス制御と同じく相補スイッチングが行われているが、エネルギー蓄積からエネルギー放出への遷移、エネルギー放出からエネルギー蓄積への遷移のいずれもがエネルギー放出期間内でそれぞれ1マイクロ秒のデッドタイムが設けられている。リアクトル電流の平均値、検出値iは指令値i と一致しており、これらよりも換算値iLxの方が大きくなっている。
充電時も同様に電流不連続モード(図8、図9)、電流連続モード(図10)、共に狙い通りの制御が行われている。
図11は電流指令値i を−10Aから+10Aの間で変化させた場合の各種の状態を示している。上から順に、第1段は、状態フラグを示しており、0は待機、1は放電不連続、2は放電連続、3は充電不連続、4は充電連続を、それぞれ表している。第2段は、リアクトル電流指令値i 及び平均値<i>が重なっている波形図である。第3段は、細い二点鎖線で描いた上下に幅のある部分が、リアクトル電流iで、その中央付近にある点線が検出値iである。残りの一点鎖線は、換算値iLxである。第4段は、凡例に示す線種により、参照値D,D,D,Dを表している。
図11において、i が±0.1A以下の範囲は2つのスイッチング素子Q,Qを両方ともゲートブロックする待機モード(第1段の0)が設けられている。放電時も充電時も電流不連続モードから電流連続モードへの遷移、電流連続モードから電流不連続モードへの遷移はいずれも問題なく行われており、リアクトル電流のキャリア1周期平均値は指令値と一致している。
《まとめ》
以上、総括すると、本実施形態の直流電圧変換回路1は、まず、スイッチング素子にFETを用いたチョッパ型DC/DCコンバータである。当該直流電圧変換回路1は、基本構成として、ハイサイドのスイッチング素子Qと、このスイッチング素子Qと直列に接続されたローサイドのスイッチング素子Qと、スイッチング素子Q及びスイッチング素子Qの直列体における相互接続点に、リアクトル12の一端が接続されている。また、リアクトル12の他端と、スイッチング素子Qの一端とに繋がっていて、入力及び出力の一方となる第1ポートP1と、直列体の両端に繋がっていて、入力及び出力の他方となる第2ポートP2と、各スイッチング素子Q,Qを制御してチョッパ制御を行う制御部10と、を備えている。
そして、少なくとも、ハイサイド及びローサイドの各スイッチング素子Q,Qのうち、リアクトル12のエネルギー放出期間に電流が流れる方のスイッチング素子はオン状態で素子自身が双方向導通性の、双方向導通素子であることが前提となる。つまり、双方向導通素子であるからこそ連続性を断つことに意義がある制御であると言える。仮に、図1において、第1ポートP1から第2ポートP2への昇圧のみを行うのであれば、リアクトル12のエネルギー放出期間に電流が流れる方のスイッチング素子Qはオン状態で素子自身が双方向導通性の双方向導通素子、例えばFETである。また、図1において、第2ポートP2から第1ポートP1への降圧のみを行うのであれば、リアクトル12のエネルギー放出期間に電流が流れる方のスイッチング素子Qはオン状態で素子自身が双方向導通性の双方向導通素子、例えばFETである。昇圧/降圧を双方向に行う場合は、2つのスイッチング素子Q,Qは共に双方向導通素子である、ということになる。
そして、制御部10は、双方向導通素子に、リアクトル12のエネルギー放出による電流が流れるようオンにして、その電流が0になると素子自体をオフにする。すなわち、エネルギー放出による電流を双方向導通素子であるスイッチング素子本体(FET)に逆方向導通(ソースからドレインへ)してスイッチング素子全体(ボディダイオードも含む。)の通電抵抗は低減しながら、エネルギー放出による電流が0になるとスイッチング素子本体をターンオフして不連続モードを実現する。
このように構成された直流電圧変換回路1では、エネルギー放出期間にリアクトル12に流れる電流の絶対値は、ピーク値から0までに制限され、直前までと逆向きに電流が流れるということは起きない。この結果、エネルギー放出期間の電流の不連続モードが実現される。また、シミュレーションによって、この狙い通りの動作が得られることが確認された。
この電流不連続モードとエネルギー放出による電流の逆方向導通を両立した直流電圧変換回路1は、常に相補スイッチングを行い電流連続モードのみで動作するシームレス制御方式のFETチョッパ等と比べて低出力時のリプル率を低減することができる。そのため、高効率化と低ノイズ化が期待できる。定格よりも低い出力で運用することが多い蓄電池や太陽光発電の制御に特に有効と考えられる。
《その他》
なお、上記実施形態ではスイッチング素子としてFETを用いたが、エミッタ同士を接続した2個1組のIGBTを代わりに用いることも可能である。このようなスイッチング素子も、双方向導通素子となる。但し、単一素子で双方向性を有するFETが最も好適であると考えられる。
《補記》
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。
1 直流電圧変換回路
2 直流電源
3 直流電源
10 制御部
11 コンデンサ
12 リアクトル
13 コンデンサ
14 電圧センサ
15 電流センサ
16 電圧センサ
ボディダイオード
ボディダイオード
P1 第1ポート
P2 第2ポート
スイッチング素子
スイッチング素子

Claims (5)

  1. ハイサイドのスイッチング素子と、
    前記ハイサイドのスイッチング素子と直列に接続されたローサイドのスイッチング素子と、
    前記ハイサイドのスイッチング素子及び前記ローサイドのスイッチング素子の直列体における相互接続点に、一端が接続されたリアクトルと、
    前記リアクトルの他端と、前記ローサイドのスイッチング素子の、前記相互接続点とは反対側の一端とに繋がっていて、入力及び出力の一方となる第1ポートと、
    前記直列体の両端に繋がっていて、前記入力及び出力の他方となる第2ポートと、
    前記リアクトルに流れる電流を検出する電流センサと、
    前記ハイサイド及び前記ローサイドの各スイッチング素子のスイッチングを行う制御部と、を備え、
    前記ハイサイド及び前記ローサイドの各スイッチング素子のうち、前記リアクトルのエネルギー放出期間に電流が流れる方のスイッチング素子は、オン状態で素子自身が双方向導通性の双方向導通素子であり、
    前記制御部は、前記双方向導通素子をオンにして前記エネルギー放出期間を開始し、前記リアクトルに流れる電流が次のエネルギー蓄積期間の開始より早く0になるように、前記双方向導通素子の制御信号生成のためのパルス幅変調制御の参照値及びキャリアを与え、前記リアクトルに流れる電流が0になるタイミングで前記双方向導通素子をオフにする、直流電圧変換回路。
  2. 前記第1ポートは入力、前記第2ポートは出力であり、
    前記ハイサイドのスイッチング素子が前記双方向導通素子である請求項1に記載の直流電圧変換回路。
  3. 前記第1ポートは出力、前記第2ポートは入力であり、
    前記ローサイドのスイッチング素子が前記双方向導通素子である請求項1に記載の直流電圧変換回路。
  4. ハイサイドのスイッチング素子と、
    前記ハイサイドのスイッチング素子と直列に接続されたローサイドのスイッチング素子と、
    前記ハイサイドのスイッチング素子及び前記ローサイドのスイッチング素子の直列体における相互接続点に、一端が接続されたリアクトルと、
    前記リアクトルの他端と、前記ローサイドのスイッチング素子の、前記相互接続点とは反対側の一端とに繋がっていて、入力及び出力の一方となる第1ポートと、
    前記直列体の両端に繋がっていて、前記入力及び出力の他方となる第2ポートと、
    前記リアクトルに流れる電流を検出する電流センサと、
    前記ハイサイド及び前記ローサイドの各スイッチング素子のスイッチングを行う制御部と、を備え、
    前記ハイサイド及び前記ローサイドの各スイッチング素子のうち、前記リアクトルのエネルギー放出期間に電流が流れる方のスイッチング素子は、オン状態で素子自身が双方向導通性の双方向導通素子であり、
    前記制御部は、前記双方向導通素子をオンにして前記エネルギー放出期間を開始し、前記リアクトルに流れる電流が0になるタイミングで前記双方向導通素子をオフにするように制御し、
    前記各スイッチング素子のうち一方のスイッチング素子である前記双方向導通素子の制御信号を得るためにパルス幅変調の参照値と比較されるキャリアは、前記各スイッチング素子のうち他方のスイッチング素子の制御信号を得るための三角波のキャリアと同期し、かつ、振幅が前記三角波の2倍の鋸歯状の三角波である直流電圧変換回路。
  5. ハイサイドのスイッチング素子と、ローサイドのスイッチング素子と、リアクトルとを含む、直流チョッパ回路としての直流電圧変換回路について、そのスイッチングの制御部によって行われる直流電圧変換回路の制御方法であって、
    前記リアクトルのエネルギー蓄積期間において、前記各スイッチング素子の一方をオン、他方をオフとして、前記リアクトルに電流を流し、
    前記リアクトルのエネルギー放出期間において、前記各スイッチング素子の前記一方をオフにするとともに、前記他方については、双方向に導通可能として、前記リアクトルに流れる電流が次のエネルギー蓄積期間の開始より早く0になるように、前記他方のスイッチング素子の制御信号生成のためのパルス幅変調の参照値及びキャリアを与え、前記リアクトルに流れる電流が0になるタイミングで前記他方のスイッチング素子をオフにする、
    直流電圧変換回路の制御方法
JP2017136996A 2017-07-13 2017-07-13 直流電圧変換回路及びその制御方法 Active JP6930260B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017136996A JP6930260B2 (ja) 2017-07-13 2017-07-13 直流電圧変換回路及びその制御方法
JP2021130434A JP7507732B2 (ja) 2021-08-10 直流電圧変換回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017136996A JP6930260B2 (ja) 2017-07-13 2017-07-13 直流電圧変換回路及びその制御方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021130434A Division JP7507732B2 (ja) 2021-08-10 直流電圧変換回路

Publications (2)

Publication Number Publication Date
JP2019022274A JP2019022274A (ja) 2019-02-07
JP6930260B2 true JP6930260B2 (ja) 2021-09-01

Family

ID=65354984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017136996A Active JP6930260B2 (ja) 2017-07-13 2017-07-13 直流電圧変換回路及びその制御方法

Country Status (1)

Country Link
JP (1) JP6930260B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115389808B (zh) * 2022-10-31 2023-02-03 深圳市微源半导体股份有限公司 电流检测电路及降压变换器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007300737A (ja) * 2006-04-28 2007-11-15 Nsk Ltd 電動パワーステアリング装置
JP2014117109A (ja) * 2012-12-12 2014-06-26 Rohm Co Ltd スイッチング電源装置
JP6248680B2 (ja) * 2014-02-18 2017-12-20 富士通株式会社 同期整流コンバータおよび同期整流コンバータの制御方法

Also Published As

Publication number Publication date
JP2021170934A (ja) 2021-10-28
JP2019022274A (ja) 2019-02-07

Similar Documents

Publication Publication Date Title
US9496794B2 (en) Regulation of powertrain converter circuit
Edelmoser et al. High efficiency DC-to-AC power inverter with special DC interface
JP6269647B2 (ja) 電源システム
EP2728724A1 (en) Power source system
EP3340449A1 (en) Voltage conversion circuit and method, and multi-phase parallel power supply system
JP2000083374A (ja) スイッチングレギュレ―タ
JP6395956B2 (ja) ゲート駆動回路およびそのゲート駆動回路を備えた電力変換装置
US10637357B1 (en) Ramp offset compensation circuit in a buck boost converter
US20100301826A1 (en) System and method for oring phases to overcome duty cycle limitations in a multi-phase boost converter
US10594218B1 (en) Hysteresis timing scheme for mode transition in a buck boost converter
US20130271101A1 (en) Power conversion system employing a tri-state interface circuit and method of operation thereof
JP5617227B2 (ja) Dc−dcコンバータ
JP6702209B2 (ja) 電力変換装置
US20200119635A1 (en) Resonant switched capacitor dc/dc converter
JP2007221892A (ja) 電力変換装置
CN107615632B (zh) 电力变换装置
JP6930260B2 (ja) 直流電圧変換回路及びその制御方法
Loh et al. Tri-state current source inverter WithImproved dynamic performance
CN101997409A (zh) 一种直流-直流变换器
Kafle et al. A new PWM Shoot-through control for voltage-fed quasi-z-source DC/DC converters
CN106961218B (zh) 闸控双向双轨串联谐振变换器电源供应器
JP7507732B2 (ja) 直流電圧変換回路
US10491122B2 (en) Power supply system for controlling DC voltage between power lines
Hsieh et al. Analysis and implementation of a dc-dc step-down converter for low output-voltage and high output-current applications
US20230078379A1 (en) Bootstrap capacitor gate driver

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210126

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210406

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210713

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210726

R150 Certificate of patent or registration of utility model

Ref document number: 6930260

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150