JP6928560B2 - サブマウント、半導体素子実装サブマウント、および半導体素子モジュール - Google Patents

Description

本発明は、サブマウント、およびこれを用いた半導体素子実装サブマウントならびに半導体素子モジュールに関するものである。

半導体素子、たとえばレーザダイオード等の半導体発光素子や半導体光増幅器等と、半導体素子と光学結合される光ファイバとを備える半導体素子モジュールが知られている。このような半導体素子モジュールを製造する場合、たとえば以下のような手順で組立が行われる。まず、半導体素子を、サブマウントに実装する。このとき、半導体素子を、金-スズ（ＡｕＳｎ）合金などの半田によりサブマウントに接合実装する。このように半導体素子を実装したサブマウント（半導体素子実装サブマウント）は、チップオンサブマウントとも呼ばれる。

つぎに、チップオンサブマウントを、金属製の筐体に、直接的にまたは金属製の基台を介して、スズ-ビスマス（ＳｎＢｉ）合金などの半田により接合実装する。さらに、筐体に、レンズなどのその他の光学部品を実装し、半導体素子と光ファイバとの光学結合を行う。

半導体素子をサブマウントに半田接合で実装する際には、通常サブマウントと半導体素子とは半田の融点以上に加熱され、実装完了後は室温まで降温する。このとき、半導体素子とサブマウントとの熱膨張性の違いにより、半導体素子に熱応力が加わるため、半導体素子の特性や信頼性に影響を及ぼす場合がある。たとえば、応力が過剰であると、半導体素子が反る場合があり、これにより半導体素子の特性や信頼性が低下する場合がある。

このような熱応力による影響を小さくするために、半導体素子の熱膨張性とサブマウントの熱膨張性とを同じ程度にする技術が開示されている。たとえば、半導体素子の主材料がヒ化ガリウム（ＧａＡｓ）である場合、サブマウントの材料として、線膨張係数がＧａＡｓと近い銅-タングステン（ＣｕＷ）合金を用いる技術が知られている。

また、特許文献１には、窒化アルミニウム（ＡｌＮ）からなる基板の表面及び裏面を銅（Ｃｕ）メッキで被覆してサブマウントを構成し、サブマウントの線膨張係数と半導体素子の線膨張係数とが略等しくなるようにする技術が開示されている。

特許第５０７５１６５号公報

しかしながら、上述した技術を用いたチップオンサブマウントを用いて半導体素子モジュールを構成した場合であっても、半導体素子に反りが発生する場合があり、半導体素子の特性や信頼性が低下する場合がある。

本発明は、上記に鑑みてなされたものであって、半導体素子を実装して半導体素子モジュールを構成する場合に、サブマウントの反りと半導体素子に加わる熱応力が低減され、半導体素子の特性や信頼性の低下を抑制することができるサブマウント、およびこれを用いた半導体素子実装サブマウントならびに半導体素子モジュールを提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明の一態様に係るサブマウントは、半導体素子が実装され、金属からなる基台に実装されるサブマウントであって、基板と、前記基板の第一表面に形成されており、前記基板よりも熱膨張率が大きい材料からなる第一被覆層と、前記基板の、前記第一表面とは反対側に位置する第二表面に形成されており、前記基板より熱膨張率が大きい材料からなる第二被覆層と、を備え、前記第二被覆層の被覆面積が、前記第一被覆層の被覆面積よりも小さいことを特徴とする。

本発明の一態様に係るサブマウントは、前記第二被覆層の厚さが、前記第一被覆層の厚さよりも小さいことを特徴とする。

本発明の一態様に係るサブマウントは、前記第二被覆層の熱膨張率をＣＴＥ_２（１／Ｋ）、前記第一被覆層の熱膨張率をＣＴＥ_１（１／Ｋ）としたとき、ＣＴＥ_２がＣＴＥ_１よりも小さいことを特徴とする。

本発明の一態様に係るサブマウントは、前記第二被覆層の熱膨張率をＣＴＥ_２（１／Ｋ）、前記第一被覆層の熱膨張率をＣＴＥ_１（１／Ｋ）、前記基板の熱膨張率をＣＴＥ_sub（１／Ｋ）としたとき、ＣＴＥ_１及びＣＴＥ_２はＣＴＥ_subより２倍以上大きく、前記第一被覆層の被覆面積をＳ_１、前記第一被覆層の厚さをＴ_１、前記第二被覆層の被覆面積をＳ_２、前記第二被覆層の厚さをＴ_２としたときに、下記式
ＣＴＥ_１×Ｓ_１×Ｔ_１＞ＣＴＥ_２×Ｓ_２×Ｔ_２
の関係が成り立つことを特徴とする。

本発明の一態様に係るサブマウントは、半導体素子が実装され、金属からなる基台に実装されるサブマウントであって、基板と、前記基板の第一表面に形成されており、前記基板よりも熱膨張率が大きい材料からなる第一被覆層と、前記基板の、前記第一表面とは反対側に位置する第二表面に形成されており、前記基板よりも熱膨張率が大きい材料からなる第二被覆層と、を備え、前記第二被覆層の厚さが、前記第一被覆層の厚さよりも小さいことを特徴とする。

本発明の一態様に係るサブマウントは、前記第二被覆層の熱膨張率をＣＴＥ_２（１／Ｋ）、前記第一被覆層の熱膨張率をＣＴＥ_１（１／Ｋ）としたとき、ＣＴＥ_２がＣＴＥ_１よりも小さいことを特徴とする。

本発明の一態様に係るサブマウントは、前記第二被覆層の熱膨張率をＣＴＥ_２（１／Ｋ）、前記第一被覆層の熱膨張率をＣＴＥ_１（１／Ｋ）、前記基板の熱膨張率をＣＴＥ_sub（１／Ｋ）としたとき、ＣＴＥ_１及びＣＴＥ_２はＣＴＥ_subより２倍以上大きく、前記第一被覆層の被覆面積をＳ_１、前記第一被覆層の厚さをＴ_１、前記第二被覆層の被覆面積をＳ_２、前記第二被覆層の厚さをＴ_２としたときに、下記式
ＣＴＥ_１×Ｓ_１×Ｔ_１＞ＣＴＥ_２×Ｓ_２×Ｔ_２
の関係が成り立つことを特徴とする。

本発明の一態様に係るサブマウントは、半導体素子が実装され、金属からなる基台に実装されるサブマウントであって、基板と、前記基板の第一表面に形成されており、前記基板よりも熱膨張率が大きい材料からなる第一被覆層と、前記基板の、前記第一表面とは反対側に位置する第二表面に形成されており、前記基板よりも熱膨張率が大きい材料からなる第二被覆層と、を備え、前記第二被覆層の熱膨張率をＣＴＥ_２（１／Ｋ）、前記第一被覆層の熱膨張率をＣＴＥ_１（１／Ｋ）としたとき、ＣＴＥ_２がＣＴＥ_１よりも小さいことを特徴とする。

本発明の一態様に係るサブマウントは、前記第二被覆層の熱膨張率をＣＴＥ_２（１／Ｋ）、前記第一被覆層の熱膨張率をＣＴＥ_１（１／Ｋ）、前記基板の熱膨張率をＣＴＥ_sub（１／Ｋ）としたとき、ＣＴＥ_１及びＣＴＥ_２はＣＴＥ_subより２倍以上大きく、前記第一被覆層の被覆面積をＳ_１、前記第一被覆層の厚さをＴ_１、前記第二被覆層の被覆面積をＳ_２、前記第二被覆層の厚さをＴ_２としたときに、下記式
ＣＴＥ_１×Ｓ_１×Ｔ_１＞ＣＴＥ_２×Ｓ_２×Ｔ_２
の関係が成り立つことを特徴とする。

本発明の一態様に係るサブマウントは、半導体素子が実装され、金属からなる基台に実装されるサブマウントであって、基板と、前記基板の第一表面に形成されており、前記基板よりも熱膨張率が大きい材料からなる第一被覆層と、前記基板の、前記第一表面とは反対側に位置する第二表面に形成されており、前記基板よりも熱膨張率が大きい材料からなる第二被覆層と、を備え、前記第二被覆層の熱膨張率をＣＴＥ_２（１／Ｋ）、前記第一被覆層の熱膨張率をＣＴＥ_１（１／Ｋ）、前記基板の熱膨張率をＣＴＥ_sub（１／Ｋ）としたとき、ＣＴＥ_１及びＣＴＥ_２はＣＴＥ_subより２倍以上大きく、前記第一被覆層の被覆面積をＳ_１、前記第一被覆層の厚さをＴ_１、前記第二被覆層の被覆面積をＳ_２、前記第二被覆層の厚さをＴ_２としたときに、下記式
ＣＴＥ_１×Ｓ_１×Ｔ_１＞ＣＴＥ_２×Ｓ_２×Ｔ_２
の関係が成り立つことを特徴とする。

本発明の一態様に係るサブマウントは、前記第二被覆層は、格子状または縞状のパターンで形成されていることを特徴とする。

本発明の一態様に係るサブマウントは、前記基板は、窒化アルミニウム、アルミナ、べリリア、窒化ホウ素、ダイヤモンド、炭化ケイ素、窒化ケイ素、二酸化ケイ素、ジルコニアの少なくともいずれか一つを含むことを特徴とする。

本発明の一態様に係るサブマウントは、前記第一被覆層及び前記第二被覆層の少なくとも一部が金属層で構成されていることを特徴とする。

本発明の一態様に係るサブマウントは、前記金属層の少なくとも一部が厚さ２０μｍ〜２００μｍの銅を含む層で構成されていることを特徴とする。

本発明の一態様に係る半導体素子実装サブマウントは、本発明の一態様に係るサブマウントと、前記サブマウントの前記第一被覆層に実装された半導体素子と、を備えることを特徴とする。

本発明の一態様に係る半導体素子実装サブマウントは、本発明の一態様に係るサブマウントと、前記サブマウントの前記第二被覆層に実装された半導体素子と、を備えることを特徴とする。

本発明の一態様に係る半導体素子実装サブマウントは、前記半導体素子の主材料がヒ化ガリウム又はリン化インジウムであることを特徴とする。

本発明の一態様に係る半導体素子モジュールは、本発明の一態様に係る半導体素子実装サブマウントと、前記半導体素子実装サブマウントを収容する筐体と、前記半導体素子実装サブマウントが実装された、金属からなる基台と、を備えることを特徴とする。

本発明の一態様に係る半導体素子モジュールは、前記筐体の底板部を構成していることを特徴とする。

本発明によれば、サブマウントの反りと素子に加わる熱応力が低減され、半導体素子の特性や信頼性の低下を抑制することができるという効果を奏する。

図１Ａは、実施形態１に係るサブマウントを備えた半導体レーザモジュールの模式的な平面図である。 図１Ｂは、実施形態１に係るサブマウントを備えた半導体レーザモジュールの模式的な一部切欠側面図である。 図２Ａは、図１Ａ、Ｂに示すチップオンサブマウントの模式的図である。 図２Ｂは、図１Ａ、Ｂに示すチップオンサブマウントの模式的図である。 図２Ｃは、図１Ａ、Ｂに示すチップオンサブマウントの模式的図である。 図３Ａは、図１Ａ、Ｂに示す半導体レーザモジュールの組立工程における半導体レーザ素子の反りを説明する図である。 図３Ｂは、図１Ａ、Ｂに示す半導体レーザモジュールの組立工程における半導体レーザ素子の反りを説明する図である。 図３Ｃは、図１Ａ、Ｂに示す半導体レーザモジュールの組立工程における半導体レーザ素子の反りを説明する図である。 図３Ｄは、図１Ａ、Ｂに示す半導体レーザモジュールの組立工程における半導体レーザ素子の反りを説明する図である。 図３Ｅは、図１Ａ、Ｂに示す半導体レーザモジュールの組立工程における半導体レーザ素子の反りを説明する図である。 図３Ｆは、図１Ａ、Ｂに示す半導体レーザモジュールの組立工程における半導体レーザ素子の反りを説明する図である。 図４Ａは、公知の半導体レーザモジュールの組立工程における半導体レーザ素子の反りを説明する図である。 図４Ｂは、公知の半導体レーザモジュールの組立工程における半導体レーザ素子の反りを説明する図である。 図４Ｃは、公知の半導体レーザモジュールの組立工程における半導体レーザ素子の反りを説明する図である。 図４Ｄは、公知の半導体レーザモジュールの組立工程における半導体レーザ素子の反りを説明する図である。 図４Ｅは、公知の半導体レーザモジュールの組立工程における半導体レーザ素子の反りを説明する図である。 図４Ｆは、公知の半導体レーザモジュールの組立工程における半導体レーザ素子の反りを説明する図である。 図５Ａは、実施形態２に係るサブマウントの模式図である。 図５Ｂは、実施形態３に係るサブマウントの模式図である。 図５Ｃは、実施形態４に係るサブマウントの模式図である。 図５Ｄは、実施形態４の変形例に係るサブマウントの模式図である。 図６Ａは、実施形態５に係るサブマウントの模式図である。 図６Ｂは、実施形態６に係るサブマウントの模式図である。 図７Ａは、実施形態１に係るサブマウントを用いた場合のシミュレーション結果における、半導体レーザ素子の長手位置と変位との関係を示す図である。 図７Ｂは、実施形態１に係るサブマウントを用いた場合のシミュレーション結果における、半導体レーザ素子の長手位置と変位との関係を示す図である。 図７Ｃは、公知のサブマウントを用いた場合のシミュレーション結果における、半導体レーザ素子の長手位置と変位との関係を示す図である。 図７Ｄは、公知のサブマウントを用いた場合のシミュレーション結果における、半導体レーザ素子の長手位置と変位との関係を示す図である。 図８は、実施形態７に係るチップオンサブマウントの模式的な断面図である。 図９は、実施形態８に係るチップオンサブマウントの模式的な断面図である。 図１０Ａは、実施形態８に係るサブマウントを用いた場合のシミュレーション結果における、半導体レーザ素子の長手位置と変位との関係を示す図である。 図１０Ｂは、実施形態８に係るサブマウントを用いた場合のシミュレーション結果における、半導体レーザ素子の長手位置と変位との関係を示す図である。 図１１は、実施形態９に係るチップオンサブマウントの模式的な断面図である。 図１２Ａは、実施形態１０に係るチップオンサブマウントの模式図である。 図１２Ｂは、実施形態１０に係るチップオンサブマウントの模式図である。 図１２Ｃは、実施形態１０に係るチップオンサブマウントの模式図である。 図１３Ａは、実施形態１１に係るチップオンサブマウントの模式図である。 図１３Ｂは、実施形態１１に係るチップオンサブマウントの模式図である。 図１３Ｃは、実施形態１１に係るチップオンサブマウントの模式図である。 図１３Ｄは、実施形態１１に係るチップオンサブマウントの模式図である。 図１４Ａは、図１３Ａ〜１３Ｄに示すチップオンサブマウントを用いた半導体レーザモジュールの組立工程における半導体レーザ素子の反りを説明する図である。 図１４Ｂは、図１３Ａ〜１３Ｄに示すチップオンサブマウントを用いた半導体レーザモジュールの組立工程における半導体レーザ素子の反りを説明する図である。 図１４Ｃは、図１３Ａ〜１３Ｄに示すチップオンサブマウントを用いた半導体レーザモジュールの組立工程における半導体レーザ素子の反りを説明する図である。 図１４Ｄは、図１３Ａ〜１３Ｄに示すチップオンサブマウントを用いた半導体レーザモジュールの組立工程における半導体レーザ素子の反りを説明する図である。 図１４Ｅは、図１３Ａ〜１３Ｄに示すチップオンサブマウントを用いた半導体レーザモジュールの組立工程における半導体レーザ素子の反りを説明する図である。 図１４Ｆは、図１３Ａ〜１３Ｄに示すチップオンサブマウントを用いた半導体レーザモジュールの組立工程における半導体レーザ素子の反りを説明する図である。 図１４Ｇは、図１３Ａ〜１３Ｄに示すチップオンサブマウントを用いた半導体レーザモジュールの組立工程における半導体レーザ素子の反りを説明する図である。 図１５は、実施形態１２に係るチップオンサブマウントの模式図である。 図１６は、実施形態１３に係るチップオンサブマウントの模式図である。 図１７は、実施形態１４に係るチップオンサブマウントの模式的な断面図である。 図１８は、実施形態１５に係るチップオンサブマウントの模式的な断面図である。 図１９は、実施形態１に係るチップオンサブマウントを備えた半導体レーザモジュールを説明する図である。

以下に、図面を参照して本発明の実施形態を詳細に説明する。なお、この実施形態によりこの発明が限定されるものではない。また、各図面において、同一または対応する要素には適宜同一の符号を付している。さらに、図面は模式的なものであり、各要素の寸法の関係、各要素の比率などは、現実のものとは異なる場合があることに留意する必要がある。図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれている場合がある。

上述した技術を用いたチップオンサブマウントを用いて半導体素子モジュールを構成した場合であっても、半導体素子に反りが発生する場合があり、半導体素子の特性や信頼性が低下する場合がある。本発明者らがその原因を鋭意検討したところ、以下のような課題を発見した。すなわち、上述した技術を用いたチップオンサブマウントでは、サブマウントに実装した状態で半導体素子に掛かる応力や半導体素子の変形が最小となるように設計がなされていた。しかしながら、実使用上、チップオンサブマウントは半導体モジュールの筐体に、直接的にまたは基台を介して実装される。このとき、チップオンサブマウントが金属製の基台または金属製の筐体に高温で半田接合され、その後室温まで降温すると、基台、筐体、またはその両方とチップオンサブマウントとの間で熱応力が生じる。ここで、サブマウントの熱膨張率が基台、筐体、またはその両方の熱膨張率より小さいと、チップオンサブマウントが室温まで降温したときには、半導体素子には、上に凸に反るような熱応力が加わることになる。

これに対して、本発明に係る基板によれば、チップオンサブマウントを半導体モジュールの筐体に、直接的にまたは基台を介して実装した後室温に戻った状態で、基板の反りが抑制されるので、半導体素子に加わる熱応力が低減され、半導体素子の特性や信頼性の低下を抑制することができる。

（実施形態１）
図１Ａ、Ｂは、実施形態１に係るサブマウントを備えた半導体レーザモジュールの模式的な平面図および一部切欠側面図をそれぞれ示す図である。

半導体レーザモジュール１００は、蓋１ａと底板部１ｂとを有する、金属からなる筐体１と、底板部１ｂ上に順に実装された、金属からなり、階段形状を有する基台であるＬＤ高さ調整板２と、直方体形状を有する６つのサブマウント３と、略直方体形状を有する半導体素子である６つの半導体レーザ素子４とを備える。なお、図１Ａでは、説明のために蓋１ａの図示を省略している。筐体１やＬＤ高さ調整板２は銅（Ｃｕ）からなる。Ｃｕの線膨張係数は１７×１０^−６（１／Ｋ）である。なお、筐体１やＬＤ高さ調整板２は鉄（Ｆｅ）からなるものでもよい。Ｆｅの線膨張係数は１２×１０^−６（１／Ｋ）である。また、底板部１ｂの厚さはたとえば１〜５ｍｍ程度、ＬＤ高さ調整板２の厚さはたとえば１〜１０ｍｍ程度であるが、特に限定はされない。

また、半導体レーザモジュール１００は、各半導体レーザ素子４に、サブマウント３及び不図示のボンディングワイヤを介して電気的に接続され、各半導体レーザ素子４に電力を供給するための２つのリードピン５を備える。さらに、半導体レーザモジュール１００は、６つの第１レンズ６と、６つの第２レンズ７と、６つのミラー８と、第３レンズ９と、光フィルタ１０と、第４レンズ１１とを備える。各第１レンズ６、各第２レンズ７、各ミラー８、第３レンズ９、光フィルタ１０、および第４レンズ１１は、各半導体レーザ素子４が出力するレーザ光の光路上に、光路に沿って順に配置されている。さらに、半導体レーザモジュール１００は、第４レンズ１１と対向して配置された光ファイバ１２を備える。光ファイバ１２のレーザ光が入射される側の一端は、筐体１の内部に収容され、支持部材１３により支持されている。

各半導体レーザ素子４は、たとえばヒ化ガリウム（ＧａＡｓ）又はリン化インジウム（ＩｎＰ）を主材料として構成されており、その材料や組成に応じた波長のレーザ光を出力する。なお、ＧａＡｓの線膨張係数は５．９×１０^−６（１／Ｋ）であり、ＩｎＰの線膨張係数は４．５×１０^−６（１／Ｋ）である。各半導体レーザ素子４の厚さはたとえば０．１ｍｍ程度である。各半導体レーザ素子４は、図１Ｂに示すように、各サブマウント３に実装され、かつ各サブマウント３は、ＬＤ高さ調整板２に、互いに高さが異なるように実装されている。さらに、各第１レンズ６、各第２レンズ７、各ミラー８は、それぞれ対応する半導体レーザ素子４に対応する高さに配置されている。ここで、サブマウント３とサブマウント３に実装された半導体レーザ素子４とを備える構成物を、半導体素子搭載サブマウントとしてのチップオンサブマウント１６と呼ぶこととする。

また、光ファイバ１２の筐体１への挿入部には、ルースチューブ１５が設けられ、ルースチューブ１５の一部と挿入部を覆うように、筐体１の一部にブーツ１４が外嵌されている。

この半導体レーザモジュール１００の動作について説明する。各半導体レーザ素子４は、リードピン５を介して電力を供給され、レーザ光を出力する。各半導体レーザ素子４から出力された各レーザ光は、対応する各第１レンズ６、各第２レンズ７により略コリメート光とされて、対応する各ミラー８により第３レンズ９に向けて反射される。さらに各レーザ光は、第３レンズ９、第４レンズ１１により集光され、光ファイバ１２の端面に入射され、光ファイバ１２中を伝搬する。なお、光フィルタ１０は、外部から光ファイバ１２を介して上記レーザ光の波長とは別の波長の光が半導体レーザモジュール１００に入力された場合、当該光が各半導体レーザ素子４に入力することを防止するためのバンドパスフィルタである。

この半導体レーザモジュール１００の組立は、たとえば以下の手順で行われる。はじめに、サブマウント３を接合温度である約３００℃に加熱し、半導体レーザ素子４を、融点が約２８０℃のＡｕＳｎ半田でサブマウント３に接合実装し、６つのチップオンサブマウント１６を形成する。つぎに、ＬＤ高さ調整板２が実装された筐体１の底板部１ｂを接合温度である約１５０℃に加熱し、各チップオンサブマウント１６を、融点が約１４０℃のＳｎＢｉ半田でＬＤ高さ調整板２に接合実装する。その後、半導体レーザモジュール１００の他の構成部品を筐体１に取り付ける。

つぎに、チップオンサブマウント１６について説明する。図２Ａ、２Ｂ、２Ｃは、チップオンサブマウント１６の模式図である。図２Ａは半導体レーザ素子４の実装面側から見た図、図２Ｂは図２ＡのＡ−Ａ線断面図、図２Ｃは半導体レーザ素子４の実装面とは反対側から見た図をそれぞれ示す。

上述したように、チップオンサブマウント１６は、サブマウント３と、サブマウント３に実装された半導体レーザ素子４とを備えている。
サブマウント３は、基板３ａと、第一被覆層３ｂと、第二被覆層３ｃとを備えている。基板３ａは、たとえば窒化アルミニウム（ＡｌＮ）、アルミナ（Ａｌ_２Ｏ_３）、べリリア（ＢｅＯ）、窒化ホウ素（ＢＮ）、ダイヤモンド、炭化ケイ素（ＳｉＣ）、窒化ケイ素（Ｓｉ_３Ｎ_４）、二酸化ケイ素（ＳｉＯ_２）、ジルコニア（ＺｒＯ_２）の少なくともいずれか一つを含んで構成することができる。本実施形態１では、基板３ａはＡｌＮからなるものとする。また、基板３ａの厚さはたとえば０．３〜１．０ｍｍ程度である。なお、ＡｌＮ、Ｓｉ_３Ｎ_４、ＳｉＣの線膨張係数はそれぞれ４．５×１０^−６（１／Ｋ）、２．８×１０^−６（１／Ｋ）、３．７×１０^−６（１／Ｋ）である。

第一被覆層３ｂは、厚さが２０μｍ〜２００μｍの範囲であり、基板３ａの第一表面３ａａに形成されている。第一表面３ａａは、本実施形態１において半導体レーザ素子４が実装される側の表面である。第一被覆層３ｂは、被覆層３ｂａと被覆層３ｂｂとからなる。被覆層３ｂａと被覆層３ｂｂとはいずれもＣｕを主成分とする金属多層膜からなる。基板３ａの構成材料であるＡｌＮの線膨張係数は上述したように４．５×１０^−６（１／Ｋ）であり、第一被覆層３ｂは基板３ａよりも線膨張係数が大きい材料からなる。

また、被覆層３ｂａと被覆層３ｂｂとは溝Ｇ１で離間している。溝Ｇ１は被覆層３ｂａと被覆層３ｂｂとを電気的に絶縁するために設けられている。後述するように、被覆層３ｂｂは不図示のボンディングワイヤにて半導体レーザ素子４の上面に電気的に接続されている。リードピン５の一方は不図示のボンディングワイヤにて被覆層３ｂａに電気的に接続され、リードピン５の他方は不図示のボンディングワイヤにて被覆層３ｂｂに電気的に接続されている。

半導体レーザ素子４は、被覆層３ｂａを介してサブマウント３にＡｕＳｎ半田により接合実装されている。被覆層３ｂａの表面には、ＡｕＳｎからなるプリコート３ｂａａが形成されており、これにより半導体レーザ素子４の被覆層３ｂａへのＡｕＳｎ半田による接合実装が容易になる。また、半導体レーザ素子４は、第一被覆層３ｂにおいて領域Ａ１に実装される。領域Ａ１については後に詳述する。

半導体レーザ素子４の一方の面（被覆層３ｂａに接合する側の面）にはｎ側電極が形成されている。一方、半導体レーザ素子４の他方の面にはｐ側電極が形成されており、ｐ側電極は不図示のボンディングワイヤにて被覆層３ｂｂに電気的に接続されている。これにより、半導体レーザ素子４はｎ側電極、ｐ側電極を介してリードピン５から電力を供給される。なお、半導体レーザ素子４は、ｐ側電極が形成されている側の面を被覆層３ｂａに接合してもよい。

第二被覆層３ｃは、厚さが２０μｍ〜２００μｍの範囲でかつ第一被覆層３ｂと同じ厚さであり、基板３ａの第二表面３ａｂに形成されている。第二表面３ａｂは、第一表面３ａａとは反対側に位置する表面である。第二被覆層３ｃは、６つの被覆層３ｃａからなる。各被覆層３ｃａは、第一被覆層３ｂと同じＣｕを主成分とする金属多層膜からなる。したがって、第二被覆層３ｃは基板３ａよりも線膨張係数が大きい材料からなる。また、各被覆層３ｃａは隣接する被覆層３ｃａとは溝Ｇ２で離間している。ここで、各被覆層３ｃａはサブマウント３の第二表面３ａｂ側の方向から見て、半導体レーザ素子４の長手方向と直交する方向に延伸する長辺を有する長方形の層であり、各溝Ｇ２は半導体レーザ素子４の長手方向と直交する方向に沿って延伸している。これにより、第二被覆層３ｃは縞状のパターンで形成されている。また、第二表面３ａｂは、溝Ｇ２の領域では第二被覆層３ｃが形成されていない。ここで、第一被覆層３ｂに、半導体レーザ素子４の共振器方向の長さと、サブマウント３の（半導体レーザ素子４の共振器に垂直な方向）の幅で決まる領域Ａ１を定義する。また、第二被覆層３ｃに領域Ａ１を投影した領域Ａ２を定義する。

ここで、サブマウント３では、領域Ａ２における第二被覆層３ｃの被覆面積が、領域Ａ１における第一被覆層３ｂの被覆面積よりも小さい。これにより、半導体レーザ素子４に加わる熱応力が低減され、半導体レーザ素子４の特性や信頼性の低下を抑制することができる。

以下、具体的に説明する。図３Ａ〜３Ｆは、半導体レーザモジュール１００の組立工程における半導体レーザ素子４の反りを説明する図である。上述したように、組立工程においては、図３Ａに側面から見た図を示すように、サブマウント３を接合温度である約３００℃に加熱し、半導体レーザ素子４を、融点が約２８０℃のＡｕＳｎ半田でサブマウント３の第一表面３ａａの第一被覆層３ｂに接合実装し、図３Ｂのようにチップオンサブマウント１６を形成する。チップオンサブマウント１６が室温まで降温すると、図３Ｃに示すように、半導体レーザ素子４は長手方向において線Ｌ１で示すようにサブマウント３側に凸に反る。その理由は以下の通りである。すなわち、サブマウント３において、領域Ａ２における第二被覆層３ｃの被覆面積が、領域Ａ１における第一被覆層３ｂの被覆面積よりも小さい。そのため、接合温度から室温まで降温したときに、第一被覆層３ｂは、基板３ａを特に長手方向（紙面左右方向）において縮ませようとする熱応力を、第二被覆層３ｃよりも大きな力で与えるため、サブマウント３全体が長手方向において半導体レーザ素子４とは反対側に凸に反る。これに伴って、半導体レーザ素子４もサブマウント３側に凸に反るのである。

つぎに、図３Ｄに示すように、ＬＤ高さ調整板２が実装された筐体１の底板部１ｂを接合温度である約１５０℃に加熱し、チップオンサブマウント１６を、融点が約１４０℃のＳｎＢｉ半田でＬＤ高さ調整板２に接合実装し、図３Ｅの状態とする。筐体１の底板部１ｂが室温まで降温すると、図３Ｆに線Ｌ２で示すように、半導体レーザ素子４の反りは略解消される。その理由は、以下の通りである。すなわち、サブマウント３の基板３ａはＬＤ高さ調整板２および筐体１の底板部１ｂよりも熱膨張率が小さいため、接合温度から室温まで降温したときに、ＬＤ高さ調整板２および筐体１の底板部１ｂは、サブマウント３に、半導体レーザ素子４側に凸に反らせようとする熱応力を与えるため、図３Ｂの状態においてサブマウント３が有する半導体レーザ素子４とは反対側に凸の反りが減少または相殺され、半導体レーザ素子４の反りは略解消されるのである。

なお、第二被覆層３ｃおよび第一被覆層３ｂの被覆面積、ならびに第二被覆層３ｃおよび第一被覆層３ｂの厚さは、各実装工程における接合温度や、半導体レーザ素子４の構成材料、サブマウント３の構成材料、ＬＤ高さ調整板２、および筐体１の底板部１ｂの熱膨張率や厚さなどを勘案して、半導体レーザ素子４の反りが略解消されるように設定すればよい。

なお、図４Ａ〜４Ｆは、公知の半導体レーザモジュールの組立工程における半導体レーザ素子４の反りを説明する図である。公知の半導体レーザモジュールの組立工程においても、図４Ａに示すように、サブマウント１０３を接合温度である約３００℃に加熱し、半導体レーザ素子４を、融点が約２８０℃のＡｕＳｎ半田でサブマウント１０３の第一表面の第一被覆層に接合実装し、図４Ｂのようにチップオンサブマウント１１６を形成する。このとき、サブマウント１０３は、チップオンサブマウント１１６が室温まで降温すると、図４Ｃに示すように、半導体レーザ素子４が長手方向において線Ｌ３で示すように反りが略存在しないように設計されているものであり、たとえば第一被覆層と第二被覆層との被覆面積および厚さが略等しく設計されている。

つぎに、図４Ｄに示すように、ＬＤ高さ調整板２が実装された筐体１の底板部１ｂを接合温度である約１５０℃に加熱し、チップオンサブマウント１１６を、融点が約１４０℃のＳｎＢｉ半田でＬＤ高さ調整板２に接合実装し、図４Ｅの状態とする。しかし、この場合、筐体１の底板部１ｂが室温まで降温すると、図４Ｆに線Ｌ４で示すように、半導体レーザ素子４がサブマウント１０３の反対側に凸に反ってしまうこととなり、その特性や信頼性が低下することとなる。

以上説明したように、本実施の形態１に係るサブマウント３を備えた半導体レーザモジュール１００は、半導体レーザ素子４の特性や信頼性の低下が抑制される。

（実施形態２〜６）
つぎに、チップオンサブマウント１６および半導体レーザモジュール１００において実施形態１に係るサブマウント３に置き換えることができる、実施形態２〜６に係るサブマウントについて図５Ａ〜５Ｄ、図６Ａ、６Ｂを用いて説明する。図５Ａは実施形態２に係るサブマウント３Ａを第二表面側から見た図、図５Ｂは実施形態３に係るサブマウント３Ｂを第二表面側から見た図、図５Ｃは実施形態４に係るサブマウント３Ｃを第二表面側から見た図、図５Ｄは実施形態４の変形例に係るサブマウント３Ｃ´を第二表面側から見た図を示す。図６Ａは実施形態５に係るサブマウント３Ｄを第二表面側から見た図、図６Ｂは実施形態６に係るサブマウント３Ｅを第二表面側から見た図を示す。サブマウント３とサブマウント３Ａ、３Ｂ、３Ｃ、３Ｃ´３Ｄ、３Ｅとは、第二被覆層のパターンおよび被覆面積のみが異なるので、以下では第二被覆層のパターンおよび被覆面積についてのみ説明する。

図５Ａに示すように、サブマウント３Ａでは、第二被覆層３Ａｃは、厚さが２０μｍ〜２００μｍの範囲でかつ第一被覆層３ｂと同じ厚さであり、基板３ａの第二表面３ａｂに形成されている。第二被覆層３Ａｃは、３６個の被覆層３Ａｃａからなる。各被覆層３Ａｃａは、第一被覆層３ｂと同じＣｕを主成分とする金属多層膜からなる。また、各被覆層３Ａｃａは隣接する被覆層３Ａｃａとは溝Ｇ３で離間している。これにより、第二被覆層３Ａｃは格子状のパターンで形成されている。また、第二表面３ａｂは溝Ｇ３の領域では第二被覆層３Ａｃが形成されていない。

サブマウント３Ａにおいても、領域Ａ２における第二被覆層３Ａｃの被覆面積が、領域Ａ１における第一被覆層３ｂの被覆面積よりも小さい。これにより、サブマウント３の場合と同様に、実装される半導体レーザ素子４の特性や信頼性の低下を抑制することができる。

また、図５Ｂに示すように、サブマウント３Ｂでは、第二被覆層３Ｂｃは、厚さが２０μｍ〜２００μｍの範囲で第一被覆層３ｂと同じ厚さであり、基板３ａの第二表面３ａｂに形成されている。第二被覆層３Ｂｃは、６つの被覆層３Ｂｃａからなる。各被覆層３Ｂｃａは、第一被覆層３ｂと同じＣｕを主成分とする金属多層膜からなる。また、各被覆層３Ｂｃａは隣接する被覆層３Ｂｃａとは溝Ｇ４で離間している。ここで、各被覆層３Ｂｃａはサブマウント３Ｂの第二表面側の方向から見て、半導体レーザ素子４の長手方向に延伸する長辺を有する長方形であり、各溝Ｇ４は半導体レーザ素子４の長手方向に沿って延伸している。これにより、第二被覆層３Ｂｃは縞状のパターンで形成されている。また、第二表面３ａｂは溝Ｇ４の領域では第二被覆層３Ｂｃが形成されていない。

サブマウント３Ｂにおいても、領域Ａ２における第二被覆層３Ｂｃの被覆面積が、領域Ａ１における第一被覆層３ｂの被覆面よりも小さい。これにより、サブマウント３の場合と同様に、実装される半導体レーザ素子４の特性や信頼性の低下を抑制することができる。

また、図５Ｃに示すように、サブマウント３Ｃでは、第二被覆層３Ｃｃは、厚さが２０μｍ〜２００μｍの範囲でかつ第一被覆層３ｂと同じ厚さであり、基板３ａの第二表面３ａｂに形成されている。第二被覆層３Ｃｃは、一方または両方の側面が波線状である６つの被覆層３Ｃｃａからなる。各被覆層３Ｃｃａは、第一被覆層３ｂと同じＣｕを主成分とする金属多層膜からなる。また、各被覆層３Ｃｃａは隣接する被覆層３Ｃｃａとは溝Ｇ５で離間している。これにより、第二被覆層３Ｃｃは波線的な縞状のパターンで形成されている。また、第二表面３ａｂは溝Ｇ５の領域では第二被覆層３Ｃｃが形成されていない。

サブマウント３Ｃにおいても、領域Ａ２における第二被覆層３Ｃｃの被覆面積が、領域Ａ１における第一被覆層３ｂの被覆面積よりも小さい。これにより、サブマウント３の場合と同様に、実装される半導体レーザ素子４の特性や信頼性の低下を抑制することができる。

また、図５Ｄに示すように、サブマウント３Ｃ´では、第二被覆層３Ｃ´ｃは、厚さが２０μｍ〜２００μｍの範囲でかつ第一被覆層３ｂと同じ厚さであり、基板３ａの第二表面３ａｂに形成されている。第二被覆層３Ｃ´ｃは、一方または両方の側面が波線状である６つの被覆層３Ｃ´ｃａからなる。各被覆層３Ｃ´ｃａは、第一被覆層３ｂと同じＣｕを主成分とする金属多層膜からなる。また、各被覆層３Ｃ´ｃａは隣接する被覆層３Ｃ´ｃａとは溝Ｇ５´で離間している。これにより、第二被覆層３Ｃ´ｃは波線的な縞状のパターンで形成されている。また、第二表面３ａｂは溝Ｇ５´の領域では第二被覆層３Ｃ´ｃが形成されていない。

サブマウント３Ｃ´においても、領域Ａ２における第二被覆層３Ｃ´ｃの被覆面積が、領域Ａ１における第一被覆層３ｂの被覆面積よりも小さい。これにより、サブマウント３の場合と同様に、実装される半導体レーザ素子４の特性や信頼性の低下を抑制することができる。

また、図６Ａに示すように、サブマウント３Ｄでは、第二被覆層３Ｄｃは、厚さが２０μｍ〜２００μｍの範囲でかつ第一被覆層３ｂと同じ厚さであり、基板３ａの第二表面３ａｂに形成されている。第二被覆層３Ｄｃは、７つの被覆層３Ｄｃａからなる。各被覆層３Ｄｃａは、第一被覆層３ｂと同じＣｕを主成分とする金属多層膜からなる。また、各被覆層３Ｄｃａは隣接する被覆層３Ｄｃａとは溝Ｇ６で離間している。ここで、各被覆層３Ｄｃａはサブマウント３Ｄの第二表面側の方向から見て、三角形または台形であり、各溝Ｇ６は半導体レーザ素子４の長手方向に対して傾斜する方向に沿って延伸している。これにより、第二被覆層３Ｄｃは傾斜した縞状のパターンで形成されている。また、第二表面３ａｂは溝Ｇ６の領域では第二被覆層３Ｄｃが形成されていない。

サブマウント３Ｄにおいても、領域Ａ２における第二被覆層３Ｄｃの被覆面積が、領域Ａ１における第一被覆層３ｂの被覆面積よりも小さい。これにより、サブマウント３の場合と同様に、実装される半導体レーザ素子４の特性や信頼性の低下を抑制することができる。

また、図６Ｂに示すように、サブマウント３Ｅでは、第二被覆層３Ｅｃは、厚さが２０μｍ〜２００μｍの範囲でかつ第一被覆層３ｂと同じ厚さであり、基板３ａの第二表面３ａｂに形成されている。第二被覆層３Ｅｃは、１２個の被覆層３Ｅｃａからなる。各被覆層３Ｅｃａは、第一被覆層３ｂと同じＣｕを主成分とする金属多層膜からなる。また、各被覆層３Ｅｃａは隣接する被覆層３Ｅｃａとは溝Ｇ７で離間している。ここで、各被覆層３Ｅｃａはサブマウント３Ｅの第二表面側の方向から見て、三角形、台形またはＶ字形であり、第二被覆層３ＥｃはＶ字形の縞状のパターンで形成されており、各溝Ｇ７は半導体レーザ素子４の長手方向にＶ字の頂点が向くように配列している。また、第二表面３ａｂは溝Ｇ７の領域では第二被覆層３Ｅｃが形成されていない。

サブマウント３Ｅにおいても、領域Ａ２における第二被覆層３Ｅｃの被覆面積が、領域Ａ１における第一被覆層３ｂの被覆面積よりも小さい。これにより、サブマウント３の場合と同様に、実装される半導体レーザ素子４の特性や信頼性の低下を抑制することができる。

なお、サブマウントにおける第二被覆層のパターンは上記に限らず、領域Ａ２における第二被覆層の被覆面積が、領域Ａ１における第一被覆層３ｂの被覆面積よりも小さくなるようなパターンであればよい。たとえば、波線からなる格子状のパターンや、菱形からなる格子状のパターンを用いてもよい。

つぎに、図２Ａ〜２Ｃに示す実施形態１に係るサブマウント３と同じ構成を有するサブマウントを用いた場合のシミュレーション計算結果を説明する。シミュレーション計算条件は以下のものである。まず、長さ４．５ｍｍ、厚さ０．１ｍｍのＧａＡｓからなる半導体レーザ素子を、ＡｌＮからなる厚さ０．７ｍｍの基板と、厚さがいずれも８０μｍであり、被覆面積がそれぞれ１８．３ｍｍ^２、１６．２ｍｍ^２であるＣｕからなる第一被覆層および第二被覆層を備えるサブマウントの第一表面の第一被覆層に、接合温度約３００℃にて実装してチップオンサブマウントを形成するという条件（条件Ａ）下で計算を行った。さらに、このチップオンサブマウントを、筐体の底板部にＬＤ高さ調整板を実装したもの（基台）を想定したＣｕからなる金属板に、接合温度約１５０℃にて実装するという条件（条件Ｂ）下で計算を行った。金属板の厚さは３ｍｍとした。

図７Ａ、７Ｂは、実施形態１に係るサブマウント３と同じ構成を有するサブマウントを用いた場合のシミュレーション結果における、半導体レーザ素子の長手位置と変位との関係を示す図である。図７Ａは条件Ａの結果を示し、図７Ｂは条件Ｂの結果を示している。

図７Ａ、７Ｂに示すように、条件Ａの場合のチップオンサブマウントでは半導体レーザ素子はサブマウント側に凸に反り、その変位量は１μｍ以上となったが、条件Ｂの場合のようにチップオンサブマウントを基台に実装した場合を想定したものでは、半導体レーザ素子に反りがほとんど無く、その変位量は０．３μｍ以下であった。

つぎに、公知のサブマウントを用いた場合のシミュレーション計算結果を説明する。シミュレーション計算条件は以下のものである。まず、長さ４．５ｍｍ、厚さ０．１ｍｍのＧａＡｓからなる半導体レーザ素子を、ＡｌＮからなる厚さ０．７ｍｍの基板と、厚さがいずれも５５μｍであり、被覆面積がそれぞれ１８．３ｍｍ^２、１９．１ｍｍ^２であるＣｕからなる第一被覆層および第二被覆層を備えるサブマウントに、接合温度約３００℃にて実装してチップオンサブマウントを形成するという条件（条件Ａ）下で計算を行った。ここで、第二被覆層にはサブマウント３の第二被覆層３ｃのようなパターンを形成せず、第二被覆層の被覆面積の方が第一被覆層の被覆面積よりも大きくなるようにした。さらに、このチップオンサブマウントを、筐体の底板部にＬＤ高さ調整板を実装したもの（基台）を想定したＣｕからなる金属板に、接合温度約１５０℃にて実装するという条件（条件Ｂ）下で計算を行った。金属板の厚さは３ｍｍとした。

図７Ｃ、７Ｄは、公知のサブマウントを用いた場合のシミュレーション結果における、半導体レーザ素子の長手位置と変位との関係を示す図である。図７Ｃは条件Ａの結果を示し、図７Ｄは条件Ｂの結果を示している。

図７Ｃ、７Ｄに示すように、条件Ａの場合のチップオンサブマウントでは半導体レーザ素子の反りがほとんど無かったが、条件Ｂの場合のようにチップオンサブマウントを基台に実装した場合を想定したものでは、半導体レーザ素子に、サブマウントの反対側に凸の大きな反りが発生し、その変位量は約１．５μｍであった。

以上のシミュレーション結果から、本発明の実施形態１によれば、チップオンサブマウント１６を半導体レーザモジュール１００に実装した場合に、サブマウント３の反りと半導体レーザ素子４に加わる熱応力とが低減され、半導体レーザ素子４の特性や信頼性の低下を抑制できることが分かる。

（実施形態７）
つぎに、チップオンサブマウント１６および半導体レーザモジュール１００において実施形態１に係るサブマウント３に置き換えることができる、他の実施形態７〜９に係るサブマウントについて説明する。実施形態７〜９に係るサブマウントは、サブマウント３とは、第一または第二被覆層の構成が異なるので、以下では第一または第二被覆層についてのみ説明する。

図８は、実施形態７に係るチップオンサブマウントの模式的な断面図である。この断面図は、実施形態７に係るチップオンサブマウント１６Ｆにおける、図２に示すチップオンサブマウントのＡ−Ａ線断面と直交する面に対応する断面である。

図８に示すチップオンサブマウント１６Ｆでは、サブマウント３Ｆの第一被覆層３Ｆｂと第二被覆層３ＦｃとがいずれもＣｕを主成分とする金属多層膜からなり、かつ厚さが２０μｍ〜２００μｍの範囲で同一の厚さを有する。なお、第一被覆層３Ｆｂは、被覆層３Ｆｂａと被覆層３Ｆｂｂとからなる。被覆層３Ｆｂａと被覆層３Ｆｂｂとは電気的絶縁のための溝Ｇ８で離間している。また、半導体レーザ素子４は、被覆層３Ｆｂａを介してサブマウント３ＦにＡｕＳｎ半田により接合実装されている。

ここで、チップオンサブマウント１６Ｆでは、サブマウント３Ｆの第一被覆層３Ｆｂと第二被覆層３Ｆｃが、同一の材料からなり、かつ同一の厚さを有するが、領域Ａ２における第二被覆層３Ｆｃの被覆面積が、領域Ａ１における第一被覆層３Ｆｂの被覆面積よりも小さい。これにより、上記各実施形態１〜６の場合と同様に、半導体レーザ素子４に加わる熱応力が低減され、半導体レーザ素子４の特性や信頼性の低下を抑制することができる。なお、第二被覆層３Ｆｃの被覆面積を第一被覆層３Ｆｂの被覆面積よりも小さくすることは、第二被覆層３Ｆｃを実施形態１〜７に係るサブマウントのいずれかにおける第二被覆層のパターンに形成することにより実現することができる。

（実施形態８）
図９は、実施形態８に係るチップオンサブマウントの模式的な断面図である。この断面図は、実施形態８に係るチップオンサブマウント１６Ｇにおける、図２Ｂに示すチップオンサブマウントのＡ−Ａ線断面と直交する面に対応する断面である。

図９に示すチップオンサブマウント１６Ｇでは、サブマウント３Ｇはサブマウント３の第二被覆層３ｃを第二被覆層３Ｇｃに置き換えた構成を有する。第二被覆層３ＧｃはＣｕを主成分とする金属多層膜からなる。

ここで、チップオンサブマウント１６Ｇでは、サブマウント３Ｇの第一被覆層３ｂと第二被覆層３Ｇｃが、同一の材料からなるが、第二被覆層３Ｇｃの厚さが、第一被覆層３ｂの厚さよりも小さい。これにより、上記各実施形態１〜７の場合と同様に、半導体レーザ素子４に加わる熱応力が低減され、半導体レーザ素子４の特性や信頼性の低下を抑制することができる。サブマウント３Ｇでは、第一被覆層３ｂの厚さと第二被覆層３Ｇｃの厚さとの差を大きくすることが好ましい。

つぎに、第一被覆層と第二被覆層とで厚さが異なるサブマウントを用いた場合のシミュレーション計算結果を説明する。シミュレーション計算条件は以下のものである。まず、長さ４．５ｍｍ、厚さ０．１ｍｍのＧａＡｓからなる半導体レーザ素子を、ＡｌＮからなる厚さ０．７ｍｍの基板と、厚さがそれぞれ５５μｍ、２０μｍであり、被覆面積がそれぞれ１８．３ｍｍ^２、１９．１ｍｍ^２であるＣｕからなる第一被覆層および第二被覆層を備えるサブマウントの第一表面の第一被覆層に、接合温度約３００℃にて実装してチップオンサブマウントを形成するという条件（条件Ａ）下で計算を行った。ここで、第二被覆層にはパターンを形成せず、第二被覆層の被覆面積の方が第一被覆層の被覆面積よりも大きくなるようにした。また、第二被覆層の厚さの方が第一被覆層の厚さよりも小さくなるようにした。さらに、このチップオンサブマウントを、筐体の底板部にＬＤ高さ調整板を実装したもの（基台）を想定したＣｕからなる金属板に、接合温度約１５０℃にて実装するという条件（条件Ｂ）下で計算を行った。金属板の厚さは３ｍｍとした。

図１０Ａ、１０Ｂは、第一被覆層と第二被覆層とで厚さが異なるサブマウントを用いた場合のシミュレーション結果における、半導体レーザ素子の長手位置と変位との関係を示す図である。図１０Ａは条件Ａの結果を示し、図１０Ｂは条件Ｂの結果を示している。図１０Ａ、１０Ｂに示すように、条件Ａの場合のチップオンサブマウントでは半導体レーザ素子はサブマウント側に凸に反り、その変位量は１．５μｍ近くとなったが、条件Ｂの場合のようにチップオンサブマウントを基台に実装した場合を想定したものでは、反りがほとんど無く、その変位量は０．１５μｍ以下であった。

以上のシミュレーション結果から、実施形態８によれば、チップオンサブマウント１６Ｇを半導体レーザモジュール１００に実装した場合に、サブマウント３Ｇの反りと半導体レーザ素子４に加わる熱応力とが低減され、半導体レーザ素子４の特性や信頼性の低下を抑制できることが分かる。

（実施形態９）
図１１は、実施形態９に係るチップオンサブマウントの模式的な断面図である。この断面図は、実施形態９に係るチップオンサブマウント１６Ｈにおける、図９に示すチップオンサブマウント１６Ｇの断面に対応する断面である。

図１１に示すチップオンサブマウント１６Ｈでは、サブマウント３Ｈの基板３ａ上の第一被覆層３ＨｂはＣｕからなる。また、第二被覆層３ＨｃはＡｕからなる。ここで、Ｃｕの線膨張係数は１７×１０^−６（１／Ｋ）、Ａｕの線膨張係数は１４×１０^−６（１／Ｋ）である。したがって、第二被覆層３Ｈｃの熱膨張率をＣＴＥ_２（１／Ｋ）、第一被覆層３Ｈｂの熱膨張率をＣＴＥ_１（１／Ｋ）としたとき、ＣＴＥ_２がＣＴＥ_１よりも小さい。また、第一被覆層３Ｈｂと第二被覆層３Ｆｃとは２０μｍ〜２００μｍの範囲で同一の厚さを有する。なお、第一被覆層３Ｈｂは、被覆層３Ｈｂａと被覆層３Ｈｂｂとからなる。被覆層３Ｈｂａと被覆層３Ｈｂｂとは電気的絶縁のための溝Ｇ９で離間している。また、半導体レーザ素子４は、被覆層３Ｈｂａを介してサブマウント３ＨにＡｕＳｎ半田により接合実装されている。

ここで、チップオンサブマウント１６Ｈでは、サブマウント３Ｈの第一被覆層３Ｈｂと第二被覆層３Ｈｃが、同一の厚さを有するが、第二被覆層３Ｈｃの熱膨張率ＣＴＥ_２が第一被覆層３Ｈｂの熱膨張率ＣＴＥ_１よりも小さい。これにより、上記各実施形態１〜７の場合と同様に、半導体レーザ素子４に加わる熱応力が低減され、半導体レーザ素子４の特性や信頼性の低下を抑制することができる。

以上の実施形態において、実施形態１〜７では第一被覆層と第二被覆層とは、熱膨張率が同一であり、被覆面積に上述した大小関係が成り立っている。実施形態８では第一被覆層と第二被覆層とは熱膨張率が同一であり、厚さに上述した大小関係が成り立っている。実施形態９では第一被覆層と第二被覆層とは厚さおよび被覆面積が同一であり、熱膨張率に上述した大小関係が成り立っている。

このように、サブマウントにおける第一被覆層と第二被覆層とで、被覆面積についての所定の大小関係（関係Ａ）、厚さについての所定の大小関係（関係Ｂ）および熱膨張率についての所定の大小関係（関係Ｃ）のうちの少なくとも一つまたは二つ以上が成り立っていれば、当該サブマウントに半導体レーザ素子を実装してチップオンサブマウントを構成し、チップオンサブマウントを金属からなる基台に実装した場合に、半導体レーザ素子に加わる熱応力が低減され、半導体レーザ素子の特性や信頼性の低下を抑制することができる。たとえば、実施形態１は、関係Ａが成り立っている場合である。

また、上記関係に限らず、サブマウントにおいて、第二被覆層の熱膨張率をＣＴＥ_２（１／Ｋ）、第一被覆層の熱膨張率をＣＴＥ_１（１／Ｋ）、基板の熱膨張率をＣＴＥ_sub（１／Ｋ）としたとき、ＣＴＥ_２及びＣＴＥ_２はＣＴＥ_subより２倍以上大きく、領域Ａ１における第一被覆層の被覆面積をＳ_１、第一被覆層の厚さをＴ_１（μｍ）、領域Ａ２における第二被覆層の被覆面積をＳ_２、第二被覆層の厚さをＴ_２（μｍ）としたときに、下記式
ＣＴＥ_１×Ｓ_１×Ｔ_１＞ＣＴＥ_２×Ｓ_２×Ｔ_２
の関係（関係Ｄ）が成り立つようにサブマウントを構成すれば、これに半導体レーザ素子を実装してチップオンサブマウントを構成し、チップオンサブマウントを金属からなる基台に実装した場合に、半導体レーザ素子に加わる熱応力が低減され、半導体レーザ素子の特性や信頼性の低下を抑制することができる。

さらには、上記関係Ａ、Ｂ、Ｃ、Ｄのうちの少なくとも一つまたはこのうちの２つ以上の組み合わせが成り立っていれば、当該サブマウントに半導体レーザ素子を実装してチップオンサブマウントを構成し、チップオンサブマウントを金属からなる基台に実装した場合に、半導体レーザ素子に加わる熱応力が低減され、半導体レーザ素子の特性や信頼性の低下を抑制することができる。

なお、上記実施形態では、第一被覆層及び第二被覆層が金属層で構成されているが、本発明はこれに限らず、第一被覆層及び第二被覆層の少なくとも一部が金属層で構成されていてもよい。すなわち、たとえば第一被覆層または第二被覆層が、たとえば厚さ２０μｍ〜２００μｍの銅を含む層である金属層を含む多層構造を有していてもよい。また、第一被覆層および第二被覆層はＡｕからなるものでもよい。

（実施形態１０）
図１２Ａ、１２Ｂ、１２Ｃは、実施形態１０にかかるチップオンサブマウントの模式図である。図１２Ａは半導体レーザ素子４の実装面側から見た図、図１２Ｂは図１２ＡのＢ−Ｂ線断面図、図１２Ｃは半導体レーザ素子４の実装面とは反対側から見た図をそれぞれ示す。このチップオンサブマウント１６Ｉは、実施形態１に係るチップオンサブマウント１６のサブマウント３をサブマウント３Ｉに置き換えた構成を有する。サブマウント３Ｉはサブマウント３の第一被覆層３ｂを第一被覆層３Ｉｂに置き換えた構成を有する。第一被覆層３Ｉｂは、被覆層３Ｉｂａと被覆層３Ｉｂｂとからなる。被覆層３Ｉｂａと被覆層３Ｉｂｂとは溝Ｇ１０で離間している。被覆層３Ｉｂａの表面には、ＡｕＳｎからなるプリコート３Ｉｂａａが形成されている。

第二被覆層３ｃの第二表面３ａｂに対する被覆面積は、第一被覆層３Ｉｂの第一表面３ａａに対する被覆面積より大きいが、領域Ａ２における第二被覆層３ｃの被覆面積は、領域Ａ１における第一被覆層３Ｉｂの被覆面積よりも小さい。これにより、実施形態１と同じ効果を奏する。

上記実施形態に係るサブマウントは、その第一表面の第一被覆層に半導体レーザ素子４が実装されてチップオンサブマウントを構成しているが、以下に説明する実施形態１１〜１５のように、半導体レーザ素子４が第二表面の第二被覆層に実装されてチップオンサブマウントを構成してもよい。

（実施形態１１）
図１３Ａ〜１３Ｄは、実施形態１１に係るチップオンサブマウント１６Ｊの模式図である。図１３Ａは半導体レーザ素子４の実装面側から見た図、図１３Ｂは半導体レーザ素子４の実装面とは反対側から見た図、図１３Ｃは図１３ＡのＣ−Ｃ線断面図、図１３Ｄは図１３ＡのＤ矢視図をそれぞれ示す。

チップオンサブマウント１６Ｊは、サブマウント３Ｊと、サブマウント３Ｊに実装された半導体レーザ素子４とを備えている。サブマウント３Ｊは、基板３ａと、基板３ａの第一表面３ａａに形成された第一被覆層３Ｊｂと、基板３ａの第二表面３ａｂに形成された第二被覆層３Ｊｃとを備えている。

第一被覆層３Ｊｂと第二被覆層３Ｊｃとは、いずれもＣｕを主成分とする金属多層膜からなり、かつ厚さが２０μｍ〜２００μｍの範囲で同一の厚さを有する。第二被覆層３Ｊｃは、被覆層３Ｊｃａと被覆層３Ｊｃｂとからなる。被覆層３Ｊｃａと被覆層３Ｊｃｂとは電気的絶縁のための溝Ｇ１１で離間している。

被覆層３Ｊｃａの表面には、ＡｕＳｎからなるプリコート３Ｊｃａａが形成されており、これにより半導体レーザ素子４の被覆層３ＪｃａへのＡｕＳｎ半田による接合実装が容易になる。また、半導体レーザ素子４は、第二被覆層３Ｊｃにおいて領域Ａ２に実装される。

また、第二被覆層３Ｊｃの被覆層３Ｊｃａには、溝Ｇ１１と連結する複数の溝Ｇ１１ａが、溝Ｇ１１の延伸方向とは垂直に、かつ半導体レーザ素子４の下方を通るように形成されている。基板３ａの第二表面３ａｂは、溝Ｇ１１および溝Ｇ１１ａの領域では第二被覆層３Ｊｃが形成されていない。溝Ｇ１１ａは、第二被覆層３Ｊｃを通じて半導体レーザ素子４に電流を流すことができ、かつ第二被覆層３Ｊｃに電気的にフローティングする領域ができないようなパターンに形成されている。

一方、第一被覆層３Ｊｂは、基板３ａの第一表面３ａａに全面的に形成されている。他の実施形態と同様に、第一被覆層３Ｊｂに領域Ａ１を定義する。

ここで、チップオンサブマウント１６Ｊでは、サブマウント３Ｊの第一被覆層３Ｊｂと第二被覆層３Ｊｃが、同一の材料からなり、かつ同一の厚さを有するが、領域Ａ２における第二被覆層３Ｊｃの被覆面積が、領域Ａ１における第一被覆層３Ｊｂの被覆面積よりも小さい。これにより、半導体レーザ素子４が当初に大きな反りを有している場合に、半導体レーザ素子４に加わる熱応力が低減され、半導体レーザ素子４の特性や信頼性の低下を抑制することができる。

以下に具体的に説明する。図１４Ａ〜１４Ｇは、図１３Ａ〜１３Ｄに示すチップオンサブマウント１６Ｊを用いた半導体レーザモジュールの組立工程における半導体レーザ素子４の反りを説明する図である。

上述したように、組立工程においては、図１４Ａに側面から見た図を示すように、サブマウント３Ｊを接合温度である約３００℃に加熱し、半導体レーザ素子４を、融点が約２８０℃のＡｕＳｎ半田でサブマウント３Ｊの第二被覆層３Ｊｃに接合実装する。ここで、図１４Ｂに示すように、半導体レーザ素子４は当初、長手方向において線Ｌ５で示すようにサブマウント３Ｊ側に大きく凸に反っているとする。図１４Ｃのようにチップオンサブマウント１６Ｊを形成した後、チップオンサブマウント１６Ｊが室温まで降温すると、図１４Ｄに示すように、半導体レーザ素子４は長手方向において線Ｌ６で示すようにサブマウント３Ｊ側への凸の反りが緩和される。その理由は以下の通りである。すなわち、サブマウント３Ｊにおいて、領域Ａ２における第二被覆層３Ｊｃの被覆面積が、領域Ａ１における第一被覆層３Ｊｂの被覆面積よりも小さい。そのため、接合温度から室温まで降温したときに、第一被覆層３Ｊｂは、基板３ａを特に長手方向（紙面左右方向）において縮ませようとする熱応力を、第二被覆層３Ｊｃよりも大きな力で与えるため、サブマウント３Ｊ全体に、長手方向において半導体レーザ素子４側に凸に反る力が生じる。これに伴って、半導体レーザ素子４のサブマウント３Ｊ側への凸の反りが緩和されるのである。

つぎに、図１４Ｅに示すように、ＬＤ高さ調整板２が実装された筐体１の底板部１ｂを接合温度である約１５０℃に加熱し、チップオンサブマウント１６Ｊを、融点が約１４０℃のＳｎＢｉ半田でＬＤ高さ調整板２に接合実装し、図１４Ｆの状態とする。筐体１の底板部１ｂが室温まで降温すると、図１４Ｇに線Ｌ７で示すように、半導体レーザ素子４の反りは略解消される。その理由は、以下の通りである。すなわち、サブマウント３Ｊの基板３ａはＬＤ高さ調整板２および筐体１の底板部１ｂよりも熱膨張率が小さいため、接合温度から室温まで降温したときに、ＬＤ高さ調整板２および筐体１の底板部１ｂは、サブマウント３Ｊに、半導体レーザ素子４側に凸に反らせようとする熱応力を与える。そのため、図１４Ｃの状態においてサブマウント３Ｊが有する半導体レーザ素子４と反対側に凸の反りが減少または相殺され、半導体レーザ素子４の反りは略解消されるのである。

なお、第二被覆層３Ｊｃおよび第一被覆層３Ｊｂの被覆面積、ならびに第二被覆層３Ｊｃおよび第一被覆層３Ｊｂの厚さは、各実装工程における接合温度や、半導体レーザ素子４の構成材料および当初の反り、サブマウント３Ｊの構成材料、ＬＤ高さ調整板２、および筐体１の底板部１ｂの熱膨張率や厚さなどを勘案して、半導体レーザ素子４の反りが略解消されるように設定すればよい。

（実施形態１２、１３）
つぎに、実施形態１２、１３に係るチップオンサブマウントについて図１５、１６を用いて説明する。図１５は実施形態１２に係るチップオンサブマウント１６Ｋを半導体レーザ素子４の実装面側から見た図、図１６は実施形態１３に係るチップオンサブマウント１６Ｌを半導体レーザ素子４の実装面側から見た図を示す。

チップオンサブマウント１６Ｋは、サブマウント３Ｋと、サブマウント３Ｋに実装された半導体レーザ素子４とを備えている。チップオンサブマウント１６Ｌは、サブマウント３Ｌと、サブマウント３Ｌに実装された半導体レーザ素子４とを備えている。チップオンサブマウント１６Ｊのサブマウント３Ｊとサブマウント３Ｋ、３Ｌとは、第二被覆層のパターンおよび被覆面積のみが異なるので、以下では第二被覆層のパターンおよび被覆面積についてのみ説明する。

図１５に示すように、サブマウント３Ｋでは、第二被覆層３Ｋｃは、厚さが２０μｍ〜２００μｍの範囲でかつ第一被覆層３Ｊｂと同じ厚さであり、基板３ａの第二表面３ａｂに形成されている。第二被覆層３Ｋｃは、被覆層３Ｋｃａと被覆層３Ｋｃｂとからなる。被覆層３Ｋｃａと被覆層３Ｋｃｂとは電気的絶縁のための溝Ｇ１２で離間している。被覆層３Ｋｃａの表面にはプリコート３Ｋｃａａが形成されている。また、半導体レーザ素子４は、第二被覆層３Ｋｃに実装される。

また、第二被覆層３Ｋｃの被覆層３Ｋｃａには、複数の溝Ｇ１３が、溝Ｇ１２の延伸方向で直列し、かつ複数列平行に形成されている。一部の列は、一部を破線で示すように半導体レーザ素子４の下方に形成され、他の列はプリコート３Ｋｃａａが形成されていない領域に形成されている。基板３ａの第二表面３ａｂは、溝Ｇ１２および溝Ｇ１３の領域では第二被覆層３Ｋｃが形成されていない。溝Ｇ１３は、第二被覆層３Ｋｃを通じて半導体レーザ素子４に電流を流すことができ、かつ第二被覆層３Ｋｃに電気的にフローティングする領域ができないようなパターンに形成されている。

サブマウント３Ｋにおいても、領域Ａ２における第二被覆層３Ｋｃの被覆面積が、領域Ａ１における第一被覆層３Ｊｂの被覆面積よりも小さい。これにより、サブマウント３Ｊの場合と同様に、半導体レーザ素子４が当初に大きな反りを有している場合に、実装される半導体レーザ素子４の特性や信頼性の低下を抑制することができる。

図１６に示すように、サブマウント３Ｌでは、第二被覆層３Ｌｃは、厚さが２０μｍ〜２００μｍの範囲でかつ第一被覆層３Ｊｂと同じ厚さであり、基板３ａの第二表面３ａｂに形成されている。第二被覆層３Ｌｃは、被覆層３Ｌｃａと被覆層３Ｌｃｂとからなる。被覆層３Ｌｃａと被覆層３Ｌｃｂとは電気的絶縁のための溝Ｇ１４で離間している。被覆層３Ｌｃａの表面にはプリコート３Ｌｃａａが形成されている。また、半導体レーザ素子４は、第二被覆層３Ｌｃに実装される。

また、第二被覆層３Ｌｃの被覆層３Ｌｃａには、図１３Ａに示す溝Ｇ１１ａと図１５に示す溝Ｇ１３とを組み合わせた形状の溝Ｇ１４ａが形成されている。基板３ａの第二表面３ａｂは、溝Ｇ１４および溝Ｇ１４ａの領域では第二被覆層３Ｌｃが形成されていない。溝Ｇ１４ａは、第二被覆層３Ｌｃを通じて半導体レーザ素子４に電流を流すことができ、かつ第二被覆層３Ｌｃに電気的にフローティングする領域ができないようなパターンに形成されている。

サブマウント３Ｌにおいても、領域Ａ２における第二被覆層３Ｌｃの被覆面積が、領域Ａ１における第一被覆層３Ｊｂの被覆面積よりも小さい。これにより、サブマウント３Ｊの場合と同様に、半導体レーザ素子４が当初に大きな反りを有している場合に、実装される半導体レーザ素子４の特性や信頼性の低下を抑制することができる。

（実施形態１４）
図１７は、実施形態１４に係るチップオンサブマウントの模式的な断面図である。この断面図は、実施形態１４に係るチップオンサブマウント１６Ｍにおける、図１３Ａに示すチップオンサブマウントのＣ−Ｃ線断面と直交する面に対応する断面である。

図１７に示すチップオンサブマウント１６Ｍでは、第一被覆層３Ｍｂ及び第二被覆層３ＭｃはＣｕを主成分とする金属多層膜からなる。第二被覆層３Ｍｃは、被覆層３Ｍｃａと被覆層３Ｍｃｂとからなる。被覆層３Ｍｃａと被覆層３Ｍｃｂとは電気的絶縁のための溝Ｇ１５で離間している。また、半導体レーザ素子４は、被覆層３Ｍｃａを介してサブマウント３Ｍに接合実装されている。

チップオンサブマウント１６Ｍでは、サブマウント３Ｍの第一被覆層３Ｍｂと第二被覆層３Ｍｃが、同一の材料からなるが、第二被覆層３Ｍｃの厚さが、第一被覆層３Ｍｂの厚さよりも小さい。これにより、上記各実施形態１１〜１３の場合と同様に、半導体レーザ素子４が当初に大きな反りを有している場合に、実装される半導体レーザ素子４の特性や信頼性の低下を抑制することができる。サブマウント３Ｍでは、第一被覆層３Ｍｂの厚さと第二被覆層３Ｍｃの厚さとの差を大きくすることが好ましい。

（実施形態１５）
図１８は、実施形態１５に係るチップオンサブマウントの模式的な断面図である。この断面図は、実施形態１５に係るチップオンサブマウント１６Ｎにおける、図１７に示すチップオンサブマウント１６Ｍの断面に対応する断面である。

図１８に示すチップオンサブマウント１６Ｎでは、サブマウント３Ｎの基板３ａ上の第一被覆層３ＮｂはＣｕからなる。また、第二被覆層３ＮｃはＡｕからなる。ここで、Ｃｕの線膨張係数は１７×１０^−６（１／Ｋ）、Ａｕの線膨張係数は１４×１０^−６（１／Ｋ）である。したがって、第二被覆層３Ｎｃの熱膨張率をＣＴＥ_２（１／Ｋ）、第一被覆層３Ｎｂの熱膨張率をＣＴＥ_１（１／Ｋ）としたとき、ＣＴＥ_２がＣＴＥ_１よりも小さい。また、第一被覆層３Ｎｂと第二被覆層３Ｎｃとは２０μｍ〜２００μｍの範囲で同一の厚さを有する。なお、第二被覆層３Ｎｃは、被覆層３Ｎｃａと被覆層３Ｎｃｂとからなる。被覆層３Ｎｃａと被覆層３Ｎｃｂとは電気的絶縁のための溝Ｇ１６で離間している。また、半導体レーザ素子４は、被覆層３Ｎｃａを介してサブマウント３Ｎに接合実装されている。

チップオンサブマウント１６Ｎでは、サブマウント３Ｎの第一被覆層３Ｎｂと第二被覆層３Ｎｃが、同一の厚さを有するが、第二被覆層３Ｎｃの熱膨張率ＣＴＥ_２が第一被覆層３Ｎｂの熱膨張率ＣＴＥ_１よりも小さい。これにより、上記各実施形態１１〜１４の場合と同様に、半導体レーザ素子４が当初に大きな反りを有している場合に、実装される半導体レーザ素子４に加わる熱応力が低減され、半導体レーザ素子４の特性や信頼性の低下を抑制することができる。

実施形態１１〜１５のように、第二被覆層に半導体レーザ素子４を実装する場合においても、サブマウントにおける第一被覆層と第二被覆層とで、上述した関係Ａ、関係Ｂ、関係Ｃ、関係Ｄのうちの少なくとも一つまたは２つ以上が成り立っていれば、当該サブマウントに、当初に大きな反りを有している半導体レーザ素子を実装してチップオンサブマウントを構成し、チップオンサブマウントを金属からなる基台に実装した場合に、半導体レーザ素子に加わる熱応力が低減され、半導体レーザ素子の特性や信頼性の低下を抑制することができる。

また、図１に示す半導体レーザモジュール１００では、チップオンサブマウント１６が、基台としてのＬＤ高さ調整板２を介して筐体１の底板部１ｂに実装されているが、本発明はこれに限られない。たとえば、図１９に示すように、半導体レーザ素子４をサブマウント３に実装したチップオンサブマウント１６を１つだけ備える半導体レーザモジュール１００Ａの場合は、チップオンサブマウント１６は、金属からなり、蓋１Ａａを有する筐体１Ａの底板部１Ａｂに直接的に接合実装される。この場合は底板部１Ａｂが基台に相当する。

また、上記実施形態では、実装される半導体素子が半導体レーザ素子である場合について説明したが、半導体素子の種類は特に限定されず、半導体レーザ素子、フォトダイオード、半導体光増幅器、半導体光変調器、またはこれらのうちの２つ以上を集積した集積型半導体素子であってもよい。

また、上記実施形態により本発明が限定されるものではない。上述した各構成要素を適宜組み合わせて構成したものも本発明に含まれる。また、さらなる効果や変形例は、当業者によって容易に導き出すことができる。よって、本発明のより広範な態様は、上記の実施形態に限定されるものではなく、様々な変更が可能である。

以上のように、本発明は、例えば半導体レーザに適用して好適なものである。

１、１Ａ 筐体
１ａ、１Ａａ 蓋
１ｂ、１Ａｂ 底板部
２ ＬＤ高さ調整板
３、３Ａ、３Ｂ、３Ｃ、３Ｄ、３Ｅ、３Ｆ、３Ｇ、３Ｈ、３Ｉ、３Ｊ、３Ｋ、３Ｌ、３Ｍ、３Ｎ サブマウント
３ａ 基板
３ａａ 第一表面
３ａｂ 第二表面
３ｂ、３Ｆｂ、３Ｈｂ、３Ｉｂ、３Ｊｂ、３Ｍｂ、３Ｎｂ 第一被覆層
３ｂａ、３ｂｂ、３ｃａ、３Ａｃａ、３Ｂｃａ、３Ｃｃａ、３Ｄｃａ、３Ｅｃａ、３Ｆｂａ、３Ｆｂｂ、３Ｈｂａ、３Ｈｂｂ、３Ｉｂａ、３Ｉｂｂ、３Ｊｃａ、３Ｊｃｂ、３Ｋｂａ、３Ｋｃｂ、３Ｌｃａ、３Ｌｃｂ、３Ｍｃａ、３Ｍｃｂ、３Ｎｃａ、３Ｎｃｂ 被覆層
３ｂａａ、Ｉｂａａ プリコート
３ｃ、３Ａｃ、３Ｂｃ、３Ｃｃ、３Ｄｃ、３Ｅｃ、３Ｆｃ、３Ｇｃ、３Ｈｃ、３Ｊｃ、３Ｋｃ、３Ｌｃ、３Ｍｃ、３Ｎｃ 第二被覆層
４ 半導体レーザ素子
５ リードピン
６ 第１レンズ
７ 第２レンズ
８ ミラー
９ 第３レンズ
１０ 光フィルタ
１１ 第４レンズ
１２ 光ファイバ
１３ 支持部材
１４ ブーツ
１５ ルースチューブ
１６、１６Ｆ、１６Ｇ、１６Ｈ、１６Ｉ、１６Ｊ、１６Ｋ、１６Ｌ、１６Ｍ、１６Ｎ チップオンサブマウント
１００、１００Ａ 半導体レーザモジュール
Ｇ１、Ｇ２、Ｇ３、Ｇ４、Ｇ５、Ｇ６、Ｇ７、Ｇ８、Ｇ９、Ｇ１０、Ｇ１１、Ｇ１１ａ、Ｇ１２、Ｇ１３、Ｇ１４、Ｇ１４ａ、Ｇ１５、Ｇ１６ 溝

Claims (17)

1. 半導体素子が実装され、金属からなる基台に実装されるサブマウントであって、
   基板と、
   前記基板の第一表面に形成されており、前記基板よりも熱膨張率が大きい材料からなる第一被覆層と、
   前記基板の、前記第一表面とは反対側に位置する第二表面に形成されており、前記基板より熱膨張率が大きい材料からなる第二被覆層と、
   を備え、
   前記第二被覆層の被覆面積が、前記第一被覆層の被覆面積よりも小さく、
   前記第二被覆層の熱膨張率をＣＴＥ ₂ （１／Ｋ）、前記第一被覆層の熱膨張率をＣＴＥ ₁ （１／Ｋ）としたとき、ＣＴＥ ₂ がＣＴＥ ₁ よりも小さく、
   前記半導体素子が実装される側が前記第一被覆層側であって、室温において前記第二被覆層側に凸に反っている
   ことを特徴とするサブマウント。
2. 前記第二被覆層の厚さが、前記第一被覆層の厚さよりも小さい
   ことを特徴とする請求項１に記載のサブマウント。
3. 前記第二被覆層の熱膨張率をＣＴＥ₂（１／Ｋ）、前記第一被覆層の熱膨張率をＣＴＥ₁（１／Ｋ）、前記基板の熱膨張率をＣＴＥ_sub（１／Ｋ）としたとき、ＣＴＥ₁及びＣＴＥ₂はＣＴＥ_subより２倍以上大きく、
   前記第一被覆層の被覆面積をＳ₁、前記第一被覆層の厚さをＴ₁、前記第二被覆層の被覆面積をＳ₂、前記第二被覆層の厚さをＴ₂としたときに、下記式
   ＣＴＥ₁×Ｓ₁×Ｔ₁＞ＣＴＥ₂×Ｓ₂×Ｔ₂
   の関係が成り立つ
   ことを特徴とする請求項１または２に記載のサブマウント。
4. 半導体素子が実装され、金属からなる基台に実装されるサブマウントであって、
   基板と、
   前記基板の第一表面に形成されており、前記基板よりも熱膨張率が大きい材料からなる第一被覆層と、
   前記基板の、前記第一表面とは反対側に位置する第二表面に形成されており、前記基板よりも熱膨張率が大きい材料からなる第二被覆層と、
   を備え、
   前記第二被覆層の厚さが、前記第一被覆層の厚さよりも小さく、
   前記第二被覆層の熱膨張率をＣＴＥ ₂ （１／Ｋ）、前記第一被覆層の熱膨張率をＣＴＥ ₁ （１／Ｋ）としたとき、ＣＴＥ ₂ がＣＴＥ ₁ よりも小さく、
   前記半導体素子が実装される側が前記第一被覆層側であって、室温において前記第二被覆層側に凸に反っている
   ことを特徴とするサブマウント。
5. 前記第二被覆層の熱膨張率をＣＴＥ₂（１／Ｋ）、前記第一被覆層の熱膨張率をＣＴＥ₁（１／Ｋ）、前記基板の熱膨張率をＣＴＥ_sub（１／Ｋ）としたとき、ＣＴＥ₁及びＣＴＥ₂はＣＴＥ_subより２倍以上大きく、
   前記第一被覆層の被覆面積をＳ₁、前記第一被覆層の厚さをＴ₁、前記第二被覆層の被覆面積をＳ₂、前記第二被覆層の厚さをＴ₂としたときに、下記式
   ＣＴＥ₁×Ｓ₁×Ｔ₁＞ＣＴＥ₂×Ｓ₂×Ｔ₂
   の関係が成り立つ
   ことを特徴とする請求項４に記載のサブマウント。
6. 半導体素子が実装され、金属からなる基台に実装されるサブマウントであって、
   基板と、
   前記基板の第一表面に形成されており、前記基板よりも熱膨張率が大きい材料からなる第一被覆層と、
   前記基板の、前記第一表面とは反対側に位置する第二表面に形成されており、前記基板よりも熱膨張率が大きい材料からなる第二被覆層と、
   を備え、
   前記第二被覆層の熱膨張率をＣＴＥ₂（１／Ｋ）、前記第一被覆層の熱膨張率をＣＴＥ₁（１／Ｋ）としたとき、ＣＴＥ₂がＣＴＥ₁よりも小さく、
   前記半導体素子が実装される側が前記第一被覆層側であって、室温において前記第二被覆層側に凸に反っている
   ことを特徴とするサブマウント。
7. 前記第二被覆層の熱膨張率をＣＴＥ₂（１／Ｋ）、前記第一被覆層の熱膨張率をＣＴＥ₁（１／Ｋ）、前記基板の熱膨張率をＣＴＥ_sub（１／Ｋ）としたとき、ＣＴＥ₁及びＣＴＥ₂はＣＴＥ_subより２倍以上大きく、
   前記第一被覆層の被覆面積をＳ₁、前記第一被覆層の厚さをＴ₁、前記第二被覆層の被覆面積をＳ₂、前記第二被覆層の厚さをＴ₂としたときに、下記式
   ＣＴＥ₁×Ｓ₁×Ｔ₁＞ＣＴＥ₂×Ｓ₂×Ｔ₂
   の関係が成り立つ
   ことを特徴とする請求項６に記載のサブマウント。
8. 半導体素子が実装され、金属からなる基台に実装されるサブマウントであって、
   基板と、
   前記基板の第一表面に形成されており、前記基板よりも熱膨張率が大きい材料からなる第一被覆層と、
   前記基板の、前記第一表面とは反対側に位置する第二表面に形成されており、前記基板よりも熱膨張率が大きい材料からなる第二被覆層と、
   を備え、
   前記第二被覆層の熱膨張率をＣＴＥ₂（１／Ｋ）、前記第一被覆層の熱膨張率をＣＴＥ₁（１／Ｋ）、前記基板の熱膨張率をＣＴＥ_sub（１／Ｋ）としたとき、ＣＴＥ₁及びＣＴＥ₂はＣＴＥ_subより２倍以上大きく、
   前記第一被覆層の被覆面積をＳ₁、前記第一被覆層の厚さをＴ₁、前記第二被覆層の被覆面積をＳ₂、前記第二被覆層の厚さをＴ₂としたときに、下記式
   ＣＴＥ₁×Ｓ₁×Ｔ₁＞ＣＴＥ₂×Ｓ₂×Ｔ₂
   の関係が成り立ち、
   前記半導体素子が実装される側が前記第一被覆層側であって、室温において前記第二被覆層側に凸に反っている
   ことを特徴とするサブマウント。
9. 前記第二被覆層は、格子状または縞状のパターンで形成されている
   ことを特徴とする請求項１〜３、５、７、８のいずれか一つに記載のサブマウント。
10. 前記基板は、窒化アルミニウム、アルミナ、べリリア、窒化ホウ素、ダイヤモンド、炭化ケイ素、窒化ケイ素、二酸化ケイ素、ジルコニアの少なくともいずれか一つを含む
    ことを特徴とする請求項１〜９のいずれか一つに記載のサブマウント。
11. 前記第一被覆層及び前記第二被覆層の少なくとも一部が金属層で構成されている
    ことを特徴とする請求項１〜１０のいずれか一つに記載のサブマウント。
12. 前記金属層の少なくとも一部が厚さ２０μｍ〜２００μｍの銅を含む層で構成されている
    ことを特徴とする請求項１１に記載のサブマウント。
13. 請求項１〜１２のいずれか一つに記載のサブマウントと、
    前記サブマウントの前記第一被覆層に実装された半導体素子と、を備える
    ことを特徴とする半導体素子実装サブマウント。
14. 請求項１〜１２のいずれか一つに記載のサブマウントと、
    前記サブマウントの前記第二被覆層に実装された半導体素子と、を備える
    ことを特徴とする半導体素子実装サブマウント。
15. 前記半導体素子の主材料がヒ化ガリウム又はリン化インジウムである
    ことを特徴とする請求項１３または１４に記載の半導体素子実装サブマウント。
16. 請求項１３〜１５のいずれか一つに記載の半導体素子実装サブマウントと、
    前記半導体素子実装サブマウントを収容する筐体と、
    前記半導体素子実装サブマウントが実装された、金属からなる基台と、を備える
    ことを特徴とする半導体素子モジュール。
17. 前記基台は、前記筐体の底板部を構成している
    ことを特徴とする請求項１６に記載の半導体素子モジュール。

Images