JP6923790B2 - 最適化装置及び最適化装置の制御方法 - Google Patents
最適化装置及び最適化装置の制御方法 Download PDFInfo
- Publication number
- JP6923790B2 JP6923790B2 JP2017132496A JP2017132496A JP6923790B2 JP 6923790 B2 JP6923790 B2 JP 6923790B2 JP 2017132496 A JP2017132496 A JP 2017132496A JP 2017132496 A JP2017132496 A JP 2017132496A JP 6923790 B2 JP6923790 B2 JP 6923790B2
- Authority
- JP
- Japan
- Prior art keywords
- transition
- state
- value
- energy
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/11—Complex mathematical operations for solving equations, e.g. nonlinear equations, general mathematical optimization problems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/17—Function evaluation by approximation methods, e.g. inter- or extrapolation, smoothing, least mean square method
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/588—Random number generators, i.e. based on natural stochastic processes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N7/00—Computing arrangements based on specific mathematical models
- G06N7/08—Computing arrangements based on specific mathematical models using chaos models or non-linear system models
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/06—Multi-objective optimisation, e.g. Pareto optimisation using simulated annealing [SA], ant colony algorithms or genetic algorithms [GA]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/06—Power analysis or power optimisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/08—Thermal analysis or thermal optimisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N5/00—Computing arrangements using knowledge-based models
- G06N5/01—Dynamic search techniques; Heuristics; Dynamic trees; Branch-and-bound
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N7/00—Computing arrangements based on specific mathematical models
- G06N7/01—Probabilistic graphical models, e.g. probabilistic networks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Data Mining & Analysis (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Algebra (AREA)
- Databases & Information Systems (AREA)
- Evolutionary Computation (AREA)
- Operations Research (AREA)
- Geometry (AREA)
- Artificial Intelligence (AREA)
- Nonlinear Science (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Complex Calculations (AREA)
Description
疑似焼き鈍し法はモンテカルロ法の一種であり、乱数値を用いて確率的に解を求める方法である。以下では最適化したい評価関数の値を最小化する問題を例に説明し、評価関数の値をエネルギーと呼ぶことにする。最大化の場合は、評価関数の符号を変えればよい。
(1)状態遷移に伴うエネルギー変化(エネルギー減少)値(−ΔE)に対して、その状態遷移の許容確率pを次の何れかの関数f()により決める。
(2)温度値Tを次式で表されるように反復回数tに対数的に減少させる。
(1)の式で表される許容確率を用いた場合、十分な反復後に定常状態に達したとすると、各状態の占有確率は熱力学における熱平衡状態に対するボルツマン分布にしたがう。そして、高い温度から徐々に下げていくとエネルギーの低い状態の占有確率が増加するため、十分温度が下がるとエネルギーの低い状態が得られるはずである。この様子が材料を焼き鈍したときの状態変化とよく似ているため、この方法は疑似焼き鈍し法と呼ばれるのである。このとき、エネルギーが上がる状態遷移が確率的に起こることは、物理学における熱励起に相当する。
遷移制御部14は、乱数発生回路14b1、セレクタ14b2、ノイズテーブル14b3、乗算器14b4、比較器14b5を有する。
比較器14b5は、乗算器14b4が出力した乗算結果と、セレクタ14b2が選択したエネルギー変化値である−ΔEとを比較した比較結果を遷移可否fとして出力する。
図16は、従来例における遷移制御部の動作フローを示す図である。動作フローは、1つの状態遷移を候補として選ぶステップ(S1)、その状態遷移に対するエネルギー変化値と温度値と、乱数値との積の比較で状態遷移の可否を決定するステップ(S2)、状態遷移が可ならばその状態遷移を採用し、否ならば不採用とするステップ(S3)を有する。
(第1の実施の形態)
図1は、第1の実施の形態の最適化装置における遷移制御部の一例を示す図である。以下、図1の遷移制御部20は各状態変数の値の変化を全て状態遷移の候補とするものとして説明するが、各状態変数の値の変化の一部のみを状態遷移の候補とすることも可能である。また、以下の説明では、熱励起のために用いる乱数値を、各遷移候補に対して独立とするが、いくつかの状態遷移の候補に対して共通としてもよい。
比較器22は、オフセット加算回路24の出力値(減算器24aが出力する減算結果)と、その出力値に対応したエネルギー変化値{−ΔEi}とを比較することで各状態遷移を受け入れるか否か(各状態遷移の可否)を示す判定結果である遷移可否{fi}を出力する。なお、この比較器22の動作は、複数の状態遷移のそれぞれに対して計算されたエネルギー変化値{−ΔEi}とオフセット値yとの和のそれぞれと、複数の乗算(熱励起エネルギー)とのそれぞれとの比較結果を出力することに相当する。
前述した各反復において、熱励起エネルギー生成部21は、状態遷移の候補の数と等しい独立な一様乱数である乱数値{ui}を受け、ノイズテーブルを用いて逆関数f−1(u)の値に変換を行う。そして熱励起エネルギー生成部21は、変換で得られた値に共通の温度値Tを乗算することにより、メトロポリス法またはギブス法における熱励起エネルギーを生成する。
動作フローは、比較器22による上記の処理によって各状態遷移の可否を示す遷移可否{fi}を出力するステップ(S10)、遷移禁止回路26による直近の状態に戻る状態遷移を否とした遷移可否{fia}を出力するステップ(S11)を有する。さらに、動作フローは、セレクタ23による複数の状態遷移の何れか1つをランダムに選択する処理ステップ(S12)、選択した状態遷移が可ならばその状態遷移を採用し、オフセット値yをクリアし、否ならば不採用とし、オフセット値yを増加するステップ(S12)を有する。
以下、上記のようなオフセット加算回路24とオフセット制御回路25と遷移禁止回路26を有する遷移制御部20による効果を説明する前に、遷移禁止回路26を有さない遷移制御部を比較例として説明する。
図3は、遷移禁止回路を有さない遷移制御部を示す図である。
遷移制御部20aは、図1に示した遷移禁止回路26を有していない。そのため、比較器22が出力した遷移可否{fi}がそのままセレクタ23に供給されている。
現在の状態が局所解に捕まってなかなか脱出できない状態にあるとき、全ての状態遷移に対するエネルギー変化値は大きな正の値である。このときの各状態遷移に対する許容確率はメトロポリス法であってもギブス法であっても、以下の式4−1,4−2に示すように、ほぼ指数関数で表される。
多くの最適化問題では、図4に示すように、状態が局所解から脱出して最適解へ向かうために、エネルギーが高くなる方向に複数回の状態遷移を行う必要がある。比較例の遷移制御部20aを用いた場合、エネルギーが高くなる方向への状態遷移が起こりやすくなるが、一旦状態遷移が起こることでオフセット値yが0にリセットされるため、それ以上はエネルギーが高くなる方向への状態遷移が促進されない。そのため、たいていの場合、一旦高いエネルギーに上がった状態は、すぐに元の状態に戻ってしまう。その結果、状態が、ポテンシャルの山を乗り越えて最適解に到達するためには非常に長い時間がかかってしまう可能性がある。
ところで、本実施の形態の最適化装置は、上記のように疑似焼き鈍し法を実現する図14の遷移制御部14に図1に示したような新たな要素を加えることにより、計算時間の短縮を図るものである。その他の部分には何ら変更を加えなくてよい。したがって、現在の状態に対して許されうる状態遷移の集合や、状態遷移に伴うエネルギーの変化を与える関数形やその計算方法等にはまったく依存せずに、上記のような遷移制御部20を有する最適化装置を適用することができる。したがって、これらの部分の具体的な回路構成等については詳しく説明しない。
現在の状態から次の状態への状態遷移の候補は、1つのスピンの反転であり、N通り存在する。したがって遷移候補としては反転する1つのスピン番号または複数のスピンの番号の集合を発生させればよい。
上記のようにイジングモデルを用いた疑似焼き鈍し法とボルツマンマシンを用いた疑似焼き鈍し法は同等であり、お互いに相互変換できるので、以下では論理回路の0,1と対応の付けやすいボルツマンマシンを想定して説明を行う。
図6は、第2の実施の形態の最適化装置における遷移制御部の回路構成の一例を示す図である。図1に示した遷移制御部20と同じ要素については同一符号が付されている。図6の遷移制御部30は、基本的に図1の遷移制御部20と同じであるが、累算器31と、遷移禁止回路32が、回路レベルで示されている。
加算器31aは、オフセット増分値Δyと、レジスタ31cが出力するオフセット値yとを加算した和を出力する。
レジスタ31cは、クロック端子に供給されるパルス信号に同期して、セレクタ31bが出力する値を取り込み、オフセット値yとして出力する。
図7は、パルス信号の発生の状態遷移の一例を示す状態遷移図である。
図8は、パルス信号を発生する論理回路の真理値表の一例を示す図である。
ステートマシン40は、3ビットフリップフロップ41、インクリメント回路42、AND回路43、セレクタ44、AND回路45,46を有している。図8の真理値表は、各状態の3ビットフリップフロップ41の出力値Q1,Q2,Q3と、入力値D1,D2,D3の関係を示すものである。
セレクタ44の一方の入力端子には、インクリメント回路42が出力する3ビットの値の最下位ビット(d2)が供給され、他方の入力端子には、遷移可否fが供給される。そして、セレクタ44は、AND回路43の出力値が1であれば、遷移可否fを出力し、AND回路43の出力値が0であれば、d2を出力する。
AND回路46は、クロック信号CLKと、AND回路45が出力する出力値との論理積を、パルス信号として出力する。
図6の遷移禁止回路32は、遷移番号Nを保持する保持部の一例であるレジスタ32aと、デコーダ32bと、遷移禁止部32cを有する。
セレクタ23が前回出力した遷移番号Nが2である場合、レジスタ32aは遷移番号Np1として2を出力する。このとき、デコーダ32bは、インバータ32ca1〜32canのうち、インバータ32ca2に1を供給し、その他には0を供給する。これにより、AND回路32b2の出力信号は、今回比較器22から出力される遷移番号N=2に対応したビットの遷移可否{fi}の値によらず、0となる。このため、遷移番号N=2の状態遷移は続けて発生しない。これにより、同じビットが続けて変化することがなくなり、直近の状態に戻る状態遷移が発生しない。
図10は、第3の実施の形態の最適化装置における遷移制御部の回路構成の一例を示す図である。図6に示した遷移制御部30と同じ要素については同一符号が付されている。
レジスタ51a1は、図示しないクロック信号に同期したタイミングで、セレクタ23が出力する遷移番号Nを取り込んで記憶し、遷移番号Np1として出力する。レジスタ51a2は、図示しないクロック信号に同期したタイミングで、レジスタ51a1が出力する遷移番号Np1を取り込んで記憶し、遷移番号Np2として出力する。遷移番号N,Np1,Np2が0〜1024である場合には、レジスタ51a1,51a2のビット幅は、10ビットである。
図10の例では、遷移禁止部52cは、インバータ52ca1,52ca2,…,52can,52cb1,52cb2,…,52cbn、AND回路52cc1,52cc2,…,52ccnを有する。インバータ52ca1〜52can,52cb1〜52cbnとAND回路52cc1〜52ccnのそれぞれは、n個のビットのそれぞれに対応して設けられている。例えば、インバータ52ca1,52cb1、AND回路52cc1は、n個のビットのうち1番目のビットに対応付けられている。AND回路52cc1の3つの入力端子の1つ目には、1番目のビットの遷移可否{fi}が入力される。AND回路52cc1の3つの入力端子の2つ目には、デコーダ52b1が出力し、1番目のビットの遷移可否{fia}を0または1にするためのデコード信号が、インバータ52ca1を介して入力される。AND回路52cc1の3つの入力端子の3つ目には、デコーダ52b2が出力し、1番目のビットの遷移可否{fia}を0または1にするためのデコード信号が、インバータ52cb1を介して入力される。AND回路52cc1の出力信号は、1番目のビットの遷移可否{fia}として出力される。
セレクタ23が前回出力した遷移番号Nが2であり、セレクタ23が前々回出力した遷移番号Nが1である場合、レジスタ51a1は遷移番号Np1として2を出力し、レジスタ51a2は遷移番号Np2として1を出力する。このとき、デコーダ52b1は、インバータ52ca1〜52canのうち、インバータ32ca2に1を供給し、その他には0を供給する。また、デコーダ52b2は、インバータ52ca1〜52canのうち、インバータ32ca1に1を供給し、その他には0を供給する。これにより、AND回路52cc1,52cc2の出力信号は、比較器22が出力する遷移番号N=1,2に対応したビットの遷移可否{fi}の値によらず、0となる。このため、遷移番号N=2の状態遷移は続けて発生しないとともに、2つ前の状態遷移(遷移番号N=1の状態遷移)も発生しない。
図12は、第4の実施の形態の最適化装置における遷移制御部の回路構成の一例を示す図である。図1に示した遷移制御部20と同じ要素については同一符号が付されている。
レジスタ71aは、図示しないクロック信号に同期したタイミングで、セレクタ23が出力する遷移番号Nを取り込んで記憶し、遷移番号Np1として出力する。遷移番号N,Np1が0〜1024である場合には、レジスタ71aのビット幅は、10ビットである。
AND回路71cは、図6の遷移禁止部32cと同様の機能を実現するものであり、XOR回路部71bが出力する信号に基づいて、遷移番号Np1に対応したビットの遷移可否fを0にする。AND回路71cの一方の入力端子には、セレクタ23が出力する遷移可否fiが入力され、他方の入力端子には、XOR回路部71bが出力する信号が入力される。AND回路71cの出力信号は、遷移可否fとして遷移制御部70から出力される。
前述した各反復において、熱励起エネルギー生成部21は、状態遷移の候補の数と等しい独立な一様乱数である乱数値{ui}を受け、ノイズテーブルを用いて逆関数f−1(u)の値に変換を行う。そして熱励起エネルギー生成部21は、変換で得られた値に共通の温度値Tを乗算することにより、メトロポリス法またはギブス法における熱励起エネルギーを生成する。
図13は、第5の実施の形態の最適化装置における遷移制御部の回路構成の一例を示す図である。図12に示した遷移制御部70と同じ要素については同一符号が付されている。
レジスタ81a1は、図示しないクロック信号に同期したタイミングで、セレクタ23が出力する遷移番号Nを取り込んで記憶し、遷移番号Np1として出力する。レジスタ81a2は、図示しないクロック信号に同期したタイミングで、レジスタ81a1が出力する遷移番号Np1を取り込んで記憶し、遷移番号Np2として出力する。遷移番号N,Np1,Np2が0〜1024である場合には、レジスタ81a1,81a2のビット幅は、10ビットである。
セレクタ23が前回出力した遷移番号Nが2であり、セレクタ23が前々回出力した遷移番号Nが1である場合、レジスタ81a1は遷移番号Np1として2を出力し、レジスタ81a2は遷移番号Np2として1を出力する。XOR回路部81b1は、セレクタ23が今回出力する遷移番号Nが、N=Np1=2である場合には0を出力する。また、XOR回路部81b2は、セレクタ23が今回出力する遷移番号Nが、N=Np2=1である場合には0を出力する。
21 熱励起エネルギー生成部
22 比較器
23 セレクタ
24 オフセット加算回路
25 オフセット制御回路
26 遷移禁止回路
Claims (7)
- エネルギーを表す評価関数に含まれる複数の状態変数の値をそれぞれ保持する状態保持部と、
前記複数の状態変数の値の何れかが変化することに応じて状態遷移が起こる場合、前記エネルギーの変化値を複数の状態遷移のそれぞれに対して計算するエネルギー計算部と、
温度を示す温度値を制御する温度制御部と、
前記温度値と前記変化値と熱励起に関係する乱数値とに基づいて、前記変化値と熱励起エネルギーとの相対関係によって前記複数の状態遷移の何れかを受け入れるか否かを確率的に決定する際、前記変化値にオフセット値を加えるとともに、前記エネルギーが極小となる局所解における前記オフセット値を、前記エネルギーが極小ではない場合と比較して大きくなるように制御するとともに、前回発生した状態遷移を示す第1の遷移情報を保持し、保持した前記第1の遷移情報の第1のデコード結果に基づいて、現在の状態遷移候補のうち直近の状態に戻る状態遷移である第1の状態遷移を禁止する遷移制御部と、
を有することを特徴とする最適化装置。 - 前記遷移制御部は、
メトロポリス法またはギブス法で表され、前記乱数値に応じた前記複数の状態遷移の許容確率を示す関数の逆関数の複数の値のそれぞれと、前記温度値とを乗算した複数の積で表される前記熱励起エネルギーを出力する熱励起エネルギー生成部と、
前記複数の状態遷移のそれぞれに対して計算された前記変化値と、前記オフセット値とを加算した複数の和のそれぞれと、前記複数の積のそれぞれとの比較結果に相当する複数の値で表される、前記複数の状態遷移のそれぞれを受け入れるか否かの複数の第1の判定結果を出力する比較器と、
前記第1のデコード結果に基づいて、前記複数の第1の判定結果のうち、前記第1の遷移情報に対応する前記第1の状態遷移を除いたものを受け入れることを示す複数の第2の判定結果を出力する遷移禁止回路と、
前記複数の状態遷移のうち何れか1つの状態遷移を示す遷移情報を出力するとともに、前記複数の第2の判定結果に基づいて、前記1つの状態遷移を受け入れるか否かを示す値を出力するセレクタと、
を有することを特徴とする請求項1に記載の最適化装置。 - 前記遷移禁止回路は、前記第1の遷移情報を保持する保持部と、前記保持部に保持された前記第1の遷移情報をデコードした前記第1のデコード結果を出力するデコーダと、前記第1のデコード結果に基づいて前記複数の第2の判定結果を出力する遷移禁止部と、
を有することを特徴とする請求項2に記載の最適化装置。 - 前記遷移制御部は、
メトロポリス法またはギブス法で表され、前記乱数値に応じた前記複数の状態遷移の許容確率を示す関数の逆関数の複数の値のそれぞれと、前記温度値とを乗算した複数の積で表される前記熱励起エネルギーを出力する熱励起エネルギー生成部と、
前記複数の状態遷移のそれぞれに対して計算された前記変化値と、前記オフセット値とを加算した複数の和のそれぞれと、前記複数の積のそれぞれとの比較結果に相当する複数の値で表される、前記複数の状態遷移のそれぞれを受け入れるか否かの複数の第1の判定結果を出力する比較器と、
前記複数の状態遷移のうち何れか1つの状態遷移を示す遷移情報を出力するとともに、前記複数の第1の判定結果に基づいて、前記1つの状態遷移を受け入れるか否かを示す値とを出力するセレクタと、
前記遷移情報が前記第1の遷移情報と一致する場合に、前記1つの状態遷移である前記第1の状態遷移を受け入れないことを示す値を出力する遷移禁止回路と、
を有することを特徴とする請求項1に記載の最適化装置。 - 前記遷移禁止回路は、前記第1の遷移情報を保持する保持部と、前記第1の遷移情報と、前記セレクタが出力した前記遷移情報とが一致しているか否かを示す前記第1のデコード結果を出力する排他的論理和回路部と、前記第1のデコード結果に基づいて、前記遷移情報と前記第1の遷移情報とが一致する場合に、前記第1の状態遷移を受け入れないことを示す前記値を出力する論理積回路と、
を有することを特徴とする請求項4に記載の最適化装置。 - 前記遷移制御部は、前回より前に発生した第2の状態遷移を示す第2の遷移情報を保持し、保持した前記第2の遷移情報の第2のデコード結果に基づいて前記第2の状態遷移の遷移元の状態へ戻る状態遷移を禁止する、
ことを特徴とする請求項1乃至5の何れか一項に記載の最適化装置。 - 最適化装置の制御方法において、
前記最適化装置が有する状態保持部が、エネルギーを表す評価関数に含まれる複数の状態変数の値をそれぞれ保持し、
前記最適化装置が有するエネルギー計算部が、前記複数の状態変数の値の何れかが変化することに応じて状態遷移が起こる場合、前記エネルギーの変化値を複数の状態遷移のそれぞれに対して計算し、
前記最適化装置が有する温度制御部が、温度を示す温度値を制御し、
前記最適化装置が有する遷移制御部が、前記温度値と前記変化値と熱励起に関係する乱数値とに基づいて、前記変化値と熱励起エネルギーとの相対関係によって前記複数の状態遷移の何れかを受け入れるか否かを確率的に決定する際、前記変化値にオフセット値を加えるとともに、前記エネルギーが極小となる局所解における前記オフセット値を、前記エネルギーが極小ではない場合と比較して大きくなるように制御するとともに、前回発生した状態遷移を示す第1の遷移情報を保持し、保持した前記第1の遷移情報の第1のデコード結果に基づいて、現在の状態遷移候補のうち直近の状態に戻る状態遷移である第1の状態遷移を禁止する、
ことを特徴とする最適化装置の制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017132496A JP6923790B2 (ja) | 2017-07-06 | 2017-07-06 | 最適化装置及び最適化装置の制御方法 |
US16/021,259 US10579763B2 (en) | 2017-07-06 | 2018-06-28 | Optimization apparatus and method of controlling optimization apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017132496A JP6923790B2 (ja) | 2017-07-06 | 2017-07-06 | 最適化装置及び最適化装置の制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019016129A JP2019016129A (ja) | 2019-01-31 |
JP6923790B2 true JP6923790B2 (ja) | 2021-08-25 |
Family
ID=64902759
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017132496A Active JP6923790B2 (ja) | 2017-07-06 | 2017-07-06 | 最適化装置及び最適化装置の制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10579763B2 (ja) |
JP (1) | JP6923790B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7174244B2 (ja) * | 2018-12-26 | 2022-11-17 | 富士通株式会社 | 最適化装置及び最適化装置の制御方法 |
JP7197789B2 (ja) * | 2019-03-01 | 2022-12-28 | 富士通株式会社 | 最適化装置及び最適化装置の制御方法 |
JP7239826B2 (ja) * | 2019-06-18 | 2023-03-15 | 富士通株式会社 | サンプリング装置およびサンプリング方法 |
JP7341804B2 (ja) | 2019-09-06 | 2023-09-11 | 株式会社日立製作所 | 情報処理装置および情報処理方法 |
JP2021131611A (ja) * | 2020-02-18 | 2021-09-09 | 富士通株式会社 | 情報処理装置、プログラム、情報処理方法および情報処理システム |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2816802B2 (ja) * | 1993-12-20 | 1998-10-27 | 株式会社エイ・ティ・アール人間情報通信研究所 | 配送問題における最適な配車と配送順序の探索装置および探索方法 |
JP4088398B2 (ja) | 2000-03-08 | 2008-05-21 | 独立行政法人科学技術振興機構 | 時間符号化装置 |
US20030083821A1 (en) * | 2001-09-28 | 2003-05-01 | Hannah Eric C. | Fast secondary structure discovery method for protein folding |
JP2003223322A (ja) * | 2002-01-30 | 2003-08-08 | Mitsubishi Electric Corp | 組合せ最適化問題の解析装置 |
JP2005258609A (ja) | 2004-03-10 | 2005-09-22 | Yokogawa Electric Corp | 画像処理手順探索方法 |
WO2012023200A1 (ja) * | 2010-08-20 | 2012-02-23 | 富士通株式会社 | 情報処理システム、管理装置、および情報処理装置の管理方法 |
-
2017
- 2017-07-06 JP JP2017132496A patent/JP6923790B2/ja active Active
-
2018
- 2018-06-28 US US16/021,259 patent/US10579763B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20190012410A1 (en) | 2019-01-10 |
JP2019016129A (ja) | 2019-01-31 |
US10579763B2 (en) | 2020-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6465092B2 (ja) | 最適化装置及び最適化装置の制御方法 | |
JP6923790B2 (ja) | 最適化装置及び最適化装置の制御方法 | |
JP6892599B2 (ja) | 最適化装置及び最適化装置の制御方法 | |
US11093669B2 (en) | Method and system for quantum computing | |
JP6993571B2 (ja) | 最適化装置及び最適化装置の制御方法 | |
US10885147B2 (en) | Optimization apparatus and control method thereof | |
JP7197789B2 (ja) | 最適化装置及び最適化装置の制御方法 | |
JP7100257B2 (ja) | 最適化装置及び最適化装置の制御方法 | |
JP2017219952A (ja) | イジング装置及びイジング装置の制御方法 | |
JP7273288B2 (ja) | サンプリング装置及びサンプリング装置の制御方法 | |
CN111381495B (zh) | 优化装置及优化装置的控制方法 | |
CN112805769B (zh) | 秘密s型函数计算系统、装置、方法及记录介质 | |
JP7137064B2 (ja) | 最適化装置及び最適化装置の制御方法 | |
US20200117697A1 (en) | Optimization device and control method of optimization device | |
US20190095211A1 (en) | Computational method for temporal pooling and correlation | |
JP2020046715A (ja) | 計算装置、計算プログラム、記録媒体及び計算方法 | |
JP7256378B2 (ja) | 最適化システムおよび最適化システムの制御方法 | |
JP2019087273A (ja) | 最適化装置及び最適化装置の制御方法 | |
JPWO2020054061A1 (ja) | 最適化装置、最適化装置の制御方法および最適化装置の制御プログラム | |
JP2019071113A (ja) | イジング装置及びイジング装置の制御方法 | |
Christiani et al. | Towards a scalable neuromorphic hardware for classification and prediction with stochastic no-prop algorithms | |
CN115577824A (zh) | 数据处理设备、存储程序的计算机可读记录介质和方法 | |
Ali et al. | Introduction to data analysis and visualization in biomedical informatics minitrack |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200409 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20200414 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20200414 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210317 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210330 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210526 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210629 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210712 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6923790 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |