JP6911239B2 - 検査装置 - Google Patents
検査装置 Download PDFInfo
- Publication number
- JP6911239B2 JP6911239B2 JP2017185474A JP2017185474A JP6911239B2 JP 6911239 B2 JP6911239 B2 JP 6911239B2 JP 2017185474 A JP2017185474 A JP 2017185474A JP 2017185474 A JP2017185474 A JP 2017185474A JP 6911239 B2 JP6911239 B2 JP 6911239B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- current
- double layer
- electric double
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Landscapes
- Secondary Cells (AREA)
- Measurement Of Resistance Or Impedance (AREA)
- Tests Of Electric Status Of Batteries (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
Description
本発明は、検査装置に係り、更に詳しくは、電気二重層キャパシタの内部抵抗を高精度で測定することができる検査装置の改良に関する。
電気二重層キャパシタ（ＥＤＬＣ：Electric Double Layer Capacitor）は、出力密度が高く、大電流を充放電することができる長寿命の蓄電装置として知られ、例えば、自動車用バッテリーとして用いられている。電気二重層キャパシタを用いたバッテリーは、容量を増大させるために複数の電気二重層キャパシタを並列接続して構成される場合がある。このようなバッテリー内に内部抵抗が大きく異なる電気二重層キャパシタが混在すれば、内部抵抗が小さな電気二重層キャパシタに電流が集中してしまうという問題が発生する。このため、並列接続される電気二重層キャパシタは内部抵抗を略一致させておく必要があり、電気二重層キャパシタの内部抵抗を正確に測定し、電気二重層キャパシタの選別を予め行っておく必要がある。このため、電気二重層キャパシタの製造時には内部抵抗を測定する特性検査が行われる。
図１４は、電気二重層キャパシタの等価回路を示した図である。電気二重層キャパシタの等価回路は、容量素子Ｃ、並列内部抵抗Ｒｐ及び直列内部抵抗Ｒｓにより構成される。並列内部抵抗Ｒｐは、容量素子Ｃの内部に含まれ、等価的には容量素子Ｃに並列に接続された内部抵抗であり、定電圧状態で容量素子Ｃの漏れ電流を計測することにより求められる。一方、直列内部抵抗Ｒｓは、容量素子Ｃに直列接続された内部抵抗であり、例えば、定電流充電、定電圧充電、定電流放電を順に行って、定電圧充電から定電流放電への切り替え時における電圧降下を測定することにより求められる。なお、本明細書における内部抵抗は、特段の記載がない限り、直列内部抵抗Ｒｓを指すものとする。
内部抵抗の測定は、電流制御電源を内蔵する検査装置を用いて行われる。この内蔵電源は、例えば２０Ａの大電流を出力可能な電源であることから、内蔵電源及び出力端子間に出力リレーを設け、内部抵抗の測定時以外は出力を遮断することが安全性確保の観点からは望ましい。また、充放電を休止させたときの電圧変化に基づいて内部抵抗を測定する場合、内蔵電源及び出力端子間に出力リレーを設け、充放電休止中における電流入出力を完全に遮断することが望ましい。
しかしながら、このような検査装置では、出力リレーが出力を遮断している場合に、電気二重層キャパシタが検査装置に対し電気的にフローティングな状態になる。この状態で、電気二重層キャパシタの素子電圧を検出した場合、コモンモードノイズの影響を受けて、素子電圧を高精度で計測することができない。このため、電気二重層キャパシタの絶縁内部抵抗の測定精度が低下するという問題があった。
本発明は、上記に事情に鑑みてなされたものであり、出力リレーを用いた出力遮断により安全性を確保しつつ、電気二重層キャパシタの内部抵抗を高精度で測定することができる検査装置を提供することを目的とする。
本発明の第１の態様による検査装置は、定電流充電又は定電流放電を行って電気二重層キャパシタの内部抵抗を測定する検査装置であって、上記電気二重層キャパシタが一対の第１配線を介して接続される出力端子と、上記電気二重層キャパシタが一対の第２配線を介して接続されるリモート検出端子と、上記出力端子を介して上記電気二重層キャパシタへ電流を出力する電源回路と、上記電源回路及び上記出力端子を接続する正極配線及び負極配線を連動して遮断する一対の出力リレーと、上記リモート検出端子を介して、上記電気二重層キャパシタの素子電圧を測定する素子電圧検出部と、上記負極配線用の上記出力リレーに並列に接続され、上記リモート検出端子におけるコモンモードノイズを抑制するインピーダンス素子とを備える。
本発明の第２の態様による検査装置は、上記構成に加えて、上記インピーダンス素子として容量素子が用いられる。
この様な構成を採用することにより、連動する一対の出力リレーにより、電源回路及び出力端子を接続する正極配線及び負極配線をともに遮断することができる。このため、検査装置の安全性を向上させることができる。
また、負極配線用の出力リレーに並列に容量素子を接続することにより、一対の出力リレーが正極配線及び負極側配線を遮断した状態であっても、負極配線は、容量素子を介して、高周波的に接続された状態を維持することができる。つまり、出力リレーの遮断後も、高周波領域において電気二重層キャパシタが検出装置に対しフローティングな状態になるのを抑制することができる。従って、リモート検出端子の入力インピーダンスが高く、かつ、出力端子が出力リレーにより遮断されている状態であっても、素子電圧にコモンモードノイズが発生するのを抑制することができるので、電気二重層キャパシタの絶縁内部抵抗を高精度で測定することができる。
本発明の第３の態様による検査装置は、上記構成に加えて、上記リモート検出端子の入力インピーダンスが、上記出力端子の入力インピーダンスよりも高くなるように構成される。
このような構成を採用することにより、電気二重層キャパシタの素子電圧を高精度で計測し、電気二重層キャパシタの絶縁内部抵抗を正確に求めることができる。
本発明の第４の態様による検査装置は、上記構成に加えて、上記素子電圧検出部が、上記リモート検出端子間の電圧を測定する計装アンプを有する。
このような構成を採用することにより、コモンモードノイズの影響を抑制することができる。このため、電気二重層キャパシタの素子電圧を高精度で計測し、電気二重層キャパシタの絶縁内部抵抗を正確に求めることができる。
本発明によれば、出力リレーを用いた出力遮断により安全性を確保しつつ、電気二重層キャパシタの内部抵抗を高精度で測定する検査装置を提供することができる。
実施の形態１．
＜検査システムの概要＞
図１は、本発明の実施の形態１による検査装置１を含む検査システムの一例を示した図である。検査装置１は、２つの配線ケーブル１０１，１０２を介して、１つの電気二重層キャパシタ１００に接続される。また、検査装置１には、ユーザ端末１０３が接続されている。この検査システムは、例えば、静電容量３６００Ｆ、最大電流２０Ａの電気二重層キャパシタ１００を検査対象として想定している。
＜検査システムの概要＞
図１は、本発明の実施の形態１による検査装置１を含む検査システムの一例を示した図である。検査装置１は、２つの配線ケーブル１０１，１０２を介して、１つの電気二重層キャパシタ１００に接続される。また、検査装置１には、ユーザ端末１０３が接続されている。この検査システムは、例えば、静電容量３６００Ｆ、最大電流２０Ａの電気二重層キャパシタ１００を検査対象として想定している。
検査装置１は、電気二重層キャパシタ１００の内部抵抗を測定する装置であり、例えば、電気二重層キャパシタ１００の製造工程中の検査工程において使用される。内部抵抗の測定は、電気二重層キャパシタ１００を充放電させ、充放電の開始時又は終了時における電気二重層キャパシタ１００の素子電圧（端子間電圧）の変化量を測定することによって行われる。この検査装置１は、電源端子１１、出力端子１２、リモート検出端子１３及び通信端子１４を備える。
電源端子１１は、図示しない外部電源に接続される端子であり、例えばＡＣ２００Ｖが供給される。外部電源の電力は、検査装置１において直流変換され、出力端子１２から出力される。
出力端子１２は、電気二重層キャパシタ１００に対し電流の供給又は吸い込みを行って電気二重層キャパシタ１００を充放電する一対の端子からなる。電気二重層キャパシタ１００の両端子は、１対の配線ケーブル１０１を介して、出力端子１２にそれぞれ接続される。
リモート検出端子１３は、四端子法を利用し、電気二重層キャパシタ１００の素子電圧を高精度で測定するための一対の端子である。電気二重層キャパシタ１００の両端子は、１対の配線ケーブル１０２を介して、リモート検出端子１３にそれぞれ接続される。リモート検出端子１３は、出力端子１２に比べて十分に高い入力インピーダンスを有しているため、配線ケーブル１０２には電流が流れず、配線ケーブル１０２の電圧降下による影響を受けることなく、電気二重層キャパシタ１００の素子電圧を正確に測定することができる。なお、電気二重層キャパシタ１００の素子電圧をより正確に測定するためには、配線ケーブル１０２は、電気二重層キャパシタ１００の端子に直接接続されることが望ましい。
通信端子１４は、ユーザ端末１０３が接続される端子である。例えば、ＰＣがユーザ端末１０３として通信端子１４に接続される。ユーザは、ユーザ端末１０３を操作することにより、検査装置１の各種設定を行うことができる。また、検査装置１に対し測定開始を指示し、検査装置１から測定結果を取得することができる。
＜内部抵抗の測定方法＞
図２は、電気二重層キャパシタ１００の内部抵抗の測定方法の一例を示した図であり、図中の（ａ）には、電気二重層キャパシタ１００に供給される電流の時間変化が示され、（ｂ）には、電気二重層キャパシタ１００の素子電圧の時間変化が示されている。この図では、内部抵抗の測定方法として異なる３つの方法が示されている。電気二重層キャパシタ１００の検査工程では、これらの測定方法の全てを実施し、３つの測定結果に基づいて検査を行ってもよいし、１又は２つの任意の測定方法のみを実施し、１又は２以上の測定結果に基づいて検査を行ってもよい。
図２は、電気二重層キャパシタ１００の内部抵抗の測定方法の一例を示した図であり、図中の（ａ）には、電気二重層キャパシタ１００に供給される電流の時間変化が示され、（ｂ）には、電気二重層キャパシタ１００の素子電圧の時間変化が示されている。この図では、内部抵抗の測定方法として異なる３つの方法が示されている。電気二重層キャパシタ１００の検査工程では、これらの測定方法の全てを実施し、３つの測定結果に基づいて検査を行ってもよいし、１又は２つの任意の測定方法のみを実施し、１又は２以上の測定結果に基づいて検査を行ってもよい。
まず最初に、電気二重層キャパシタ１００の定電流充電が行われる（時刻ｔ０〜ｔ１）。時刻ｔ０に電気二重層キャパシタ１００に対し予め定められた充電電流Ｉｃの供給が開始され、その後、素子電圧が予め定められた充電目標電圧Ｖｃに到達するまで一定の充電電流Ｉｃの供給が継続される。図中では、素子電圧が充電目標電圧Ｖｃに到達する時刻ｔ１まで電気二重層キャパシタ１００の定電流充電が行われている。
次に、電気二重層キャパシタ１００の充電を一旦休止させる（時刻ｔ１〜ｔ２）。充電の休止は、電気二重層キャパシタ１００に対し検査装置１から電流の入出力が行われない状態であり、時刻ｔ１から予め定められた休止時間Ｔ１（例えば１秒）が経過するまで継続される。図中では、時刻ｔ２まで電気二重層キャパシタ１００の充放電を休止させている。この充電休止により素子電圧がＶｔ１からＶｎ１に低下する。
定電流充電中は、充電電流Ｉｃの流入により電気二重層キャパシタ１００の内部抵抗に電圧降下が発生するのに対し、充電休止中にはこの電圧降下が発生せず、定電流充電の休止により素子電圧が低下する。従って、時刻ｔ１、ｔ２に測定された素子電圧をＶｔ１，Ｖｔ２とすれば、定電流充電の休止による素子電圧の変化量ｄＶ１（＝Ｖｔ１−Ｖｔ２）が、定電流充電時における内部抵抗の電圧降下分に相当し、ｄＶ１／Ｉｃにより内部抵抗を求めることができる。
次に、電気二重層キャパシタ１００の定電圧充電が行われる（時刻ｔ２〜ｔ３）。充電休止中の電気二重層キャパシタ１００に対し、時刻ｔ２に充電目標電圧Ｖｃの定電圧充電が開始され、その後、予め定められた充電時間Ｔ２（例えば２０分）が経過するまで定電圧充電が継続される。図中では、時刻ｔ３まで電気二重層キャパシタ１００の定電圧充電が行われている。定電圧充電中は時間の経過とともに充電電流が減少し、定電圧充電が終了する時刻ｔ３までに充電電流が略ゼロになっている。充電時間Ｔ２は、充電電流を略ゼロにすることができる十分に長い時間として予め定められる。なお、定電圧充電の終了条件は、充電時間Ｔ２に代えて、検出電流Ｉｄにより規定することでもきる。
次に、電気二重層キャパシタ１００の定電流放電が行われる（時刻ｔ３〜ｔ４）。定電圧充電中の電気二重層キャパシタ１００に対し、時刻ｔ３に予め定められた放電電流Ｉｅの引き出しが開始され、その後、素子電圧が予め定められた放電終止電圧Ｖｅに到達するまで一定の放電電流Ｉｅの引き出しが継続される。図中では、素子電圧が放電終止電圧Ｖｅに到達する時刻ｔ４まで電気二重層キャパシタ１００の定電流放電が行われている。この放電開始によって素子電圧がＶｃからＶｒに低下する。
定電圧充電の終了間際には、充電電流が流れず、内部抵抗に電圧降下が発生しないのに対し、定電流放電中は、放電電流Ｉｅが引き出されることにより電気二重層キャパシタ１００の内部抵抗に電圧降下が発生する。この電圧降下は、上記休止中（時刻ｔ１〜ｔ２）とは逆向きの電圧であり、定電流放電の開始により素子電圧が低下する。つまり、時刻ｔ３に測定された素子電圧をＶｔ３（≒Ｖｃ）とすれば、定電流放電の開始による素子電圧の変化量ｄＶ２（＝Ｖｔ３−Ｖｒ）が、定電流放電時における内部抵抗の電圧降下分に相当する。従って、素子電圧の変化量ｄＶ２が得られれば、ｄＶ２／Ｉｅにより内部抵抗を求めることができる。
ここで、放電開始時における素子電圧の変化量ｄＶ２を正確に測定することはできないが、放電中の電圧特性を直線近似することにより変化量ｄＶ２をより高い精度で求めることができる。定電流放電中、素子電圧は時間経過とともに直線的に低下する。このため、放電中における時刻の異なる２点Ｐ１，Ｐ２における素子電圧を測定し、放電中の電圧特性を直線近似し、当該近似直線と時刻ｔ３とが交差する点の電圧値Ｖｒを求め、時刻ｔ３における素子電圧Ｖｔ３との差分を求めれば、放電開始による素子電圧の変化量ｄＶ２が高い精度で得られる。
次に、電気二重層キャパシタ１００の放電を休止させる（時刻ｔ４〜ｔ５）。放電の休止は、充電の休止と同様、電気二重層キャパシタ１００に対し検査装置１から電流の入出力が行われない状態であり、時刻ｔ４から予め定められた休止時間Ｔ３（例えば１秒）が経過するまで継続される。図中では、時刻ｔ５まで電気二重層キャパシタ１００の充放電を休止させている。この放電休止により素子電圧がＶｅからＶｔ５に上昇する。
定電流放電中は、放電電流Ｉｅの引き出しにより電気二重層キャパシタ１００の内部抵抗に電圧降下が発生するのに対し、放電休止中にはこの電圧降下が発生せず、定電流放電の休止により素子電圧が上昇する。従って、時刻ｔ４，ｔ５に測定された素子電圧をＶｔ４（≒Ｖｅ），Ｖｔ５とすれば、定電流放電の休止による素子電圧の変化量ｄＶ３（＝Ｖｔ５−Ｖｔ４）が、定電流放電時における内部抵抗の電圧降下分に相当し、ｄＶ３／Ｉｅにより内部抵抗を求めることができる。
このような測定方法をもちいて、内部抵抗を高精度で測定しようとする場合、充電電流Ｉｃ，放電電流Ｉｅ、定電圧充電中の素子電圧が、リップルを含まず、高い精度で安定している必要がある。また、充電電流Ｉｃ及び放電電流Ｉｅが、充放電開始時に素早く立ち上がる高い応答特性を有している必要がある。さらに、素子電圧を高精度で測定可能である必要がある。特に、充放電の休止中においても素子電圧が高精度で測定可能であることが求められる。本実施の形態による検査装置１は、このような条件を満たし、内部抵抗を高精度で測定することができる装置であり、その詳細構成について更に説明する。
＜検査装置１の概略構成＞
図３は、図１の検査装置１の一構成例を示した図である。検査装置１は、スイッチングレギュレータ（ＳＷＲ）で構成された複数の電源回路１１１〜１１３と、シリーズレギュレータ（ＳＲＲ）を備えた主回路ユニット１１４と、制御ユニット１１５とにより構成される。
図３は、図１の検査装置１の一構成例を示した図である。検査装置１は、スイッチングレギュレータ（ＳＷＲ）で構成された複数の電源回路１１１〜１１３と、シリーズレギュレータ（ＳＲＲ）を備えた主回路ユニット１１４と、制御ユニット１１５とにより構成される。
（１）電源回路１１１〜１１３
電源回路１１１〜１１３は、いずれも外部電源を変換し、直流電圧Ｖｓ１〜Ｖｓ３を出力するスイッチングレギュレータである。第１の電源回路１１１は、主回路ユニット１１４に電圧Ｖｓ１を出力する可変電源である。出力電圧Ｖｓ１は、制御ユニット１１５からの電圧指令値Ｃｖ１により指定される。例えば、第１の電源回路１１１は、充電動作用の電源として０〜７．５Ｖを供給することができる。
電源回路１１１〜１１３は、いずれも外部電源を変換し、直流電圧Ｖｓ１〜Ｖｓ３を出力するスイッチングレギュレータである。第１の電源回路１１１は、主回路ユニット１１４に電圧Ｖｓ１を出力する可変電源である。出力電圧Ｖｓ１は、制御ユニット１１５からの電圧指令値Ｃｖ１により指定される。例えば、第１の電源回路１１１は、充電動作用の電源として０〜７．５Ｖを供給することができる。
同様にして、第２の電源回路１１２も、主回路ユニット１１４に電圧Ｖｓ２を出力する可変電源である。出力電圧Ｖｓ２は、制御ユニット１１５からの電圧指令値Ｃｖ２により指定される。例えば、第２の電源回路１１２は、放電動作用の電源として−３．３Ｖ〜０Ｖを供給することができる。
第３の電源回路１１３は、制御ユニット１１５に電圧Ｖｓ３を供給する固定電源である。出力電圧Ｖｓ３として、例えば２４Ｖを供給することができる。
（２）主回路ユニット１１４
主回路ユニット１１４は、主回路を構成する回路基板であり、第１及び第２の電源回路１１１，１１２からの出力電圧Ｖｓ１，Ｖｓ２を変換し、出力端子１２を介して出力するシリーズレギュレータを備え、電気二重層キャパシタ１００の充放電を制御する。
主回路ユニット１１４は、主回路を構成する回路基板であり、第１及び第２の電源回路１１１，１１２からの出力電圧Ｖｓ１，Ｖｓ２を変換し、出力端子１２を介して出力するシリーズレギュレータを備え、電気二重層キャパシタ１００の充放電を制御する。
（３）制御ユニット１１５
制御ユニット１１５は、主回路ユニット１１４を制御する回路基板であり、マイクロプロセッサを内蔵するとともに、リモート検出端子１３及び通信端子１４に接続されている。制御ユニット１１５は、電圧指令値Ｃｖ１，Ｃｖ２を生成し、電源回路１１１及び１１２の出力電圧Ｖｓ１，Ｖｓ２を制御する。また、電流指令値Ｉrefを生成し、主回路ユニット１１４の出力を制御する。
制御ユニット１１５は、主回路ユニット１１４を制御する回路基板であり、マイクロプロセッサを内蔵するとともに、リモート検出端子１３及び通信端子１４に接続されている。制御ユニット１１５は、電圧指令値Ｃｖ１，Ｃｖ２を生成し、電源回路１１１及び１１２の出力電圧Ｖｓ１，Ｖｓ２を制御する。また、電流指令値Ｉrefを生成し、主回路ユニット１１４の出力を制御する。
さらに、制御ユニット１１５は、リモート検出端子１３を介して、素子電圧Ｖｒｍを検出することができ、検出された素子電圧Ｖｒｍは、充放電制御に用いられるとともに、電気二重層キャパシタ１００の内部抵抗の測定にも用いられる。また、通信端子１４を介して、ユーザ端末１０３からの制御信号を受信し、測定結果をユーザ端末１０３に出力する。
＜主回路ユニット１１４の詳細構成＞
図４は、図３の主回路ユニット１１４の詳細構成の一例を示した図である。主回路ユニット１１４は、トランジスタＴＲ１〜ＴＲ４によって構成されるシリーズレギュレータＳＲＲを備えている。なお、図中に矩形で示され、特段の言及がない素子は抵抗である。
図４は、図３の主回路ユニット１１４の詳細構成の一例を示した図である。主回路ユニット１１４は、トランジスタＴＲ１〜ＴＲ４によって構成されるシリーズレギュレータＳＲＲを備えている。なお、図中に矩形で示され、特段の言及がない素子は抵抗である。
（１）プッシュプル回路ＰＰ１
プッシュプル回路ＰＰ１は、一対のトランジスタＴＲ１，ＴＲ２で構成される相補型エミッタフォロワ回路である。トランジスタＴＲ１，ＴＲ２の共通のベース端子がプッシュプル回路ＰＰ１の入力端子となり、トランジスタＴＲ１，ＴＲ２の共通のエミッタ端子がプッシュプル回路ＰＰ１の出力端子となる。トランジスタＴＲ１のコレクタ端子には、第１の電源回路１１１の出力電圧Ｖｓ１が印加され、トランジスタＴＲ２のコレクタ端子には、第２の電源回路１１２の出力電圧Ｖｓ２が印加され、充電時には、トランジスタＴＲ１が電気二重層キャパシタ１００に充電電流を供給し、放電時には、トランジスタＴＲ２が電気二重層キャパシタ１００から放電電流を引き出す。
プッシュプル回路ＰＰ１は、一対のトランジスタＴＲ１，ＴＲ２で構成される相補型エミッタフォロワ回路である。トランジスタＴＲ１，ＴＲ２の共通のベース端子がプッシュプル回路ＰＰ１の入力端子となり、トランジスタＴＲ１，ＴＲ２の共通のエミッタ端子がプッシュプル回路ＰＰ１の出力端子となる。トランジスタＴＲ１のコレクタ端子には、第１の電源回路１１１の出力電圧Ｖｓ１が印加され、トランジスタＴＲ２のコレクタ端子には、第２の電源回路１１２の出力電圧Ｖｓ２が印加され、充電時には、トランジスタＴＲ１が電気二重層キャパシタ１００に充電電流を供給し、放電時には、トランジスタＴＲ２が電気二重層キャパシタ１００から放電電流を引き出す。
トランジスタＴＲ１は、エミッタフォロワ回路を構成するＮＰＮ型バイポーラトランジスタであり、ベース電流を電流増幅率ｈＥＦで増幅したコレクタ電流が流れ、このコレクタ電流が電気二重層キャパシタ１００の充電電流となる。
トランジスタＴＲ２は、エミッタフォロワ回路を構成するＰＮＰ型バイポーラトランジスタであり、ベース電流を電流増幅率ｈＥＦで増幅したコレクタ電流が流れ、このコレクタ電流が電気二重層キャパシタ１００の放電電流となる。
（２）プッシュプル回路ＰＰ２
プッシュプル回路ＰＰ２も、一対のトランジスタＴＲ３，ＴＲ４で構成される相補型エミッタフォロワ回路であり、トランジスタＴＲ３，ＴＲ４の共通のエミッタ端子がトランジスタＴＲ１，ＴＲ２の共通のベース端子に接続されている。２段のプッシュプル回路ＰＰ１，ＰＰ２を接続することにより、トランジスタＴＲ１，ＴＲ３がダーリントン接続され、トランジスタＴＲ２，ＴＲ４もダーリントン接続され、充電時及び放電時のいずれの場合も電流増幅率ｈＥＦを増大させることができる。このような構成を採用することにより、大電流を出力するトランジスタＴＲ１，ＴＲ２であっても、オペアンプＯＰ１で駆動することが可能になる。
プッシュプル回路ＰＰ２も、一対のトランジスタＴＲ３，ＴＲ４で構成される相補型エミッタフォロワ回路であり、トランジスタＴＲ３，ＴＲ４の共通のエミッタ端子がトランジスタＴＲ１，ＴＲ２の共通のベース端子に接続されている。２段のプッシュプル回路ＰＰ１，ＰＰ２を接続することにより、トランジスタＴＲ１，ＴＲ３がダーリントン接続され、トランジスタＴＲ２，ＴＲ４もダーリントン接続され、充電時及び放電時のいずれの場合も電流増幅率ｈＥＦを増大させることができる。このような構成を採用することにより、大電流を出力するトランジスタＴＲ１，ＴＲ２であっても、オペアンプＯＰ１で駆動することが可能になる。
トランジスタＴＲ１〜ＴＲ４は、いずれも電流増幅を行う素子であり、スイッチングレギュレータを構成するトランジスタのようなオン／オフ動作を行っていない。このため、リップルのない安定性の高い出力が得られる。また、容量素子を用いた平滑化処理が必要ないため、良好な応答性を確保することができる。このため、電気二重層キャパシタ１００の内部抵抗の測定を高精度で行うことができる。
（３）出力端子１２
出力端子１２の正極側は、シャント抵抗ＳＨ及び出力リレーＲＹ１を介して、プッシュプル回路ＰＰ１の出力端子に接続される。また、出力端子１２の負極側は、出力リレーＲＹ２を介して、電源回路１１１，１１２のグランドに接続されている。
出力端子１２の正極側は、シャント抵抗ＳＨ及び出力リレーＲＹ１を介して、プッシュプル回路ＰＰ１の出力端子に接続される。また、出力端子１２の負極側は、出力リレーＲＹ２を介して、電源回路１１１，１１２のグランドに接続されている。
（４）シャント抵抗ＳＨ
シャント抵抗ＳＨは、出力電流を検出するための抵抗素子であり、出力リレーＲＹ１よりもプッシュプル回路ＰＰ１側に設けられている。シャント抵抗ＳＨの端子間電圧は、電流フィードバック回路２に入力され、当該電圧に基づいて検出電流Ｉｄが求められる。
シャント抵抗ＳＨは、出力電流を検出するための抵抗素子であり、出力リレーＲＹ１よりもプッシュプル回路ＰＰ１側に設けられている。シャント抵抗ＳＨの端子間電圧は、電流フィードバック回路２に入力され、当該電圧に基づいて検出電流Ｉｄが求められる。
（５）出力リレーＲＹ１，ＲＹ２
出力リレーＲＹ１，ＲＹ２は、シリーズレギュレータＳＲＲ及び出力端子１２間に設けられ、これらを接続する一対の配線を遮断可能なスイッチング素子である。出力リレーＲＹ１，ＲＹ２は、制御ユニット１１５からのリレー制御信号Ｃｒｙに基づいて互いに連動して動作し、電気二重層キャパシタ１００の充放電時には共に閉状態になり、電気二重層キャパシタ１００がプッシュプル回路ＰＰ１に接続される一方、それ以外は共に開状態になり、電気二重層キャパシタ１００がプッシュプル回路ＰＰ１から切り離される。つまり、出力リレーＲＹ１，ＲＹ２は、電流指令値Ｉrefがゼロの場合に開状態となり、シリーズレギュレータＳＲＲの出力を遮断する。このような出力リレーＲＹ１，ＲＹ２を備えることにより、充放電の休止中における電流入出力を完全に遮断することができ、内部抵抗を高精度で測定することができる。また、スタンバイ時における不用意な電流出力を防止し、安全性を向上させることができる。
出力リレーＲＹ１，ＲＹ２は、シリーズレギュレータＳＲＲ及び出力端子１２間に設けられ、これらを接続する一対の配線を遮断可能なスイッチング素子である。出力リレーＲＹ１，ＲＹ２は、制御ユニット１１５からのリレー制御信号Ｃｒｙに基づいて互いに連動して動作し、電気二重層キャパシタ１００の充放電時には共に閉状態になり、電気二重層キャパシタ１００がプッシュプル回路ＰＰ１に接続される一方、それ以外は共に開状態になり、電気二重層キャパシタ１００がプッシュプル回路ＰＰ１から切り離される。つまり、出力リレーＲＹ１，ＲＹ２は、電流指令値Ｉrefがゼロの場合に開状態となり、シリーズレギュレータＳＲＲの出力を遮断する。このような出力リレーＲＹ１，ＲＹ２を備えることにより、充放電の休止中における電流入出力を完全に遮断することができ、内部抵抗を高精度で測定することができる。また、スタンバイ時における不用意な電流出力を防止し、安全性を向上させることができる。
負極側の出力リレーＲＹ２には、容量素子Ｃ１が並列に接続され、容量素子Ｃ１を介して、常時、電気二重層キャパシタ１００と検査装置１のグランドとが高周波的に接続されている。このため、出力リレーＲＹ２が開状態の場合に、電気二重層キャパシタ１００の両端子が検査装置１に対しフローティングな状態になるのを防止している。このため、リレーＲＹ１，ＲＹ２が開状態となる充放電の休止中における素子電圧Ｖｒｍの計測精度が、高周波領域におけるコモンモード（同相電圧）ノイズの影響を受けて低下するのを防止することができる。
（６）電流フィードバック回路２
電流フィードバック回路２は、シリーズレギュレータＳＲＲを制御対象とするフィードバック制御を行う回路であり、シャント抵抗ＳＨの出力に基づいて検出電流Ｉｄを求め、この検出電流Ｉｄを電流指令値Ｉrefに一致させるための操作量Ｕｉを求める。検出電流Ｉｄは制御対象の出力であり、電流指令値Ｉrefは制御対象の目標値であり、制御ユニット１１５から与えられる。操作量Ｕｉは、抵抗Ｒ２を介してオペアンプＯＰ１に入力される。電流フィードバック回路２の詳細構成については後述する。
電流フィードバック回路２は、シリーズレギュレータＳＲＲを制御対象とするフィードバック制御を行う回路であり、シャント抵抗ＳＨの出力に基づいて検出電流Ｉｄを求め、この検出電流Ｉｄを電流指令値Ｉrefに一致させるための操作量Ｕｉを求める。検出電流Ｉｄは制御対象の出力であり、電流指令値Ｉrefは制御対象の目標値であり、制御ユニット１１５から与えられる。操作量Ｕｉは、抵抗Ｒ２を介してオペアンプＯＰ１に入力される。電流フィードバック回路２の詳細構成については後述する。
（７）出力電圧検出部３
出力電圧検出部３は、出力リレーＲＹ１，ＲＹ２よりも出力端子１２側において、出力端子１２間の電圧を測定し、検出電圧Ｖｄとして出力する。この検出電圧Ｖｄは、抵抗Ｒ１を介してオペアンプＯＰ１に入力される。
出力電圧検出部３は、出力リレーＲＹ１，ＲＹ２よりも出力端子１２側において、出力端子１２間の電圧を測定し、検出電圧Ｖｄとして出力する。この検出電圧Ｖｄは、抵抗Ｒ１を介してオペアンプＯＰ１に入力される。
（８）出力制御回路４
出力制御回路４は、検出電圧Ｖｄ及び操作量Ｕｉに基づいて、シリーズレギュレータＳＲＲの出力電圧を制御する制御回路であり、オペアンプＯＰ１及び抵抗Ｒ１〜Ｒ３により構成される。
出力制御回路４は、検出電圧Ｖｄ及び操作量Ｕｉに基づいて、シリーズレギュレータＳＲＲの出力電圧を制御する制御回路であり、オペアンプＯＰ１及び抵抗Ｒ１〜Ｒ３により構成される。
オペアンプＯＰ１は、前段のプッシュプル回路ＰＰ２に対し入力電圧を与える増幅回路であり、抵抗Ｒ３を介して、後段のプッシュプル回路ＰＰ１の出力電圧を反転入力端子に帰還させた反転増幅器である。オペアンプＯＰ１の反転入力端子には、検出電圧Ｖｄの反転信号が抵抗Ｒ１を介して入力されるとともに、電流フィードバック回路２で生成された操作量Ｕｉの反転信号が抵抗Ｒ２を介して接続される。
この回路では、シリーズレギュレータＳＲＲの出力電圧が（Ｖｄ／Ｒ１＋Ｕｉ／Ｒ２）×Ｒ３となる。つまり、シリーズレギュレータＳＲＲの出力電圧は、検出電圧Ｖｄ及び操作量Ｕｉの加重和（線形和）として表される。例えば、抵抗Ｒ１〜Ｒ３を同じ値にすれば、シリーズレギュレータＳＲＲの出力電圧は、検出電圧Ｖｄ及び操作量Ｕｉの和になる。
出力制御回路４では、操作量Ｕｉに検出電圧Ｖｄが加算され、操作量Ｕｉを用いた出力電流のフィードバック制御と、検出電圧Ｖｄを用いた出力電圧のフィードフォワード制御とが同時に行われる。検出電流Ｉｄから求められた操作量Ｕｉをフィードバックして出力電圧を制御する際、操作量Ｕｉに検出電圧Ｖｄを加算することにより、フィードバック制御の操作量Ｕｉをオフセットさせ、その変化範囲の中心を現在の出力電圧に一致させることができる。このため、フィードバック制御をより効果的に行うことができ、応答性を向上させることができる。
また、操作量Ｕｉに検出電圧Ｖｄを加算することにより、開状態の出力リレーＲＹ１の両端電圧を一致させることができる。後述するとおり、出力リレーＲＹ１が開状態のとき、電流フィードバック回路２は無効化され、操作量Ｕｉとしてゼロが出力される。このため、検出電圧Ｖｄを用いない場合、開状態の出力リレーＲＹ１の両端には、素子電圧Ｖｒｍに相当する電位差が生じる。この状態で、出力リレーＲＹ１をオンすれば、当該電位差により突入電流が流れる。これに対し、操作量Ｕｉに検出電圧Ｖｄを加算した値を用いて出力電圧を制御すれば、開状態の出力リレーＲＹ１の両端電圧を一致させることができる。その結果、出力リレーＲＹ１のオン時に突入電流が流れるのを防止することができるとともに、出力リレーＲＹ１のオン直後における電流出力の応答性を向上させることができる。
＜電流フィードバック回路２＞
図５は、図４の電流フィードバック回路２の詳細構成の一例を示した図である。電流フィードバック回路２は、シャント抵抗ＳＨの端子間電圧から検出電流Ｉｄを求め、検出電流Ｉｄを出力、電流指令値Ｉrefを目標値とするＰＩ制御の操作量Ｕｉを求めている。図示した電流フィードバック回路２は、差動増幅回路Ａ１、反転増幅回路Ａ２及びＰＩ制御回路Ａ３により構成される。
図５は、図４の電流フィードバック回路２の詳細構成の一例を示した図である。電流フィードバック回路２は、シャント抵抗ＳＨの端子間電圧から検出電流Ｉｄを求め、検出電流Ｉｄを出力、電流指令値Ｉrefを目標値とするＰＩ制御の操作量Ｕｉを求めている。図示した電流フィードバック回路２は、差動増幅回路Ａ１、反転増幅回路Ａ２及びＰＩ制御回路Ａ３により構成される。
（１）差動増幅回路Ａ１
差動増幅回路Ａ１は、オペアンプＯＰ２及び抵抗素子により構成される電流検出部であり、シャント抵抗ＳＨの端子間電圧を増幅し、検出電流Ｉｄを求める。検出電流Ｉｄは、反転増幅回路Ａ２へ出力されるとともに、制御ユニット１１５へも出力される。
差動増幅回路Ａ１は、オペアンプＯＰ２及び抵抗素子により構成される電流検出部であり、シャント抵抗ＳＨの端子間電圧を増幅し、検出電流Ｉｄを求める。検出電流Ｉｄは、反転増幅回路Ａ２へ出力されるとともに、制御ユニット１１５へも出力される。
（２）反転増幅回路Ａ２
反転増幅回路Ａ２は、オペアンプＯＰ３及び抵抗素子により構成され、検出電流Ｉｄの符号を反転させた反転信号を生成し、ＰＩ制御回路Ａ３に入力する。
反転増幅回路Ａ２は、オペアンプＯＰ３及び抵抗素子により構成され、検出電流Ｉｄの符号を反転させた反転信号を生成し、ＰＩ制御回路Ａ３に入力する。
（３）ＰＩ制御回路Ａ３
ＰＩ制御回路Ａ３は、オペアンプＯＰ４、抵抗素子Ｒ４〜Ｒ６及び容量素子Ｃ２により構成されるＰＩ演算回路であり、検出電流Ｉｄ及び電流指令値Ｉrefの差分に基づいて、ＰＩ制御の操作量Ｕｉを求める。オペアンプＯＰ４の反転入力端子には、抵抗Ｒ４を介して検出電流Ｉｄの反転信号が入力されるとともに、抵抗Ｒ５を介して電流指令値Ｉrefが入力される。つまり、検出電流Ｉｄ及び電流指令値Ｉrefの差がオペアンプＯＰ４に入力される。
ＰＩ制御回路Ａ３は、オペアンプＯＰ４、抵抗素子Ｒ４〜Ｒ６及び容量素子Ｃ２により構成されるＰＩ演算回路であり、検出電流Ｉｄ及び電流指令値Ｉrefの差分に基づいて、ＰＩ制御の操作量Ｕｉを求める。オペアンプＯＰ４の反転入力端子には、抵抗Ｒ４を介して検出電流Ｉｄの反転信号が入力されるとともに、抵抗Ｒ５を介して電流指令値Ｉrefが入力される。つまり、検出電流Ｉｄ及び電流指令値Ｉrefの差がオペアンプＯＰ４に入力される。
また、オペアンプＯＰ４の反転入力端子及び出力端子間には、抵抗Ｒ６及び容量素子Ｃ２の直列回路からなる帰還回路が設けられ、オペアンプＯＰ４は、入力値に対する比例値（Ｐ成分）及び積分値（Ｉ成分）の和を出力する。このような構成により、検出電流ＩｄについてのＰＩ演算が行われ、ＰＩ制御で使用される操作量Ｕｉの反転信号が生成される。
さらに、オペアンプＯＰ４の帰還回路には、無効化スイッチＡＳが並列に接続されている。無効化スイッチＡＳは、オペアンプＯＰ４の反転入力端子及び出力端子間を短絡することによりＰＩ制御を無効化する開閉器であり、例えば、アナログスイッチが用いられる。無効化スイッチＡＳは、制御ユニット１１５からの無効化信号Ｃａｓに基づいて動作する。ＰＩ制御時には、無効化信号Ｃａｓが非アクティブになり、無効化スイッチＡＳが開状態となる一方、ＰＩ制御を行わないアイドル時には、無効化信号Ｃａｓがアクティブになり、無効化スイッチＡＳが閉状態となる。無効化スイッチＡＳが閉状態になれば、オペアンプＯＰ４への入力値にかかわらず操作量Ｕｉはゼロになり、ＰＩ制御が無効化される。
出力リレーＲＹ１が開状態になり、出力リレーＲＹ１が出力を遮断している状態では、ＰＩ制御の操作量Ｕｉが検出電流Ｉｄに反映されることはない。このため、出力電流のフィードバック制御が正常に機能せず、シリーズレギュレータＳＲＲの出力電圧が定まらない状態になる。
例えば、電流指令値Ｉrefをゼロにしたとしても、アナログ制御において、電流指令値Ｉrefに対し検出電流Ｉｄが完全に一致することはなく、常時誤差が生じている。その誤差が、ＰＩ制御回路Ａ３によって積分されると、意図しない操作量Ｕｉが出力される。このとき、出力リレーＲＹ１が開状態であるため、操作量Ｕｉが検出電流Ｉｄに反映されず、時間の経過ととともに操作量Ｕｉが単調に増加又は減少し、最大値又は最小値に至るまで振り切ってしまう。
その結果、アイドリング時にトランジスタＴＲ１〜ＴＲ４が熱暴走により破壊され、あるいは、出力リレーＲＹ１の両端子に大きな電位差が発生し、その後の出力リレーＲＹ１，ＲＹ２のオン時に電気二重層キャパシタ１００に突入電流が流れる可能性がある。このような問題の発生を防止するために、アイドリング時には、無効化スイッチＡＳにより操作量Ｕｉを強制的にゼロ固定している。
＜制御ユニット１１５＞
図６は、図３の制御ユニット１１５の詳細構成の一例を示した図である。この制御ユニット１１５は、電源回路１１１〜１１３及び主回路ユニット１１４を制御する回路ユニットであり、配線特性記憶部４０、素子電圧検出部４１、電圧制御部４２及びシーケンス制御部４３により構成される。
図６は、図３の制御ユニット１１５の詳細構成の一例を示した図である。この制御ユニット１１５は、電源回路１１１〜１１３及び主回路ユニット１１４を制御する回路ユニットであり、配線特性記憶部４０、素子電圧検出部４１、電圧制御部４２及びシーケンス制御部４３により構成される。
（１）配線特性記憶部４０
配線特性記憶部４０は、出力端子１２及び電気二重層キャパシタ１００を互いに接続する配線ケーブル１０１の電気的特性を保持する。例えば、配線ケーブル１０１のインピーダンスが配線特性Ｃｚとして配線特性記憶部４０に保持される。この配線特性Ｃｚは、ユーザ端末１０３又は検査装置１に対するユーザ操作により電気二重層キャパシタ１００の検査開始前に予め入力される。
配線特性記憶部４０は、出力端子１２及び電気二重層キャパシタ１００を互いに接続する配線ケーブル１０１の電気的特性を保持する。例えば、配線ケーブル１０１のインピーダンスが配線特性Ｃｚとして配線特性記憶部４０に保持される。この配線特性Ｃｚは、ユーザ端末１０３又は検査装置１に対するユーザ操作により電気二重層キャパシタ１００の検査開始前に予め入力される。
（２）素子電圧検出部４１
素子電圧検出部４１は、リモート検出端子１３に接続され、電気二重層キャパシタ１００の素子電圧Ｖｒｍを検出する回路である。出力端子１２の電圧ではなく、リモート検出端子１３の電圧を計測することにより、四端子法を利用して電気二重層キャパシタ１００の素子電圧Ｖｒｍを正確に検出することができる。また、出力リレーＲＹ１，ＲＹ２が開状態であっても、素子電圧Ｖｒｍを検出することができる。
素子電圧検出部４１は、リモート検出端子１３に接続され、電気二重層キャパシタ１００の素子電圧Ｖｒｍを検出する回路である。出力端子１２の電圧ではなく、リモート検出端子１３の電圧を計測することにより、四端子法を利用して電気二重層キャパシタ１００の素子電圧Ｖｒｍを正確に検出することができる。また、出力リレーＲＹ１，ＲＹ２が開状態であっても、素子電圧Ｖｒｍを検出することができる。
素子電圧検出部４１には、高い入力インピーダンスを有し、電気二重層キャパシタ１００の素子電圧を正確に測定することができる回路、例えば、差動アンプが用いられる。特に、計装アンプを用いることが望ましい。計装アンプは、良好なコモンモード除去比を有するため、素子電圧Ｖｒｍをより正確に測定することできる。ただし、計装アンプを用いても、高周波領域におけるコモンモードの影響を十分を除去することは難しい。このため、さらに容量素子Ｃ１を設けて、高周波領域におけるコモンモードの混入を抑圧している。
素子電圧検出部４１のグランドは、主回路ユニット１１４のグランドと電気的に接続されている。つまり、素子電圧検出部４１のグランドは、負極側の出力リレーＲＹ２を介して、電気二重層キャパシタ１００の負極に接続されている。しかし、出力リレーＲｙ１，ＲＹ２が開状態になれば、電気二重層キャパシタ１００は、素子電圧検出部４１のグランドから絶縁され、素子電圧検出部４１に対しフローティングな状態となる。この状態で素子電圧Ｖｒｍを測定すれば、コモンモードノイズによる影響を受けて、素子電圧Ｖｒｍの測定精度が低下する。
そこで、負極側の出力リレーＲＹ２に容量素子Ｃ１を並列に接続し、開状態の出力リレーＲＹ２の両端を高周波的に接続することにより、高周波のコモンモードノイズの発生を抑制している。このため、出力リレーＲＹ１，ＲＹ２が開状態であっても、素子電圧検出部４１は、素子電圧Ｖｒｍを高精度で測定することができる。その結果、充放電の休止中であっても素子電圧Ｖｒｍを高精度で測定することができる。
（３）電圧制御部４２
電圧制御部４２は、配線特性Ｃｚ及び素子電圧Ｖｒｍに基づいて、電圧指令値Ｃｖ１，Ｃｖ２を生成し、電源回路１１１，１１２の出力電圧Ｖｓ１，Ｖｓ２を制御する。この電圧制御により、トランジスタＴｒ１，Ｔｒ２において発生する熱損失を低減している。
電圧制御部４２は、配線特性Ｃｚ及び素子電圧Ｖｒｍに基づいて、電圧指令値Ｃｖ１，Ｃｖ２を生成し、電源回路１１１，１１２の出力電圧Ｖｓ１，Ｖｓ２を制御する。この電圧制御により、トランジスタＴｒ１，Ｔｒ２において発生する熱損失を低減している。
エミッタフォロワ回路を構成するトランジスタＴＲ１，ＴＲ２は、出力電流及びコレクタ−エミッタ間電圧Ｖｃｅに応じた損失が発生する。このため、コレクタ−エミッタ間電圧Ｖｃｅを小さくすれば、出力電流を維持しながら損失を低減することができる。ただし、エミッタフォロワ回路が正常に動作するには、コレクタ−エミッタ間電圧ＶｃｅがトランジスタＴＲ１，ＴＲ２のコレクタ−エミッタ間飽和電圧Ｖｃｅ(sat)を越えていることが条件となる。
従って、電圧指令値Ｃｖ１，Ｃｖ２は、トランジスタＴｒ１，Ｔｒ２がＶｃｅ＞Ｖｃｅ（sat）を満足する範囲において、できるだけ小さな出力電圧Ｖｓ１、Ｖｓ２を指定するものであることが望ましい。
電源回路１１１の出力電圧Ｖｓ１は、トランジスタＴＲ１のコレクタ−エミッタ間電圧Ｖｃｅと、配線ケーブル１０１における電圧降下（Ｃｚ×Ｉｄ）と、電気二重層キャパシタ１００の素子電圧Ｖｒｍとを用いて次式で表すことができる。
上式において、右辺の第１項（Ｖｃｅ）は定数であるのに対し、第２項（Ｃｚ×Ｉｄ）及び第３項（Ｖｒｍ）は、いずれも充放電中に変化する値である。
第２項の電圧降下（Ｃｚ×Ｉｄ）は、検査装置１の出力電流に比例する値である。図２（ａ）に示したとおり、充放電開始時には電流が瞬時に変化する。本実施の形態による検査装置１の場合、充放電電流の立ち上がり時間は約６０ｍＳである。このような短時間の変化に対し、電源回路１１１の電圧フィードバック制御を追従させることは困難である。このため、電圧降下（Ｃｚ×Ｉｄ）は、予め最大値を見込んでおく必要がある。つまり、充電動作中における出力電流の最大値は充電電流Ｉｃであるから、第２項の値として（Ｃｚ×Ｉｃ）を見込んでおく必要がある。
第３項の素子電圧Ｖｒｍは、電気二重層キャパシタ１００の端子間電圧であり、充電状態に応じて変化する値である。ただし、図２（ｂ）に示したとおり、充放電中における素子電圧Ｖｒｍの変化は、配線ケーブル１０１の電圧降下の変化に比べれば、極めて緩やかである。このため、第３項のＶｒｍは、素子電圧検出部４１による検出値を用いることができる。
以上のことから、電圧指令値Ｃｖ１は、以下の式により求めることができる。
電源回路１１２の指令値Ｃｖ２についても、電流の向きが電圧指令値Ｃｖ１と逆になる点を除き同様であり、放電動作中における出力電流の最大値はＩｅであるから、電圧指令値Ｃｖ２も以下の式により求めることができる。
電源回路１１２の指令値Ｃｖ２についても、電流の向きが電圧指令値Ｃｖ１と逆になる点を除き同様であり、放電動作中における出力電流の最大値はＩｅであるから、電圧指令値Ｃｖ２も以下の式により求めることができる。
式（２）及び（３）において、Ｖｃｅ、Ｉｃ及びＩｅは定数であり、Ｃｚは配線ケーブル１０１によって決まる値であり、Ｖｒｍは充放電動作中に変化する値である。このため、電圧制御部４２は、これらの式を用いて電圧指令値Ｃｖ１，Ｃｖ２を決定する。つまり、ユーザが指定した配線特性Ｃｚと検出した素子電圧Ｖｒｍとに基づいて、電圧指令値Ｃｖ１，Ｃｖ２を決定する。
本実施の形態による検査装置１は、素子電圧Ｖｒｍを四端子法で計測することにより、配線ケーブル１０１の電圧降下と、電気二重層キャパシタ１００の素子電圧Ｖｒｍとを分離して取得している。このため、素子電圧Ｖｒｍに基づく電圧制御を行うことができる。上述したとおり、前者の変化は、電圧制御による追従が困難であるのに対し、後者の変化は、電圧制御による追従が比較的容易であることから、両者を分離して計測することにより、素子電圧Ｖｒｍに基づく電圧制御を実現でき、熱損失を低減することができる。
なお、一般にトランジスタの飽和電圧Ｖｃｅ(sat)は０．７Ｖ以下である。このため、上式（２）（３）の第１項のＶｃｅは、マージンを考慮して１Ｖ程度を見込んでおけばよい。
（４）シーケンス制御部４３
シーケンス制御部４３は、検出電流Ｉｄ及び素子電圧Ｖｒｍに基づいて、電流指令値Ｉref、リレー制御信号Ｃｒｙ及び無効化信号Ｃａｓを生成し、内部抵抗測定のシーケンス制御を行う。
シーケンス制御部４３は、検出電流Ｉｄ及び素子電圧Ｖｒｍに基づいて、電流指令値Ｉref、リレー制御信号Ｃｒｙ及び無効化信号Ｃａｓを生成し、内部抵抗測定のシーケンス制御を行う。
＜測定シーケンス＞
図７のステップＳ１〜Ｓ５は、検査装置１による内部抵抗の測定シーケンスの一例を示したフローチャートであり、図６のシーケンス制御部４３の動作が示されている。このフローチャートは、ユーザ端末１０３からの測定開始指令により実行される。事前準備として、配線ケーブル１０１の配線特性Ｃｚがユーザ端末１０３から指定される。また、測定開始前には、無効化スイッチＡＳが閉状態、出力リレーＲＹ１，ＲＹ２が開状態になっている。
図７のステップＳ１〜Ｓ５は、検査装置１による内部抵抗の測定シーケンスの一例を示したフローチャートであり、図６のシーケンス制御部４３の動作が示されている。このフローチャートは、ユーザ端末１０３からの測定開始指令により実行される。事前準備として、配線ケーブル１０１の配線特性Ｃｚがユーザ端末１０３から指定される。また、測定開始前には、無効化スイッチＡＳが閉状態、出力リレーＲＹ１，ＲＹ２が開状態になっている。
測定開始指令が入力されると、シーケンス制御部４３は、充電電流Ｉｃを供給する定電流充電処理(ステップＳ１）、定電流充電を休止する充電休止処理（ステップＳ２）、充電目標電圧Ｖｃによる定電圧充電を行う定電圧充電処理（ステップＳ３）、放電電流Ｉｅを引き出す定電流放電処理（ステップＳ４）及び定電流放電を休止する放電休止処理（ステップＳ５）の各処理を順に実行する。これらの各処理の詳細について順に説明する。
（１）定電流充電処理
図８のステップＳ１０１〜Ｓ１０４は、図７の定電流充電処理（ステップＳ１）の詳細動作の一例を示したフローチャートである。測定開始指令が入力されると、シーケンス制御部４３は、リレー制御信号Ｃｒｙをオン信号に変化させる。その結果、出力リレーＲＹ１，ＲＹ２が閉状態となり、電流出力が可能になる（ステップＳ１０１）。開状態の出力リレーＲＹ１の両端は、検出電圧Ｖｄのフィードフォワード制御により同電位に保持されているため、出力リレーＲＹ１のオン動作により、電気二重層キャパシタ１００に突入電流が流れることはない。次に、シーケンス制御部４３は、無効化信号Ｃａｓを非アクティブに変化させる。その結果、無効化スイッチＡＳが開状態となり、ＰＩ制御が有効化される（ステップＳ１０２）。
図８のステップＳ１０１〜Ｓ１０４は、図７の定電流充電処理（ステップＳ１）の詳細動作の一例を示したフローチャートである。測定開始指令が入力されると、シーケンス制御部４３は、リレー制御信号Ｃｒｙをオン信号に変化させる。その結果、出力リレーＲＹ１，ＲＹ２が閉状態となり、電流出力が可能になる（ステップＳ１０１）。開状態の出力リレーＲＹ１の両端は、検出電圧Ｖｄのフィードフォワード制御により同電位に保持されているため、出力リレーＲＹ１のオン動作により、電気二重層キャパシタ１００に突入電流が流れることはない。次に、シーケンス制御部４３は、無効化信号Ｃａｓを非アクティブに変化させる。その結果、無効化スイッチＡＳが開状態となり、ＰＩ制御が有効化される（ステップＳ１０２）。
次に、シーケンス制御部４３は、電流指令値Ｉrefを予め指定された充電電流Ｉｃに変更する。その結果、トランジスタＴＲ１から電気二重層キャパシタ１００へ充電電流Ｉｃが供給され、定電流充電が開始される（ステップＳ１０３）。このときの出力電流の立ち上がり時間は、スイッチング電源により電流制御を行う場合よりも短く、良好な応答特性が得られる。
シーケンス制御部４３は、定電流充電中、素子電圧Ｖｒｍを監視し、素子電圧Ｖｒｍが充電目標電圧Ｖｃに到達すれば、定電流充電の処理を終了する（ステップＳ１０４）。
（２）充電休止処理
図９のステップＳ２０１〜Ｓ２０５は、図７の充電休止処理（ステップＳ２）の詳細動作の一例を示したフローチャートである。定電流充電処理(ステップＳ１）が終了すれば、シーケンス制御部４３は、そのときの検出電流Ｉｄ及び素子電圧Ｖｒｍ（Ｖｔ１）を測定し（ステップ２０１）、その後に充電を一旦休止させる。充電の休止は、ＰＩ制御を無効化し、出力リレーＲＹ１，ＲＹ２をオフすることにより行われる（ステップＳ２０２、Ｓ２０３）。
図９のステップＳ２０１〜Ｓ２０５は、図７の充電休止処理（ステップＳ２）の詳細動作の一例を示したフローチャートである。定電流充電処理(ステップＳ１）が終了すれば、シーケンス制御部４３は、そのときの検出電流Ｉｄ及び素子電圧Ｖｒｍ（Ｖｔ１）を測定し（ステップ２０１）、その後に充電を一旦休止させる。充電の休止は、ＰＩ制御を無効化し、出力リレーＲＹ１，ＲＹ２をオフすることにより行われる（ステップＳ２０２、Ｓ２０３）。
シーケンス制御部４３は、充電を休止させるために、まず、無効化信号Ｃａｓをアクティブに変化させ、ＰＩ制御を無効化する（ステップＳ２０２）。充電休止中にＰＩ制御を無効化することにより、アイドリング中にシリーズレギュレータＳＲＲの制御が暴走するのを防止することができる。
次に、シーケンス制御部４３は、リレー制御信号Ｃｒｙをオフ信号に変化させることにより、出力リレーＲＹ１，ＲＹ２が開状態になり、検査装置１による充電が休止する（ステップＳ２０３）。出力リレーＲＹ１，ＲＹ２をオフし、充電休止中における電気二重層キャパシタ１００をシリーズレギュレータＳＲＲから切り離すことにより、充電休止中、電気二重層キャパシタ１００に対する電流入出力を完全に遮断することができる。
その後、所定の休止時間Ｔ１（例えば１秒）が経過すれば（ステップＳ２０４）、シーケンス制御部４３は、素子電圧Ｖｒｍ（Ｖｔ２）を測定し、充電休止処理を終了する（ステップＳ２０５）。素子電圧Ｖｔ２の測定時に、出力リレーＲＹ１，ＲＹ２は開状態であるが、負極側の出力リレーＲＹ２の両端は、容量素子Ｃ１を介して高周波的に接続されているため、コモンモードノイズの影響を抑制し、素子電圧Ｖｔ２を高精度で測定することができる。
（３）定電圧充電処理
図１０のステップＳ３０１〜Ｓ３０４は、図７の定電圧充電処理（ステップＳ３）の詳細動作の一例を示したフローチャートである。充電休止処理（ステップＳ２）が終了すれば、シーケンス制御部４３は、出力リレーＲＹ１，ＲＹ２をオンし、ＰＩ制御を有効化し、定電圧充電を開始する（ステップＳ３０１〜Ｓ３０３）。
図１０のステップＳ３０１〜Ｓ３０４は、図７の定電圧充電処理（ステップＳ３）の詳細動作の一例を示したフローチャートである。充電休止処理（ステップＳ２）が終了すれば、シーケンス制御部４３は、出力リレーＲＹ１，ＲＹ２をオンし、ＰＩ制御を有効化し、定電圧充電を開始する（ステップＳ３０１〜Ｓ３０３）。
まず、シーケンス制御部４３は、リレー制御信号Ｃｒｙをオン信号に変化させることにより、出力リレーＲＹ１，ＲＹ２が閉状態になり、電流出力が可能になる（ステップＳ３０１）。充電休止中、開状態の出力リレーＲＹ１の両端は、検出電圧Ｖｄのフィードフォワード制御により同電位に保持されているため、出力リレーＲＹ１のオン動作により、電気二重層キャパシタ１００に突入電流が流れることはない。次に、シーケンス制御部４３が、無効化信号Ｃａｓを非アクティブに変化させることにより、無効化スイッチＡＳが開状態になり、ＰＩ制御が有効化される（ステップＳ３０２）。
その後、定電圧制御が開始される（ステップＳ３０３）。定電圧制御は、シーケンス制御部４３が、充電目標電圧Ｖｃに対する素子電圧Ｖｒｍの誤差（Ｖｃ−Ｖｒｍ）に基づいて電流指令値Ｉrefを決定することにより行われる。その後、所定の充電時間Ｔ２（例えば２０分）が経過すれば、定電圧充電処理を終了する（ステップＳ３０４）。
（４）定電流放電処理
図１１のステップＳ４０１〜Ｓ４０４は、図７の定電流放電処理（ステップＳ４）の詳細動作の一例を示したフローチャートである。定電圧充電処理（ステップＳ３）が終了すれば、シーケンス制御部４３は、素子電圧Ｖｒｍ（Ｖｔ３）を測定した後、定電流充電を開始する（ステップＳ４０１，Ｓ４０２）。
図１１のステップＳ４０１〜Ｓ４０４は、図７の定電流放電処理（ステップＳ４）の詳細動作の一例を示したフローチャートである。定電圧充電処理（ステップＳ３）が終了すれば、シーケンス制御部４３は、素子電圧Ｖｒｍ（Ｖｔ３）を測定した後、定電流充電を開始する（ステップＳ４０１，Ｓ４０２）。
シーケンス制御部４３は、電流指令値Ｉrefを予め指定された放電電流Ｉｅに変更する。その結果、電気二重層キャパシタ１００からトランジスタＴＲ２へ放電電流Ｉｅが引き込まれ、定電流放電が開始される（ステップＳ４０２）。このときの入力電流の立ち上がり時間は、スイッチング電源により電流制御を行う場合よりも短く、良好な応答特性が得られる。
シーケンス制御部４３は、定電流放電中、検出電流Ｉｄ及び素子電圧Ｖｒｍの測定を定期的に繰り返し、素子電圧Ｖｒｍが放電終止電圧Ｖｅに到達すれば、定電流放電の処理を終了する（ステップＳ４０４）。
（５）放電休止処理
図１２のステップＳ５０１〜Ｓ５０５は、図７の放電休止処理（ステップＳ５）の詳細動作の一例を示したフローチャートである。定電流放電処理（ステップＳ４）が終了すれば、シーケンス制御部４３は、そのときの検出電流Ｉｄ及び素子電圧Ｖｒｍ（Ｖｔ４）を測定し（ステップＳ５０１）、その後に放電を休止させる。
図１２のステップＳ５０１〜Ｓ５０５は、図７の放電休止処理（ステップＳ５）の詳細動作の一例を示したフローチャートである。定電流放電処理（ステップＳ４）が終了すれば、シーケンス制御部４３は、そのときの検出電流Ｉｄ及び素子電圧Ｖｒｍ（Ｖｔ４）を測定し（ステップＳ５０１）、その後に放電を休止させる。
シーケンス制御部４３は、放電を休止させるために、まず、無効化信号Ｃａｓをアクティブに変化させ、ＰＩ制御を無効化する（ステップＳ５０２）。放電休止中にＰＩ制御を無効化することにより、アイドリング中にシリーズレギュレータＳＲＲの制御が暴走するのを防止することができる。
次に、シーケンス制御部４３は、リレー制御信号Ｃｒｙをオフ信号に変化させることにより、出力リレーＲＹ１，ＲＹ２が開状態になり、検査装置１による放電が休止する（ステップＳ５０３）。出力リレーＲＹ１，ＲＹ２をオフし、放電休止中における電気二重層キャパシタ１００をシリーズレギュレータＳＲＲから切り離すことにより、放電休止中、電気二重層キャパシタ１００に対する電流入出力を完全に遮断することができる。
その後、所定の休止時間Ｔ３（例えば１秒）が経過すれば（ステップＳ５０４）、シーケンス制御部４３は、素子電圧Ｖｒｍ（Ｖｔ５）を測定し、放電休止処理を終了する（ステップＳ５０５）。素子電圧Ｖｔ５の測定時に、出力リレーＲＹ１，ＲＹ２は開状態であるが、負極側の出力リレーＲＹ２の両端は、容量素子Ｃ１を介して高周波的に接続されているため、コモンモードノイズの影響を抑制し、素子電圧Ｖｔ５を高精度で測定することができる。
実施の形態２．
実施の形態１では、ユーザが指定した配線特性Ｃｚを保持する場合の例について説明した。これに対し、本実施の形態では、配線特性Ｃｚを予め測定して保持する検査装置１について説明する。
実施の形態１では、ユーザが指定した配線特性Ｃｚを保持する場合の例について説明した。これに対し、本実施の形態では、配線特性Ｃｚを予め測定して保持する検査装置１について説明する。
図１３は、本発明の実施の形態２による検査装置１の要部を示した図であり、制御ユニット１１５の他の構成例が示されている。図１３の制御ユニット１１５は、配線特性検出部５０及び配線特性判定部５１を備えている点で、図６（実施の形態１）の場合とは異なる。なお、実施の形態では、実施の形態１との相違点についてのみ説明し、重複する説明は省略する。
（１）配線特性検出部５０
配線特性検出部５０は、検出電圧Ｖｄ、素子電圧Ｖｒｍ及び検出電流Ｉｄに基づいて配線特性Ｃｚを求める。配線特性Ｃｚは、配線ケーブル１０１に流れる電流と、そのときの電圧降下とを取得することができれば、両者の比として求めることができる。配線ケーブル１０１の電圧降下は、検出電圧Ｖｄと素子電圧Ｖｒｍの差として与えられる。つまり、配線特性Ｃｚは、検出電圧Ｖｄ、素子電圧Ｖｒｍ及び検出電流Ｉｄを用いて、次式で表すことができる。
配線特性検出部５０は、検出電圧Ｖｄ、素子電圧Ｖｒｍ及び検出電流Ｉｄに基づいて配線特性Ｃｚを求める。配線特性Ｃｚは、配線ケーブル１０１に流れる電流と、そのときの電圧降下とを取得することができれば、両者の比として求めることができる。配線ケーブル１０１の電圧降下は、検出電圧Ｖｄと素子電圧Ｖｒｍの差として与えられる。つまり、配線特性Ｃｚは、検出電圧Ｖｄ、素子電圧Ｖｒｍ及び検出電流Ｉｄを用いて、次式で表すことができる。
配線特性検出部５０は、上式（４）を用いて配線特性Ｃｚを求める。配線特性Ｃｚの検出は、検査装置１に対し、新たな配線ケーブル１０１が接続された時に行われ、検出された配線特性Ｃｚは、配線特性記憶部４０に格納され、その後の内部抵抗測定に使用される。
配線特性Ｃｚの検出は、内部抵抗の測定時と同様、配線ケーブル１０１、１０２を介して、電気二重層キャパシタ１００を検査装置１に接続した状態で行われる。ユーザ端末１０３から検出開始指令が入力されると、検査装置１から電気二重層キャパシタ１００へ電流が供給される。この電流は、内部抵抗測定時に比べて小さな電流であり、内部抵抗測定時に比べて短い期間だけ流され、検出電圧Ｖｄ、素子電圧Ｖｒｍ及び検出電流Ｉｄが測定される。
なお、出力時間が短時間であれば、配線特性Ｃｚに基づく電圧指令値Ｃｖ１,Ｃｖ２の制御を行わなくても検査装置１に与える影響は小さい。このため、内部抵抗測定の開始後の最初の短時間で配線特性Ｃｚを測定して記憶し、その後は、記憶された配線特性Ｃｚを用いるようにすれば、内部抵抗測定の開始前に、配線特性Ｃｚを測定するための事前準備を行う必要がなくなる。また、内部抵抗測定の開始時に毎回配線特性を自動測定すれば、配線や設備をユーザが変更した場合であっても、損失を低減することができる。
（２）配線特性判定部５１
配線特性判定部５１は、配線特性検出部により検出された配線特性Ｃｚが異常値であるか否かを判定し、この判定結果に基づいてアラート出力を行う。配線特性判定部５１は、配線特性Ｃｚを予め定められた閾値と比較する。例えば、配線特性Ｃｚが上限閾値Ｃmaxを越えていた場合、アラート出力を行う。アラート出力は、ユーザ端末１０３等に対する信号出力であってもよいし、検査装置１における表示出力又は音声出力であってもよい。
配線特性判定部５１は、配線特性検出部により検出された配線特性Ｃｚが異常値であるか否かを判定し、この判定結果に基づいてアラート出力を行う。配線特性判定部５１は、配線特性Ｃｚを予め定められた閾値と比較する。例えば、配線特性Ｃｚが上限閾値Ｃmaxを越えていた場合、アラート出力を行う。アラート出力は、ユーザ端末１０３等に対する信号出力であってもよいし、検査装置１における表示出力又は音声出力であってもよい。
また、配線特性判定部５１は、上限閾値Ｃmax及び下限閾値Ｃminが予め与えられ、配線特性Ｃｚを各閾値Ｃmax，Ｃminとそれぞれ比較し、これらの比較結果に基づいてアラート出力を行うこともできる。例えば、配線特性Ｃｚが、Ｃmin以上Ｃmax以下の正常範囲内にであるか否かを判定し、当該範囲外であった場合にアラート出力を行ってもよい。
本実施の形態によれば、ユーザが配線特性Ｃｚを指定する必要がないため、煩雑な設定作業を行う必要がない。また、実際の配線ケーブル１０１についての正確な配線特性Ｃｚを用いて適切な内部抵抗測定を行うことができる。その結果、ユーザが誤った配線特性Ｃｚを指定することにより、過大な電流が流れて検査装置１が熱破壊され、あるいは、過小な電流しか流れず、内部抵抗測定できない不具合の発生を防止することができる。さらに、不適切な配線特性Ｃｚの配線ケーブル１０１が検査装置１に接続された場合にアラート出力を行ってユーザに報知することができる。
なお、実施の形態では、配線特性検出時に、内部抵抗測定時よりも小さな電流を流す例について説明したが、本発明は、このような場合のみに限定されない。例えば、配線特性検出時に、内部抵抗測定時における電流（特に最大電流）と同じ電流を流し、そのときの配線ケーブル１０１における電圧降下（Ｖｄ−Ｖｒｍ）求め、この電圧降下を配線特性Ｃｚとして保持し、電圧制御に使用することもできる。
また、実施の形態では、配線特性検出部５０が検出した配線特性について配線特性判定部５１が判定を行い、その判定結果に基づいてアラート出力を行う場合の例について説明したが、本発明は、このような場合のみに限定されない。例えば、ユーザが指定した配線特性について配線特性判定部５１が判定を行い、その判定結果に基づいてアラート出力を行うように構成することもできる。
１ 検査装置
２ 電流フィードバック回路
３ 電圧検出部
４ 出力制御部
１００ 電気二重層キャパシタ
１０１，１０２ 配線ケーブル
１０３ ユーザ端末
１１１〜１１３ 電源回路
１１４ 主回路ユニット
１１５ 制御ユニット
１１ 電源端子
１２ 出力端子
１３ リモート検出端子
１４ 通信端子
４０ 配線特性記憶部
４１ 素子電圧検出部
４２ 電圧制御部
４３ シーケンス制御部
５０ 配線特性検出部
５１ 配線特性判定部
Ａ１ 差動増幅回路（電流検出部）
Ａ２ 反転増幅回路
Ａ３ ＰＩ制御回路
ＡＳ 無効化スイッチ
Ｃ，Ｃ１，Ｃ２ 容量素子
Ｃａｓ 無効化信号
Ｃｒｙ リレー制御信号
Ｃｖ１，Ｃｖ２ 電圧指令値
ｄＶ１〜ｄＶ３ 電圧低下幅
Ｉｃ 充電電流
Ｉｅ 放電電流
Ｉｄ 検出電流
Ｉref 電流指令値
ＯＰ１〜ＯＰ４ オペアンプ
ＰＰ１，ＰＰ２ プッシュプル回路
Ｒ１〜Ｒ６ 抵抗
Ｒｐ 並列内部抵抗
Ｒｓ 直列内部抵抗（内部抵抗）
ＲＹ１，ＲＹ２ 出力リレー
ＳＨ シャント抵抗
ＳＲＲ シリーズレギュレータ
ＳＷＲ スイッチングレギュレータ
ＴＲ１〜ＴＲ４ トランジスタ
Ｕｉ 操作量
Ｖｃ 充電目標電圧
Ｖｅ 放電終止電圧
Ｖｓ１〜Ｖｓ３ 電源電圧
Ｖｄ 検出電圧
Ｖｒｍ，Ｖｔ２，Ｖｔ３，Ｖｔ５ 素子電圧
２ 電流フィードバック回路
３ 電圧検出部
４ 出力制御部
１００ 電気二重層キャパシタ
１０１，１０２ 配線ケーブル
１０３ ユーザ端末
１１１〜１１３ 電源回路
１１４ 主回路ユニット
１１５ 制御ユニット
１１ 電源端子
１２ 出力端子
１３ リモート検出端子
１４ 通信端子
４０ 配線特性記憶部
４１ 素子電圧検出部
４２ 電圧制御部
４３ シーケンス制御部
５０ 配線特性検出部
５１ 配線特性判定部
Ａ１ 差動増幅回路（電流検出部）
Ａ２ 反転増幅回路
Ａ３ ＰＩ制御回路
ＡＳ 無効化スイッチ
Ｃ，Ｃ１，Ｃ２ 容量素子
Ｃａｓ 無効化信号
Ｃｒｙ リレー制御信号
Ｃｖ１，Ｃｖ２ 電圧指令値
ｄＶ１〜ｄＶ３ 電圧低下幅
Ｉｃ 充電電流
Ｉｅ 放電電流
Ｉｄ 検出電流
Ｉref 電流指令値
ＯＰ１〜ＯＰ４ オペアンプ
ＰＰ１，ＰＰ２ プッシュプル回路
Ｒ１〜Ｒ６ 抵抗
Ｒｐ 並列内部抵抗
Ｒｓ 直列内部抵抗（内部抵抗）
ＲＹ１，ＲＹ２ 出力リレー
ＳＨ シャント抵抗
ＳＲＲ シリーズレギュレータ
ＳＷＲ スイッチングレギュレータ
ＴＲ１〜ＴＲ４ トランジスタ
Ｕｉ 操作量
Ｖｃ 充電目標電圧
Ｖｅ 放電終止電圧
Ｖｓ１〜Ｖｓ３ 電源電圧
Ｖｄ 検出電圧
Ｖｒｍ，Ｖｔ２，Ｖｔ３，Ｖｔ５ 素子電圧
Claims (4)
- 定電流充電又は定電流放電を行って電気二重層キャパシタの内部抵抗を測定する検査装置において、
上記電気二重層キャパシタが一対の第１配線を介して接続される出力端子と、
上記電気二重層キャパシタが一対の第２配線を介して接続されるリモート検出端子と、
上記出力端子を介して上記電気二重層キャパシタへ電流を出力する電源回路と、
上記電源回路及び上記出力端子を接続する正極配線及び負極配線を連動して遮断する一対の出力リレーと、
上記リモート検出端子を介して、上記電気二重層キャパシタの素子電圧を測定する素子電圧検出部と、
上記負極配線用の上記出力リレーに並列に接続され、上記リモート検出端子におけるコモンモードノイズを抑制するインピーダンス素子とを備えたことを特徴とする検査装置。 - 上記インピーダンス素子は、容量素子であることを特徴とする請求項１に記載の検査装置。
- 上記リモート検出端子の入力インピーダンスは、上記出力端子の入力インピーダンスよりも高いことを特徴とする請求項２に記載の検査装置。
- 上記素子電圧検出部は、上記リモート検出端子間の電圧を測定する計装アンプを有することを特徴とする請求項３に記載の検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017185474A JP6911239B2 (ja) | 2017-09-26 | 2017-09-26 | 検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017185474A JP6911239B2 (ja) | 2017-09-26 | 2017-09-26 | 検査装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019060719A JP2019060719A (ja) | 2019-04-18 |
| JP6911239B2 true JP6911239B2 (ja) | 2021-07-28 |
Family
ID=66177213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017185474A Active JP6911239B2 (ja) | 2017-09-26 | 2017-09-26 | 検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6911239B2 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3446680B2 (ja) * | 1999-09-22 | 2003-09-16 | 株式会社村田製作所 | 容量性電子部品の絶縁抵抗測定装置 |
| JP2001242204A (ja) * | 2000-02-28 | 2001-09-07 | Nippon Chemicon Corp | コンデンサの直流抵抗測定方法及びその装置 |
| JP2008064700A (ja) * | 2006-09-11 | 2008-03-21 | Matsushita Electric Ind Co Ltd | 電気二重層キャパシタの内部抵抗測定装置 |
| EP2677617B1 (en) * | 2012-05-22 | 2019-12-11 | ALSTOM Transport Technologies | Power supply circuit for an on board energy source or storage device and particularly for super-capacitor storage unit |
| JP2015045553A (ja) * | 2013-08-28 | 2015-03-12 | 株式会社三社電機製作所 | スイッチング電源を備える二次電池の充放電装置 |
-
2017
- 2017-09-26 JP JP2017185474A patent/JP6911239B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019060719A (ja) | 2019-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9152197B2 (en) | Overcurrent protection circuit and server using the same | |
| TWI474529B (zh) | 電池充電及放電系統 | |
| US11552492B2 (en) | Charging device, charging method, and terminal | |
| CN109425776B (zh) | 电池电流测量 | |
| US20150061621A1 (en) | Low drop-out regulator with a current control circuit | |
| US8395357B2 (en) | Charging system and method for managing electric quantity of battery | |
| EP3699620B1 (en) | High voltage interlock circuit and detection method | |
| JP2009232495A (ja) | スイッチング電源制御用半導体装置、起動回路、およびスイッチング電源装置の起動方法 | |
| EP3012706A1 (en) | Voltage regulator | |
| CN107508462B (zh) | 针对负载的切换控制器和方法 | |
| US20110221424A1 (en) | Wide Range Current Sensing | |
| WO2020181739A1 (zh) | 一种负载检测系统及其负载检测方法 | |
| KR20150004886A (ko) | 전자 디바이스 전력 보호 회로 | |
| JP4658874B2 (ja) | 電流検出回路ならびにそれを用いた充電制御回路、充電回路および電子機器 | |
| JP6938810B2 (ja) | 検査装置 | |
| JP6957794B2 (ja) | 検査装置 | |
| JP2019180043A (ja) | オーディオアンプ、それを用いたオーディオ出力装置および電子機器 | |
| JP2010279097A (ja) | バッテリ充電回路及びバッテリ充電器 | |
| JP6911239B2 (ja) | 検査装置 | |
| JP6911238B2 (ja) | 検査装置 | |
| WO2021133162A1 (en) | An overshoot protection circuit and its method thereof | |
| JPH08237880A (ja) | 充電装置 | |
| CN106849002B (zh) | 电压保护电路以及终端设备 | |
| CN112578227A (zh) | 负载检测装置和方法、无人装置充电系统 | |
| KR20050046838A (ko) | 충전기능 검사장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200701 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210520 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210608 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210609 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6911239 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |