KR20150004886A - 전자 디바이스 전력 보호 회로 - Google Patents

전자 디바이스 전력 보호 회로 Download PDF

Info

Publication number
KR20150004886A
KR20150004886A KR20147033068A KR20147033068A KR20150004886A KR 20150004886 A KR20150004886 A KR 20150004886A KR 20147033068 A KR20147033068 A KR 20147033068A KR 20147033068 A KR20147033068 A KR 20147033068A KR 20150004886 A KR20150004886 A KR 20150004886A
Authority
KR
South Korea
Prior art keywords
transistor
current
circuit
voltage
power supply
Prior art date
Application number
KR20147033068A
Other languages
English (en)
Inventor
라자쉬 폴
예호나탄 페레즈
스티븐 린야
유진 쇼이켓
Original Assignee
애플 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/629,276 external-priority patent/US9329697B2/en
Application filed by 애플 인크. filed Critical 애플 인크.
Publication of KR20150004886A publication Critical patent/KR20150004886A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/14—Indicating direction of current; Indicating polarity of voltage
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/18—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to reversal of direct current
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/56—Power conversion systems, e.g. maximum power point trackers

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Dc-Dc Converters (AREA)
  • Protection Of Static Devices (AREA)

Abstract

호스트 전자 디바이스는 액세서리 전자 디바이스로 결합될 수 있다. 정상 작동 시에는, 호스트 디바이스가 전력 공급 라인을 거쳐서 액세서리 디바이스로 전력을 공급할 수 있다. 전력 공급 라인 내에 보호 트랜지스터를 개재함으로써, 액세서리 디바이스가 호스트 디바이스로 전력을 전달하는 백-파워링 이벤트가 방지될 수 있다. 전력 공급 라인을 통해 흐르는 전류량에 비례하는 감지 전류를 생성하는 보호 트랜지스터와 부가적 트랜지스터를 이용하여 전류 미러가 형성될 수 있다. 전류-전압 증폭기는 감지 전류에 비례하는 감지 전압을 생성할 수 있다. 전류 미러를 통하는 감지 전류를 바이어스하도록 바이어스 회로가 이용될 수 있다. 컨트롤 회로는 감지 전압을 하나 이상의 기준 전압과 비교하고 호스트 디바이스의 백-파워링을 방지하기에 적합할 때에 보호 트랜지스터를 턴 오프할 수 있다.

Description

전자 디바이스 전력 보호 회로{ELECTRONIC DEVICE POWER PROTECTION CIRCUITRY}
본 출원은 여기서 전체적으로 참조로서 통합되는, 2012년 9월 27일에 출원된 미국 특허 출원 제 13/629,276호, 2012년 6월 15일에 출원된 미국 가특허 출원 제 61/660,634호 및 2012년 6월 26일에 출원된 미국 가특허 출원 제 61/664,691호에 대한 우선권을 주장한다.
본 발명은 일반적으로 전자 디바이스들에 관한 것으로서, 보다 상세하게는, 전자 디바이스들을 위한 전력 보호 회로에 관한 것이다.
셀룰러 전화기, 미디어 플레이어, 태블릿 컴퓨터 및 기타 디바이스들과 같은 전자 디바이스들은 종종 액세서리에 결합된다. 예를 들어, 액세서리 디바이스는 디스플레이, 스피커, 또는 사용자를 위해 호스트 전자 디바이스에 의해 미디어 파일이나 다른 컨텐츠를 재생하는데에 사용될 수 있는 다른 컴포넌트들을 포함할 수 있다.
정상 작동 중에, 호스트 디바이스는 액세서리로 전력을 공급할 수 있다. 액세서리에 불량이 있거나 열악하게 설계된 경우, 액세서리는 호스트 디바이스로부터 전력을 인출하는 대신 호스트 디바이스로 전력을 공급할 수 있다. 이러한 행동은 종종 백-파워링(back-powering)으로 칭해질 수 있는데 호스트 디바이스에 손상을 초래할 수 있다.
따라서 액세서리가 전자 디바이스에 결합되었을 때, 백-파워링으로 인한 손상을 방지하기 위한 보호 회로를 제공할 수 있는 것이 요구된다.
액세서리는 호스트 전자 디바이스에게 잠재적으로 백-파워링할 수 있다. 호스트 전자 디바이스에 손상을 방지하기 위해, 전자 디바이스는 보호 회로를 구비할 수 있다. 보호 회로는 백-파워링 상태가 검출될 때마다 액세서리와 호스트 디바이스 사이의 전류 흐름을 차단하도록 사용될 수 있다.
호스트 전자 디바이스는 전력 공급 경로에 의해 액세서리 전자 디바이스에 결합될 수 있다. 정상 작동 시에는, 호스트 디바이스가 전력 공급 라인을 거쳐서 액세서리 디바이스로 전력을 공급할 수 있다. 일부 상황들에서, 액세서리가 호스트 디바이스로 전력을 전달하려고 시도할 수 있다. 이러한 유형의 백-파워링 동작은 바람직하지 않으며, 전력 공급 라인 내에 보호 트랜지스터를 개재함으로써 방지될 수 있다. 보호 트랜지스터와 부가적 트랜지스터를 사용하여 전류 미러(current mirror)가 형성될 수 있다. 바이어싱 회로를 이용하여 부가적 트랜지스터의 드레인을 보호 트랜지스터의 드레인과 실질적으로 동일한 전압에 유지함으로써, 전류 미러의 정확도를 향상시킬 수 있다. 예를 들어, 바이어싱 회로는 캐스코드(cascode) 구조로 형성된 미러 트랜지스터들을 포함할 수 있다. 바이어싱 회로는 부가적 트랜지스터를 통해 전류가 사전에 결정된 바이어스 전류와 매칭되도록 바이어스하는데 사용될 수 있다. 부가적 트랜지스터를 통해 사전에 결정된 바이어스 전류로 전류를 바이어싱하고, 캐스코드 구조를 사용함에 의해, 기온과 연관된 변동들이 완화될 수 있다.
전류 미러는 보호 트랜지스터와 전력 공급 라인을 통해 현재 흐르고 있는 전류의 양에 비례하는 감지 전류를 생성할 수 있다. 전류-전압 증폭기는 감지 전류에 비례하는 감지 전압을 생성할 수 있다. 요구될 경우, 바이어스 회로는 전류-전압 증폭기가 사전에 결정된 바이어스 전류에서 감지 전류를 감산한 값에 비례하는 감지 전압을 생성하도록 구성될 수 있다. 컨트롤 회로는 감지 전압을 기준 전압에 대해 비교하기 위해 비교기를 사용할 수 있다.
컨트롤 회로는 감지 전압이 전력이 호스트로부터 액세서리로 흐르고 있음을 나타내는 레벨에 있을 때마다 보호 트랜지스터를 턴 온하여 호스트 디바이스가 액세서리로 전력을 공급할 수 있도록 허용한다. 보호 트랜지스터는 또한 허용가능한 한도 내의 소량의 역전류가 전력 공급 라인 상에 존재하는 한 턴 온될 수 있다. 백-파워링 상태가 검출되면, 컨트롤 회로는 전력 공급 라인을 거쳐 액세서리로부터 호스트 디바이스로의 전류 흐름을 방지하도록 트랜지스터를 턴 오프할 수 있다.
컨트롤 회로는 제1 비교기를 이용하여 심각한 백-파워링 상태를 검출할 수 있다. 컨트롤 회로는 제2 비교기와 검출 회로를 이용하여 과도한 기간 동안의 약간(moderate)의 백-파워링 상태를 검출할 수 있다. 컨트롤 회로는 심각한 백-파워링 상태 또는 과도한 기간 동안의 약간의 백-파워링 상태 중 어느 하나에 응답하여 보호 트랜지스터를 턴 오프할 수 있다.
전력 공급 라인에 싱크(sink) 트랜지스터가 결합되어 디바이스의 전력 공급 회로로부터 백-파워링 전류가 디버트(divert) 되도록 할 수 있다. 싱크 트랜지스터는 적절한 백-전류량을 싱크하도록 감지 전압에 기초하여 컨트롤 회로에 의해 제어될 수 있다.
본 발명의 추가의 특징, 그 특성 및 다양한 이점이 바람직한 실시예의 하기 상세한 설명 및 첨부 도면으로부터 더욱 명백할 것이다.
<도 1>
도 1은 호스트 전자 디바이스가 액세서리 전자 디바이스에 결합된 본 발명의 일 실시예에 따른 시스템의 다이어그램이다.
<도 2>
도 2는 본 발명의 일 실시예에 따라, 백-파워링 상태를 검출하기 위해 전자 디바이스 내에서 측정될 수 있는 신호를 도시한 그래프이다.
<도 3>
도 3은 본 발명의 일 실시예에 따른 예시적인 보호 회로의 회로도이다.
<도 4>
도 4는 본 발명의 일 실시예에 따른 캐스코드 미러 구조를 가지는 예시적인 보호 회로의 회로도이다.
<도 5>
도 5는 감지 전압이 어떠한 방식으로 도 4의 회로에 대한 출력 전류에 의존할 수 있는지를 도시하는 다이어그램이다.
<도 6>
도 6은 본 발명의 일 실시예에 따라, 도 4의 회로가 어떠한 방식으로 기온과 연관된 감지 전압의 변동을 완화하도록 도울 수 있는지를 도시한 다이어그램이다.
<도 7>
도 7은 본 발명의 일 실시예에 따라, 어떠한 방식으로 도 4의 회로가 상이한 바이어스 세팅들로 조절될 수 있는지 도시한 다이어그램이다.
<도 8>
도 8은 본 발명의 일 실시예에 따라, 심각한 백-파워링 상태 및 약간의 백-파워링 상태를 검출할 수 있는 예시적인 컨트롤 회로의 다이어그램이다.
<도 9>
도 9는 본 발명의 일 실시예에 따라, 어떠한 방식으로 도 8의 컨트롤 회로가 심각한 백-파워링 상태에 응답하는지를 도시하는 타이밍도이다.
<도 10>
도 10은 본 발명의 일 실시예에 따라, 어떠한 방식으로 도 8의 컨트롤 회로가 약간의 백-파워링 상태에 응답하는지를 도시하는 타이밍도이다.
<도 11>
도 11은 본 발명의 일 실시예에 따른 싱크 트랜지스터를 가지는 예시적인 보호 회로의 다이어그램이다.
보호 회로를 구비한 전자 디바이스를 포함하는 예시적인 시스템이 도 1에 도시되어 있다. 도 1에 도시된 바와 같이, 시스템(8)은 전자 디바이스(10)와 같은 호스트 디바이스 및 전자 디바이스(14) 또는 다른 외부 장비와 같은 액세서리 디바이스를 포함할 수 있다. 경로(12)는 디바이스들(10 및 14)을 결합하도록 사용될 수 있다. 경로(12)는 양(positive)의 전력 공급 전류가 흐르는 양의 전력 라인(16)과 같은 전력 라인들과, 접지 전력 공급 전류가 흐르는 접지 전력 라인(17)을 포함할 수 있다. 경로(12)는 아날로그 및/또는 디지털 신호 라인들(예를 들어, 한 쌍의 데이터 라인들, 등)을 또한 포함할 수 있다. 호스트(10)에서 액세서리(14)로 전력이 전달되고 있을 때, 라인(16)을 통해 흐르는 전류(I)는 양성이 될 것이다.
디바이스(10)는 입력-출력 전력 공급 단자들(T1 및 T2)을 구비한 입력-출력 포트를 가질 수 있다. 디바이스(14)는 입력-출력 전력 공급 단자들(T3 및 T4)을 구비한 입력-출력 포트를 가질 수 있다. 단자들(T1 및 T3)은 양의 전력 공급 단자들일 수 있다. 단자들(T2 및 T4)은 접지 전력 공급 단자들일 수 있다. 디바이스(10)와 디바이스(14)가 함께 결합될 때, 단자(T1)는 라인(16)을 통해 단자(T3)로 전기적으로 연결될 수 있으며, 단자(T2)는 라인(17)을 통해 단자(T4)로 연결될 수 있다. 전도성 경로들(16 및 17)이 케이블의 일부를 형성하거나, 단자들(T1 및 T2) 사이 그리고 단자들(T3 및 T4) 사이의 직접 접촉에 의해 형성될 수 있다. 단자들(T1 및 T2)은 디바이스(10) 내의 커넥터(예를 들어, 디바이스(10) 상의 입력-출력 포트 내의 입력-출력 커넥터) 내의 접점들과 연관될 수 있다. 단자들(T3 및 T4)은 디바이스(14) 내의 커넥터(예를 들어, 디바이스(14) 상의 입력-출력 포트 내의 입력-출력 커넥터) 내의 접점들과 연관될 수 있다.
도 1의 디바이스들(10 및 14)과 같은 전자 디바이스들은 셀룰러 전화기, 미디어 플레이어, 기타 핸드헬드 휴대용 디바이스, 다소 소형의 휴대용 디바이스들, 예컨대, 손목시계형 디바이스, 펜던트 디바이스 또는 기타 착용가능형(wearable) 또는 미니형(miniature) 디바이스, 게임 장비, 태블릿 컴퓨터, 노트북 컴퓨터, 데스크탑 컴퓨터, 텔레비전, 컴퓨터 모니터, 컴퓨터 디스플레이 내로 통합된 컴퓨터, 임베디드형 장비, 예컨데 자동차 내의 장비, 소리 및/또는 비디오를 사용자에게 제시하기 위한 스피커 및/또는 모니터를 포함하는 장비, 또는 다른 전자 장비일 수 있다. 예를 들자면, 호스트 전자 디바이스(10)는 셀룰러 전화기, 미디어 플레이어 또는 컴퓨터일 수 있고, 액세서리 전자 디바이스(14)는 사용자에게 소리를 제시하기 위한 스피커 및/또는 사용자에게 비디오를 제시하기 위한 디스플레이를 포함하는 장비일 수 있다. 디스플레이 대상이 되는 오디오 및/또는 비디오 컨텐츠는 경로(12)와 연관된 데이터 경로를 거쳐 디바이스(10)로부터 디바이스(14)로 제공될 수 있다.
호스트(10)는 저장 및 처리 회로(30), 그리고 입력-출력 회로(28)를 포함할 수 있다. 전자 디바이스(14)는 저장 및 처리 회로(48), 그리고 입력-출력 회로(50)를 포함할 수 있다. 저장 및 처리 회로(30 및 48)는 메모리 회로, 프로세서 및 주문형 집적회로(application-specific integrated circuit)와 같은 하나 이상의 집적 회로를 포함할 수 있다. 입력-출력 회로(28) 및 입력-출력 회로(50)는 버튼, 스피커, 마이크, 디스플레이, 터치 센서 및 입력을 수집하거나 사용자에게 출력을 제시하기 위한 다른 디바이스들과 같은 사용자 인터페이스 컴포넌트들을 포함할 수 있다. 입력-출력 회로(28)는 유선 통신 회로, 무선 통신 회로, 센서 및 다른 전자 디바이스 컴포넌트들을 또한 포함할 수 있다.
벽면 콘센트(wall outlet) 또는 다른 교류(AC) 전력 소스(예를 들어, 교류 소스들(20 및 52))로부터 교류(AC) 라인 전력을 이용하여 전력이 디바이스들(10 및 14)로 공급될 수 있다. 배터리(22 및 46)와 같은 배터리를 이용하여 또한 전력을 얻을 수 있다.
전력 레귤레이터 회로(18 및 44)는 AC 소스로부터의 AC 전력을, 또는 배터리 전력을 디바이스들(10 및 14)의 전기적 컴포넌트들에 의해 사용되기 위한 직류(DC) 전력의 정규화된 소스로 변환하도록 사용될 수 있다(예를 들어, + 단자 상에 양의 전압 및 - 단자에 0 또는 접지 전압).
정상 작동 중에, 디바이스(10)의 전력 레귤레이터 회로(18)는 양의 전력 공급 전압을 노드(38)로 제공할 수 있다. 노드(38) 상의 전압이 노드(36)로 전달되도록, (보호 스위치로 기능하는) 보호 트랜지스터(SW)는 정상적으로는 온(on)일 수 있다(즉, 트랜지스터에 의해 형성된 스위치가 폐쇄될 수 있음). 양의 신호 라인(16)은 디바이스(10) 내의 양의 전력 공급 전압 노드(36)를 디바이스(14) 내의 양의 전력 공급 전압 노드(54)에 연결할 수 있다. 전력 공급 접지 라인(17)은 디바이스(14) 내의 접지(56)를 디바이스(10) 내의 접지(58)로 결합하기 위해 사용될 수 있다.
트랜지스터(SW)가 정상 작동 중에 온(on)에 있을 때, 호스트 디바이스(10)는 경로(12)를 통해 전력을 액세서리(14)로 공급할 수 있다. 결과적으로, 양의 전류(I)가 라인(16)을 따라 흐를 수 있다. 전력 소스가 부재한 액세서리들에서는, 백-파워링 상태의 위험이 없다. 그러나, 디바이스(14)가 오류가 있거나 열악하게 설계되었을 경우, 전력 레귤레이터 회로(44)가 경로(12)를 통해 디바이스(10)로 전력을 전달하고자 시도할 수 있다. 이러한 유형의 상황에서는, 라인(16) 상에 전류(I)의 음(negative)의 값이 발생될 수 있다.
디바이스(10)로의 손상을 방지하기 위해, 디바이스(10)가 백-파워링 상태를 검출하자마자 트랜지스터(SW)가 턴 오프 될 수 있다(즉, 스위치(SW)가 개방될 수 있음). 예를 들어, I 값이 -5 mA 또는 다른 적합한 임계값 이하에서(즉, 전류(I)의 크기가 주어진 임계치를 초과하면서, 전류(I)의 극성이 음성(negative)일 때), 드레인(D1)과 소스(S1) 사이에 개방 회로를 생성하기 위해 트랜지스터(SW)는 턴 오프 될 수 있다.
컨트롤 회로(24)는 컨트롤 라인(42)을 통해 컨트롤 전압(Vcnt)과 같은 컨트롤 신호를 트랜지스터(SW)의 게이트(G1)로 인가함에 의해 트랜지스터(SW)의 상태를 제어하도록 사용될 수 있다. 컨트롤 회로(24)가 컨트롤 신호(Vcnt)를 어써트(assert)하면, 전력 레귤레이터 회로(18)에서 경로(12)로 전력이 흐르도록 허용하기 위해 트랜지스터(SW)가 턴 온될 수 있다. 컨트롤 회로(24)가 컨트롤(Vcnt)을 디어써트(deassert)하면, 디바이스(14)에서 디바이스(10) 내로의 전류 흐름을 차단하고, 그에 의해 백-파워링 이벤트 동안의 손상으로부터 디바이스(10)를 보호하기 위해 트랜지스터(SW)는 턴 오프 될 수 있다.
컨트롤 회로(24)는 바이어스 회로와 전류-전압 증폭기 회로(즉, 회로(26))를 구비한 전류 미러 회로와 같은 전류 감지 회로를 사용하여 트랜지스터(SW)를 통해 흐르는 전류량을 모니터링 할 수 있다. 회로(26)는 경로(32)를 이용하여 단자(36)로 결합될 수 있으며, 경로(34)를 통해 단자(38)로 결합될 수 있다. 회로(26)는 경로(66)를 통해 트랜지스터(SW)의 게이트로 결합될 수 있다. 동작 중에, 회로(26)의 컴포넌트들은 트랜지스터(SW)와의 전류 미러를 형성할 수 있다. 전류 미러 및 회로(26)의 연관된 회로는 전류(I)의 모니터링을 용이하게 할 수 있다.
전류(I)가 트랜지스터(SW)를 통과함에 따라, 단자들(36 및 38)에 거쳐 비례적인 전압 강하(Vdrop)가 발생한다. 트랜지스터(SW)가 온(on)이므로, Vdrop의 값은 비교적 작을 수 있고, 따라서 Vdrop에 기초하여 I 를 측정하는 것은 도전적이 되고 라인(16) 상의 노이즈에 잠재적으로 취약하게 된다. 따라서, 디바이스(10)는 트랜지스터(SW)와 회로(26)를 이용해 형성된 전류 미러를 바람직하게 포함한다. 디바이스(10)의 전류 미러 회로와 연관된 전류-전압 증폭기 회로는 전류(I)에 비례적인 소전류인 감지 전류(Isense)를 전류(I)에 비례적인 전압(Vsense)으로 변환하도록 사용될 수 있다. 컨트롤 회로(24)는 경로(40)를 통해 회로(26)로부터 신호 전압(Vsense)을 수신할 수 있다.
도 2의 곡선(60)으로 나타낸 바와 같이, 작동 가능 전류 범위에 걸친 Vdrop의 크기(예를 들어, 도 2의 예의 경우 -200 mA 내지 500 mA)는 비교적 작을 수 있고, 전류(I)의 함수로서 크게 변화하지 않을 수 있다. 도 2의 직선(62)으로 나타낸 바와 같이, Vsense의 크기는 상당히 더 클 수 있다(예를 들어, 10 내지100 배 더 큼(예로써)). 전압(Vsense) 또한 전류(I)의 함수로서 상당히 변동할 수 있다. Vsense가 Vdrop보다 더 크고, 좀 더 상세히 말하자면, 전류(I)의 주어진 변화(즉, 직선(62)의 기울기)에 대한 Vsense의 변화가 전류(I)에서 동일하게 주어진 변화에 대한 Vdrop의 변화(즉, 직선(62)의 기울기)보다 상당히 크기 때문에, 트랜지스터(SW)의 상태에 관한 판단을 내리는 데에 컨트롤 회로(24)에 의해 Vsense를 이용하는 것은 정확도를 증진시킬 수 있다.
도 3은 회로(26) 및 회로(24)를 구현하는데 사용될 수 있는 예시적인 컴포넌트들을 도시한 회로도이다. 도 3에 도시된 바와 같이, 회로(26)는 트랜지스터(SW)와 전류 미러를 형성하도록 구성된 트랜지스터(M2)와 같은 트랜지스터를 포함할 수 있다. 회로(26)는 바이어스 회로 및 전류-전압 증폭기 회로(68)를 또한 포함할 수 있다. 바이어스 및 전류-전압 증폭기 회로(68)는 라인(40) 상에 전압(Vsense)을 생성하도록 저항기(R)를 가로질러 감지 전류(Isense)를 보내도록(drive) 구성되는 트랜지스터들(M1 및 M6)과 같은 트랜지스터들을 포함할 수 있다.
트랜지스터(SW)는 소스 단자(S1), 드레인 단자(D1) 및 게이트 단자(G1)를 포함할 수 있다. 트랜지스터(M2)는 소스 단자(S2), 드레인 단자(D2) 및 게이트 단자(G2)를 포함할 수 있다. 트랜지스터들(SW 및 M2)에 의해 형성된 전류 미러의 최적의 정확성을 위해, 트랜지스터(SW)의 소스(S1)는 트랜지스터(M2)의 소스(S2)와 동일한 전압을 가지고, 트랜지스터(SW)의 게이트(G1)는 트랜지스터(M2)의 게이트(G2)와 동일한 전압을 가지는 것이 바람직하다. 이는 라인(32)을 이용하여 소스(S1)와 소스(S2)를 전기적으로 연결하고, 라인(66)을 이용하여 게이트(G1)와 게이트(G2)를 전기적으로 연결하는 것으로 달성될 수 있다.
드레인들(D1 및 D2) 또한 전류 미러의 정확한 작동을 보장하기 위해 동일한 전압으로 유지되어야 한다. 트렌지스터들(SW 및 M2)의 드레인들(D1 및 D2)은 함께 단락되지 않는다. 그럼에도 불구하고, 회로(68)의 바이어스 회로는 노드(72)(따라서 드레인(D2))에서의 전압을 드레인(D1)에서의 전압과 매칭하도록 사용될 수 있다. 회로(68)를 사용하여 드레인(D2) 상의 전압 레벨이 드레인(D1) 상의 전압 레벨을 지향하도록 강제(force)함으로써, 트랜지스터들(SW 및 M2)로부터 형성된 전류 미러는 라인(14) 상의 전류(I)의 값을 정확히 따르는(track) 라인(32) 상의 감지 전류(Isense)를 생성할 수 있다. 전형적인 구성에서, 트랜지스터들(M2 및 SW)은 Isense가 I의 소부분이 되도록 구성될 수 있다(예를 들어, 따라서 Isense가 10-6*I 또는 I의 다른 적합한 일부가 되도록 함). 따라서, 경로(32)를 통해 인출(draw)되는 전류(Isense)는 크기가 작아 무시될 수 있는 정도로, 라인(14)을 통과하는 전류(I)는 트랜지스터(SW)를 통과하는 전류의 크기와 실질적으로 같아질 것이다.
트랜지스터들(M1 및 M6)은 전류(Isense)를 라인(40) 상의 전압(Vsense)으로 변환하는데 사용되는 공통의 게이트 증폭기를 형성할 수 있다. 도 3에 도시된 바와 같이, 트랜지스터(M6)는 다이오드 연결되었다(즉, 드레인(D6)과 게이트(G6)가 경로(76)에 의해 연결됨). 전류 소스(78)는 드레인(D6)(노드 74) 상의 직류 전압을 설정하는 바이어싱 전류(Ibias)를 생성한다. 노드(74)는 노드(38)에서의 전압보다 1 Vgs(즉, 전류(Ibias)에서의 트랜지스터(M6)의 1 게이트-대-소스 전압) 만큼 낮다. 노드(74) 상의 전압이 트랜지스터(M1)의 게이트(G)로 제공되며, 트랜지스터(M1)의 동작점(operating point)을 설정한다. 트랜지스터(M1)의 소스 단자(S)(즉, 트랜지스터(M2)의 노드(72)와 드레인(D2))의 전압은 노드(38)(즉, 트랜지스터(SW)의 드레인(D1))에서의 전압을 대략적으로 따르며, 그 이유는 노드(72)에서의 전압이 노드(74)에서의 전압보다 (M1의) 1 Vgs 만큼 높고, 또한 노드(74)에서의 전압이 노드(38)에서의 전압보다 (M6의) 1 Vgs 만큼 낮기 때문이다. 이러한 바이어싱 회로 동작의 결과로, 드레인(D2) 상의 전압은 드레인(D1) 상의 전압과 실질적으로 매칭하게 되고, 정확한 전류 미러 동작을 보장하도록 돕는다.
트랜지스터들(M2 및 SW)이 전류 미러를 형성하기 때문에, 트랜지스터(M2)의 전류(Isense)는 트랜지스터(SW)의 전류에 비례한다. 전류(Isense)는 감지 저항기(R)를 통해 흐르고 라인(40) 상에 전압 강하(Vsense)를 생성한다. 컨트롤 회로(24)는 비교기(80)와 같은 비교기를 구비할 수 있다. 비교기(80)는 입력(82) 상의 전압(Vsense)을 입력(84) 상의 기준 전압(Vref)과 비교하고, Vsense가 Vref보다 높거나 낮은지 여부를 반영하여 라인(86) 상에 대응하는 바이너리 출력 신호를 생성할 수 있다. 라인(86) 상의 신호의 상태를 이용하여, 컨트롤 회로(24)는 라인(42) 상에 컨트롤 신호(Vcnt)를 어써트 또는 디어써트할 수 있다.
기준 전압(Vref)의 값은 경로(14)를 위해 요구되는 역전류 임계치에 대응되는 값으로 설정될 수 있다. 예를 들어, Vref는 전류(I)에 대해 -5 mA 값에 대응하는 레벨로 설정될 수 있다. I의 값이 -5 mA를 초과하고 0 미만인 경우 디바이스(10)로 흘러들어가는 전류량은 최소량이기 때문에, 디바이스(10)는 내부 컴포넌트들에 손상을 일으키지 않으면서 역 전류(I)를 만족스럽게 싱크시킬 수 있다. I의 값이 0을 초과할 경우, 백-파워링 상태는 나타나지 않으며, 디바이스(10)와 액세서리(14)는 정상적으로 동작한다. 이러한 상황의 두 경우에서, 컨트롤 회로(24)는 트랜지스터(SW)가 온(on)인 것을 보장하기 위해 라인(42) 상의 Vcnt 신호를 어써트할 수 있다. 트랜지스터(SW)가 온(on)인 경우, 노드들(38 및 36)은 함께 단락되고, 디바이스(10)와 디바이스(14)는 디바이스(10)가 경로(12)를 거쳐 디바이스(14)에 동력을 가하는 모드에서 동작될 수 있다.
정확한 동작을 보장하도록 돕기 위해, 기준 전압(Vref)은 보정(calibrate)될 수 있다. 예를 들어, Vref의 값은 비교기로부터의 내부 오프셋을 제거하는 값으로 설정될 수 있으며, 컨트롤 회로가 전류(I)의 요구되는 값(예를 들어, -5 mA 또는 다른 적합한 레벨)에서 컨트롤 회로가 트리거링되도록 보장한다.
I의 값이 (본 예에서) -5 mA의 임계 전류 값의 미만인 경우, 라인(86) 상의 출력은 토글(인버트)할 것이다. 컨트롤 회로(24)는 트랜지스터(SW)를 턴 오프하도록 컨트롤 신호(Vcnt)를 디어써트함에 의해 그에 따라 응답할 것이다. 트랜지스터(SW)가 턴 오프되면, 디바이스(14)로부터 디바이스(12)로 흐르는 백-파워링 전류가 차단됨으로서, 디바이스(10)의 회로에 손상을 방지할 것이다.
트랜지스터들(M1 및 M6)로부터 형성된 공통의 게이트 증폭기의 정확도는 각자에 매칭된 트랜지스터들을 이용함으로써 개선될 수 있다. 트랜지스터들(M2 및 SW)의 강도(폭 대 길이 값들)는 약 10-2 대 10-4의 비율(K 값) 또는 적합한 비율일 수 있다. 예를 들어, 트랜지스터(M2)는 트랜지스터(SW)의 강도의 약 1000분의 1의 강도를 가질 수 있다.
백-파워링 상태의 검출을 돕기 위해 사용되는 바이어스 회로는 개선된 회로 바이어싱을 위한 캐스코드 회로가 구비될 수 있다. 도 4는 바이어스 회로와 전류-전압 회로(68)가 캐스코드 구조를 어떻게 형성할 수 있는지를 도시하는 예시적인 회로도이다. 도 4에 도시된 바와 같이, 바이어스 전류(Ibias)는 트랜지스터들(M8, M9 및 M12)에 의해 회로 브랜치들(102 및 104)에 미러링될 수 있다(예를 들어, 트랜지스터들(M8 및 M9)이 회로 브랜치(102)를 위한 전류 미러를 형성하는 반면, 트랜지스터들(M8 및 M12)은 회로 브랜치(104)를 위한 전류 미러를 형성할 수 있다.)
트랜지스터들(M11 및 M13)은 상이한 드레인 전압들과 연관된 변동으로부터 전류 미러 트랜지스터들(M9 및 M12)을 고립(isolate)시키도록 돕는 캐스코드 트랜지스터들로 기능할 수 있다. 예를 들어, 트랜지스터(M11)는 트랜지스터(M9)의 드레인-소스 전압을 트랜지스터(M8)에 매칭하도록 도울 수 있으며, 이는 전류(Isense) 내의 변동으로부터 트랜지스터(M9)의 동작을 고립시키는 경향을 띤다(예를 들어, 트랜지스터(M9)의 드레인-소스 및 게이트-소스 전압들은 트랜지스터(M8)의 드레인-소스 및 게이트-소스 전압들에 매칭되기 때문임). 트랜지스터들(M3, M5, M4 및 M7)은 트랜지스터(M2)의 드레인(D2)에서의 전압을 트랜지스터(SW)의 드레인(D1)에서의 전압에 매칭하도록 돕는 캐스코드 구조로 기능할 수 있다.
트랜지스터(M2)에 의해 트랜지스터(SW)로부터 미러링된 전류(Isense)는 트랜지스터들(M1 및 M3)로 제공될 수 있다. 전류(Isense)는 전류(Is2 및 Is1)로 분할(partition)될 수 있다. 전류(Is2)는 전류 미러 트랜지스터(M12) 를 소스로 하는 전류량에 의해 결정될 수 있다(예를 들어, 전류(Is2)는 Ibias 및 전류(I1)에 등량(equivalent)일 수 있다). 전류(Is1)는 Isense에서 나온 임의의 잔류 전류를 반영할 수 있다. 예를 들어, 전류(Is2) 보다 큰 Isense 전류의 경우(예를 들어, Ibias 보다 큰 전류), 전류(Is1)는 Isense와 Is2 사이의 전류 차이를 반영할 수 있다. 또 다른 예를 들면, 불충분한 전류(Isense)의 경우(예를 들어, Ibias보다 낮은 전류), 전류의 최저량이 저항기(R)을 통해 흐를 수 있다. 전류((Is1)는 회로 브랜치(106)를 통해 라우팅될 수 있으며, 저항기(R)에 의해 전압(Vsense)을 생성하도록 증폭될 수 있다.
도 5는 도 4의 회로에 의해 생성된 전압(Vsense)이 어떤 방식으로 출력 전류(I)(예를 들어, 액세서리 디바이스로 제공되는 출력 전류)에 따라 변화하는지를 도시한 예시적인 다이어그램이다. 도 5에 도시된 것처럼, 출력 전류(Ia)에서 Vsense는 0 볼트가 될 수 있다. Ia의 값은 회로 브랜치들(102 및 104)의 바이어스 전류(I1 및 Is2) 사이의 차이를 반영할 수 있다. 예를 들어, 트랜지스터들(M9 및 M12)이 매칭됨으로서 I1 이 Is2 에 동일하게 되면, Ia는 최소값이 될 수 있다(예를 들어, Ia는 -1.5 mA처럼 -2 mA 와 0 mA의 사이 값일 수 있음). 달리 말해, 전류(Isense)가 전류(Is2)와 동일하고, 아무런 전류도 저항기(R)를 통해 지나고 있지 않은 경우, Vsense는 0 볼트가 될 수 있다. Ia보다 큰 디바이스 출력 전류에서는, 전압(Vsense)은 0 볼트에 유지될 수 있다.
컨트롤 회로(24)는 전압(Vsense)이 임계 전압(Vb)을 초과한다고 결정하는 것에 응답하여(예를 들어, 백-파워 전류가 전류(Ib)의 크기를 초과할 때) 트랜지스터(SW)를 디스에이블하도록 구성될 수 있다. 임계 전압(Vb)은 최대 Ib의 크기에 이르는 크기를 가지는 백-파워 전류를 견딜 수 있는 전력 레귤레이터 회로(18)의 능력에 기초하여 선택될 수 있다.
도 4의 바이어싱 회로(68)는 백-파워링 임계 상태 중에 트랜지스터(SW)의 드레인(D1)과 트렌지스터(M2)의 드레인(D2)에서의 전압이 매칭되도록 보장하도록 돕는다. 출력 전류(Ia)에서(예를 들어, 최소 출력 전류 레벨에서), 전류(Isense)는 전류(IS2)와 실질적으로 동일하고, 트랜지스터들(M1, M3, M4, M5, M6, M7, M11, M9, M13 및 M12)로 형성된 캐스코드 미러 구조는 트랜지스터(SW)의 드레인(D1)에서의 전압이 트랜지스터(M2)의 드레인(D2)에서의 전압과 대략적으로 동일하도록 보장하도록 돕는다.
D1 및 D2에서의 전압들을 매칭시킴으로써, 바이어싱 회로(68)는 기온 변동으로부터 보호하도록 도울 수 있다. 도 6은 기온의 변화와 연관된 Vsense의 변동이 어떠한 방식으로 바이어싱 회로(68)에 의해 완화될 수 있는지를 도시하는 예시적인 다이어그램이다. 도 6에 도시된 바와 같이, 라인(112)은 제1 기온(T1)에서 생성된 Vsense에 대응할 수 있으며, 라인(114)은 제2 기온(T2)에서 생성된 Vsense에 대응할 수 있고, 라인(116)은 제3 기온(T3)에서 생성된 Vsense에 대응할 수 있다. 전류(Ia)를 둘러싸는 윈도우(118) 내의 출력 전류, 라인들(112, 114 및 116)은 최소 차를 가질 수 있다(예를 들어, Vsense는 윈도우(118) 내에서 기온 변동에 불감할 수 있음).
요구된다면, 전압(Vsense)이 생성되는 임계 전류(Ia)는 조절될 수 있다. 임계 전류(Ia)는 회로 브랜치(102)의 전류(I1)와 회로 브랜치(104)의 전류(Is2) 사이의 차이를 조절함으로써 조절될 수 있다. 예를 들어, 트랜지스터의 폭 대 길이 비율(width to length ratio, W/L)에 대한 트랜지스터(M9)의 폭 대 길이 비율(W/L)은 전류(I1)와 전류(Is2) 사이의 차이를 제어하도록 조절될 수 있다. 전류(Is2)를 증가시키기 위해, 트랜지스터(M12)의 폭 대 길이 비율(W/L)은 트랜지스터(M9)에 비교해 증가될 수 있다(예를 들어, 트랜지스터(M12)의 폭(W)을 증가시키거나 또는 트랜지스터(M9)의 폭(W)을 감소시킴에 의함). 도 7은 임계 전류(Ia)가 전류 미러 트랜지스터들(M9 및 M12)의 크기를 조절함에 의해 어떠한 방식으로 제어될 수 있는지를 도시하는 예시적인 다이어그램이다.
도 7에 도시된 바와 같이, 라인(122)은 임계 전류(Ia)에 대응할 수 있다. 바이어스 회로와 전류-전압 증폭기 회로(26)의 임계 전류는 트랜지스터들(M12 및 M9) 사이의 폭 대 길이 비율(W/L)을 감소함에 의해 임계 전류(Ia')까지 증가될 수 있다. 예를 들어, 트랜지스터(M12)의 폭 대 길이 비율(W/L)은 트랜지스터(M9)의 폭 대 길이 비율(W/L)에 대해 감소될 수 있다. 이러한 시나리오에서, 트랜지스터(M12)를 통하는 전류(Is2)는 트랜지스터(M9)를 통하는 전류(I1)에 대해 감소될 수 있으며, 이는 임의의 주어진 출력 전류(I)에 대해 감지 저항기(R)에 제공되는 전류량을 증가시킨다(예를 들어, 라인(126)의 감지 전압은 임의의 주어진 출력 전류(I)에서 라인(122)의 감지 전압보다 클 수 있음). 유사하게, M12의 폭 대 길이 비율(W/L)을 M9의 폭 대 길이 비율(W/L)로 증가시킴에 의해 임계 전류는 Ia''까지 감소될 수 있다.
도 8은 회로(26)에 의해 생성된 감지 전압(Vsense)에 응답하여 컨트롤 신호(Vcnt)를 생성하도록 제공될 수 있는 컨트롤 회로(24)의 예시적인 다이어그램이다. 도 8에 도시된 바와 같이, 컨트롤 회로(24)는 전압(Vsense)을 수신하고 Vsense를 각자의 기준 전압들(Vref1 및 Vref2)과 비교하는 비교기들(132 및 134)을 포함할 수 있다. Vref1는 심각한 백-파워 상태와 연관된 큰 전압들을 검출하기에 적합한 전압일 수 있다(예를 들어, C1은 Vsense가 Vref1 보다 클 때 어써트될 수 있다). Vref2는 약간의 백-파워 상태와 연관된 보다 작은 전압들을 검출하기에 적합한 전압일 수 있다(예를 들어, C2는 Vsense가 Vref2 보다 클 때 어써트될 수 있다). 예를 들어, Vref1는 Isense가 대략 200mA일 때 회로(26)에 의해 감지되는 전압일 수 있는 반면, Vref2는 Isense가 대략 5mA일 때 회로(26)에 의해 감지되는 전압일 수 있다. 이 예는 단지 예시적이다. Vref1 및 Vref2는 백-파워 상태를 검출하기 위해 요구되는 임의의 전압들일 수 있다.
검출 회로(136)는 비교기(134)로부터 신호(C2)를 수신할 수 있으며, C2가 미리 결정된 임계 시간(예를 들어, 10uS, 100uS 또는 임의의 다른 요구되는 임계 기간)보다 더 오랫동안 계속적으로 어써트되는 때를 검출한다. 예를 들어, 비교기(134)의 출력이 10uS 보다 더 오래 계속적으로 어써트되었을 경우, 검출 회로(136)는 컨트롤 회로(138)에 제공되는 검출 신호(D1)를 어써트할 수 있다. 이 예는 단지 예시적이다. 검출 회로(136)는 임의의 요구되는 임계 시간 값을 가지고 구성될 수 있다. 예를 들어, 임계 시간 값은 전자 디바이스(14)에서 오는 약간량(moderate amount)의 백-파워 전류를 견딜 수 있는 디바이스(10)의 레귤레이터 회로(18)의 능력들에 기초하여 결정될 수 있다.
검출 회로(136)는 디지털 및/또는 아날로그 기반 검출 회로들을 포함할 수 있다. 예를 들어, 검출 회로(136)는 비교기(134)의 출력에서 얼마나 많은 클럭 사이클들 동안 어써트가 계속되었는지를 검출하는 클럭 기반 카운터를 포함할 수 있다. 이러한 시나리오에서, 검출 회로(136)는 카운터가 미리 결정된 값(예를 들어, 카운터 임계값)에 도달했음을 판단하는 것에 응답하여 검출 신호(D1)를 어써트할 수 있다. 이 예는 단지 예시적이다. 요구된다면, 검출 회로(136)는 비교기(134)의 출력이 얼마나 오랫동안 계속적으로 어써트되었는지를 검출하는 상태 기계 기반 검출 회로, RC 기반 검출 회로 또는 임의의 요구되는 회로들을 포함할 수 있다.
도 9는 백-파워링 상태 동안에 컨트롤 회로(24)의 동작을 도시하는 예시적인 다이어그램이다. 도 9에 도시된 바와 같이, 디바이스 출력 전류(I)는 일차적으로는 요동(oscillate)할 수 있다(예를 들어, 경로(16 및 17)와 연관된 전력 공급 경로 인덕턴스는 전력이 호스트(10)에 의해 액세서리(14)로 공급될 때 링잉(ringing)을 초래할 수 있다). 일차적 링잉은 비교기(134)가 시간(T1 및 T2) 동안 신호(C2)를 어써트하도록 트리거링하기에 충분한 크기를 가질 수 있다(예를 들어, Vref2보다 큰 크기를 가지는 대응 Vsense 전압이 시간(T1 및 T2) 동안 생성될 수 있음). 그러나, 검출 회로(136)는 시간(T1 및 T2)이 충분한 기간이 아님을 결정할 수 있고, 검출 신호(D1)가 디어써트되도록 유지될 수 있다.
시간(T3) 동안에는, 심각한 백-파워링 상태가 발생할 수 있으며, 이 시기에는 비교기(132)를 트리거링하기에 충분한 백-파워가 디바이스(10)에 의해 수신된다(예를 들어, 전류(I)는 회로(26)가 Vref1보다 큰 Vsense 전압을 생성하기에 충분히 음성임). 이러한 시나리오에서, 컨트롤 회로(138)는 백-파워링 상태로부터 디바이스(10)를 보호하도록 (예를 들어, Vcnt를 디어써트함으로써) 트랜지스터(SW)를 디스에이블할 수 있다.
도 10은 약간의 백-파워링 상태 동안에 컨트롤 회로(24)의 동작을 도시하는 예시적인 다이어그램이다. 도 10에 도시된 바와 같이, 디바이스 출력 전류(I)는 일차적 링잉 이후에 약간 크기의 음의 전류로 안정화될 수 있다(예를 들어, 일차적 링잉 이후의 백-파워 전류량은 비교기(134)로 하여금 시간(T5) 동안 신호(C2)를 어써트하도록 트리거링하기에 충분할 수 있으나, 비교기(132)를 트리거링하기에는 불충분할 수 있음). 도 10의 예에서, 검출 회로(136)는 (예를 들어, 신호(C2)가 미리 결정된 임계값보다 더 오랫동안 계속적으로 어써트되었기 때문에) 시간 기간(T5)의 끝부분에 검출 신호(D1)를 어써트할 수 있다. 컨트롤 회로(138)는 신호(D1)가 어써트됨에 응답하여 Vcnt를 디어써트할 수 있다.
도 11은 싱크 트랜지스터(202)의 게이트로 가는 컨트롤 신호(Vs)를 제공함에 의해, 컨트롤 회로(24)가 어떠한 방식으로 싱크 트랜지스터(202)를 제어하도록 이용될 수 있는지를 도시하는 예시적인 다이어그램이다. 컨트롤 신호(Vs)는 전류-전압 증폭기 회로(26)에 의해 제공되는 전압(Vsense)에 기초하여 결정될 수 있다. 백-파워 상태 중에, 컨트롤 회로(24)는 컨트롤 신호(Vs)를 이용하여 트랜지스터(202)를 통과하는 싱크 전류(Is)가 전력 레귤레이터 회로(18)로부터 백-파워 전류를 디버트하도록 제어할 수 있다.
일 실시예에 따르면, 전력 공급 라인을 포함하는 경로를 거쳐 액세서리로 전력을 제공하도록 구성된 전자 디바이스에서, 제공되는 전자 디바이스는 다음을 포함한다: 전력 공급 라인으로 전력 공급 전압을 제공하는 전력 레귤레이터 회로, 전력 공급 라인 내에 개재된 제1 트랜지스터, 제2 트랜지스터를 포함하고, 제1 및 제2 트랜지스터들은 제1 트랜지스터에 얼마나 많은 전류가 흐르는지를 나타내는 신호를 생성하는 전류 미러를 형성하고, 및 제1 트랜지스터를 통해 흐르는 전류가 전자 디바이스가 액세서리로부터 전력을 수신하고 있는 백-파워링 상태와 연관된 것을 신호가 나타내는 경우, 제1 트랜지스터를 턴 오프하도록 제1 트랜지스터로 컨트롤 신호를 제공하는 회로.
또 다른 실시예에 따르면, 회로는 신호에 비례하는 감지 전압을 모니터링하는 컨트롤 회로를 포함하며, 제1 트랜지스터를 통해 흐르는 전류의 주어진 변화에 응답하여, 제1 트랜지스터에 걸친 전압 강하가 제1 양만큼 변화하고, 감지 전압은 제1 트랜지스터를 통해 흐르는 전류의 주어진 변화에 응답하여 제2 양만큼 변화하며, 제2 양은 제1 양에 비해 보다 크다.
또 다른 실시예에 따르면, 회로는 신호를 감지 전압으로 변환하는 전류-전압 증폭기를 포함한다.
또 다른 실시예에 따르면, 전류-전압 증폭기는 공통의 게이트 증폭기를 형성하도록 결합된 한 쌍의 트랜지스터들을 포함한다.
또 다른 실시예에 따르면, 컨트롤 회로는 감지 전압과 기준 전압을 수신하는 비교기를 포함한다.
또 다른 실시예에 따르면, 제1 트랜지스터는 제1 소스, 제1 드레인 및 제1 게이트를 가지며, 제2 트랜지스터는 제2 소스, 제2 드레인 및 제2 게이트를 가지고, 전자 디바이스는 제1 드레인 상의 전압에 매칭되도록 제2 드레인을 바이어스하는 바이어스 회로를 추가로 포함한다.
또 다른 실시예에 따르면, 전류 미러는 제1 소스를 제2 소스에 결합하는 제1 라인을 포함하고, 제1 게이트를 제2 게이트에 결합하는 제2 라인을 포함한다.
또 다른 실시예에 따르면, 회로는 제1 트랜지스터를 통해 흐르는 전류가 주어진 임계값을 초과한다고 판단하는 것에 응답하여, 제1 트랜지스터를 턴 온하도록 컨트롤 신호를 어써트하도록 구성되며, 회로는 제2 트랜지스터를 통해 흐르는 전류가 주어진 임계값의 미만이라고 판단하는 것에 응답하여 제1 트랜지스터를 턴 오프하도록 컨트롤 신호를 디어써트하도록 구성된다.
또 다른 실시예에 따르면, 주어진 임계값은 음의 값을 가지며, 컨트롤 회로는 제1 입력 및 제2 입력을 구비한 비교기를 가지며, 제2 입력은 임계값을 대표하는 기준 전압을 수신하도록 구성된다.
또 다른 실시예에 따르면, 전자 디바이스는 셀룰러 전화기, 태블릿 컴퓨터, 휴대용 컴퓨터 및 미디어 플레이어를 포함하는 그룹에서 선택된 디바이스를 포함하며, 전자 디바이스는 저장부 및 프로세싱 회로를 추가로 포함한다.
또 다른 실시예에 따르면, 백-파워링 상태 중에 외부 장비로부터 전자 디바이스로의 전력 전달을 방지하는 전자 디바이스 내의 보호 회로로서, 제공되는 보호 회로는 다음을 포함한다: 전력 공급 입력-출력 단자에 결합된 제1 트랜지스터 - 보호 회로의 적어도 일부 작동 중에 제1 트랜지스터를 통해 전력 공급 전류가 흐름 -, 제1 트랜지스터에 결합되어 전류 미러를 형성하는 제2 트랜지스터 - 전류 미러는 제1 트랜지스터를 통해 흐르는 전력 공급 전류에 비례한 감지 전류를 생성함 -, 및 감지 전류에 응답하여 백-파워링 상태 중에 제1 트랜지스터를 턴 오프하도록 컨트롤 신호를 제공하는 회로.
또 다른 실시예에 따르면, 회로는 감지 전류를 감지 전압으로 변환하는 전류-전압 증폭기를 포함한다.
또 다른 실시예에 따르면, 회로는 감지 전압을 모니터링하고, 감지 전압에 기초하여 컨트롤 신호를 제공하는 컨트롤 회로를 포함한다.
또 다른 실시예에 따르면, 컨트롤 회로는 감지 전압을 수신하는 제1 입력 및 기준 전압을 수신하는 제2 전압을 갖는 비교기를 포함한다.
또 다른 실시예에 따르면, 회로는 제1 트랜지스터의 드레인 전압에 매칭되도록 제2 트랜지스터 내의 드레인 전압을 바이어스하는 바이어싱 회로를 포함한다.
또 다른 실시예에 따르면, 바이어싱 회로는 전류 소스를 포함한다.
또 다른 실시예에 따르면, 전자 디바이스가 제공되며 다음을 포함한다: 제1 입력-출력 단자, 제2 입력-출력 단자, 제2 입력-출력 단자에 결합된 접지 전력 공급 라인, 제1 입력-출력 단자에 결합된 양의 전력 공급 라인, 양의 전력 공급 라인에 결합된 제1 트랜지스터, 제1 트랜지스터에 결합되어 전류 미러를 형성하는 제2 트랜지스터 - 전류 미러는 제1 트랜지스터와 양의 전력 공급 라인를 통해 흐르는 전류에 비례한 감지 전류를 생성함 -, 및 감지 전류를 감지 전압으로 변환하는 전류-전압 증폭기 회로.
또 다른 실시예에 따르면, 전류-전압 증폭기는 감지 전류가 통과해 흐르는 저항기를 포함한다.
또 다른 실시예에 따르면, 전자 디바이스는 감지 전압을 수신하며 제1 트랜지스터를 제어하기 위해 대응 컨트롤 신호를 생성하는 컨트롤 회로를 포함한다.
또 다른 실시예에 따르면, 컨트롤 회로는 감지 전압을 수신하는 제1 입력 및 기준 전압을 수신하는 제2 입력을 갖는 비교기를 포함하며, 전자 디바이스는 신호 라인을 추가로 포함하며, 컨트롤 신호는 신호 라인에 의해 제1 트랜지스터의 게이트에 제공된다.
일 실시예에 따르면, 제공되는 전자 디바이스는 전력 공급 단자, 전력 공급 단자를 통해 외부 장비에게 전력을 공급하도록 작동 가능한 전력 레귤레이터 회로, 전력 공급 단자에 결합된 보호 회로를 포함하며, 보호 회로는 전자 디바이스에 의해 전력 공급 단자에 전류가 수신되는 백-파워링 상태를 검출하도록 구성되며, 보호 회로는 백-파워링 상태를 검출하는 것에 응답하여 전력 레귤레이터 회로를 전력 공급 단자로부터 전기적으로 연결 해제하도록 추가로 구성된다.
일 실시에에 따르면, 전력 공급 라인을 포함하는 경로를 거쳐 액세서리로 전력을 제공하도록 구성된 전자 디바이스로서, 제공된 전자 디바이스는 다음을 포함한다: 전력 공급 라인으로 전력 공급 전압을 제공하는 전력 레귤레이터 회로, 전력 공급 라인 내에 개재된 제1 트랜지스터, 제2 트랜지스터 - 제1 트랜지스터 및 제2 트랜지스터는 얼마나 많은 전류가 제1 트랜지스터를 통해 흐르는지를 나타내는 신호를 생성하는 전류 미러를 형성함 -, 제1 트랜지스터 및 제2 트랜지스터에 결합되어 제2 트랜지스터를 위한 전류 바이어스를 제공하는 바이어스 회로 - 바이어스 회로는 적어도 하나의 캐스코드 트랜지스터로부터 형성된 부가적 전류 미러를 포함함 -, 및 전류 미러에 의해 생성된 신호에 기초하여 제1 트랜지스터를 제어하도록 작동 가능한 컨트롤 회로.
또 다른 실시예에 따르면, 바이어스 회로는 제1 브랜치 및 제2 브랜치를 포함하며, 제2 트랜지스터를 위한 전류 바이어스의 제1 부분은 제1 브랜치를 통해 흐르고, 전류 바이어스의 제2 부분은 제2 브랜치를 통해 흐른다.
또 다른 실시예에 따르면, 제1 브랜치는 저항기를 포함하며, 신호는 전류 바이어스의 제1 부분과 연관된 저항기에 걸친 전압 강하에 의해 생성된다.
또 다른 실시예에 따르면, 부가적 전류 미러는 제3 트랜지스터 및 제3 트랜지스터를 미러링(mirror)하는 제4 트랜지스터를 포함하며, 캐스코드 트랜지스터는 제4 트랜지스터에 결합된다.
또 다른 실시예에 따르면, 전류 미러는 제1 전류 미러를 포함하며, 부가적 전류 미러는 제2 전류 미러를 포함하고, 제1 브랜치는 전류 바이어스의 제2 부분이 통과해 흐르는 제5 트랜지스터를 포함하고, 제5 트랜지스터는 제3 트랜지스터와 함께 제3 전류 미러를 형성하고, 제3 전류 미러의 제5 트랜지스터는 제2 전류 미러의 제4 트랜지스터의 폭 대 길이 비율과는 상이한 폭 대 길이 비율을 갖는다.
또 다른 실시예에 따르면, 제공되는 전자 디바이스는 전력 공급 단자, 전력 공급 단자를 통해 외부 장비에게 전력을 공급하도록 작동 가능한 전력 레귤레이터 회로, 및 전력 공급 단자에 결합된 보호 회로를 포함하며, 보호 회로는 임계값을 초과하는 연속적 기간 동안 전자 디바이스에 의하여 전력 공급 단자에 전류가 수신되는 백-파워링 상태를 검출하도록 구성되며, 보호 회로는 백-파워링 상태를 검출하는 것에 응답하여 전력 레귤레이터 회로를 전력 공급 단자로부터 전기적으로 연결 해제하도록 추가로 구성된다.
또 다른 실시예에 따르면, 보호 회로는 전자 디바이스에 의해 얼마나 많은 전류가 전력 공급 단자에 수신되는지를 나타내는 신호를 생성하는 전류 미러, 신호를 제1 기준 전압과 비교하여 제1 컨트롤 신호를 생성하는 제1 비교기, 및 신호를 제2 기준 전압과 비교하여 제2 컨트롤 신호를 생성하는 제2 비교기를 포함하며, 제1 기준 전압은 제2 기준 전압보다 크다.
또 다른 실시예에 따르면, 보호 회로는 제2 컨트롤 신호를 수신하고, 제2 컨트롤 신호가 임계값을 초과하는 기간 동안 연속적으로 어써트되었을 경우, 이를 식별하는 검출 신호를 생성하는 검출 회로를 추가로 포함한다.
또 다른 실시예에 따르면, 전자 디바이스는 제1 컨트롤 신호와 검출 신호를 수신하는 컨트롤 회로를 포함하며, 컨트롤 회로는 제1 컨트롤 신호가 어써트되는 것에 응답하여 전력 공급 단자로부터 전력 레귤레이터 회로를 전기적으로 연결 해제하도록 구성된다.
또 다른 실시예에 따르면, 검출 회로는 제2 컨트롤 신호가 임계값을 초과하는 기간동안 연속적으로 어써트되는 것을 식별하는 것에 응답하여 검출 신호를 어써트하도록 구성되며, 컨트롤 회로는 검출 신호가 어써트되는 것에 응답하여 전력 공급 단자로부터 전력 레귤레이터 회로를 전기적으로 연결 해제하도록 추가로 구성된다.
전술한 내용은 단지 본 발명의 원리에 대한 예시이며, 다양한 변형예들이 본 발명의 범주 및 사상을 벗어남이 없이 당업자에 의해 이루어질 수 있다. 상기 실시예들은 개별적으로 또는 임의의 조합으로 구현될 수 있다.

Claims (31)

  1. 전력 공급 라인을 포함하는 경로를 거쳐 액세서리로 전력을 제공하도록 구성된 전자 디바이스로서,
    상기 전력 공급 라인으로 전력 공급 전압을 제공하는 전력 레귤레이터 회로;
    상기 전력 공급 라인 내에 개재된 제1 트랜지스터;
    제2 트랜지스터 - 상기 제1 트랜지스터 및 상기 제2 트랜지스터는 얼마나 많은 전류가 상기 제1 트랜지스터를 통해 흐르는지를 나타내는 신호를 생성하는 전류 미러(current mirror)를 형성함 -; 및
    상기 제1 트랜지스터를 통해 흐르는 상기 전류가 백-파워링(back-powering) 상태 - 상기 전자 디바이스가 상기 액세서리로부터 전력을 수신하고 있는 상태 - 와 연관되었음을 상기 신호가 나타내고 있을 경우, 상기 제1 트랜지스터를 턴 오프하도록 상기 제1 트랜지스터에 컨트롤 신호를 제공하는 회로를 포함하는, 전자 디바이스.
  2. 제1항에 있어서, 상기 회로는 상기 신호에 비례하는 감지 전압을 모니터링하는 컨트롤 회로를 포함하며, 상기 제1 트랜지스터를 통해 흐르는 상기 전류의 주어진 변화에 응답하여, 상기 제1 트랜지스터에 걸친 전압 강하가 제1 양만큼 변화하고, 상기 감지 전압은 상기 제1 트랜지스터를 통해 흐르는 상기 전류의 상기 주어진 변화에 응답하여 제2 양만큼 변화하며, 상기 제2 양은 상기 제1 양에 비해 보다 큰, 전자 디바이스.
  3. 제2항에 있어서, 상기 회로는 상기 신호를 상기 감지 전압으로 변환하는 전류-전압 증폭기를 포함하는, 전자 디바이스.
  4. 제3항에 있어서, 상기 전류-전압 증폭기는 공통의 게이트 증폭기를 형성하도록 결합되는 한 쌍의 트랜지스터를 포함하는, 전자 디바이스.
  5. 제4항에 있어서, 상기 컨트롤 회로는 상기 감지 전압 및 기준 전압을 수신하는 비교기를 포함하는, 전자 디바이스.
  6. 제1항에 있어서, 상기 제1 트랜지스터는 제1 소스, 제1 드레인 및 제1 게이트를 가지며, 상기 제2 트랜지스터는 제2 소스, 제2 드레인 및 제2 게이트를 가지고, 상기 전자 디바이스는 상기 제1 드레인 상의 전압에 매칭되도록 상기 제2 드레인을 바이어스하는 바이어스 회로를 추가로 포함하는, 전자 디바이스.
  7. 제6항에 있어서, 상기 전류 미러는 상기 제1 소스를 상기 제2 소스에 결합하는 제1 라인을 포함하고, 상기 제1 게이트를 상기 제2 게이트에 결합하는 제2 라인을 포함하는, 전자 디바이스.
  8. 제1항에 있어서, 상기 회로는 상기 제1 트랜지스터를 통해 흐르는 상기 전류가 주어진 임계값을 초과한다고 판단하는 것에 응답하여, 상기 제1 트랜지스터를 턴 온하도록 상기 컨트롤 신호를 어써트(assert)하도록 구성되며, 상기 회로는 상기 제2 트랜지스터를 통해 흐르는 상기 전류가 상기 주어진 임계값의 미만이라고 판단하는 것에 응답하여 상기 제1 트랜지스터를 턴 오프하도록 상기 컨트롤 신호를 디어써트(deassert)하도록 구성되는, 전자 디바이스.
  9. 제8항에 있어서, 상기 주어진 임계값은 음의(negative) 값을 가지며, 상기 컨트롤 회로는 제1 입력 및 제2 입력을 구비한 비교기를 가지며, 상기 제2 입력은 상기 임계값을 대표하는 기준 전압을 수신하도록 구성되는, 전자 디바이스.
  10. 제1항에 있어서, 상기 전자 디바이스는 셀룰러 전화기, 태블릿 컴퓨터, 휴대용 컴퓨터, 및 미디어 플레이어로 이루어진 그룹에서 선택되는 디바이스를 포함하며, 상기 전자 디바이스는 저장부 및 프로세싱 회로를 추가로 포함하는, 전자 디바이스.
  11. 백-파워링 상태 중에 외부 장비로부터 전자 디바이스로의 전력 전달을 방지하는 상기 전자 디바이스 내의 보호 회로로서,
    전력 공급 입력-출력 단자에 결합된 제1 트랜지스터 - 상기 보호 회로의 적어도 일부 작동 중에 상기 제1 트랜지스터를 통해 전력 공급 전류가 흐름 -;
    상기 제1 트랜지스터에 결합되어 전류 미러를 형성하는 제2 트랜지스터 - 상기 전류 미러는 상기 제1 트랜지스터를 통해 흐르는 상기 전력 공급 전류에 비례한 감지 전류를 생성함 -; 및
    상기 감지 전류에 응답하여 상기 백-파워링 상태 중에 상기 제1 트랜지스터를 턴 오프하도록 컨트롤 신호를 제공하는 회로를 포함하는, 보호 회로.
  12. 제11항에 있어서, 상기 회로는 상기 감지 전류를 감지 전압으로 변환하는 전류-전압 증폭기를 포함하는, 보호 회로.
  13. 제12항에 있어서, 상기 회로는 상기 감지 전압을 모니터링하고, 상기 감지 전압에 기초하여 상기 컨트롤 신호를 제공하는 컨트롤 회로를 포함하는, 보호 회로.
  14. 제13항에 있어서, 상기 컨트롤 회로는 상기 감지 전압을 수신하는 제1 입력 및 기준 전압을 수신하는 제2 전압을 갖는 비교기를 포함하는, 보호 회로.
  15. 제11항에 있어서, 상기 회로는 상기 제1 트랜지스터의 드레인 전압에 매칭되도록 상기 제2 트랜지스터 내의 드레인 전압을 바이어스하는 바이어싱 회로를 포함하는, 보호 회로.
  16. 제15항에 있어서, 상기 바이어싱 회로는 전류 소스를 포함하는, 보호 회로.
  17. 제1 입력-출력 단자;
    제2 입력-출력 단자;
    상기 제2 입력-출력 단자에 결합된 접지 전력 공급 라인;
    상기 제1 입력-출력 단자에 결합된 양의(positive) 전력 공급 라인;
    상기 양의 전력 공급 라인에 결합된 제1 트랜지스터;
    상기 제1 트랜지스터에 결합되어 전류 미러를 형성하는 제2 트랜지스터 - 상기 전류 미러는 상기 제1 트랜지스터와 상기 양의 전력 공급 라인를 통해 흐르는 전류에 비례한 감지 전류를 생성함 -; 및
    상기 감지 전류를 감지 전압으로 변환하는 전류-전압 증폭기 회로를 포함하는, 전자 디바이스.
  18. 제17항에 있어서, 상기 전류-전압 증폭기는 상기 감지 전류가 통과해 흐르는 저항기를 포함하는, 전자 디바이스.
  19. 제18항에 있어서, 상기 감지 전압을 수신하며 상기 제1 트랜지스터를 제어하기 위해 대응 컨트롤 신호를 생성하는 컨트롤 회로를 추가로 포함하는, 전자 디바이스.
  20. 제19항에 있어서, 상기 컨트롤 회로는 상기 감지 전압을 수신하는 제1 입력 및 기준 전압을 수신하는 제2 입력을 갖는 비교기를 포함하고, 상기 전자 디바이스는 신호 라인을 추가로 포함하며, 상기 컨트롤 신호는 상기 신호 라인에 의해 상기 제1 트랜지스터의 게이트에 제공되는, 전자 디바이스.
  21. 전자 디바이스로서,
    전력 공급 단자;
    상기 전력 공급 단자를 통해 외부 장비에게 전력을 공급하도록 작동 가능한(operable) 전력 레귤레이터 회로;
    상기 전력 공급 단자에 결합된 보호 회로를 포함하며,
    상기 보호 회로는 상기 전자 디바이스에 의해 상기 전력 공급 단자에 전류가 수신되는 백-파워링 상태를 검출하도록 구성되며, 상기 보호 회로는 상기 백-파워링 상태를 검출하는 것에 응답하여 상기 전력 레귤레이터 회로를 상기 전력 공급 단자로부터 전기적으로 연결 해제하도록 추가로 구성된, 전자 디바이스.
  22. 전력 공급 라인을 포함하는 경로를 거쳐 액세서리로 전력을 제공하도록 구성된 전자 디바이스로서,
    상기 전력 공급 라인으로 전력 공급 전압을 제공하는 전력 레귤레이터 회로;
    상기 전력 공급 라인 내에 개재된 제1 트랜지스터;
    제2 트랜지스터 - 상기 제1 트랜지스터 및 상기 제2 트랜지스터는 얼마나 많은 전류가 상기 제1 트랜지스터를 통해 흐르는지를 나타내는 신호를 생성하는 전류 미러를 형성함 -;
    상기 제1 트랜지스터 및 상기 제2 트랜지스터에 결합되어 상기 제2 트랜지스터를 위한 전류 바이어스를 제공하는 바이어스 회로 - 상기 바이어스 회로는 적어도 하나의 캐스코드(cascode) 트랜지스터로부터 형성된 부가적 전류 미러를 포함함 -; 및
    상기 전류 미러에 의해 생성된 상기 신호에 기초하여 상기 제1 트랜지스터를 제어하도록 작동 가능한 컨트롤 회로를 포함하는, 전자 디바이스.
  23. 제22항에 있어서, 상기 바이어스 회로는 제1 브랜치(branch) 및 제2 브랜치를 포함하며, 상기 제2 트랜지스터를 위한 상기 전류 바이어스의 제1 부분은 상기 제1 브랜치를 통해 흐르고, 상기 전류 바이어스의 제2 부분은 상기 제2 브랜치를 통해 흐르는, 전자 디바이스.
  24. 제23항에 있어서, 상기 제1 브랜치는 저항기를 포함하며, 상기 신호는 상기 전류 바이어스의 상기 제1 부분과 연관된 상기 저항기에 걸친 전압 강하에 의해 생성되는, 전자 디바이스.
  25. 제23항에 있어서, 부가적 전류 미러는 제3 트랜지스터 및 상기 제3 트랜지스터를 미러링(mirror)하는 제4 트랜지스터를 포함하며, 상기 캐스코드 트랜지스터는 상기 제4 트랜지스터에 결합되는, 전자 디바이스.
  26. 제25항에 있어서, 상기 전류 미러는 제1 전류 미러를 포함하며, 상기 부가적 전류 미러는 제2 전류 미러를 포함하고, 상기 제1 브랜치는 상기 전류 바이어스의 상기 제2 부분이 통과해 흐르는 제5 트랜지스터를 포함하고, 상기 제5 트랜지스터는 상기 제3 트랜지스터와 함께 제3 전류 미러를 형성하고, 상기 제3 전류 미러의 상기 제5 트랜지스터는 상기 제2 전류 미러의 상기 제4 트랜지스터의 폭 대 길이 비율(width-to-length ratio)과는 상이한 폭 대 길이 비율을 갖는, 전자 디바이스.
  27. 전자 디바이스로서,
    전력 공급 단자;
    상기 전력 공급 단자를 통해 외부 장비에게 전력을 공급하도록 작동 가능한 전력 레귤레이터 회로; 및
    상기 전력 공급 단자에 결합된 보호 회로를 포함하며,
    상기 보호 회로는 임계값을 초과하는 연속적 기간 동안 상기 전자 디바이스에 의하여 상기 전력 공급 단자에 전류가 수신되는 백-파워링 상태를 검출하도록 구성되며, 상기 보호 회로는 상기 백-파워링 상태를 검출하는 것에 응답하여 상기 전력 레귤레이터 회로를 상기 전력 공급 단자로부터 전기적으로 연결 해제하도록 추가로 구성된, 전자 디바이스.
  28. 제27항에 있어서, 상기 보호 회로는 상기 전자 디바이스에 의해 얼마나 많은 전류가 상기 전력 공급 단자에 수신되는지를 나타내는 신호를 생성하는 전류 미러; 상기 신호를 제1 기준 전압과 비교하여 제1 컨트롤 신호를 생성하는 제1 비교기; 및 상기 신호를 제2 기준 전압과 비교하여 제2 컨트롤 신호를 생성하는 제2 비교기를 포함하며, 상기 제1 기준 전압은 상기 제2 기준 전압보다 큰, 전자 디바이스.
  29. 제28항에 있어서, 상기 보호 회로는 상기 제2 컨트롤 신호를 수신하고, 상기 제2 컨트롤 신호가 상기 임계값을 초과하는 기간 동안 연속적으로 어써트되었을 경우, 이를 식별하는 검출 신호를 생성하는 검출 회로를 추가로 포함하는, 전자 디바이스.
  30. 제29항에 있어서, 상기 제1 컨트롤 신호와 상기 검출 신호를 수신하는 컨트롤 회로를 추가로 포함하며, 상기 컨트롤 회로는 상기 제1 컨트롤 신호가 어써트되는 것에 응답하여 상기 전력 공급 단자로부터 상기 전력 레귤레이터 회로를 전기적으로 연결 해제하도록 구성되는, 전자 디바이스.
  31. 제30항에 있어서, 상기 검출 회로는 상기 제2 컨트롤 신호가 상기 임계값을 초과하는 상기 기간동안 연속적으로 어써트되는 것을 식별하는 것에 응답하여 상기 검출 신호를 어써트하도록 구성되며, 상기 컨트롤 회로는 상기 검출 신호가 어써트되는 것에 응답하여 상기 전력 공급 단자로부터 상기 전력 레귤레이터 회로를 전기적으로 연결 해제하도록 추가로 구성되는, 전자 디바이스.
KR20147033068A 2012-06-15 2013-06-03 전자 디바이스 전력 보호 회로 KR20150004886A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261660634P 2012-06-15 2012-06-15
US61/660,634 2012-06-15
US13/629,276 2012-09-27
US13/629,276 US9329697B2 (en) 2012-06-15 2012-09-27 Electronic device power protection circuitry
PCT/US2013/043917 WO2013188155A1 (en) 2012-06-15 2013-06-03 Electronic device power protection circuitry

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020177008619A Division KR20170038126A (ko) 2012-06-15 2013-06-03 전자 디바이스 전력 보호 회로

Publications (1)

Publication Number Publication Date
KR20150004886A true KR20150004886A (ko) 2015-01-13

Family

ID=49758627

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020177008619A KR20170038126A (ko) 2012-06-15 2013-06-03 전자 디바이스 전력 보호 회로
KR20147033068A KR20150004886A (ko) 2012-06-15 2013-06-03 전자 디바이스 전력 보호 회로

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020177008619A KR20170038126A (ko) 2012-06-15 2013-06-03 전자 디바이스 전력 보호 회로

Country Status (3)

Country Link
KR (2) KR20170038126A (ko)
CN (2) CN104335437B (ko)
WO (1) WO2013188155A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108292837B (zh) 2015-09-21 2020-01-17 西普托特技术有限责任公司 用于保护电路的单晶体管器件以及方法
US10027107B2 (en) 2016-04-05 2018-07-17 Apple Inc. Electronic device with reverse voltage protection circuitry for multiple control lines
CN106559567A (zh) * 2016-11-15 2017-04-05 捷开通讯(深圳)有限公司 大电流控制方法以及移动通信终端
CN108880528B (zh) * 2017-05-08 2023-05-26 联发科技股份有限公司 电子装置的接口电路
US10819074B2 (en) * 2018-05-08 2020-10-27 Semiconductor Components Industries, Llc Overvoltage protection circuit for USB connector
CN110469948A (zh) * 2019-09-16 2019-11-19 宁波奥克斯电气股份有限公司 一种保护锁定与解锁电路及空调器
CN114489217A (zh) * 2020-11-11 2022-05-13 扬智科技股份有限公司 信号接收装置及其偏压校正电路
CN113533829B (zh) * 2021-09-15 2021-12-10 武汉市聚芯微电子有限责任公司 电流检测电路及方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5532623A (en) * 1994-10-21 1996-07-02 Waferscale Integration, Inc. Sense amplifier with read current tracking and zero standby power consumption
KR0164528B1 (ko) * 1995-10-24 1999-03-20 김광호 전원 전압 독립형 정전류원 회로
ITVA20000031A1 (it) * 2000-09-07 2002-03-07 St Microelectronics Srl Rilevazione della corrente erogata ad un carico.
JP2002335626A (ja) * 2001-05-10 2002-11-22 Nec System Technologies Ltd 逆電流防止回路
JP4467963B2 (ja) * 2003-12-03 2010-05-26 株式会社東芝 レギュレータ装置およびそれに用いる逆流防止ダイオード回路
JP3961505B2 (ja) * 2004-04-13 2007-08-22 松下電器産業株式会社 電圧検出回路、電源装置及び半導体装置
DE102007002334B4 (de) * 2006-01-20 2009-06-25 Denso Corporation, Kariya Überstromerkennungsschaltkreis
US20080204958A1 (en) * 2007-02-27 2008-08-28 Intersil Americas Inc. Back-current protection circuit
US8945735B2 (en) * 2009-02-23 2015-02-03 Samsung Sdi Co., Ltd. Built-in charge circuit for secondary battery and secondary battery with the built-in charge circuit

Also Published As

Publication number Publication date
CN104335437A (zh) 2015-02-04
KR20170038126A (ko) 2017-04-05
WO2013188155A1 (en) 2013-12-19
CN107390768B (zh) 2020-03-10
CN104335437B (zh) 2017-08-01
CN107390768A (zh) 2017-11-24

Similar Documents

Publication Publication Date Title
KR20150004886A (ko) 전자 디바이스 전력 보호 회로
US10448480B2 (en) LED driver with comprehensive fault protections
CN107852012B (zh) 反向电流保护电路
US8064613B1 (en) Electret microphone detection using a current source
JP5313138B2 (ja) 低電力オンチップヘッドセットスイッチの検出
US8558562B2 (en) Method and circuitry for identifying type of plug connected to a dual-use jack
US20060111865A1 (en) On-chip temperature sensor for low voltage operation
US20150177752A1 (en) Voltage regulator
US9307316B2 (en) Electronic device and method for sensing headset type by audio signal
US10734955B2 (en) Audio amplifier, audio output device including the same, and electronic apparatus
US7583105B2 (en) Pull-up circuit
US10505361B2 (en) Integrated circuit with reverse current protection and power source disconnection detection
KR20090028193A (ko) 전압강하 측정회로, 이를 포함하는 반도체 장치, 시스템 및반도체 장치의 전압강하 측정방법
US7741870B2 (en) Multi-function input terminal
US10048715B2 (en) Electronic device power protection circuitry
TWI754030B (zh) 監視電路及半導體裝置
US10671108B2 (en) Bandgap reference circuit for reducing power consumption and method of using the same
WO2021135661A1 (zh) 一种掉电检测电路
US8283938B2 (en) Monitoring system and input and output device thereof
US8310091B2 (en) Monitoring system and input and output device thereof
WO2022188138A1 (en) Wireless earbud assembly
JP6911238B2 (ja) 検査装置
KR20030085237A (ko) 파워 온 리셋 회로
TWI410640B (zh) 參考電壓產生偵測器及其電壓偵測電路
JP2010114514A (ja) 接続検出機能を有する半導体集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
A107 Divisional application of patent
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2017101001519; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20170329

Effective date: 20190207