JP6906044B2 - 感度改善およびニューサンス抑制のため、論理的およびホットスポット検査でzレイヤコンテキストを使用するシステムおよび方法 - Google Patents
感度改善およびニューサンス抑制のため、論理的およびホットスポット検査でzレイヤコンテキストを使用するシステムおよび方法 Download PDFInfo
- Publication number
- JP6906044B2 JP6906044B2 JP2019500329A JP2019500329A JP6906044B2 JP 6906044 B2 JP6906044 B2 JP 6906044B2 JP 2019500329 A JP2019500329 A JP 2019500329A JP 2019500329 A JP2019500329 A JP 2019500329A JP 6906044 B2 JP6906044 B2 JP 6906044B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- design file
- processor
- critical areas
- nuance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/0002—Inspection of images, e.g. flaw detection
- G06T7/0004—Industrial image inspection
- G06T7/001—Industrial image inspection using an image reference approach
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/0002—Inspection of images, e.g. flaw detection
- G06T7/0004—Industrial image inspection
- G06T7/0006—Industrial image inspection using a design-rule based approach
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/70—Determining position or orientation of objects or cameras
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/10—Image acquisition modality
- G06T2207/10056—Microscopic image
- G06T2207/10061—Microscopic image from scanning electron microscope
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/30—Subject of image; Context of image processing
- G06T2207/30108—Industrial image inspection
- G06T2207/30148—Semiconductor; IC; Wafer
Landscapes
- Engineering & Computer Science (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Quality & Reliability (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
Description
本出願は、米国仮出願第62/356,499号(2016年6月29日出願、現在係属中)への優先権を主張し、この仮出願の開示は、参照により本明細書に組み込まれる。
Claims (18)
- ニューサンスデータを除去する方法であって、
プロセッサで、ウェハに対応する設計ファイルを受信するステップであって、前記設計ファイルが1以上のzレイヤを有する、設計ファイルを受信するステップと、
前記プロセッサで、前記ウェハの1以上のクリティカルエリアを受信するステップであり、前記クリティカルエリアは、前記ウェハの欠陥検査プロセスで得られた検査結果に含まれるノイズ事象、マージナル欠陥、及び検出欠陥のうちの少なくとも一部の場所を含むように決定されたエリアである、ステップと、
画像データ取得サブシステムに指示して、前記ウェハの前記1以上のクリティカルエリアに対応する1以上の画像をキャプチャさせるステップと、
前記プロセッサで、前記ウェハの前記1以上のクリティカルエリアに対応する前記1以上の画像内の1以上の潜在的欠陥場所を受信するステップと、
前記プロセッサを使用して、前記設計ファイルを、前記ウェハの前記1以上のクリティカルエリアに対応する前記1以上の潜在的欠陥場所と整列させるステップと、
前記プロセッサを使用して、前記設計ファイル、および前記ウェハの前記1以上のクリティカルエリアに対応する前記1以上の画像に基づいて、合成画像を生成するステップと、
前記プロセッサを使用して、各潜在的欠陥場所、前記整列させた設計ファイルの前記1以上のzレイヤ、及び前記合成画像に基づいて、前記1以上の潜在的欠陥場所内のニューサンスデータを識別するステップと、
前記プロセッサを使用して、前記識別されたニューサンスデータを、前記1以上の潜在的欠陥場所から除去するステップと、
を含む、方法。 - 前記プロセッサを使用し、前記設計ファイルを解析して、所定のデザインルールに基づいて、前記ウェハの前記1以上のクリティカルエリアを決定するステップを更に含む、請求項1に記載の方法。
- 前記ニューサンスデータは、各潜在的欠陥場所の場所が、前記整列させた設計ファイルの各zレイヤ内のパターンデータに近接しているかどうかに基づいて識別される、請求項1に記載の方法。
- 前記ウェハの前記クリティカルエリアが、前記ウェハの欠陥検査プロセスで得られた検査結果と、前記設計ファイル内の所定のパターンに基づく、請求項1に記載の方法。
- 前記ウェハの前記クリティカルエリアが、以前に識別されたウェハ欠陥に基づく、請求項1に記載の方法。
- 前記1以上のクリティカルエリアが、ランタイムコンテキストマップデータを含む、請求項1に記載の方法。
- 前記プロセッサを使用して、前記設計ファイル内の前記1以上のzレイヤに基づいて、前記ウェハの前記1以上のクリティカルエリアをセグメント化するステップを更に含む、請求項1に記載の方法。
- 前記ニューサンスデータが、サブピクセルサイズの欠陥位置、設計ファイル内のフィーチャエリアとのオーバラップ率、前記整列させた設計ファイル内の前記1以上のzレイヤまでの水平距離または垂直距離に基づいて識別される、請求項1に記載の方法。
- 前記プロセッサが、マルチコアコンピュータのシングルコアである、請求項1に記載の方法。
- ニューサンスデータを除去するシステムであって、
画像データ取得サブシステムと、
1以上のウェハに関連する複数の設計ファイルを含む、設計ファイルデータベースであって、各設計ファイルが1以上のzレイヤを有する、設計ファイルデータベースと、
前記画像データ取得サブシステムと電子的に通信し、複数のプロセッサを有するマルチコアコンピュータであって、各プロセッサが、
前記設計ファイルデータベースから、ウェハに対応する設計ファイルを受信し、前記設計ファイルが1以上のzレイヤを有し、
前記ウェハの1以上のクリティカルエリアに対応する1以上の画像を受信し、前記クリティカルエリアは、前記ウェハの欠陥検査プロセスで得られた検査結果に含まれるノイズ事象、マージナル欠陥、及び検出欠陥のうちの少なくとも一部の場所を含むように決定されたエリアであり、
前記ウェハの前記1以上のクリティカルエリアに対応する前記1以上の画像内の1以上の潜在的欠陥場所を受信し、
前記設計ファイルを、前記ウェハの前記1以上のクリティカルエリアに対応する前記1以上の潜在的欠陥場所と整列させ、
前記設計ファイル、および前記ウェハの前記1以上のクリティカルエリアに対応する前記1以上の画像に基づいて、合成画像を生成し、
各潜在的欠陥場所、前記整列させた設計ファイルの前記1以上のzレイヤ、および前記合成画像に基づいて、前記1以上の潜在的欠陥場所内のニューサンスデータを識別し、
前記識別されたニューサンスデータを、前記1以上の潜在的欠陥場所から除去するように構成されているマルチコアコンピュータと、
を含む、システム。 - 各プロセッサが、
前記設計ファイルを解析して、所定のデザインルールに基づいて、前記ウェハの前記1以上のクリティカルエリアを決定するように更に構成されている、請求項10に記載のシステム。 - 前記ニューサンスデータは、各潜在的欠陥場所の場所が、前記整列させた設計ファイルの各zレイヤ内のパターンデータに近接しているかどうかに基づいて識別される、請求項10に記載のシステム。
- 前記ウェハの前記クリティカルエリアが、前記ウェハの欠陥検査プロセスで得られた検査結果と、前記設計ファイル内の所定のパターンに基づく、請求項10に記載のシステム。
- 前記ウェハの前記クリティカルエリアが、以前に識別されたウェハ欠陥に基づく、請求項10に記載のシステム。
- 前記1以上のクリティカルエリアが、ランタイムコンテキストマップデータを含む、請求項10に記載のシステム。
- 各プロセッサが、
前記設計ファイル内の前記1以上のzレイヤに基づいて、前記ウェハの前記1以上のクリティカルエリアをセグメント化するように更に構成されている、請求項10に記載のシステム。 - 前記ニューサンスデータが、サブピクセルサイズの欠陥位置、設計ファイル内のフィーチャエリアとのオーバラップ率、前記整列させた設計ファイル内の前記1以上のzレイヤまでの水平距離または垂直距離に基づいて識別される、請求項10に記載のシステム。
- プログラムを記憶する非一時的コンピュータ可読媒体であって、前記プログラムが、プロセッサに指示して、
ウェハに対応する設計ファイルを受信することであって、前記設計ファイルが1以上のzレイヤを有する、設計ファイルを受信することと、
前記ウェハの1以上のクリティカルエリアを受信することであり、前記クリティカルエリアは、前記ウェハの欠陥検査プロセスで得られた検査結果に含まれるノイズ事象、マージナル欠陥、及び検出欠陥のうちの少なくとも一部の場所を含むように決定されたエリアである、受信することと、
画像データ取得サブシステムに指示して、前記ウェハの前記1以上のクリティカルエリアに対応する1以上の画像をキャプチャさせることと、
前記ウェハの前記1以上のクリティカルエリアに対応する前記1以上の画像内の1以上の潜在的欠陥場所を受信することと、
前記設計ファイルを、前記ウェハの前記1以上のクリティカルエリアに対応する前記1以上の潜在的欠陥場所と整列させることと、
前記設計ファイル、および前記ウェハの前記1以上のクリティカルエリアに対応する前記1以上の画像に基づいて、合成画像を生成することと、
各潜在的欠陥場所、前記整列させた設計ファイルの前記1以上のzレイヤ、および前記合成画像に基づいて、前記1以上の潜在的欠陥場所内のニューサンスデータを識別することと、
前記識別されたニューサンスデータを、前記1以上の潜在的欠陥場所から除去することと、
を行わせるように構成されている、非一時的コンピュータ可読媒体。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201662356499P | 2016-06-29 | 2016-06-29 | |
US62/356,499 | 2016-06-29 | ||
US15/600,784 US10304177B2 (en) | 2016-06-29 | 2017-05-21 | Systems and methods of using z-layer context in logic and hot spot inspection for sensitivity improvement and nuisance suppression |
US15/600,784 | 2017-05-21 | ||
PCT/US2017/037934 WO2018005132A1 (en) | 2016-06-29 | 2017-06-16 | Systems and methods of using z-layer context in logic and hot spot inspection for sensitivity improvement and nuisance suppression |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2019527475A JP2019527475A (ja) | 2019-09-26 |
JP2019527475A5 JP2019527475A5 (ja) | 2020-07-30 |
JP6906044B2 true JP6906044B2 (ja) | 2021-07-21 |
Family
ID=60786349
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019500329A Active JP6906044B2 (ja) | 2016-06-29 | 2017-06-16 | 感度改善およびニューサンス抑制のため、論理的およびホットスポット検査でzレイヤコンテキストを使用するシステムおよび方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US10304177B2 (ja) |
JP (1) | JP6906044B2 (ja) |
KR (1) | KR102201122B1 (ja) |
CN (1) | CN109314067B (ja) |
IL (1) | IL263315B (ja) |
TW (1) | TWI730133B (ja) |
WO (1) | WO2018005132A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11320742B2 (en) * | 2018-10-31 | 2022-05-03 | Taiwan Semiconductor Manufacturing Company Ltd. | Method and system for generating photomask patterns |
US11557031B2 (en) * | 2019-11-21 | 2023-01-17 | Kla Corporation | Integrated multi-tool reticle inspection |
KR102657751B1 (ko) * | 2021-08-19 | 2024-04-16 | 주식회사 크레셈 | 학습모델을 이용한 기판 검사 방법 |
Family Cites Families (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6215896B1 (en) | 1995-09-29 | 2001-04-10 | Advanced Micro Devices | System for enabling the real-time detection of focus-related defects |
US20070131877A9 (en) * | 1999-11-29 | 2007-06-14 | Takashi Hiroi | Pattern inspection method and system therefor |
JP2001331784A (ja) | 2000-05-18 | 2001-11-30 | Hitachi Ltd | 欠陥分類方法及びその装置 |
WO2002015238A2 (en) | 2000-08-11 | 2002-02-21 | Sensys Instruments Corporation | Device and method for optical inspection of semiconductor wafer |
US6918101B1 (en) * | 2001-10-25 | 2005-07-12 | Kla -Tencor Technologies Corporation | Apparatus and methods for determining critical area of semiconductor design data |
WO2004008245A2 (en) | 2002-07-12 | 2004-01-22 | Cadence Design Systems, Inc. | Method and system for context-specific mask inspection |
US9002497B2 (en) * | 2003-07-03 | 2015-04-07 | Kla-Tencor Technologies Corp. | Methods and systems for inspection of wafers and reticles using designer intent data |
US7676077B2 (en) * | 2005-11-18 | 2010-03-09 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
KR101565071B1 (ko) * | 2005-11-18 | 2015-11-03 | 케이엘에이-텐코 코포레이션 | 검사 데이터와 조합하여 설계 데이터를 활용하는 방법 및 시스템 |
US8041103B2 (en) | 2005-11-18 | 2011-10-18 | Kla-Tencor Technologies Corp. | Methods and systems for determining a position of inspection data in design data space |
US7570796B2 (en) * | 2005-11-18 | 2009-08-04 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
US7496874B2 (en) * | 2005-12-21 | 2009-02-24 | Inetrnational Business Machines Corporation | Semiconductor yield estimation |
JP5427609B2 (ja) | 2006-12-19 | 2014-02-26 | ケーエルエー−テンカー・コーポレーション | 検査レシピ作成システムおよびその方法 |
WO2008086282A2 (en) | 2007-01-05 | 2008-07-17 | Kla-Tencor Corporation | Methods and systems for using electrical information for a device being fabricated on a wafer to perform one or more defect-related functions |
US7962864B2 (en) * | 2007-05-24 | 2011-06-14 | Applied Materials, Inc. | Stage yield prediction |
US8799831B2 (en) * | 2007-05-24 | 2014-08-05 | Applied Materials, Inc. | Inline defect analysis for sampling and SPC |
US8126255B2 (en) * | 2007-09-20 | 2012-02-28 | Kla-Tencor Corp. | Systems and methods for creating persistent data for a wafer and for using persistent data for inspection-related functions |
US8223327B2 (en) | 2009-01-26 | 2012-07-17 | Kla-Tencor Corp. | Systems and methods for detecting defects on a wafer |
US20110296362A1 (en) * | 2009-02-04 | 2011-12-01 | Tamao Ishikawa | Semiconductor defect integrated projection method and defect inspection support apparatus equipped with semiconductor defect integrated projection function |
US8559001B2 (en) | 2010-01-11 | 2013-10-15 | Kla-Tencor Corporation | Inspection guided overlay metrology |
US8781781B2 (en) | 2010-07-30 | 2014-07-15 | Kla-Tencor Corp. | Dynamic care areas |
US20120316855A1 (en) * | 2011-06-08 | 2012-12-13 | Kla-Tencor Corporation | Using Three-Dimensional Representations for Defect-Related Applications |
US9087367B2 (en) * | 2011-09-13 | 2015-07-21 | Kla-Tencor Corp. | Determining design coordinates for wafer defects |
US8826200B2 (en) * | 2012-05-25 | 2014-09-02 | Kla-Tencor Corp. | Alteration for wafer inspection |
JP6255152B2 (ja) | 2012-07-24 | 2017-12-27 | 株式会社日立ハイテクノロジーズ | 検査装置 |
US9189844B2 (en) * | 2012-10-15 | 2015-11-17 | Kla-Tencor Corp. | Detecting defects on a wafer using defect-specific information |
US9311698B2 (en) | 2013-01-09 | 2016-04-12 | Kla-Tencor Corp. | Detecting defects on a wafer using template image matching |
US9092846B2 (en) * | 2013-02-01 | 2015-07-28 | Kla-Tencor Corp. | Detecting defects on a wafer using defect-specific and multi-channel information |
US8984450B2 (en) * | 2013-03-14 | 2015-03-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus for extracting systematic defects |
US9310320B2 (en) * | 2013-04-15 | 2016-04-12 | Kla-Tencor Corp. | Based sampling and binning for yield critical defects |
US9183624B2 (en) | 2013-06-19 | 2015-11-10 | Kla-Tencor Corp. | Detecting defects on a wafer with run time use of design data |
US9715725B2 (en) | 2013-12-21 | 2017-07-25 | Kla-Tencor Corp. | Context-based inspection for dark field inspection |
US9401016B2 (en) | 2014-05-12 | 2016-07-26 | Kla-Tencor Corp. | Using high resolution full die image data for inspection |
-
2017
- 2017-05-21 US US15/600,784 patent/US10304177B2/en active Active
- 2017-06-16 CN CN201780035591.8A patent/CN109314067B/zh active Active
- 2017-06-16 JP JP2019500329A patent/JP6906044B2/ja active Active
- 2017-06-16 WO PCT/US2017/037934 patent/WO2018005132A1/en active Application Filing
- 2017-06-16 KR KR1020197002114A patent/KR102201122B1/ko active IP Right Grant
- 2017-06-29 TW TW106121738A patent/TWI730133B/zh active
-
2018
- 2018-11-27 IL IL263315A patent/IL263315B/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
TWI730133B (zh) | 2021-06-11 |
CN109314067B (zh) | 2020-07-17 |
KR20190014103A (ko) | 2019-02-11 |
KR102201122B1 (ko) | 2021-01-08 |
JP2019527475A (ja) | 2019-09-26 |
IL263315B (en) | 2020-08-31 |
US20180005367A1 (en) | 2018-01-04 |
TW201810482A (zh) | 2018-03-16 |
US10304177B2 (en) | 2019-05-28 |
WO2018005132A1 (en) | 2018-01-04 |
CN109314067A (zh) | 2019-02-05 |
IL263315A (en) | 2018-12-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102438824B1 (ko) | 3차원 반도체 구조체들의 검사를 위한 결함 발견 및 레시피 최적화 | |
TWI699521B (zh) | 用於區域可調適之缺陷偵測的系統及方法 | |
US11010886B2 (en) | Systems and methods for automatic correction of drift between inspection and design for massive pattern searching | |
KR102019534B1 (ko) | 결함 특유의, 다중 채널 정보를 이용한 웨이퍼 상의 결함 검출 | |
JP6807844B2 (ja) | ビルトインターゲットを用いた検査対デザイン位置揃え | |
TWI588924B (zh) | 用於晶圓檢測之方法、裝置及電腦可讀取媒體 | |
KR102369848B1 (ko) | 관심 패턴 이미지 집단에 대한 이상치 검출 | |
US9835566B2 (en) | Adaptive nuisance filter | |
JP2017523390A (ja) | 検査のための高解像度フルダイイメージデータの使用 | |
KR102102019B1 (ko) | 포토마스크 결함의 변화 모니터링 | |
CN111819596B (zh) | 组合模拟及光学显微术以确定检验模式的方法和系统 | |
JP6906044B2 (ja) | 感度改善およびニューサンス抑制のため、論理的およびホットスポット検査でzレイヤコンテキストを使用するシステムおよび方法 | |
CN111837227B (zh) | 用于确定在晶片上所检测到的缺陷位于上面的层的系统 | |
KR102557194B1 (ko) | 검사를 위한 결함 후보 생성 | |
TW202225676A (zh) | 設置樣本之檢查 | |
US11710227B2 (en) | Design-to-wafer image correlation by combining information from multiple collection channels | |
TW202300900A (zh) | 以經呈現設計影像之設計照護區域之分段 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200615 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200615 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20200615 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20200820 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200929 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210302 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210520 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210622 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210628 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6906044 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |