KR20190014103A - 민감도 개선 및 뉴슨스 억제를 위해 로직 및 핫스팟 검사에서 z-층 컨텍스트를 사용하는 시스템 및 방법 - Google Patents
민감도 개선 및 뉴슨스 억제를 위해 로직 및 핫스팟 검사에서 z-층 컨텍스트를 사용하는 시스템 및 방법 Download PDFInfo
- Publication number
- KR20190014103A KR20190014103A KR1020197002114A KR20197002114A KR20190014103A KR 20190014103 A KR20190014103 A KR 20190014103A KR 1020197002114 A KR1020197002114 A KR 1020197002114A KR 20197002114 A KR20197002114 A KR 20197002114A KR 20190014103 A KR20190014103 A KR 20190014103A
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- design file
- critical areas
- data
- processor
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 106
- 238000007689 inspection Methods 0.000 title description 76
- 230000035945 sensitivity Effects 0.000 title description 8
- 230000007547 defect Effects 0.000 claims abstract description 139
- 238000013461 design Methods 0.000 claims abstract description 115
- 235000012431 wafers Nutrition 0.000 claims description 167
- 239000002131 composite material Substances 0.000 claims description 13
- 230000003287 optical effect Effects 0.000 description 33
- 238000004519 manufacturing process Methods 0.000 description 26
- 230000008569 process Effects 0.000 description 26
- 239000004065 semiconductor Substances 0.000 description 24
- 238000001514 detection method Methods 0.000 description 23
- 238000005286 illumination Methods 0.000 description 18
- 238000003384 imaging method Methods 0.000 description 11
- 238000012552 review Methods 0.000 description 11
- 238000010894 electron beam technology Methods 0.000 description 7
- 230000001629 suppression Effects 0.000 description 7
- 238000012360 testing method Methods 0.000 description 7
- 230000004927 fusion Effects 0.000 description 6
- 230000002950 deficient Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000003595 spectral effect Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000011218 segmentation Effects 0.000 description 3
- 230000004075 alteration Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 235000006719 Cassia obtusifolia Nutrition 0.000 description 1
- 235000014552 Cassia tora Nutrition 0.000 description 1
- 244000201986 Cassia tora Species 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000003709 image segmentation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000004626 scanning electron microscopy Methods 0.000 description 1
- 230000001235 sensitizing effect Effects 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/0002—Inspection of images, e.g. flaw detection
- G06T7/0004—Industrial image inspection
- G06T7/0006—Industrial image inspection using a design-rule based approach
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/0002—Inspection of images, e.g. flaw detection
- G06T7/0004—Industrial image inspection
- G06T7/001—Industrial image inspection using an image reference approach
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/70—Determining position or orientation of objects or cameras
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/10—Image acquisition modality
- G06T2207/10056—Microscopic image
- G06T2207/10061—Microscopic image from scanning electron microscope
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/30—Subject of image; Context of image processing
- G06T2207/30108—Industrial image inspection
- G06T2207/30148—Semiconductor; IC; Wafer
Landscapes
- Engineering & Computer Science (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Quality & Reliability (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
Abstract
웨이퍼의 결함 스캐닝으로부터 뉴슨스 데이터를 제거하기 위한 시스템 및 방법이 개시된다. 프로세서는, 하나 이상의 z-층을 갖는 웨이퍼에 대응하는 디자인 파일을 수신한다. 프로세서는 웨이퍼의 중요 영역을 수신하며, 웨이퍼의 대응 이미지를 캡처할 것을 서브시스템에 지시한다. 결함 위치가 수신되고, 결함 위치에 맞추어 디자인 파일이 정렬된다. 정렬된 디자인 파일의 하나 이상의 z-층 및 잠재적 결함 위치를 사용하여 뉴슨스 데이터가 식별된다. 그 후, 프로세서는, 식별된 뉴슨스 데이터를 하나 이상의 잠재적 결함 위치로부터 제거한다.
Description
관련 출원에 대한 상호 참조
본 출원은, 2016년 6월 29일에 출원되었고 현재 계류 중인 미국 가특허 출원 제62/356,499호의 우선권을 청구하며, 이 가특허 출원의 개시는 본 명세서에 참조로서 통합된다.
본 개시는, 결함 검출, 즉, 민감도 개선 및 뉴슨스 억제(nuisance suppression)를 위해 로직 및 핫스팟 검사에서 z-층 컨텍스트(z-layer context)를 사용하는 시스템 및 방법에 관한 것이다.
로직 디바이스 및 메모리 디바이스와 같은 반도체 디바이스를 제조하는 것은, 다수의 반도체 제조 공정을 사용해 반도체 웨이퍼와 같은 기판을 처리하여 반도체 디바이스의 다양한 피처(feature) 및 복수의 레벨(level)을 형성하는 것을 일반적으로 포함한다. 예컨대, 리소그래피(lithography)는, 레티클(reticle)로부터의 패턴을, 반도체 웨이퍼 상에 배열된 레지스트(resist)에 전사(transfer)하는 것이 수반되는 반도체 제조 공정이다. 반도체 제조 공정의 추가적인 예시는, 화학적-기계적 연마(CMP, chemical-mechanical polishing), 에칭, 퇴적, 및 이온 주입을 포함하지만, 이들로 한정되지는 않는다. 복수의 반도체 디바이스는 단일 반도체 웨이퍼 상에 배열의 형태로 제조된 후 개별 반도체 디바이스로 분리될 수 있다.
웨이퍼 상의 결함을 검출하여 제조 공정에서 더 높은 수율 및, 따라서, 더 높은 수익을 도모하기 위해, 반도체 제조 공정 중 다양한 단계에서 검사 공정이 사용된다. IC와 같은 반도체 디바이스의 제조에서 검사는 항상 중요한 부분이었다. 그러나 반도체 디바이스의 치수가 감소함에 따라서, 더 작은 결함이 디바이스의 고장을 초래할 수 있기 때문에, 허용 가능한 반도체 디바이스의 성공적인 제조에 있어 검사는 훨씬 더 중요해지고 있다. 예를 들어, 반도체 디바이스의 치수가 감소함에 따라서, 상대적으로 작은 결함이라 할지라도 반도체 디바이스 내에 원치 않는 차이(aberration)를 초래할 수 있으므로, 점점 감소하는 크기의 결함을 검출할 필요가 있게 되었다.
그러나, 디자인 룰(design rule)이 축소됨에 따라서, 반도체 제조 공정은 공정의 수행 능력에 관한 한계에 더 가깝게 운영되고 있을 수 있다. 또한, 디자인 룰이 축소됨에 따라서, 더 작은 결함이 디바이스의 전기적 파라미터에 영향을 미칠 수 있으며, 이는 더 민감한 검사가 필요한 상황을 발생시킨다. 따라서, 디자인 룰이 축소됨에 따라서, 검사에 의해 검출되는 잠재적 수율 관련 결함의 개체수가 극적으로 증가하고, 검사에 의해 검출되는 뉴슨스 결함의 개체수 또한 극적으로 증가한다. 따라서, 웨이퍼 상에서 점점 더 많은 결함이 검출될 수 있으며, 공정을 정정하여 결함을 모두 제거하는 것은 어렵고 고비용일 수 있다. 그러므로, 결함들 중 어느 것이 디바이스의 전기적 파라미터 및 수율에 실제로 영향을 미치는지 결정하는 것은, 공정 제어 방법의 초점이 이러한 결함에 두어지도록 하면서 다른 결함은 대체로 무시하는 것을 허용할 수 있다. 또한, 디자인 룰이 더 작아지면, 공정 유도 고장(process induced failure)은, 일부 경우, 체계적인 경향이 있을 수 있다. 즉, 공정 유도 고장은, 디자인 내에서 종종 여러 번 반복되는 미리 결정된 디자인 패턴에서 일어나는 경향이 있다. 공간적으로 체계적이고, 전기적으로 관련된 결함을 제거하는 것은, 중대하고 전체적인 영향을 수율에 미칠 수 있으므로, 그러한 결함의 제거는 중요하다. 전술한 검사, 검토, 및 분석 공정은 전기적 설계에 관한 결함의 위치를 결정하지 못할 수 있으므로, 결함이 디바이스 파라미터 및 수율에 영향을 미칠지의 여부는 종종 이러한 공정으로부터 결정될 수 없다.
현행 런-타임 컨텍스트 맵(run-time context map)의 중요 영역(critical area)에는 z-층 정보가 부재한다. 그러므로, z-층 정보에 기초하여 보다 정밀한 중요 영역으로 세그먼트화하는 것은 달성될 수 없다. 일부 상황에서, z-층 정보는 뉴슨스 억제에 사용될 수 있지만, 이때는 디자인 속성만을 사용한다. 이는, 긴 처리 시간을 회피하기 위하여 소수의 결함만 검토되는 최상위 사용자 인터페이스 레벨에서 수행될 수 있다. 또한, 이러한 기법은 이미지 프로세서와 이미지 데이터 취득 서브시스템 간에 과도한 트래픽을 요구한다.
따라서, 현행 뉴슨스 억제 방법은, 결함 개수를 제한하기 위하여 더 콜드하게(즉, 더 높은 임계값으로) 결함 검출이 수행될 것을 요구한다. 또한, 현재는 코어별로 디자인 정보를 사용하는 것이 가능하지 않다. 후처리 중에 디자인 정보를 취득하는 것은 처리량에 부정적인 영향을 미치고 더 많은 메모리를 요구한다. 마지막으로, 종래 기술 시스템에는, 디자인 컨텍스트에 기초하여 이미지 세그먼트화를 수행하기 위한 방식이 부재한다. 그러므로, 현재의 해결책은 극히 작은 핫스팟들을 생성하며, 웨이퍼의 더 큰 영역에 대해 패턴 검색을 실행한 후 수동으로 핫스팟들을 더 작게 조정할 필요가 있다.
본 개시의 하나의 실시예는, 뉴슨스 데이터를 제거하기 위한 방법으로서 설명될 수 있다. 본 방법은, 웨이퍼에 대응하는 디자인 파일을 수신하는 단계를 포함한다. 디자인 파일은 프로세서에서 수신된다. 프로세서는 다중 코어 컴퓨터의 단일 코어일 수 있다. 디자인 파일은 하나 이상의 z-층을 갖는다.
본 방법은, 웨이퍼의 하나 이상의 중요 영역을 수신하는 단계를 더 포함한다. 웨이퍼의 중요 영역은 프로세서에서 수신된다. 웨이퍼의 중요 영역은, 디자인 파일 내의 미리 결정된 패턴 및/또는 이전에 식별된 웨이퍼 결함에 기초할 수 있다. 하나의 실시예에서, 하나 이상의 중요 영역은 런-타임 컨텍스트 맵으로부터의 데이터를 포함한다.
본 방법은, 웨이퍼의 하나 이상의 중요 영역에 대응하는 하나 이상의 이미지를 캡처할 것을 이미지 데이터 취득 서브시스템에 지시하는 단계를 더 포함한다.
본 방법은, 하나 이상의 이미지 내의 하나 이상의 잠재적 결함 위치를 수신하는 단계를 더 포함한다. 잠재적 결함 위치는 웨이퍼의 하나 이상의 중요 영역에 대응한다. 잠재적 결함 위치는 프로세서에서 수신된다.
본 방법은, 웨이퍼의 하나 이상의 중요 영역에 대응하는 하나 이상의 잠재적 결함 위치에 맞추어 디자인 파일을 정렬하는 단계를 더 포함한다. 정렬은, 프로세서를 사용하여 수행된다.
본 방법은, 하나 이상의 잠재적 결함 위치에 있는 뉴슨스 데이터를 식별하는 단계를 더 포함한다. 뉴슨스 데이터는, 정렬된 디자인 파일의 하나 이상의 z-층 및 각 잠재적 결함 위치에 기초하여 식별된다. 식별은, 프로세서를 사용하여 수행된다. 하나의 실시예에서, 뉴슨스 데이터는, 각 잠재적 결함 위치가, 정렬된 디자인 파일의 각 z-층 내의 패턴 데이터에 근접한지의 여부에 기초하여 식별된다.
본 방법은, 식별된 뉴슨스 데이터를 하나 이상의 잠재적 결함 위치로부터 제거하는 단계를 더 포함한다. 식별된 뉴슨스 데이터는, 프로세서를 사용하여 제거된다. 뉴슨스 데이터는, 정렬된 디자인 파일 내의 하나 이상의 z-층에 대한 수직 거리, 수평 거리, 겹침 백분율, 또는 서브픽셀 결함 위치에 기초하여 식별될 수 있다.
하나의 실시예에서, 본 방법은, 미리 결정된 디자인 룰에 기초하여 웨이퍼의 하나 이상의 중요 영역을 결정하기 위해 디자인 파일을 분석하는 단계를 더 포함한다. 분석은, 프로세서를 사용하여 수행된다.
또 다른 실시예에서, 본 방법은, 웨이퍼의 하나 이상의 중요 영역에 대응하는 하나 이상의 이미지 및 디자인 파일에 기초하여 합성 이미지를 생성하는 단계를 더 포함한다. 합성 이미지는, 프로세서를 사용하여 생성된다. 그러한 실시예에서, 하나 이상의 잠재적 결함 위치에 있는 뉴슨스 데이터를 식별하는 단계는 합성 이미지에 또한 기초한다.
하나의 실시예에서, 본 방법은, 디자인 파일 내의 하나 이상의 z-층에 기초하여 웨이퍼의 하나 이상의 중요 영역을 세그먼트화하는 단계를 더 포함한다. 세그먼트화는, 프로세서를 사용하여 수행될 수 있다.
본 개시의 또 다른 실시예는, 뉴슨스 데이터를 제거하기 위한 시스템으로서 설명될 수 있다. 본 시스템은 이미지 데이터 취득 서브시스템, 디자인 파일 데이터베이스, 및 다중 코어 컴퓨터를 포함한다. 디자인 파일 데이터베이스는, 하나 이상의 웨이퍼에 연관된 복수의 디자인 파일을 포함한다. 각 디자인 파일은 하나 이상의 z-층을 갖는다. 다중 코어 컴퓨터는 이미지 데이터 취득 서브시스템과 전자적으로 통신한다.
다중 코어 컴퓨터는 복수의 프로세서를 갖는다. 각 프로세서는, 디자인 파일 데이터베이스로부터, 웨이퍼에 대응하는 디자인 파일을 수신하도록 구성된다. 디자인 파일은 하나 이상의 z-층을 갖는다.
각 프로세서는 또한, 웨이퍼의 하나 이상의 중요 영역에 대응하는 하나 이상의 이미지를 수신하도록 구성된다. 웨이퍼의 중요 영역은, 디자인 파일 내의 미리 결정된 패턴에 기초할 수 있다. 웨이퍼의 중요 영역은, 이전에 식별된 웨이퍼 결함에 기초할 수 있다. 하나 이상의 중요 영역은 런-타임 컨텍스트 맵으로부터의 데이터를 포함할 수 있다.
각 프로세서는 또한, 웨이퍼의 하나 이상의 중요 영역에 대응하는 하나 이상의 이미지 내의 하나 이상의 잠재적 결함 위치를 수신하도록 구성된다.
각 프로세서는 또한, 웨이퍼의 하나 이상의 중요 영역에 대응하는 하나 이상의 잠재적 결함 위치에 맞추어 디자인 파일을 정렬하도록 구성된다.
각 프로세서는 또한, 정렬된 디자인 파일의 하나 이상의 z-층 및 각 잠재적 결함 위치에 기초하여 하나 이상의 잠재적 결함 위치에 있는 뉴슨스 데이터를 식별하도록 구성된다. 뉴슨스 데이터는, 각 잠재적 결함 위치가, 정렬된 디자인 파일의 각 z-층 내의 패턴 데이터에 근접한지의 여부에 기초하여 식별될 수 있다. 뉴슨스 데이터는, 정렬된 디자인 파일 내의 하나 이상의 z-층에 대한 수직 거리, 수평 거리, 겹침 백분율, 또는 서브픽셀 결함 위치에 기초하여 식별될 수 있다.
각 프로세서는 또한, 식별된 뉴슨스 데이터를 하나 이상의 잠재적 결함 위치로부터 제거하도록 구성된다.
하나의 실시예에서, 각 프로세서는 또한, 미리 결정된 디자인 룰에 기초하여 웨이퍼의 하나 이상의 중요 영역을 결정하기 위해 디자인 파일을 분석하도록 구성된다.
또 다른 실시예에서, 각 프로세서는 또한, 웨이퍼의 하나 이상의 중요 영역에 대응하는 하나 이상의 이미지 및 디자인 파일에 기초하여 합성 이미지를 생성하도록 구성된다. 그러한 실시예에서, 하나 이상의 잠재적 결함 위치에 있는 뉴슨스 데이터는 합성 이미지에 기초하여 식별된다.
하나의 실시예에서, 각 프로세서는 또한, 디자인 파일 내의 하나 이상의 z-층에 기초하여 웨이퍼의 하나 이상의 중요 영역을 세그먼트화하도록 구성된다.
본 개시의 또 다른 실시예는, 프로그램을 저장한 비일시적 컴퓨터 판독가능 매체(non-transitory computer readable medium)로서도 설명될 수 있으며, 프로그램은, 웨이퍼에 대응하며, 하나 이상의 z-층을 갖는 디자인 파일을 수신하고, 웨이퍼의 하나 이상의 중요 영역을 수신하고, 웨이퍼의 하나 이상의 중요 영역에 대응하는 하나 이상의 이미지를 캡처할 것을 이미지 데이터 취득 서브시스템에 지시하고, 웨이퍼의 하나 이상의 중요 영역에 대응하는 하나 이상의 이미지 내의 하나 이상의 잠재적 결함 위치를 수신하고, 웨이퍼의 하나 이상의 중요 영역에 대응하는 하나 이상의 잠재적 결함 위치에 맞추어 디자인 파일을 정렬하고, 정렬된 디자인 파일의 하나 이상의 z-층 및 각 잠재적 결함 위치에 기초하여 하나 이상의 잠재적 결함 위치에 있는 뉴슨스 데이터를 식별하고, 식별된 뉴슨스 데이터를 하나 이상의 잠재적 결함 위치로부터 제거할 것을, 프로세서에 지시하도록 구성된다.
본 개시의 본질 및 목적에 대한 보다 완전한 이해를 위해서는, 다음과 같은 첨부 도면과 관련하여 취해진 다음의 상세한 설명을 참조해야 한다.
도 1은 패턴의 디자인 표현의 예시도, 그리고, 올바른 구성(중앙)과 결함(우측)을 도시하는, 웨이퍼 내의 동일한 패턴의 이미지이다.
도 2는 디자인 파일 내의 중요 피처의 위치확인의 예시도이다.
도 3은, 이미지를 수집하기 위한 검사 시스템의 도면이다.
도 4는, 본 개시의 컴퓨터 구현 방법을 수행하기 위해 컴퓨터 시스템 상에서 실행가능한 프로그램 명령어를 저장한 비일시적 컴퓨터 판독가능 매체를 도시하는 도면이다.
도 5는, 디자인 오버레이가 없는 결함 핫스팟의 예시도이다.
도 6은, 디자인 오버레이가 있는 결함 핫스팟의 예시도이다.
도 7은, 도 5의 결함 핫스팟에서 식별된 잠재적 결함의 예시도이다.
도 8은, 도 6의 결함 핫스팟에서 식별된 잠재적 결함의 예시도로서, 디자인 파일이 결함 핫스팟 상에 오버레이된, 예시도이다.
도 9는, 결함 핫스팟 상에 오버레이된 디자인 파일에 기초하여 식별되고 관심 결함과 뉴슨스 결함으로 분류된 잠재적 결함의 예시도이다.
도 10은, 본 개시의 하나의 실시예에 따른 방법을 도시하는 흐름도이다.
도 1은 패턴의 디자인 표현의 예시도, 그리고, 올바른 구성(중앙)과 결함(우측)을 도시하는, 웨이퍼 내의 동일한 패턴의 이미지이다.
도 2는 디자인 파일 내의 중요 피처의 위치확인의 예시도이다.
도 3은, 이미지를 수집하기 위한 검사 시스템의 도면이다.
도 4는, 본 개시의 컴퓨터 구현 방법을 수행하기 위해 컴퓨터 시스템 상에서 실행가능한 프로그램 명령어를 저장한 비일시적 컴퓨터 판독가능 매체를 도시하는 도면이다.
도 5는, 디자인 오버레이가 없는 결함 핫스팟의 예시도이다.
도 6은, 디자인 오버레이가 있는 결함 핫스팟의 예시도이다.
도 7은, 도 5의 결함 핫스팟에서 식별된 잠재적 결함의 예시도이다.
도 8은, 도 6의 결함 핫스팟에서 식별된 잠재적 결함의 예시도로서, 디자인 파일이 결함 핫스팟 상에 오버레이된, 예시도이다.
도 9는, 결함 핫스팟 상에 오버레이된 디자인 파일에 기초하여 식별되고 관심 결함과 뉴슨스 결함으로 분류된 잠재적 결함의 예시도이다.
도 10은, 본 개시의 하나의 실시예에 따른 방법을 도시하는 흐름도이다.
청구되는 주제는 특정 실시예의 관점에서 설명될 것이지만, 본 명세서에 설명된 모든 이점과 특징을 제공하지는 않는 실시예를 비롯한 다른 실시예 또한 본 개시의 범위 내에 있다. 본 개시의 범위로부터 벗어나지 않고서도 다양한 구조적 변경, 논리적 변경, 공정 단계 변경, 및 전자적 변경이 이루어질 수 있다. 따라서, 본 개시의 범위는, 첨부된 청구범위에 대한 참조에 의해서만 한정된다.
본 명세서에서 사용되는 "웨이퍼"라는 용어는 반도체 또는 비반도체 물질로 형성된 기판을 일반적으로 지칭한다. 그러한 반도체 또는 비반도체 물질의 예시는 단결정 실리콘, 갈륨 비화물, 및 인듐 인화물을 포함하지만, 이들로 한정되지는 않는다. 그러한 기판은 반도체 제조 시설에서 통상적으로 발견 및/또는 처리될 수 있다.
웨이퍼는, 기판 상에 형성된 하나 이상의 층을 포함할 수 있다. 예컨대, 그러한 층은 레지스트, 유전체(dielectric) 물질, 및 전도성 물질을 포함할 수 있지만, 이들로 한정되지는 않는다. 여러 상이한 유형의 그러한 층이 당업계에 공지되어 있으며, 본 명세서에서 사용되는 웨이퍼라는 용어는 모든 유형의 그러한 층을 포함하는 웨이퍼를 망라하도록 의도되었다.
웨이퍼 상에 형성된 하나 이상의 층은 패터닝될 수 있거나 패터닝되지 않을 수 있다. 예컨대, 웨이퍼는 복수의 다이를 포함할 수 있고, 각 다이는 반복가능한 패터닝된 피처를 갖는다. 그러한 재료 층을 형성 및 처리하여, 결국 디바이스가 완성될 수 있다. 집적 회로(IC)와 같은 여러 상이한 유형의 디바이스가 웨이퍼 상에 형성될 수 있으며, 본 명세서에서 사용되는 웨이퍼라는 용어는, 당업계에 공지된 임의의 유형의 디바이스가 제조되는 웨이퍼를 망라하도록 의도되었다. 본 명세서에서 사용되는 "칩"이라는 용어는, 특정한 목적으로 설계된 IC의 집합을 포함할 수 있다.
본 명세서에서 실시예는 웨이퍼에 관하여 설명되지만, 통상적으로 마스크 또는 포토마스크로도 지칭될 수 있는, 레티클과 같은 또 다른 시편(specimen)에도 실시예가 사용될 수 있다는 것이 이해되어야 한다. 여러 상이한 유형의 레티클이 당업계에 공지되어 있으며, 본 명세서에서 사용되는 "레티클", "마스크", 및 "포토마스크"라는 용어는, 당업계에 공지된 모든 유형의 레티클을 망라하도록 의도되었다.
웨이퍼 상에서 결함을 검출하는 것은, 하나 이상의 광학계 모드를 사용하는 것이 수반될 수 있으며, 이는 하나 이상의 광학계 모드 및 하나 이상의 결함 검출 알고리즘을 사용하여 웨이퍼 상에서 핫 스캐닝을 수행하는 것을 포함한다. "핫 스캐닝"은, 상대적으로 적극적인 검출 설정(예컨대, 잡음 플로어에 실질적으로 가까운 임계값)을 적용함으로써 웨이퍼 상에서 결함을 검출하기 위해 수행되는 웨이퍼의 스캐닝/검사를 일반적으로 지칭한다. 이러한 방식으로, 핫 스캐닝이 수행되어, 튜닝 공정(광학계 선택 및 알고리즘 튜닝)을 위해 사용될 웨이퍼에 관한 검사 데이터를 수집할 수 있다. 핫 스캐닝의 목표는, 선택된 모드(들)에서 모든 결함 및 뉴슨스 유형 중 대표적인 샘플을 웨이퍼 상에서 검출하는 것이다.
본 명세서에 설명된 실시예는, 예컨대, 광학계 선택을 위한 하나의 핫 스캐닝과 파라미터 튜닝을 위한 또 다른 핫 스캐닝인, 복수의 핫 스캐닝을 포함할 수 있다. 파라미터 선택을 위해 수행되는 핫 스캐닝은, 웨이퍼 검사를 위해 선택된 광학 모드(들)를 사용하여 수행될 수 있다. 광학 모드(들)를 선택하는 것은, 주어진 결함의 세트에 대해 뉴슨스를 억제하면서도 관심 결함(DOI)을 발견하는 데 있어 어떠한 모드 또는 광학계 모드의 조합이 얼마나 "우수"한지 명시하는 단일 수를 자동으로 계산하는 전체적인 스코어링을 통한 광학계 선택을 포함할 수 있다. 이는 여러 모드에 걸쳐 결함별로 신호 대 잡음 비를 수동으로 비교하는 작업을 제거하고 광학계 선택 시간을 크게 줄인다.
본 명세서에 설명된 실시예는, 웨이퍼에 대한 적어도 하나의 추가적인 데이터 소스 및 저장 매체의 어레이에 저장된 이미지 데이터를 사용하여 웨이퍼의 이미지를 생성하도록 구성된 프로세서 노드의 세트를 이용할 수 있다. 이러한 방식으로, 프로세서 노드의 세트는 다중 채널 이미지 융합을 수행하도록 구성될 수 있다. 웨이퍼에 대한 추가적인 데이터 소스(들)는, 이미지 융합 시에 사용 가능한 임의의 정보를 포함할 수 있다. 그러한 데이터 소스는, 디자인 데이터, 디자인 레이아웃을 사용하여 오프라인 상태로 생성된 다이 컨텍스트 맵, 이미지(들)로부터 오프라인 상태로 생성된 다이 컨텍스트 맵, 결함 검출 결과, 검사 시스템의 상이한 검출 채널에 의해 생성된 이미지 데이터를 사용하여 생성된 결함 검출 결과, 웨이퍼의 복수의 (상이한) 스캐닝(예컨대, 검사 시스템의 상이한 이미징 모드를 사용하여 수행되는 복수의 스캐닝)에 의해 생성된 이미지 데이터, 웨이퍼 상에 패턴을 인쇄하는 데 사용된 레티클에 관한 정보 등을 포함할 수 있지만, 이들로 한정되지는 않는다.
이미지 융합은 복수의 데이터 소스를 단순히 오버레이하는 것을 포함하지 않을 수 있다(그러나 그러한 오버레이는 본 명세서에 설명된 실시예에 의해 수행될 수도 있음). 그 대신, 이미지 융합은 복수의 데이터 소스를 결합하여 복합 이미지를 생성하는 것을 포함할 수 있다. 이미지 융합은, 참조로서 통합되는, 2009년 1월 26일에 출원되고, 2010년 7월 29일에 미국 특허 출원 공개 제2010/0188657호로 공개된, 첸(Chen) 등에 의한 공동 소유 미국 특허 출원 일련번호 제12/359,476호에 설명된 바와 같이 수행될 수도 있다.
하나의 실시예에서, 레티클 검사 시스템에 의해 생성된 레티클의 이미지가 이미지 데이터 공간 내의 이미지 데이터로서 사용된다. 이러한 방식으로, 레티클 검사 시스템에 의해 생성되는 레티클 또는 이미지는 이미지 데이터에 대한 대체재로서 사용될 수 있다. 이 실시예에서 사용되는 레티클의 이미지는, 당업계에 공지된 임의의 레티클 검사 시스템에 의해 임의의 적절한 방식으로 생성되는 레티클의 임의의 적절한 이미지를 포함할 수 있다. 예컨대, 레티클의 이미지는, 고배율의 광학 레티클 검사 시스템 또는 전자 빔 기반 레티클 검사 시스템에 의해 각각 취득되는, 레티클의 고배율의 광학 또는 전자 빔 이미지일 수 있다. 대안적으로 레티클의 이미지는, 공중 이미징 레티클 검사 시스템에 의해 취득되는 레티클의 공중 이미지일 수 있다.
"중요 영역"이라는 용어는, 사용자가 어떠한 이유로 관심을 가지며 따라서 검사되어야 하는 웨이퍼 상의 영역으로서 일반적으로 정의된다. 현재 사용되는 중요 영역의 하나의 예시에서, 웨이퍼의 하나의 층에 대한 중요 영역은, 해당 층 상에 형성된 중요 피처는 포함하고 해당 층 상에 형성된 중요하지 않은 피처는 포함하지 않도록 정의될 수 있다. 동적 중요 영역은, 웨이퍼 상에서 수행되는 검사 또는 자동화된 결함 검토 단계의 결과에 기초하여 생성되는 중요 영역으로서, 동일한 웨이퍼 상에서 수행되는 후속적 검사 또는 검토 단계에서 사용할 중요 영역이다.
검사를 위한 중요 영역을 결정하기 위한 하나의 방법은, 제1 검사 공정에 의해 생성된 웨이퍼에 대한 검사 결과를 취득하는 단계를 포함한다. 검사 결과를 취득하는 단계는 (예컨대, 검사 도구를 사용하여 웨이퍼를 스캐닝하고, 스캐닝에 의해 생성된 출력을 사용하여 웨이퍼 상의 결함을 검출함으로써) 제1 검사 공정을 웨이퍼 상에서 실제로 수행하는 단계를 포함할 수 있다. 그러나 검사 결과를 취득하는 단계는, 제1 검사 공정을 수행하는 단계를 포함하지 않을 수도 있다. 예컨대, 검사 결과를 취득하는 단계는, 또 다른 방법 또는 시스템(예컨대, 제1 검사 공정을 수행했던 또 다른 방법 또는 시스템)에 의해 검사 결과가 저장되어 있는 저장 매체로부터 검사 결과를 취득하는 단계를 포함할 수 있다. 제1 검사 공정은, 본 명세서에서 더 설명하는 것들 중 임의의 것을 비롯한 임의의 적절한 검사 공정을 포함할 수 있다. 제1 검사 공정은, 결함 위치 등의 검사 결과를 생성하는 제1 검사 공정에서 핫 레시피를 수행하는 단계를 포함할 수 있다. 검사 결과는, 검사 공정에 의해 생성될 수 있는 임의의 검사 결과 및 모든 검사 결과를 포함할 수 있다.
제1 제조 단계가 웨이퍼 상에서 수행된 후에, 그리고 제2 제조 단계가 웨이퍼 상에서 수행되기 전에, 제1 검사 공정이 웨이퍼 상에서 수행될 수 있다. 본 명세서에서 사용되는 제조 단계는, 물리적으로든, 화학적으로든, 기계적으로든 어떠한 방식으로 웨이퍼를 변화시키는 단계가 수반되는 임의의 반도체 제조 공정을 일반적으로 지칭한다. 예컨대, 제조 단계는 리소그래피 공정, 에칭 공정, 화학적-기계적 연마 공정 등을 포함할 수 있다. 하나의 그러한 예시에서, 제1 제조 단계는 리소그래피 공정일 수도 있고, 제2 제조 단계는 에칭 공정일 수도 있다. 제1 및 제2 제조 단계는 (예컨대, 제1 제조 단계와 제2 제조 단계 사이에 임의의 다른 제조 단계를 웨이퍼 상에서 수행하지 않고서) 웨이퍼 상에서 잇따라 수행될 수 있다. 반면, 웨이퍼를 의도적으로 변화시키는 단계를 포함하지 않으면서 웨이퍼 상에서 수행될 수 있는 공정은, 검사 및 검토 공정을 포함한다.
중요 영역을 결정하는 단계는, 검사 결과에 기초하여 제2 검사 공정을 위한 중요 영역을 결정하는 단계도 포함할 수 있다. 제2 검사 공정은, 제2 제조 단계가 웨이퍼 상에서 수행된 후에, 웨이퍼 상에서 수행될 것이다. 중요 영역을 결정하는 단계는, 중요 영역의 각각에서 결함을 검출하는 데 사용될 하나 이상의 검사 파라미터, 및 검사될 웨이퍼 상의 위치 또는 영역을 결정하는 단계를 포함할 수 있다. 어떠한 중요 영역에 대해 결정된 하나 이상의 검사 파라미터는, 다른 중요 영역에 대해 결정된 하나 이상의 검사 파라미터와 상이할 수 있다. 예컨대, 본 방법은, 특정 웨이퍼의 선택된 영역에서의 주어진 검사 단계에 대한 민감도가, 앞선 단계에서의 검사에 의해 해당 특정 웨이퍼 상에서 검출된 잡음 및 신호에 따라, 맞춤화되는 것을 허용한다. 즉, 본 방법은 하나의 검사 단계로부터의 검사 결과를 이용하여 후속적 검사 단계 또는 단계들에서 웨이퍼의 민감도를 향상시키거나 디튜닝할 수 있다. 이러한 방식으로, 본 방법은, 하나의 제조 공정 이후에 수행되는 검사 단계를, 그다음 제조 공정 또는 또 다른 제조 공정 이후에 수행되는 검사 단계와 상관시킬 수 있다.
수율에 영향을 미치지 않는 공정 내의 작은 변화에 대해 결과의 안정성을 제공하기 위하여, 대부분의 반도체 제조 시설에서는 검사 레시피가 상당히 콜드하게 실행된다. 웨이퍼별로 영역 내의 민감도를 선택적으로 향상시킴으로써, 안정성을 크게 포기하지 않으면서도, 해당 웨이퍼의 앞선 검사로부터 기록된 신호에 기초하여, 중요 영역 내의 결함을 더 잘 검출할 수 있다.
검사 결과를 취득하는 단계 및 중요 영역을 결정하는 단계는, 본 명세서에 설명된 바와 같이 구성될 수 있는 컴퓨터 시스템을 사용하여 수행된다.
본 명세서에 설명된 방식이 그 최대 잠재력으로 작동하려면, 중요 영역은 실질적으로 정확하게 디자인 공간에 정렬되어야 한다. 검사 또는 웨이퍼 공간에 디자인 공간을 정렬하기 위한 방법 및 시스템은, 쿨카르니(Kulkarni) 등에게 허여된 공소유 미국 특허 제7,676,077호에 설명되어 있으며, 이 특허문헌은 마치 본 명세서에 전체가 진술된 것처럼 참조로서 통합된다. 이 특허에 설명된 방법 및 시스템 중 임의의 것은, 본 명세서에 설명된 검사 또는 웨이퍼 공간에 디자인 공간을 정렬하기 위한 방법에서 사용될 수 있으며, 그 반대의 경우도 마찬가지이다.
하나의 실시예에서, 검사 결과는 잡음 이벤트, 미미한 결함, 및 검출된 결함을 포함하며, 중요 영역은 잡음 이벤트, 미미한 결함, 및 검출된 결함 중 적어도 일부의 위치를 포함하도록 결정된다. 잡음 이벤트는, 잡음 플로어보다 높은 값을 가지며 결함 검출 임계값보다는 잡음 플로어에 더 가까운 신호로서 일반적으로 정의될 수 있다. 미미한 결함은, 결함 검출 임계값보다 낮은 값을 가지며 잡음 플로어보다는 결함 검출 임계값에 더 가까운 신호로서 일반적으로 정의될 수 있다. 잡음 이벤트, 미미한 결함, 및 검출된 결함의 위치는, 후속적 검사 단계의 중요 영역의 위치를 결정하는 데 사용될 수 있다. 이러한 방식으로, 본 방법은, 제1 단계에서의 신호 또는 결함의 공간적 위치를 이용함으로써, 하나의 검사 단계로부터의 검사 결과를 이용하여 후속적 검사 단계에서 웨이퍼의 검사를 민감화 또는 둔감화하는 단계를 포함할 수 있다.
위에 언급된 쿨카르니 등에게 허여된 특허에 설명된 바와 같이 런-타임 컨텍스트 맵(RTCM, run-time context map)이 생성될 수 있고 컨텍스트 기반 검사(CBI, context-based inspection)가 수행될 수 있다. 2009년 8월 4일에 발행된, 자파르(Zafar) 등에게 허여된 공소유 미국 특허 제7,570,796호에 설명된 바와 같이 DBC가 수행될 수 있으며, 이 특허문헌은 마치 본 명세서에 전체가 진술된 것처럼 참조로서 통합된다.
일부 실시예에서, 검사 결과는 잡음 이벤트, 미미한 결함, 및 검출된 결함을 포함한다. 본 개시의 실시예는, 잡음 이벤트, 미미한 결함, 및 검출된 결함 중 적어도 일부에 대해, 디자인에 기초한 정보를 결정하는 단계를 포함할 수 있고, 중요 영역을 결정하는 단계는, 디자인에 기초한 정보에 기초하여 수행될 수 있다.
하나의 실시예에서, 검사 시스템은 이미지 데이터를 수집하는 데 사용된다. 예컨대, 본 명세서에 설명된 광학 및 전자 빔 출력 획득 서브시스템은 검사 시스템으로서 구성될 수 있다. 또 다른 실시예에서, 이미지 데이터 취득 서브시스템은 결함 검토 시스템이다. 예컨대, 본 명세서에 설명된 광학 및 전자 빔 출력 획득 서브시스템은 결함 검토 시스템으로서 구성될 수 있다. 또 다른 실시예에서, 이미지 데이터 취득 서브시스템은 계측 시스템이다. 예컨대, 본 명세서에 설명된 광학 및 전자 빔 출력 획득 서브시스템은 계측 시스템으로서 구성될 수 있다. 특히, 본 명세서에 설명되고 도 3에 도시된 출력 획득 서브시스템의 실시예는, 해당 서브시스템이 사용될 응용예에 따라 하나 이상의 파라미터가 수정되어 상이한 이미징 능력을 제공할 수 있다. 하나의 그러한 예시에서, 도 3에 도시된 이미지 데이터 취득 서브시스템은, 검사를 위해서가 아니라 결함 검토 또는 계측을 위해 사용된다면 더 높은 해상도를 갖도록 구성될 수 있다. 즉, 도 3에 도시된 이미지 데이터 취득 서브시스템의 실시예는, 당업자에게 명백할 다수의 방식으로 맞춤화되어, 상이한 응용예에 대해 다소간 적절한 상이한 이미징 능력을 갖는 출력 획득 서브시스템을 생성할 수 있는, 이미지 데이터 취득 서브시스템에 대한 몇몇 일반적이고 다양한 구성을 설명한다.
본 개시의 시스템 및 방법은, 웨이퍼 및 레티클과 같은 시편의 검사, 결함 검토, 및 계측을 위해 구성된 출력 취득 서브시스템, 결함 검토 출력 획득 서브시스템, 및 계측 이미지 데이터 취득 서브시스템을 이용할 수 있다. 예컨대, 본 명세서에 설명된 실시예는, 마스크 검사, 웨이퍼 검사, 및 웨이퍼 계측의 목적으로 스캐닝 전자 현미경(SEM) 및 광학 이미지 둘 다를 사용하기 위해 구성될 수 있다. 특히, 본 명세서에 설명된 실시예는, 컴퓨터 노드 또는 컴퓨터 클러스터로서, 광대역 플라스마 검사기, 전자 빔 검사기 또는 결함 검토 도구, 마스크 검사기, 가상 검사기 등과 같은 이미지 데이터 취득 서브시스템의 컴포넌트인, 또는 이러한 이미지 데이터 취득 서브시스템에 커플링된, 컴퓨터 노드 또는 컴퓨터 클러스터 상에 설치될 수 있다. 이러한 방식으로, 본 명세서에 설명된 실시예는, 웨이퍼 검사, 마스크 검사, 전자 빔 검사 및 검토, 계측 등을 포함하지만 이들로 한정되지는 않는 다양한 응용예를 위해 사용될 수 있는 출력을 생성할 수 있다. 도 3에 도시된 출력 취득 서브시스템의 특성은, 실제 출력을 생성할 대상인 시편에 기초하여, 전술한 바와 같이 수정될 수 있다.
그러한 서브시스템은, 적어도 하나의 에너지 소스 및 검출기를 포함하는 이미지 데이터 취득 서브시스템을 포함한다. 에너지 소스는, 웨이퍼에 지향되는 에너지를 생성하도록 구성된다. 검출기는, 웨이퍼로부터의 에너지를 검출하고, 검출된 에너지에 응답하여 출력을 생성하도록 구성된다.
하나의 실시예에서, 웨이퍼에 지향되는 에너지는 광(light)을 포함하고, 웨이퍼로부터 검출되는 에너지는 광을 포함한다. 예컨대, 도 3에 도시된 본 시스템의 실시예에서, 이미지 데이터 취득 서브시스템(10)은, 광을 웨이퍼(14)에 지향하도록 구성된 조명 서브시스템을 포함한다. 조명 서브시스템은 적어도 하나의 광원을 포함한다. 예컨대, 도 3에 도시된 바와 같이, 조명 서브시스템은 광원(16)을 포함한다. 하나의 실시예에서, 조명 서브시스템은, 하나 이상의 경사 각도 및/또는 하나 이상의 수평 각도를 포함할 수 있는 하나 이상의 입사각으로 광을 웨이퍼에 지향하도록 구성된다. 예컨대, 도 3에 도시된 바와 같이, 광원(16)으로부터의 광은 광학 요소(18) 및 그 후의 렌즈(20)를 통해 빔 스플리터(21)에 지향되고, 빔 스플리터(21)는 수평 입사각으로 광을 웨이퍼(14)에 지향한다. 입사각은 임의의 적절한 입사각을 포함할 수 있으며, 이는, 예를 들어, 웨이퍼의 특성에 따라 달라질 수 있다.
조명 서브시스템은, 상이한 때에 상이한 입사각으로 광을 웨이퍼에 지향하도록 구성될 수 있다. 예컨대, 이미지 데이터 취득 서브시스템은, 도 3에 도시된 것과는 상이한 입사각으로 광을 웨이퍼에 지향할 수 있게 하기 위해, 조명 서브시스템의 하나 이상의 요소의 하나 이상의 특성을 변화시키도록 구성될 수 있다. 하나의 그러한 예시에서, 이미지 데이터 취득 서브시스템은, 상이한 입사각으로 광을 웨이퍼에 지향하기 위해 광원(16), 광학 요소(18), 및 렌즈(20)를 이동시키도록 구성될 수 있다.
일부 경우, 이미지 데이터 취득 서브시스템은, 하나보다 많은 입사각으로 동시에 광을 웨이퍼에 지향하도록 구성될 수 있다. 예컨대, 조명 서브시스템은, 하나보다 많은 조명 채널을 포함할 수 있으며, 조명 채널 중 하나는, 도 3에 도시된 바와 같은 광원(16), 광학 요소(18), 및 렌즈(20)를 포함할 수 있고, 조명 채널 중 또 다른 하나(도시되지 않음)는, 유사한 요소로서, 상이하게 또는 동일하게 구성될 수 있는, 또는 적어도 하나의 광원을 포함하고 가능하게는 본 명세서에서 더 설명하는 바와 같은 하나 이상의 다른 컴포넌트를 포함할 수 있는, 유사한 요소를 포함할 수 있다. 그러한 광이 다른 광과 동시에 웨이퍼에 지향되면, 상이한 입사각으로 웨이퍼를 조명함으로써 초래되는 광이, 검출기(들)에서 서로 구별될 수 있도록, 상이한 입사각으로 웨이퍼에 지향되는 광의 하나 이상의 특성(예컨대, 파장, 편광 등)이 상이할 수 있다.
또 다른 경우, 조명 서브시스템은 오직 하나의 광원(예컨대, 도 3에 도시된 광원(16))을 포함할 수 있고, 광원으로부터의 광은 조명 서브시스템의 하나 이상의 광학 요소(도시되지 않음)에 의해 (예컨대, 파장, 편광 등에 기초하여) 상이한 광학 경로로 분리될 수 있다. 상이한 광학 경로의 각각에 있는 광은 그 후 웨이퍼에 지향될 수 있다. 복수의 조명 채널은, 동시에 또는 상이한 때에(예컨대, 상이한 조명 채널이 사용되어 순차적으로 웨이퍼를 조명할 때에) 광을 웨이퍼에 지향하도록 구성될 수 있다. 또 다른 경우, 동일한 조명 채널은, 상이한 때에 상이한 특성을 가지고 광을 웨이퍼에 지향하도록 구성될 수 있다. 예컨대, 일부 경우, 광학 요소(18)는 스펙트럼 필터로서 구성될 수 있고, 스펙트럼 필터의 특성은, 광의 상이한 파장이 상이한 때에 웨이퍼에 지향될 수 있도록, 다양한 상이한 방식으로(예컨대, 스펙트럼 필터를 교환하여) 변경될 수 있다. 조명 서브시스템은, 상이한 또는 동일한 입사각으로, 상이한 또는 동일한 특성을 갖는 광을, 순차적으로 또는 동시에, 웨이퍼에 지향하기 위하여, 당업계에 공지된 임의의 다른 적절한 구성을 가질 수도 있다.
하나의 실시예에서, 광원(16)은 광대역 플라스마(BBP, broadband plasma) 광원을 포함할 수 있다. 이러한 방식으로, 광원에 의해 생성되고 웨이퍼에 지향되는 광은 광대역 광을 포함할 수 있다. 그러나 광원은, 레이저와 같은 임의의 다른 적절한 광원을 포함할 수도 있다. 레이저는, 당업계에 공지된 임의의 적절한 레이저를 포함할 수 있고, 당업계에 공지된 임의의 적절한 파장 또는 파장들의 광을 생성하도록 구성될 수 있다. 또한, 레이저는, 단색이거나 거의 단색인 광을 생성하도록 구성될 수도 있다. 이러한 방식으로, 레이저는 협대역 레이저일 수 있다. 광원은, 복수의 개별적 파장 또는 파대의 광을 생성하는 다색 광원 또한 포함할 수 있다.
광학 요소(18)로부터의 광은 렌즈(20)에 의해 빔 스플리터(21)에 집점될 수 있다. 도 3에서 렌즈(20)는 단일 굴절 광학 요소인 것으로 도시되어 있으나, 실제로, 렌즈(20)는, 조합된 상태로 광학 요소로부터의 광을 웨이퍼에 집점할 수 있는 다수의 굴절 및/또는 반사 광학 요소를 포함할 수 있다는 것이 이해되어야 한다. 도 3에 도시되고 본 명세서에 설명된 조명 서브시스템은 임의의 다른 적절한 광학 요소(도시되지 않음)를 포함할 수도 있다. 그러한 광학 요소의 예는, 당업계에 공지된 임의의 그러한 적절한 광학 요소를 포함할 수 있는 편광 컴포넌트(들), 스펙트럼 필터(들), 공간 필터(들), 반사 광학 요소(들), 아포다이저(들), 빔 스플리터(들), 개구부(들) 등을 포함할 수 있지만, 이들로 한정되지는 않는다. 또한, 본 시스템은, 출력 취득을 위해 사용될 조명의 유형에 기초하여, 조명 서브시스템의 요소 중 하나 이상을 변경하도록 구성될 수 있다.
이미지 데이터 취득 서브시스템은, 광이 웨이퍼 위에서 스캐닝되도록 구성된 스캐닝 서브시스템도 포함할 수 있다. 예컨대, 이미지 데이터 취득 서브시스템은, 출력 취득 중에 웨이퍼(14)가 배치되는 스테이지(22)를 포함할 수 있다. 스캐닝 서브시스템은, 광이 웨이퍼 위에서 스캐닝될 수 있도록 웨이퍼를 이동시키게 구성될 수 있는 임의의 적절한 기계식 및/또는 로봇식 어셈블리(스테이지(22)를 포함)를 포함할 수 있다. 또한, 또는 대안적으로, 이미지 데이터 취득 서브시스템의 하나 이상의 광학 요소가 웨이퍼 위에서 어떠한 광 스캐닝을 수행하도록, 이미지 데이터 취득 서브시스템이 구성될 수 있다. 광은 임의의 적절한 방식으로 웨이퍼 위에서 스캐닝될 수 있다.
이미지 데이터 취득 서브시스템은 하나 이상의 검출 채널을 더 포함한다. 하나 이상의 검출 채널 중 적어도 하나는, 이미지 데이터 취득 서브시스템에 의해 웨이퍼를 조명하는 것에 기인한, 웨이퍼로부터의 광을 검출하고, 검출된 광에 응답하여 출력을 생성하도록 구성된 검출기를 포함한다. 예컨대, 도 3에 도시된 이미지 데이터 취득 서브시스템은, 하나는 집광기(24), 요소(26), 및 검출기(28)에 의해 형성되고 또 다른 하나는 집광기(30), 요소(32), 및 검출기(34)에 의해 형성된, 두 검출 채널을 포함한다. 도 3에 도시된 바와 같이, 두 검출 채널은, 상이한 집광 각도에서 광을 집광 및 검출하도록 구성된다. 일부 경우, 하나의 검출 채널은 웨이퍼로부터 정반사되는 광을 검출하도록 구성되고, 다른 검출 채널은 정반사된 것이 아닌 광(예컨대, 산란된 광, 회절된 광 등)을 검출하도록 구성된다. 그러나, 웨이퍼로부터의 동일한 유형의 광(예컨대, 정반사된 광)을, 검출 채널 중 둘 이상이 검출하도록 구성될 수도 있다. 도 3은, 두 검출 채널을 포함하는 이미지 데이터 취득 서브시스템의 실시예를 도시하고 있으나, 이미지 데이터 취득 서브시스템은, 상이한 수의 검출 채널(예컨대, 단 하나의 검출 채널 또는 둘 이상의 검출 채널)을 포함할 수도 있다. 도 3에서 집광기의 각각은 단일 굴절 광학 요소로서 도시되어 있으나, 집광기의 각각은 하나 이상의 굴절 광학 요소(들) 및/또는 하나 이상의 반사 광학 요소(들)를 포함할 수 있다는 것이 이해되어야 한다.
하나 이상의 검출 채널은, 당업계에 공지된 임의의 적절한 검출기를 포함할 수 있다. 예컨대, 검출기는 광전 증폭관(PMT, photo-multiplier tube), 전하 결합 디바이스(CCD, charge coupled device), 및 시간 지연 적분(TDI, time delay integration) 카메라를 포함할 수 있다. 검출기는, 당업계에 공지된 임의의 다른 적절한 검출기 또한 포함할 수 있다. 검출기는 비이미징(non-imaging) 검출기 또는 이미징 검출기 또한 포함할 수 있다. 이러한 방식으로, 검출기가 비이미징 검출기라면, 검출기의 각각은, 세기(intensity)와 같은, 산란된 광의 특정 특성을 검출하도록 구성될 수 있지만, 그러한 특성을 이미징 평면 내의 위치의 함수로서 검출하도록 구성될 수는 없다. 그러므로, 이미지 데이터 취득 서브시스템의 검출 채널의 각각에 포함되는 검출기마다 생성되는 출력은 신호 또는 데이터일 수 있지만, 이미지 신호 또는 이미지 데이터일 수는 없다. 그러한 경우, 본 시스템의 컴퓨터 서브시스템(36)과 같은 컴퓨터 서브시스템은, 검출기의 비이미징 출력으로부터 웨이퍼의 이미지를 생성하도록 구성될 수 있다. 그러나, 그 외의 경우, 검출기는, 이미징 신호 또는 이미지 데이터를 생성하도록 구성된 이미징 검출기로서 구성될 수 있다. 따라서, 시스템은, 본 명세서에 설명된 이미지를 다수의 방식으로 생성하도록 구성될 수 있다.
도 3은, 본 명세서에 설명된 시스템 실시예에 포함될 수 있는 이미지 데이터 취득 서브시스템의 구성을 일반적으로 설명하기 위해 본 명세서에 제공되었다는 점에 유의해야 한다. 명백하게, 본 명세서에 설명된 이미지 데이터 취득 서브시스템 구성은, 상용 시스템을 설계할 때 일반적으로 수행되는 것과 같이, 시스템의 성능을 최적화하기 위해 변경될 수 있다. 또한, 본 명세서에 설명된 시스템은, KLA-Tencor로부터 상업적으로 구할 수 있는 도구와 같은, 기존의 출력 취득 시스템을 사용하여(예컨대, 본 명세서에 설명된 기능을 기존의 출력 취득 시스템에 추가하여) 구현될 수 있다. 일부 그러한 시스템의 경우, 본 명세서에 설명된 방법은 출력 취득 시스템의 선택적인 기능으로서(예컨대, 출력 취득 시스템의 다른 기능에 추가하여) 제공될 수 있다. 대안적으로, 본 명세서에 설명된 시스템은 "아무것도 없는 상태에서부터(from scratch)" 설계되어 완전히 새로운 시스템을 제공할 수 있다.
본 시스템의 컴퓨터 서브시스템(36)은, 웨이퍼의 스캐닝 중에 검출기에 의해 생성된 출력을 컴퓨터 서브시스템이 수신할 수 있도록, 임의의 적절한 방식으로(예컨대, "유선" 및/또는 "무선" 전송 매체를 포함할 수 있는 하나 이상의 전송 매체를 통해) 이미지 데이터 취득 서브시스템의 검출기에 커플링될 수 있다. 컴퓨터 서브시스템(36)은, 본 명세서에 설명된 바와 같이 검출기의 출력을 사용하여 다수의 기능을, 그리고 본 명세서에서 더 설명하는 임의의 다른 기능을, 수행하도록 구성될 수 있다. 이러한 컴퓨터 서브시스템은 또한, 본 명세서에 설명된 바와 같이 구성될 수 있다.
이러한 컴퓨터 서브시스템(및 본 명세서에 설명된 다른 컴퓨터 서브시스템)은 본 명세서에서 컴퓨터 시스템(들)으로도 지칭될 수 있다. 본 명세서에 설명된 컴퓨터 서브시스템(들) 또는 시스템(들)의 각각은, 개인용 컴퓨터 시스템, 이미지 컴퓨터, 메인프레임 컴퓨터 시스템, 워크스테이션, 네트워크 어플라이언스, 인터넷 어플라이언스, 또는 그 외의 디바이스를 비롯한, 다양한 형태를 취할 수 있다. 일반적으로, "컴퓨터 시스템"이라는 용어는, 메모리 매체로부터의 명령어를 실행하는 하나 이상의 프로세서를 갖는 임의의 디바이스를 망라하도록 광범위하게 정의될 수 있다. 컴퓨터 서브시스템(들) 또는 시스템(들)은, 병렬 프로세서와 같은 당업계에 공지된 임의의 적절한 프로세서도 포함할 수 있다. 또한, 컴퓨터 서브시스템(들) 또는 시스템(들)은, 고속 처리 및 소프트웨어를 갖춘 컴퓨터 플랫폼을, 독립형 또는 네트워크형 도구로서 포함할 수 있다.
하나보다 많은 컴퓨터 서브시스템을 시스템이 포함하면, 본 명세서에서 더 설명하는 바와 같이 이미지, 데이터, 정보, 명령어 등이 컴퓨터 서브시스템 간에 전송될 수 있도록, 상이한 컴퓨터 서브시스템이 서로 커플링될 수 있다. 예를 들어, 컴퓨터 서브시스템(36)은, 당업계에 공지된 임의의 적절한 유선 및/또는 무선 전송 매체를 포함할 수 있는 임의의 적절한 전송 매체에 의해 컴퓨터 서브시스템(들)(102)에 커플링될 수 있다. 공유형 컴퓨터 판독가능 저장 매체(도시되지 않음)에 의해 그러한 컴퓨터 서브시스템 중 둘 이상이 효과적으로 커플링될 수도 있다.
추가적인 실시예는, 모드 선택 및 이미지 융합을 위한 컴퓨터 구현 방법을 수행하기 위해 컴퓨터 시스템 상에서 실행가능한 프로그램 명령어를 저장한 비일시적 컴퓨터 판독가능 매체에 관한 것이다. 하나의 그러한 실시예가 도 4에 도시되어 있다. 특히, 도 4에 도시된 바와 같이, 비일시적 컴퓨터 판독가능 매체(1800)는, 컴퓨터 시스템(1804) 상에서 실행할 수 있는 프로그램 명령어(1802)를 포함한다. 컴퓨터 구현 방법은, 본 명세서에 설명된 임의의 방법(들)의 임의의 단계(들)를 포함할 수 있다.
본 명세서에 설명된 바와 같은 방법을 구현하는 프로그램 명령어(1802)는 컴퓨터 판독가능 매체(1800) 상에 저장될 수 있다. 컴퓨터 판독가능 매체는 자기 또는 광 디스크나 자기 테이프와 같은 저장 매체, 또는 당업계에서 공지된 임의의 다른 적절한 비일시적 컴퓨터 판독가능 매체일 수 있다.
프로그램 명령어는, 여러 가지 중에서도, 프로시저 기반 기법, 컴포넌트 기반 기법, 및/또는 객체 지향 기법을 비롯한 임의의 다양한 방식으로 구현될 수 있다. 예컨대, 프로그램 명령어는 원하는 바에 따라 ActiveX 컨트롤, C++ 객체, JavaBeans, Microsoft Foundation Classes("MFC"), SSE(Streaming SIMD Extension), 또는 다른 기술이나 방법을 사용하여 구현될 수 있다.
컴퓨터 시스템(1804)은, 본 명세서에 설명된 임의의 실시예에 따라 구성될 수 있다.
본 명세서에 개시된 시스템 및 방법은 z-층 컨텍스트 정보를 이용하여 결함 검출 민감도를 개선할 수 있다. z-층 컨텍스트 정보는 RTCM 데이터를 통해 사용될 수 있다. 본 명세서에 개시된 시스템 및 방법은 코어별로 뉴슨스 억제를 달성하며, 이는 이미징 컴퓨터, 또는 시스템 내의 임의의 다른 컴퓨터에서 최소 처리 단위로 실행될 수 있다.
하나의 실시예에서, 본 명세서에 개시된 시스템 및 방법은, z-층 정보를 RTCM 데이터의 일부로서 임베딩하고, 정보를 프로세서에 컨텍스트 정보로서 전달한다. 프로세서는, 더 나은 민감도를 야기하는 영역 세그먼트화를 위해 이러한 정보를 처리할 수 있다.
z-층 컨텍스트는 복수의 디자인 층을 결합하여 생성될 수 있다. 성장(grow) 및 축소(shrink)와 같은 연산을 갖춘 도구를 제공하고 논리적 표현을 적용하여 컨텍스트를 생성하는 것은, 상이한 종류의 z-층 컨텍스트를 사용자가 생성하는 것을 도울 수 있다.
일부 실시예에서, 프로세서는 z-층 컨텍스트에 대한 수평/수직 거리, 겹침 백분율과 같은 디자인 속성을 계산하고 이러한 속성을 뉴슨스 억제에 사용할 수 있다. 프로세서는, 더 높은 정확도로 디자인 속성을 계산하기 위해 곡선 피팅(curve fitting)을 사용하고 아날로그 공간에 임계값을 설정하여 서브픽셀 단위로 결함 크기를 계산할 수도 있다. 예컨대, 본 개시의 시스템 및 방법은 핫스팟 검사와 함께 사용되어도 여전히 더 나은 민감도 및 뉴슨스 억제를 달성할 수 있다. 일부 상황에서, 중요 결함 또는 관심 결함이 뉴슨스 데이터의 그룹 내에서 식별될 수 있다.
일부 실시예에서, 이러한 z-층 컨텍스트 정보는, 픽셀을 세그먼트화하여 잡음을 줄이거나 컨텍스트의 상이한 세그먼트에 대해 상이한 임계값을 사용하는 데 사용될 수 있다. z-층 정보는 정렬을 거치고 있으므로, 프로세서에는 디자인 클립 취득 오버헤드가 없다. 모든 필요한 정보는 RTCM 데이터 자체 내에 구성되어 있다.
일부 실시예에서, 추가적인 뉴슨스 억제를 위해, 프로세서는 컨텍스트 속성을 계산하고, 디자인 기반 비닝(design-based binning)과 같은 방법으로 이러한 속성을 이용할 수 있다.
본 개시의 하나의 실시예는, 뉴슨스 데이터를 제거하기 위한 방법으로서 설명될 수 있다. 본 방법은, 웨이퍼에 대응하는 디자인 파일을 프로세서에서 수신하는 단계를 포함한다. 디자인 파일은 하나 이상의 z-층을 갖는다.
본 방법은, 웨이퍼의 하나 이상의 중요 영역을 프로세서에서 수신하는 단계를 더 포함한다. 도 2는, 웨이퍼의 강조된 중요 영역을 나타낸다. 도 5는, 웨이퍼의 나머지 영역으로부터 분리된, 또는 세그먼트화된 중요 영역을 나타낸다. 이는 핫스팟 중요 영역으로 지칭될 수 있다. 핫스팟 중요 영역은, 서브픽셀 정렬 후에 검사를 위해 사용될 수 있다. 일부 실시예에서, 핫스팟 중요 영역 내의 모든 픽셀은 동일하게 취급된다. 마찬가지로, 핫스팟 중요 영역 내에서 검출된 모든 결함은 동일하게 취급될 수 있다. 웨이퍼의 중요 영역은, 디자인 파일 내의 미리 결정된 패턴, 또는 이전에 식별된 웨이퍼 또는 디자인의 결함이나 결함 영역에 기초할 수 있다.
본 방법은, 웨이퍼의 하나 이상의 중요 영역에 대응하는 하나 이상의 이미지를 캡처할 것을 이미지 데이터 취득 서브시스템에 지시하는 단계를 더 포함한다. 본 방법은, 웨이퍼의 하나 이상의 중요 영역에 대응하는 하나 이상의 이미지 내의 하나 이상의 잠재적 결함 위치를 프로세서에서 수신하는 단계를 더 포함한다. 예컨대, 잠재적 결함 위치는 중요 영역 내의 또는 웨이퍼 내의 좌표의 목록일 수 있다. 잠재적 결함 위치는, 물리적 위치 대신, 이미지 내의 픽셀 또는 반픽셀(semi-pixel) 좌표에 대응할 수도 있다. 잠재적 결함 위치의 목록의 또 다른 예시는 도 7의 픽셀 맵에서 볼 수 있다.
본 방법은, 프로세서를 사용하여, 웨이퍼의 하나 이상의 중요 영역에 대응하는 하나 이상의 잠재적 결함 위치에 맞추어 디자인 파일을 정렬하는 단계를 더 포함한다. 디자인 파일과 중요 영역의 정렬의 하나의 그러한 예시는 도 6에서 볼 수 있다. 정렬된 후, 본 방법은, 프로세서를 사용하여, 정렬된 디자인 파일의 하나 이상의 z-층 및 각 잠재적 결함 위치에 기초해 하나 이상의 잠재적 결함 위치에 있는 뉴슨스 데이터를 식별하는 단계를 더 포함한다. 도 8은, 정렬된 디자인 파일의 z-층 상에, 잠재적 결함 위치가 오버레이된 것을 나타낸다. 이 예시에서는 2개의 z-층이 존재한다. 일부 실시예에서, 추가적인 요구사항에 적합하도록 z-층의 수동 편집이 제공될 수 있다. z-층 컨텍스트를 생성하기 위하여, 폴리곤 성장, 폴리곤 병합, 그리고 And, Or, 및 XOR 등과 같은 논리적 연산이 디자인 파일 상에 제공될 수 있다.
하나의 실시예에서, 본 방법은, 미리 결정된 디자인 룰에 기초하여 웨이퍼의 하나 이상의 중요 영역을 결정하기 위해, 프로세서를 사용하여, 디자인 파일을 분석하는 단계를 더 포함할 수 있다. 룰은 컨텍스트 마스크를 생성하기 위해 실행될 수 있다. 일부 실시예에서, 결함 검출을 위한 중요 영역에 관하여 옹스트롬 단위의 정확도로, z-층 컨텍스트가 프로세서에 전달된다.
본 방법은, 프로세서를 사용하여, 식별된 뉴슨스 데이터를 하나 이상의 잠재적 결함 위치로부터 제거하는 단계를 더 포함한다. 도 9는, 이 특정한 예시에서, 잠재적 결함 위치가 하나 이상의 z-층에 근접하지 않을 때 어떻게 뉴슨스 데이터로 식별되는지를 나타낸다. 또 다른 실시예에서, 뉴슨스 데이터는, 각 잠재적 결함 위치가, 정렬된 디자인 파일의 각 z-층 내의 패턴 데이터에 근접한지의 여부에 기초하여 식별된다. 또 다른 실시예에서, 뉴슨스 데이터는, 정렬된 디자인 파일 내의 하나 이상의 z-층에 대한 수직 거리, 수평 거리, 겹침 백분율, 또는 서브픽셀 결함 위치에 기초하여 식별된다.
본 방법은, 프로세서를 사용하여, 웨이퍼의 하나 이상의 중요 영역에 대응하는 하나 이상의 이미지 및 디자인 파일에 기초해 합성 이미지를 생성하는 단계를 더 포함할 수 있다. 그러한 실시예에서, 하나 이상의 잠재적 결함 위치에 있는 뉴슨스 데이터를 식별하는 단계는, 합성 이미지에 기초할 수도 있다.
본 방법은, 프로세서를 사용하여, 디자인 파일 내의 하나 이상의 z-층에 기초해 웨이퍼의 하나 이상의 중요 영역을 세그먼트화하는 단계를 더 포함할 수 있다.
도 10은, 본 개시를 실시하는 하나의 방법(100)을 나타내는 흐름도이다. 방법(100)은, 웨이퍼에 대응하는 디자인 파일을 수신(101)하는 단계를 포함한다. 디자인 파일은, 웨이퍼 상에서 반복되는 3개의 디자인에 대한 웨이퍼의 서브세트에 대응할 수 있다. 디자인 파일은 로컬 하드 드라이브로부터, (인트라넷 또는 인터넷과 같은) 전자적 접속을 통해, 또는 원격 서버로부터 수신(101)될 수 있다.
방법(100)은 하나 이상의 중요 영역을 결정하기 위해 디자인 파일을 분석(103)하는 단계를 더 포함할 수 있다. 프로세서가 디자인 파일을 분석(103)할 수 있다. 중요 영역은, 이전의 결함 데이터를 사용하여 결정될 수 있거나, 이전의 데이터에 기초하여 수동으로 결정될 수 있다.
방법(100)은, 웨이퍼의 하나 이상의 중요 영역을 수신(105)하는 단계를 더 포함할 수 있다. 중요 영역은, 분석(103)된 디자인 파일에 기초하여 수신(105)될 수 있다. 중요 영역은 로컬 하드 드라이브나 원격 서버로부터, 또는 인트라넷이나 인터넷을 통해 수신(105)될 수도 있다. 프로세서에 의한 사용을 위해, 중요 영역은 프로세서에서 수신(105)되거나, 로컬 저장장치 내에 저장되거나, RAM 내에 저장될 수 있다. 방법(100)은, 웨이퍼의 하나 이상의 중요 영역을 세그먼트화(107)하는 단계를 더 포함할 수 있다. 세그먼트화(107)하는 단계는 프로세서에 의해 수행될 수 있다.
방법(100)은, 웨이퍼의 하나 이상의 이미지를 캡처할 것을 이미지 데이터 취득 서브시스템에 지시(109)하는 단계를 더 포함할 수 있다. 이미지는, 웨이퍼의 세그먼트화된 중요 영역의 이미지일 수 있다. 이미지는 웨이퍼의 핫 스캐닝 중에 캡처될 수 있다. 프로세서는 이미지 내의 하나 이상의 잠재적 결함 위치를 수신(111)할 수 있다. 이들이 잠재적 결함 위치인 이유는, 이미지는 뉴슨스 데이터 또는 실제 결함을 나타낼 수 있기 때문이다.
방법(100)은, 하나 이상의 잠재적 결함 위치에 맞추어 디자인 파일을 정렬(113)하는 단계를 더 포함할 수 있다. 하나의 실시예에서, 방법(100)은 디자인 파일에 기초하여 합성 이미지를 생성(115)하는 단계를 더 포함할 수 있다. 예컨대, 프로세서는, 디자인 파일 내의 하나 이상의 z-층을, 이미지 데이터 취득 서브시스템에 의해 캡처된 이미지 위에 오버레이할 수 있다.
방법(100)은, 하나 이상의 잠재적 결함 위치에 있는 뉴슨스 데이터를 식별(117)하는 단계를 더 포함할 수 있다. 뉴슨스 데이터는, 디자인 파일을 사용하여 식별(117)될 수 있다. 예컨대, 잠재적 결함 위치가 디자인 파일 내의 피처 영역과 겹치지 않는다면, 이는 뉴슨스 데이터일 수 있다. 뉴슨스 데이터를 식별(117)하는 다른 알고리즘 및 방법은 위에 개시되어 있다.
방법(100)은, 식별된 뉴슨스 데이터를 하나 이상의 잠재적 결함 위치로부터 제거(119)하는 단계를 더 포함할 수 있다. 식별된 뉴슨스 데이터는, 향후에 분석되지 않도록, 데이터세트로부터 제거(119)되거나 뉴슨스 데이터로서 플래깅될 수 있다.
본 개시는 하나 이상의 특정 실시예와 관련하여 설명되었지만, 본 개시의 사상 및 범위를 벗어나지 않고서 본 개시의 다른 실시예가 실시될 수 있음이 이해될 것이다. 따라서 본 개시는, 첨부된 청구범위 및 이의 합리적인 해석에 의해서만 제한되는 것으로 간주된다.
Claims (20)
- 뉴슨스 데이터(nuisance data)를 제거하기 위한 방법에 있어서,
웨이퍼에 대응하며, 하나 이상의 z-층(z-layer)을 갖는 디자인 파일을 프로세서에서 수신하는 단계;
상기 웨이퍼의 하나 이상의 중요 영역(critical area)을 상기 프로세서에서 수신하는 단계;
상기 웨이퍼의 하나 이상의 중요 영역에 대응하는 하나 이상의 이미지를 캡처할 것을 이미지 데이터 취득 서브시스템에 지시하는 단계;
상기 웨이퍼의 하나 이상의 중요 영역에 대응하는 하나 이상의 이미지 내의 하나 이상의 잠재적 결함 위치를 상기 프로세서에서 수신하는 단계;
상기 프로세서를 사용하여, 상기 웨이퍼의 하나 이상의 중요 영역에 대응하는 상기 하나 이상의 잠재적 결함 위치에 맞추어 상기 디자인 파일을 정렬하는 단계;
상기 프로세서를 사용하여, 상기 정렬된 디자인 파일의 상기 하나 이상의 z-층 및 각 잠재적 결함 위치에 기초해 상기 하나 이상의 잠재적 결함 위치에 있는 뉴슨스 데이터를 식별하는 단계; 및
상기 프로세서를 사용하여, 상기 식별된 뉴슨스 데이터를 상기 하나 이상의 잠재적 결함 위치로부터 제거하는 단계
를 포함하는, 뉴슨스 데이터를 제거하기 위한 방법. - 제1항에 있어서, 미리 결정된 디자인 룰(design rule)에 기초하여 상기 웨이퍼의 하나 이상의 중요 영역을 결정하기 위해, 상기 프로세서를 사용하여, 상기 디자인 파일을 분석하는 단계를 더 포함하는, 뉴슨스 데이터를 제거하기 위한 방법.
- 제1항에 있어서, 상기 뉴슨스 데이터는, 각 잠재적 결함 위치가, 상기 정렬된 디자인 파일의 각 z-층 내의 패턴 데이터에 근접한지의 여부에 기초하여 식별되는, 뉴슨스 데이터를 제거하기 위한 방법.
- 제1항에 있어서, 상기 프로세서를 사용하여, 상기 웨이퍼의 하나 이상의 중요 영역에 대응하는 하나 이상의 이미지 및 상기 디자인 파일에 기초해 합성 이미지를 생성하는 단계를 더 포함하며; 상기 하나 이상의 잠재적 결함 위치에 있는 뉴슨스 데이터를 식별하는 단계는 상기 합성 이미지에 또한 기초하는, 뉴슨스 데이터를 제거하기 위한 방법.
- 제1항에 있어서, 상기 웨이퍼의 하나 이상의 중요 영역은, 상기 디자인 파일 내의 미리 결정된 패턴에 기초하는, 뉴슨스 데이터를 제거하기 위한 방법.
- 제1항에 있어서, 상기 웨이퍼의 하나 이상의 중요 영역은, 이전에 식별된 웨이퍼 결함에 기초하는, 뉴슨스 데이터를 제거하기 위한 방법.
- 제1항에 있어서, 상기 하나 이상의 중요 영역은 런-타임 컨텍스트 맵(run-time context map)으로부터의 데이터를 포함하는, 뉴슨스 데이터를 제거하기 위한 방법.
- 제1항에 있어서, 상기 프로세서를 사용하여, 상기 디자인 파일 내의 상기 하나 이상의 z-층에 기초해 상기 웨이퍼의 하나 이상의 중요 영역을 세그먼트화하는 단계를 더 포함하는, 뉴슨스 데이터를 제거하기 위한 방법.
- 제1항에 있어서, 상기 뉴슨스 데이터는, 상기 정렬된 디자인 파일 내의 상기 하나 이상의 z-층에 대한 수직 거리, 수평 거리, 겹침 백분율, 또는 서브픽셀 결함 위치에 기초하여 식별되는, 뉴슨스 데이터를 제거하기 위한 방법.
- 제1항에 있어서, 상기 프로세서는 다중 코어 컴퓨터의 단일 코어인, 뉴슨스 데이터를 제거하기 위한 방법.
- 뉴슨스 데이터를 제거하기 위한 시스템에 있어서,
이미지 데이터 취득 서브시스템;
하나 이상의 웨이퍼에 연관된 복수의 디자인 파일을 포함하는 디자인 파일 데이터베이스로서, 각 디자인 파일은 하나 이상의 z-층을 갖는, 상기 디자인 파일 데이터베이스; 및
상기 이미지 데이터 취득 서브시스템과 전자적으로 통신하는 다중 코어 컴퓨터를 포함하고, 상기 다중 코어 컴퓨터는 복수의 프로세서를 가지며, 각 프로세서는,
상기 디자인 파일 데이터베이스로부터, 웨이퍼에 대응하며, 하나 이상의 z-층을 갖는 디자인 파일을 수신하고;
상기 웨이퍼의 하나 이상의 중요 영역에 대응하는 하나 이상의 이미지를 수신하고;
상기 웨이퍼의 하나 이상의 중요 영역에 대응하는 하나 이상의 이미지 내의 하나 이상의 잠재적 결함 위치를 수신하고;
상기 웨이퍼의 하나 이상의 중요 영역에 대응하는 상기 하나 이상의 잠재적 결함 위치에 맞추어 상기 디자인 파일을 정렬하고;
상기 정렬된 디자인 파일의 상기 하나 이상의 z-층 및 각 잠재적 결함 위치에 기초해 상기 하나 이상의 잠재적 결함 위치에 있는 뉴슨스 데이터를 식별하고;
상기 식별된 뉴슨스 데이터를 상기 하나 이상의 잠재적 결함 위치로부터 제거
하도록 구성되는, 뉴슨스 데이터를 제거하기 위한 시스템. - 제11항에 있어서, 각 프로세서는 또한, 미리 결정된 디자인 룰에 기초하여 상기 웨이퍼의 하나 이상의 중요 영역을 결정하기 위해, 상기 디자인 파일을 분석하도록 구성되는, 뉴슨스 데이터를 제거하기 위한 시스템.
- 제11항에 있어서, 상기 뉴슨스 데이터는, 각 잠재적 결함 위치가, 상기 정렬된 디자인 파일의 각 z-층 내의 패턴 데이터에 근접한지의 여부에 기초하여 식별되는, 뉴슨스 데이터를 제거하기 위한 시스템.
- 제11항에 있어서, 각 프로세서는 또한, 상기 웨이퍼의 하나 이상의 중요 영역에 대응하는 하나 이상의 이미지 및 상기 디자인 파일에 기초해 합성 이미지를 생성하도록 구성되고; 상기 하나 이상의 잠재적 결함 위치에 있는 뉴슨스 데이터는 상기 합성 이미지에 기초하여 식별되는, 뉴슨스 데이터를 제거하기 위한 시스템.
- 제11항에 있어서, 상기 웨이퍼의 하나 이상의 중요 영역은, 상기 디자인 파일 내의 미리 결정된 패턴에 기초하는, 뉴슨스 데이터를 제거하기 위한 시스템.
- 제11항에 있어서, 상기 웨이퍼의 하나 이상의 중요 영역은, 이전에 식별된 웨이퍼 결함에 기초하는, 뉴슨스 데이터를 제거하기 위한 시스템.
- 제11항에 있어서, 상기 하나 이상의 중요 영역은 런-타임 컨텍스트 맵으로부터의 데이터를 포함하는, 뉴슨스 데이터를 제거하기 위한 시스템.
- 제11항에 있어서, 각 프로세서는 또한, 상기 디자인 파일 내의 상기 하나 이상의 z-층에 기초해 상기 웨이퍼의 하나 이상의 중요 영역을 세그먼트화하도록 구성되는, 뉴슨스 데이터를 제거하기 위한 시스템.
- 제11항에 있어서, 상기 뉴슨스 데이터는, 상기 정렬된 디자인 파일 내의 상기 하나 이상의 z-층에 대한 수직 거리, 수평 거리, 겹침 백분율, 또는 서브픽셀 결함 위치에 기초하여 식별되는, 뉴슨스 데이터를 제거하기 위한 시스템.
- 프로그램을 저장한 비일시적 컴퓨터 판독가능 매체(non-transitory computer readable medium)에 있어서, 상기 프로그램은,
웨이퍼에 대응하며, 하나 이상의 z-층을 갖는 디자인 파일을 수신하고;
상기 웨이퍼의 하나 이상의 중요 영역을 수신하고;
상기 웨이퍼의 하나 이상의 중요 영역에 대응하는 하나 이상의 이미지를 캡처할 것을 이미지 데이터 취득 서브시스템에 지시하고;
상기 웨이퍼의 하나 이상의 중요 영역에 대응하는 하나 이상의 이미지 내의 하나 이상의 잠재적 결함 위치를 수신하고;
상기 웨이퍼의 하나 이상의 중요 영역에 대응하는 상기 하나 이상의 잠재적 결함 위치에 맞추어 상기 디자인 파일을 정렬하고;
상기 정렬된 디자인 파일의 상기 하나 이상의 z-층 및 각 잠재적 결함 위치에 기초해 상기 하나 이상의 잠재적 결함 위치에 있는 뉴슨스 데이터를 식별하고;
상기 식별된 뉴슨스 데이터를 상기 하나 이상의 잠재적 결함 위치로부터 제거
할 것을 프로세서에 지시하도록 구성되는, 비일시적 컴퓨터 판독가능 매체.
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201662356499P | 2016-06-29 | 2016-06-29 | |
| US62/356,499 | 2016-06-29 | ||
| US15/600,784 | 2017-05-21 | ||
| US15/600,784 US10304177B2 (en) | 2016-06-29 | 2017-05-21 | Systems and methods of using z-layer context in logic and hot spot inspection for sensitivity improvement and nuisance suppression |
| PCT/US2017/037934 WO2018005132A1 (en) | 2016-06-29 | 2017-06-16 | Systems and methods of using z-layer context in logic and hot spot inspection for sensitivity improvement and nuisance suppression |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190014103A true KR20190014103A (ko) | 2019-02-11 |
| KR102201122B1 KR102201122B1 (ko) | 2021-01-08 |
Family
ID=60786349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020197002114A KR102201122B1 (ko) | 2016-06-29 | 2017-06-16 | 민감도 개선 및 뉴슨스 억제를 위해 로직 및 핫스팟 검사에서 z-층 컨텍스트를 사용하는 시스템 및 방법 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US10304177B2 (ko) |
| JP (1) | JP6906044B2 (ko) |
| KR (1) | KR102201122B1 (ko) |
| CN (1) | CN109314067B (ko) |
| IL (1) | IL263315B (ko) |
| TW (1) | TWI730133B (ko) |
| WO (1) | WO2018005132A1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11320742B2 (en) * | 2018-10-31 | 2022-05-03 | Taiwan Semiconductor Manufacturing Company Ltd. | Method and system for generating photomask patterns |
| US11557031B2 (en) * | 2019-11-21 | 2023-01-17 | Kla Corporation | Integrated multi-tool reticle inspection |
| KR102657751B1 (ko) * | 2021-08-19 | 2024-04-16 | 주식회사 크레셈 | 학습모델을 이용한 기판 검사 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050004774A1 (en) * | 2003-07-03 | 2005-01-06 | William Volk | Methods and systems for inspection of wafers and reticles using designer intent data |
| US20080167829A1 (en) * | 2007-01-05 | 2008-07-10 | Allen Park | Methods and systems for using electrical information for a device being fabricated on a wafer to perform one or more defect-related functions |
| US20150324965A1 (en) * | 2014-05-12 | 2015-11-12 | Kla-Tencor Corporation | Using High Resolution Full Die Image Data for Inspection |
Family Cites Families (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6215896B1 (en) | 1995-09-29 | 2001-04-10 | Advanced Micro Devices | System for enabling the real-time detection of focus-related defects |
| US20070131877A9 (en) * | 1999-11-29 | 2007-06-14 | Takashi Hiroi | Pattern inspection method and system therefor |
| JP2001331784A (ja) | 2000-05-18 | 2001-11-30 | Hitachi Ltd | 欠陥分類方法及びその装置 |
| JP2004536440A (ja) | 2000-08-11 | 2004-12-02 | サーマ−ウェーブ・インコーポレイテッド | 半導体ウェハ処理ツールへ組込まれた光学臨界寸法計測学システム |
| US6918101B1 (en) * | 2001-10-25 | 2005-07-12 | Kla -Tencor Technologies Corporation | Apparatus and methods for determining critical area of semiconductor design data |
| EP1579274A4 (en) | 2002-07-12 | 2006-06-07 | Cadence Design Systems Inc | METHOD AND SYSTEM FOR CONTROLLING MASKS ACCORDING TO THE CONTEXT |
| US7570796B2 (en) * | 2005-11-18 | 2009-08-04 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
| KR101682838B1 (ko) * | 2005-11-18 | 2016-12-12 | 케이엘에이-텐코 코포레이션 | 검사 데이터와 조합하여 설계 데이터를 활용하는 방법 및 시스템 |
| US7676077B2 (en) * | 2005-11-18 | 2010-03-09 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
| US8041103B2 (en) | 2005-11-18 | 2011-10-18 | Kla-Tencor Technologies Corp. | Methods and systems for determining a position of inspection data in design data space |
| US7496874B2 (en) * | 2005-12-21 | 2009-02-24 | Inetrnational Business Machines Corporation | Semiconductor yield estimation |
| WO2008077100A2 (en) | 2006-12-19 | 2008-06-26 | Kla-Tencor Corporation | Systems and methods for creating inspection recipes |
| US7962864B2 (en) * | 2007-05-24 | 2011-06-14 | Applied Materials, Inc. | Stage yield prediction |
| US8799831B2 (en) * | 2007-05-24 | 2014-08-05 | Applied Materials, Inc. | Inline defect analysis for sampling and SPC |
| US8126255B2 (en) * | 2007-09-20 | 2012-02-28 | Kla-Tencor Corp. | Systems and methods for creating persistent data for a wafer and for using persistent data for inspection-related functions |
| US8223327B2 (en) | 2009-01-26 | 2012-07-17 | Kla-Tencor Corp. | Systems and methods for detecting defects on a wafer |
| WO2010090152A1 (ja) * | 2009-02-04 | 2010-08-12 | 株式会社日立ハイテクノロジーズ | 半導体欠陥統合投影方法および半導体欠陥統合投影機能を実装した欠陥検査支援装置 |
| US8559001B2 (en) | 2010-01-11 | 2013-10-15 | Kla-Tencor Corporation | Inspection guided overlay metrology |
| US8781781B2 (en) | 2010-07-30 | 2014-07-15 | Kla-Tencor Corp. | Dynamic care areas |
| US20120316855A1 (en) * | 2011-06-08 | 2012-12-13 | Kla-Tencor Corporation | Using Three-Dimensional Representations for Defect-Related Applications |
| US9087367B2 (en) * | 2011-09-13 | 2015-07-21 | Kla-Tencor Corp. | Determining design coordinates for wafer defects |
| US8826200B2 (en) * | 2012-05-25 | 2014-09-02 | Kla-Tencor Corp. | Alteration for wafer inspection |
| JP6255152B2 (ja) | 2012-07-24 | 2017-12-27 | 株式会社日立ハイテクノロジーズ | 検査装置 |
| US9189844B2 (en) * | 2012-10-15 | 2015-11-17 | Kla-Tencor Corp. | Detecting defects on a wafer using defect-specific information |
| US9311698B2 (en) | 2013-01-09 | 2016-04-12 | Kla-Tencor Corp. | Detecting defects on a wafer using template image matching |
| KR102019534B1 (ko) * | 2013-02-01 | 2019-09-09 | 케이엘에이 코포레이션 | 결함 특유의, 다중 채널 정보를 이용한 웨이퍼 상의 결함 검출 |
| US8984450B2 (en) * | 2013-03-14 | 2015-03-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus for extracting systematic defects |
| US9310320B2 (en) * | 2013-04-15 | 2016-04-12 | Kla-Tencor Corp. | Based sampling and binning for yield critical defects |
| US9183624B2 (en) | 2013-06-19 | 2015-11-10 | Kla-Tencor Corp. | Detecting defects on a wafer with run time use of design data |
| US9715725B2 (en) | 2013-12-21 | 2017-07-25 | Kla-Tencor Corp. | Context-based inspection for dark field inspection |
-
2017
- 2017-05-21 US US15/600,784 patent/US10304177B2/en active Active
- 2017-06-16 KR KR1020197002114A patent/KR102201122B1/ko active IP Right Grant
- 2017-06-16 CN CN201780035591.8A patent/CN109314067B/zh active Active
- 2017-06-16 JP JP2019500329A patent/JP6906044B2/ja active Active
- 2017-06-16 WO PCT/US2017/037934 patent/WO2018005132A1/en active Application Filing
- 2017-06-29 TW TW106121738A patent/TWI730133B/zh active
-
2018
- 2018-11-27 IL IL263315A patent/IL263315B/en active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050004774A1 (en) * | 2003-07-03 | 2005-01-06 | William Volk | Methods and systems for inspection of wafers and reticles using designer intent data |
| US20080167829A1 (en) * | 2007-01-05 | 2008-07-10 | Allen Park | Methods and systems for using electrical information for a device being fabricated on a wafer to perform one or more defect-related functions |
| US20150324965A1 (en) * | 2014-05-12 | 2015-11-12 | Kla-Tencor Corporation | Using High Resolution Full Die Image Data for Inspection |
Also Published As
| Publication number | Publication date |
|---|---|
| IL263315B (en) | 2020-08-31 |
| WO2018005132A1 (en) | 2018-01-04 |
| CN109314067A (zh) | 2019-02-05 |
| US20180005367A1 (en) | 2018-01-04 |
| TWI730133B (zh) | 2021-06-11 |
| CN109314067B (zh) | 2020-07-17 |
| KR102201122B1 (ko) | 2021-01-08 |
| IL263315A (en) | 2018-12-31 |
| TW201810482A (zh) | 2018-03-16 |
| US10304177B2 (en) | 2019-05-28 |
| JP2019527475A (ja) | 2019-09-26 |
| JP6906044B2 (ja) | 2021-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102438824B1 (ko) | 3차원 반도체 구조체들의 검사를 위한 결함 발견 및 레시피 최적화 | |
| US11010886B2 (en) | Systems and methods for automatic correction of drift between inspection and design for massive pattern searching | |
| US7747062B2 (en) | Methods, defect review tools, and systems for locating a defect in a defect review process | |
| TWI588924B (zh) | 用於晶圓檢測之方法、裝置及電腦可讀取媒體 | |
| KR102369848B1 (ko) | 관심 패턴 이미지 집단에 대한 이상치 검출 | |
| KR102096136B1 (ko) | 정밀 결함 위치들을 사용한 웨이퍼 검사 레시피들 튜닝 | |
| US8045145B1 (en) | Systems and methods for acquiring information about a defect on a specimen | |
| US10393671B2 (en) | Intra-die defect detection | |
| KR102326402B1 (ko) | 포커스 용적 측정 방법을 이용한 웨이퍼 검사 | |
| TW201824417A (zh) | 用於影像融合之以卷積神經網路為基礎之模式選擇及缺陷分類 | |
| KR20210010948A (ko) | 웨이퍼 노이즈 뉴슨스 식별을 위한 sem 및 광학 이미지의 상관 | |
| JP2017523390A (ja) | 検査のための高解像度フルダイイメージデータの使用 | |
| US10698325B2 (en) | Performance monitoring of design-based alignment | |
| KR20140141648A (ko) | 체계적 결함 필터를 갖는 레티클 결함 검사 | |
| US10964016B2 (en) | Combining simulation and optical microscopy to determine inspection mode | |
| KR102201122B1 (ko) | 민감도 개선 및 뉴슨스 억제를 위해 로직 및 핫스팟 검사에서 z-층 컨텍스트를 사용하는 시스템 및 방법 | |
| US11710227B2 (en) | Design-to-wafer image correlation by combining information from multiple collection channels | |
| KR102721346B1 (ko) | 표본 상의 어레이 영역에서의 결함 검출 | |
| US11308606B2 (en) | Design-assisted inspection for DRAM and 3D NAND devices | |
| KR102557194B1 (ko) | 검사를 위한 결함 후보 생성 | |
| TW202316105A (zh) | 設置用於檢查樣品之關注區域 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0105 | International application |
Patent event date: 20190122 Patent event code: PA01051R01D Comment text: International Patent Application |
|
| PG1501 | Laying open of application | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20200612 Comment text: Request for Examination of Application |
|
| PA0302 | Request for accelerated examination |
Patent event date: 20200612 Patent event code: PA03022R01D Comment text: Request for Accelerated Examination |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20200625 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20201008 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20210105 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20210105 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20231221 Start annual number: 4 End annual number: 4 |