JP2019527475A - 感度改善およびニューサンス抑制のため、論理的およびホットスポット検査でzレイヤコンテキストを使用するシステムおよび方法 - Google Patents

感度改善およびニューサンス抑制のため、論理的およびホットスポット検査でzレイヤコンテキストを使用するシステムおよび方法 Download PDF

Info

Publication number
JP2019527475A
JP2019527475A JP2019500329A JP2019500329A JP2019527475A JP 2019527475 A JP2019527475 A JP 2019527475A JP 2019500329 A JP2019500329 A JP 2019500329A JP 2019500329 A JP2019500329 A JP 2019500329A JP 2019527475 A JP2019527475 A JP 2019527475A
Authority
JP
Japan
Prior art keywords
wafer
design file
processor
critical areas
potential defect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019500329A
Other languages
English (en)
Other versions
JP2019527475A5 (ja
JP6906044B2 (ja
Inventor
パヴァン ペラリ
パヴァン ペラリ
フーチェン リー
フーチェン リー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KLA Corp
Original Assignee
KLA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KLA Corp filed Critical KLA Corp
Publication of JP2019527475A publication Critical patent/JP2019527475A/ja
Publication of JP2019527475A5 publication Critical patent/JP2019527475A5/ja
Application granted granted Critical
Publication of JP6906044B2 publication Critical patent/JP6906044B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/0002Inspection of images, e.g. flaw detection
    • G06T7/0004Industrial image inspection
    • G06T7/0006Industrial image inspection using a design-rule based approach
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/0002Inspection of images, e.g. flaw detection
    • G06T7/0004Industrial image inspection
    • G06T7/001Industrial image inspection using an image reference approach
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/70Determining position or orientation of objects or cameras
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/10Image acquisition modality
    • G06T2207/10056Microscopic image
    • G06T2207/10061Microscopic image from scanning electron microscope
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/30Subject of image; Context of image processing
    • G06T2207/30108Industrial image inspection
    • G06T2207/30148Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

ニューサンスデータをウェハの欠陥スキャンから除去するシステムおよび方法が開示される。プロセッサは、1以上のzレイヤを有する、ウェハに対応する設計ファイルを受信する。プロセッサは、ウェハのクリティカルエリアを受信し、サブシステムに指示して、ウェハの対応する画像をキャプチャさせる。欠陥場所を受信し、設計ファイルを欠陥場所と整列させる。ニューサンスデータは、潜在的欠陥場所、および整列させた設計ファイルの1以上のzレイヤを使用して識別される。その後プロセッサは、識別されたニューサンスデータを、1以上の潜在的欠陥場所から除去する。

Description

本開示は、欠陥検出、すなわち感度改善およびニューサンス抑制のため、論理的およびホットスポット検査でzレイヤコンテキストを使用するシステムおよび方法に関する。
関連出願の相互参照
本出願は、米国仮出願第62/356,499号(2016年6月29日出願、現在係属中)への優先権を主張し、この仮出願の開示は、参照により本明細書に組み込まれる。
半導体デバイス、例えば論理デバイスおよびメモリデバイスの製造は、通常、多数の半導体製造プロセスを使用しながら、基材、例えば半導体ウェハを加工して、様々なフィーチャおよび複数のレベルの半導体デバイスを形成することを含む。例えば、リソグラフィは、半導体製造プロセスであり、パターンをレチクルから半導体ウェハ上に配置されているレジストに転写することを伴う。半導体製造プロセスの追加の例としては、限定するものではないが、化学−機械的研磨(chemical−mechanical polishing:CMP)、エッチング、堆積(デポジション:deposition)、およびイオン注入が挙げられる。複数の半導体デバイスが、単一の半導体ウェハ上の配列(アレンジメント:arrangement)で製造でき、その後、個別の半導体デバイスへと分離され得る。
検査プロセスは、半導体製造プロセス中の様々なステップで使用され、ウェハ上の欠陥を検出し、製造プロセスにおけるより高い歩留まり、したがって、より高い利益を促進する。検査は常に、IC等の半導体デバイス製造の重要な部分である。しかし、半導体デバイスの寸法が減少するほど、許容可能な半導体デバイスの製造の成功のために、検査は更により重要になり、この理由は、より小さな欠陥により、デバイスが不良になることがあるからである。例えば、半導体デバイスの寸法が減少するほど、減少したサイズの欠陥の検出が必要になってきており、この理由は、比較的小さな欠陥であっても、半導体デバイスに不要な異常を生じさせ得るからである。
しかし、デザインルールが微細化するほど、半導体製造プロセスは、プロセスの性能の限界のより近くで動作するであろう。加えて、デザインルールが微細化するほど、より小さな欠陥が、デバイスの電気的パラメータへの影響を有することがあり、このことは、より繊細な検査を推進する。したがって、デザインルールが微細化するほど、検査によって検出される、潜在的に歩留まりに関係する欠陥の数は劇的に増大し、検査によって検出されるニューサンス欠陥(nuisance defect)の数も劇的に増大する。したがって、益々多くの欠陥がウェハで検出されることがあり、プロセスを修正して欠陥の全てを排除することは、難しく高価であることがある。したがって、どの欠陥が実際にデバイスの電気的パラメータおよび歩留まりに影響するかを決定することによって、プロセス制御方法をこれらの欠陥に集中させ、他の欠陥を大量に無視させることが可能になり得る。更に、より小さなデザインルールでは、プロセスが誘発する不良は、一部の場合には、システマチックである傾向があることがある。すなわち、プロセスが誘発する不良は、設計内で頻繁に何度も繰り返される所定の設計パターンで不良になる傾向がある。空間的にシステマチックで電気的に関係する欠陥の排除は重要であり、この理由は、このような欠陥の排除が、全体として、歩留まりに著しい影響を有し得るからである。欠陥がデバイスパラメータおよび歩留まりに影響し得るか否かは、多くの場合、上記の検査、レビュー、および解析プロセスから決定できず、この理由は、これらのプロセスでは、欠陥の位置を電気的設計に関して決定できないことがあるからである。
現在のランタイムコンテキストマップクリティカルエリアは、zレイヤ情報を含まない。したがって、zレイヤ情報に基づいて、より正確なクリティカルエリアにセグメント化することができない。一部の状況では、zレイヤ情報はニューサンスを抑制するために使用できるが、設計属性(デザインアトリビュート:design attribute)を使用するにとどまる。これは、オーバアーク(over arcing)ユーザインタフェイスレベルでなされることがあり、ここでほんの少数の欠陥がレビューされ、長時間の加工が回避される。加えて、これらの技術は、画像プロセッサと画像データ取得サブシステムとの間の過剰のトラフィックを必要とする。
米国出願公開第2015/0324965号
したがって、現在のニューサンス抑制方法は、欠陥検出をより冷淡(コールド:cold)に(すなわち、より高い閾値で)行い、欠陥数を制限することを必要とする。加えて、コアごとの設計情報を使用することは、現在不可能である。後工程で設計情報を取得することは、スループットに悪影響を与え、より多くのメモリを必要とする。最後に、先行技術のシステムは、設計コンテキストに基づいて、画像のセグメント化を行う方法を含まない。したがって、本解決策は、極めて小さなホットスポットを生成するものであり、ウェハのより大きなエリアでパターンサーチを実行した後、手作業でホットスポットをより小さく調節することが求められている。
本開示の一実施形態は、ニューサンスデータを除去する方法として説明され得る。本方法は、ウェハに対応する設計ファイルを受信するステップを含む。設計ファイルは、プロセッサで受信される。プロセッサは、マルチコアコンピュータのシングルコアであってもよい。設計ファイルは、1以上のzレイヤを有する。
本方法は、ウェハの1以上のクリティカルエリアを受信するステップを更に含む。ウェハのクリティカルエリアは、プロセッサで受信される。ウェハのクリティカルエリアは、設計ファイル内の所定のパターン、および/または以前に識別されたウェハ欠陥に基づいていてもよい。一実施形態では、1以上のクリティカルエリアは、ランタイムコンテキストマップからのデータを含む。
本方法は、画像データ取得サブシステムに指示して、ウェハの1以上のクリティカルエリアに対応する1以上の画像をキャプチャさせるステップを更に含む。
本方法は、1以上の画像内の1以上の潜在的(ポテンシャル:potential)欠陥場所を受信するステップを更に含む。潜在的欠陥場所は、ウェハの1以上のクリティカルエリアに対応する。潜在的欠陥場所は、プロセッサで受信される。
本方法は、設計ファイルを、ウェハの1以上のクリティカルエリアに対応する1以上の潜在的欠陥場所と整列(アライン:align)させるステップを更に含む。整列は、プロセッサを使用して行われる。
本方法は、1以上の潜在的欠陥場所内のニューサンスデータを識別するステップを更に含む。ニューサンスデータは、各潜在的欠陥場所、および整列させた設計ファイルの1以上のzレイヤに基づいて識別される。識別は、プロセッサを使用して行われる。一実施形態では、ニューサンスデータは、各潜在的欠陥場所の場所が、整列させた設計ファイルの各zレイヤ内のパターンデータに近接しているかどうかに基づいて識別される。
本方法は、識別されたニューサンスデータを、1以上の潜在的欠陥場所から除去するステップを更に含む。識別されたニューサンスデータは、プロセッサを使用して除去される。ニューサンスデータは、サブピクセル欠陥場所、オーバラップ率、整列させた設計ファイル内の1以上のzレイヤまでの水平距離または垂直距離に基づいて識別されてもよい。
一実施形態では、本方法は、設計ファイルを解析して、所定のデザインルールに基づいて、ウェハの1以上のクリティカルエリアを決定するステップを更に含む。解析は、プロセッサを使用して行われる。
別の実施形態では、本方法は、設計ファイル、およびウェハの1以上のクリティカルエリアに対応する1以上の画像に基づいて、合成画像を生成することを更に含む。合成画像は、プロセッサを使用して生成される。このような実施形態では、1以上の潜在的欠陥場所内のニューサンスデータを識別するステップは、合成画像にも基づく。
一実施形態では、本方法は、設計ファイル内の1以上のzレイヤに基づいて、ウェハの1以上のクリティカルエリアをセグメント化することを更に含む。セグメント化は、プロセッサを使用して行ってもよい。
本開示の別の実施形態は、ニューサンスデータを除去するシステムとして説明され得る。システムは、画像データ取得サブシステム、設計ファイルデータベース、およびマルチコアコンピュータを含む。設計ファイルデータベースは、1以上のウェハに関連する複数の設計ファイルを含む。各設計ファイルは、1以上のzレイヤを有する。マルチコアコンピュータは、画像データ取得サブシステムと電子的に通信している。
マルチコアコンピュータは、複数のプロセッサを有する。各プロセッサは、設計ファイルデータベースから、ウェハに対応する設計ファイルを受信するように構成されている。設計ファイルは、1以上のzレイヤを有する。
各プロセッサは、ウェハの1以上のクリティカルエリアに対応する1以上の画像を受信するように更に構成されている。ウェハのクリティカルエリアは、設計ファイル内の所定のパターンに基づいていてもよい。ウェハのクリティカルエリアは、以前に識別されたウェハ欠陥に基づいていてもよい。1以上のクリティカルエリアは、ランタイムコンテキストマップからのデータを含んでもよい。
各プロセッサは、ウェハの1以上のクリティカルエリアに対応する1以上の画像内の1以上の潜在的欠陥場所を受信するように更に構成されている。
各プロセッサは、設計ファイルを、ウェハの1以上のクリティカルエリアに対応する1以上の潜在的欠陥場所と整列させるように更に構成されている。
各プロセッサは、各潜在的欠陥場所、および整列させた設計ファイルの1以上のzレイヤに基づいて、1以上の潜在的欠陥場所内のニューサンスデータを識別するように更に構成されている。ニューサンスデータは、各潜在的欠陥場所の場所が、整列させた設計ファイルの各zレイヤ内のパターンデータに近接しているかどうかに基づいて識別されてもよい。ニューサンスデータは、サブピクセル欠陥場所、オーバラップ率、整列させた設計ファイル内の1以上のzレイヤまでの水平距離または垂直距離に基づいて識別されてもよい。
各プロセッサは、識別されたニューサンスデータを、1以上の潜在的欠陥場所から除去するように更に構成されている。
一実施形態では、各プロセッサは、設計ファイルを解析して、所定のデザインルールに基づいて、ウェハの1以上のクリティカルエリアを決定するように更に構成されている。
別の実施形態では、各プロセッサは、設計ファイル、およびウェハの1以上のクリティカルエリアに対応する1以上の画像に基づいて、合成画像を生成するように更に構成されている。このような実施形態では、1以上の潜在的欠陥場所内のニューサンスデータは、合成画像に基づいて識別される。
一実施形態では、各プロセッサは、設計ファイル内の1以上のzレイヤに基づいて、ウェハの1以上のクリティカルエリアをセグメント化するように更に構成されている。
本開示の別の実施形態は、プログラムを記憶する非一時的コンピュータ可読媒体であって、プログラムが、プロセッサに指示して、ウェハに対応する設計ファイルを受信することであって、設計ファイルが1以上のzレイヤを有する、設計ファイルを受信することと、ウェハの1以上のクリティカルエリアを受信することと、画像データ取得サブシステムに指示して、ウェハの1以上のクリティカルエリアに対応する1以上の画像をキャプチャさせることと、ウェハの1以上のクリティカルエリアに対応する1以上の画像内の1以上の潜在的欠陥場所を受信することと、設計ファイルを、ウェハの1以上のクリティカルエリアに対応する1以上の潜在的欠陥場所と整列させることと、各潜在的欠陥場所、および整列させた設計ファイルの1以上のzレイヤに基づいて、1以上の潜在的欠陥場所内のニューサンスデータを識別することと、識別されたニューサンスデータを、1以上の潜在的欠陥場所から除去することと、を行わせるように構成されている、非一時的コンピュータ可読媒体として説明され得る。
本開示の性質および目的をより完全に理解するために、以下の詳細な説明を、添付図面と併せて参照するべきである。
ウェハ内のパターンの設計表現および同じパターンの画像の例示的な図であり、正しい構造(中央)および欠陥(右)を示す。 クリティカルフィーチャを設計ファイル内に配置する例示的な図である。 画像を収集するための検査システムの図である。 本開示のコンピュータ実施方法を行うための、コンピュータシステムで実行可能なプログラム指示を記憶する非一時的コンピュータ可読媒体を示す図である。 設計オーバーレイの無い、欠陥ホットスポットの例示的な図である。 設計オーバーレイのある、欠陥ホットスポットの例示的な図である。 図5の欠陥ホットスポット内で識別された潜在的欠陥の例示的な図である。 図6の欠陥ホットスポット内で識別された潜在的欠陥の例示的な図であり、設計ファイルが欠陥ホットスポットに重ねられている。 欠陥ホットスポットに重ねられた設計ファイルに基づいて、注目欠陥(defect of interest)およびニューサンス欠陥に識別および分類される潜在的欠陥の例示的な図である。 本開示の一実施形態による方法を示すフローチャートである。
特許請求する主題を、ある種の実施形態に関して説明していくが、本明細書で明記される利益および特徴の全てを提供するわけではない実施形態を含む他の実施形態も、本開示の範囲内にある。本開示の範囲を逸脱することなく、様々な構造的、論理的、プロセスステップ、および電子的変更を行うことができる。したがって、本開示の範囲は、添付の特許請求の範囲への参照によってのみ定義される。
本明細書で使用するとき、用語「ウェハ」は一般に、半導体または非半導体材料で形成される基材を指す。このような半導体または非半導体材料の例としては、限定するものではないが、単結晶シリコン、ヒ化ガリウム、およびリン化インジウムが挙げられる。このような基材は、通常、半導体製造設備で見られ、かつ/または加工され得る。
ウェハは、基材上に形成される1以上のレイヤを含んでもよい。例えば、このようなレイヤとしては、限定するものではないが、レジスト、誘電材料、および導電材料が挙げられる。多くの異なる種類のこのようなレイヤが本技術分野で既知であり、ウェハという用語は、本明細書で使用するとき、全種類のこのようなレイヤを含むウェハを包含するように意図される。
ウェハに形成される1以上のレイヤは、パターニングされていても、またはパターニングされていなくてもよい。例えば、ウェハは、複数のダイを含んでもよく、各ダイは、繰り返し性パターンフィーチャを有する。材料のこのようなレイヤの形成および加工により、最終的に、完成デバイスが生じ得る。多くの異なる種類のデバイス、例えば集積回路(IC)をウェハ上に形成でき、ウェハという用語は、本明細書で使用するとき、ウェハ上に本技術分野で既知の任意の種類のデバイスが製造されたウェハを包含するように意図される。本明細書で使用するとき、用語「チップ」は、特定の目的のために設計されるICの集合を含んでもよい。
ウェハに関して、実施形態を本明細書で説明していくが、実施形態を別の試料、例えばレチクルのために使用してもよいことが理解されるべきであり、このレチクルは通常、マスクまたはフォトマスクとも称され得る。多くの異なる種類のレチクルが本技術分野で既知であり、用語「レチクル」、「マスク」、および「フォトマスク」は本明細書で使用するとき、本技術分野で既知の全種類のレチクルを包含するように意図される。
ウェハ上の欠陥の検出は、1以上の光学モードの使用を伴い、これは、1以上の光学モードを使用して、ホットスキャン(hot scan)をウェハ上で行うことを含み、また、1以上の欠陥検出アルゴリズムの使用を伴う。「ホットスキャン」は一般に、ウェハのスキャン/検査であって、比較的積極的な検出設定(例えば、ノイズフロアに実質的に近い閾値)を適用することによって、ウェハ上の欠陥を検出するために行われるものを指す。この様式では、ホットスキャンを行って、ウェハに関する検査データを収集してもよく、この検査データは、チューニングプロセスで使用されるであろう(光学選択およびアルゴリズムチューニング)。ホットスキャンの目的は、ウェハ上の全ての欠陥およびニューサンス型の代表的なサンプルを、選択モードで検出することである。
本明細書で説明される実施形態は、複数のホットスキャンを含んでもよく、例えば、光学選択のための1回のホットスキャン、およびパラメータチューニングのための別のホットスキャンを含んでもよい。パラメータ選択のために行われるホットスキャンは、ウェハ検査のために選択された光学モードを使用して行ってもよい。光学モードの選択は、光学選択と共に総合的な採点を含んでもよく、これは、単一の数を自動的に計算し、この数は、所定の欠陥のセットについて、DOIを発見すると共にニューサンスを抑制する際に、モードまたは光学モードの組み合わせがどの程度「良好」かを規定するものである。これは、信号対ノイズ比を欠陥ごとに多くのモードで手動で比較する仕事を排除し、光学選択時間を著しく減少する。
本明細書で説明される実施形態は、プロセッサノードのセットを利用してもよく、これは、記憶媒体のアレイに記憶されている画像データ、およびウェハの少なくとも1つの追加のデータソースを使用して、ウェハの画像を生成するように構成されている。この様式では、プロセッサノードのセットは、マルチチャネル画像融合(イメージフュージョン:image fusion)を行うように構成されていてもよい。ウェハの追加のデータソースは、画像融合の際に利用可能な任意の情報を含んでもよい。このようなデータソースとしては、限定するものではないが、設計データ、設計レイアウトを使用してオフラインで生成されるダイコンテキストマップ、画像からオフラインで生成されるダイコンテキストマップ、欠陥検出結果、検査システムの様々な検出チャネルによって生成される画像データを使用して生成される欠陥検出結果、ウェハの複数の(異なる)スキャン(例えば、検査システムの異なる撮像モードを使用して行われる複数のスキャン)によって生成される画像データ、パターンをウェハ上に印刷するために使用されるレチクルに関する情報等が挙げられる。
画像融合は、単純に複数のデータソースを重ねることを含まなくてもよい(ただし、このような重ねることは、本明細書で説明される実施形態で行われることもある)。代わりに、画像融合は、複数のデータソースを組み合わせて複合画像(コンポジットイメージ:composite image)を生成することを含んでもよい。また、画像融合は、同一所有者の米国特許出願第12/359,476号(チェンら、2009年1月26日出願、米国特許出願公開第2010/0188657号として2010年7月29日に公開)に説明されるように行われてもよく、この文献は参照により組み込まれる。
一実施形態では、レチクル検査システムによって生成されるレチクルの画像が、画像データとして画像データスペースで使用される。この様式では、レチクル検査システムによって生成されるレチクルの画像を、画像データの代替物として使用してもよい。この実施形態で使用されるレチクルの画像は、本技術分野で既知の任意のレチクル検査システムによって任意の適切な様式で生成される、任意の適切なレチクルの画像を含んでもよい。例えば、レチクルの画像は、レチクルの高倍率光学または電子ビーム画像であって、高倍率光学レチクル検査システムまたは電子ビームベースレチクル検査システムによってそれぞれ取得される画像であってもよい。あるいは、レチクルの画像は、エアリアル(aerial)撮像レチクル検査システムによって取得されるレチクルのエアリアル画像であってもよい。
用語「クリティカルエリア」は一般に、何らかの理由でユーザが気に掛け、したがって検査されるべきウェハ上のエリアとして定義できる。現在使用されるクリティカルエリアの一例では、ウェハの1つのレイヤのクリティカルエリアは、レイヤに形成されるクリティカルフィーチャを含み、レイヤに形成される非クリティカルフィーチャを含まないように定義され得る。動的クリティカルエリアは、ウェハ上で行われる検査または自動欠陥レビューステップの結果に基づいて生成されるクリティカルエリアであり、同じウェハ上で行われる後続の検査またはレビューステップで使用するためのものである。
検査のためにクリティカルエリアを決定する1つの方法は、第1の検査プロセスによって生成されるウェハの検査結果を取得することを含む。検査結果を取得することは、実際に第1の検査プロセスをウェハ上で行うこと(例えば、検査ツールを使用してウェハをスキャンし、スキャンによって生成される出力を使用してウェハ上の欠陥を検出することによる)を含んでもよい。しかし、検査結果を取得することは、第1の検査プロセスを行うことを含まなくてもよい。例えば、検査結果を取得することは、記憶媒体から検査結果を取得することを含んでもよく、この記憶媒体には、別の方法またはシステム(例えば、第1の検査プロセスを行った別の方法またはシステム)によって、検査結果が記憶されている。第1の検査プロセスは、任意の適切な検査プロセスを含んでもよく、この検査プロセスは、本明細書で更に説明される検査プロセスの全てを含む。第1の検査プロセスは、第1の検査プロセスでホットレシピを行うことを含んでもよく、これは、欠陥場所等の検査結果を生成する。検査結果は、検査プロセスによって生成され得るあらゆる検査結果を含んでもよい。
第1の製造ステップがウェハ上で行われた後、かつ第2の製造ステップがウェハ上で行われる前に、第1の検査プロセスをウェハ上で行ってもよい。製造ステップは、本明細書で使用するとき、一般に、任意の半導体製造プロセスを指し、これは、ウェハを何らかの様式で物理的、化学的、機械的になど変化させることを伴う。例えば、製造ステップは、リソグラフィプロセス、エッチングプロセス、および化学機械研磨プロセス等を含んでもよい。1つのこのような例では、第1の製造ステップがリソグラフィプロセスであってもよく、第2の製造ステップがエッチングプロセスであってもよい。第1および第2の製造ステップは、次々にウェハ上で行ってもよい(例えば、第1の製造ステップと第2の製造ステップとの間に、任意の他の製造ステップをウェハ上で行わない)。対照的に、意図的にウェハを変更することを含まない、ウェハに行い得るプロセスは、検査およびレビュープロセスを含む。
また、クリティカルエリアを決定することは、検査結果に基づいて、第2の検査プロセス用のクリティカルエリアを決定することを含んでもよい。第2の検査プロセスは、第2の製造ステップがウェハに行われた後、ウェハに行われるであろう。クリティカルエリアを決定することは、検査されるであろうウェハ上の場所またはエリア、および1以上の検査パラメータを決定することを含んでもよく、この検査パラメータは、クリティカルエリアのうちのそれぞれで欠陥を検出するために使用されるであろう。一部のクリティカルエリアについて決定される1以上の検査パラメータは、他のクリティカルエリアについて決定される1以上の検査パラメータと異なっていてもよい。例えば、本方法は、特定のウェハの選択される領域における所定の検査ステップについての感度を、より以前のステップでの検査によってこの特定のウェハで検出されたノイズおよび信号に適合させることを可能にする。言い換えると、本方法は、1つの検査ステップからの検査結果を利用して、後続の検査ステップで、ウェハの感度を向上させ、または低下(デチューン:detune)させることができる。この様式では、本方法は、1つの製造プロセス後に行われる検査ステップを、次のまたは別の製造プロセス後に行われる検査ステップと関連付けることができる。
大抵の半導体製造設備では、検査レシピは、適正に冷淡に実行され、歩留まりに影響しないプロセスでの小さな変化に対する結果の安定性を提供する。ウェハごとに、エリアにおける感度を選択的に向上させることにより、より以前のウェハの検査から記録された信号に基づいて、安定性を大幅に諦めることなく、クリティカルエリア内の欠陥をより良好に検出することができる。
検査結果を取得し、クリティカルエリアを決定することは、コンピュータシステムを使用して行われ、このコンピュータシステムは、本明細書で説明されるように構成されていてもよい。
本明細書で説明されるスキームの能力を最大限に生かして動作させるために、クリティカルエリアを、設計スペースに実質的に正確に整列させるべきである。設計スペースを検査またはウェハスペースに整列させる方法およびシステムは、同一所有者の米国特許第7,676,077号(クルカルニら)に説明されており、この文献は、本明細書に完全に明記されるように、参照により組み込まれる。この特許で説明されている方法およびシステムをいずれも、本明細書で説明される方法において使用して、設計スペースを検査またはウェハスペースに整列させてもよく、逆もまた同様である。
一実施形態では、検査結果は、ノイズ事象、マージナル(marginal)欠陥、および検出欠陥を含み、クリティカルエリアは、このノイズ事象、マージナル欠陥、および検出欠陥のうちの少なくとも一部の場所を含むように決定される。ノイズ事象は一般に、ノイズフロアを超え、かつ欠陥検出閾値よりもノイズフロアに近い値を有する信号として定義される。マージナル欠陥は一般に、欠陥検出閾値未満であり、かつノイズフロアよりも欠陥検出閾値に近い値を有する信号として定義される。ノイズ事象、マージナル欠陥、および検出欠陥の場所を使用して、後続の検査ステップのクリティカルエリアの場所を決定できる。この様式では、本方法は、1つの検査ステップからの検査結果を利用して、第1のステップにおける欠陥または信号の空間的場所を利用することにより、後続の検査ステップでのウェハの検査感度を上げるまたは下げることを含んでもよい。
上記で参照したクルカルニらの特許で説明されるように、ランタイムコンテキストマップ(RTCM)を生成してもよく、コンテキストベース検査(context−based inspection:CBI)を行ってもよい。同一所有者の米国特許第7,570,796号(ザファルら、2009年8月4日発行)で説明されるように、DBCを行ってもよく、この文献は、本明細書に完全に明記されるように、参照により組み込まれる。
一部の実施形態では、検査結果は、ノイズ事象、マージナル欠陥、および検出欠陥を含む。本開示の実施形態は、ノイズ事象、マージナル欠陥、および検出欠陥のうちの少なくとも一部について、設計ベース情報を決定することを含んでもよく、クリティカルエリアの決定は、この設計ベース情報に基づいて行われる。
一実施形態では、検査システムを使用して、画像データを収集する。例えば、本明細書で説明される光学および電子ビーム出力取得サブシステムは、検査システムとして構成されていてもよい。別の実施形態では、画像データ取得サブシステムは、欠陥レビューシステムである。例えば、本明細書で説明される光学および電子ビーム出力取得サブシステムは、欠陥レビューシステムとして構成されていてもよい。更なる実施形態では、画像データ取得サブシステムは、計測(メトロロジ:metrology)システムである。例えば、本明細書で説明される光学および電子ビーム出力取得サブシステムは、計測システムとして構成されていてもよい。特に、本明細書で説明され、図3に示される出力取得サブシステムの実施形態を、1以上のパラメータについて変更して、使用されるであろう用途に応じて異なる撮像能力を提供してもよい。1つのこのような例では、図3に示される画像データ取得サブシステムが、検査ではなく欠陥レビューまたは計測のために使用されるべき場合、このサブシステムは、より高い解像度を有するように構成されていてもよい。言い換えると、図3に示される画像データ取得サブシステムの実施形態は、画像データ取得サブシステムについてのいくつかの一般的かつ様々な構成を記載しており、この画像データ取得サブシステムを調整して、当業者に明らかであろう多くの様式で、様々な用途のためにほぼ適切な様々な撮像能力を有する出力取得サブシステムを作製することができる。
本開示のシステムおよび方法は、出力取得サブシステム、欠陥レビュー出力取得サブシステム、および計測画像データ取得サブシステムを利用してもよく、これらは、ウェハおよびレチクル等の試料の検査、欠陥レビュー、および計測のために構成されている。例えば、本明細書で説明される実施形態は、マスク検査、ウェハ検査、およびウェハ計測のため、走査型電子顕微鏡(SEM)および光学画像の両方を使用するために構成されていてもよい。特に、本明細書で説明される実施形態は、コンピュータノードまたはコンピュータクラスタにインストールされていてもよく、これは、画像データ取得サブシステムのコンポーネントである、または画像データ取得サブシステムに結合されているものであり、例えば、広帯域プラズマ検査装置、電子ビーム検査装置または欠陥レビューツール、マスク検査装置、バーチャル検査装置等である。この様式では、本明細書で説明される実施形態は、様々な用途のために使用できる出力を生成してもよく、この用途としては、限定するものではないが、ウェハ検査、マスク検査、電子ビーム検査およびレビュー、計測等が挙げられる。図3に示される出力取得サブシステムの特徴は、実際の出力が生成されるであろう試料に基づいて、上記のように変更できる。
このようなサブシステムは、画像データ取得サブシステムを含み、これは、少なくともエネルギー源および検出器を含む。エネルギー源は、ウェハに向けられるエネルギーを生成するように構成されている。検出器は、ウェハからのエネルギーを検出し、検出したエネルギーに応答した出力を生成するように構成されている。
一実施形態では、ウェハに向けられるエネルギーは光を含み、ウェハから検出されるエネルギーは光を含む。例えば、図3に示されるシステムの実施形態では、画像データ取得サブシステム10は、光をウェハ14に向けるように構成されている照明サブシステムを含む。照明サブシステムは、少なくとも1つの光源を含む。例えば、図3に示すように、照明サブシステムは、光源16を含む。一実施形態では、照明サブシステムは、光を1以上の入射角でウェハに向けるように構成されており、この入射角は、1以上の斜角、および/または1以上の直角を含んでもよい。例えば、図3に示すように、光源16からの光は、光学素子18を通った後レンズ20を通り、ビームスプリッタ21に向けられ、このビームスプリッタ21は、光を直角の入射角でウェハ14に向ける。入射角としては、任意の適切な入射角を挙げることができ、この入射角は、例えば、ウェハの特徴に応じて様々であってもよい。
照明サブシステムは、様々な入射角で様々な時に、光をウェハに向けるように構成されていてもよい。例えば、画像データ取得サブシステムは、照明サブシステムの1以上の素子の1以上の特徴を変更して、光を図3に示される入射角とは異なる入射角でウェハに向けることができるように構成されていてもよい。1つのこのような例では、画像データ取得サブシステムは、光源16、光学素子18、およびレンズ20を移動させて、光を異なる入射角でウェハに向けるように構成されていてもよい。
一部の例では、画像データ取得サブシステムは、同時に1つより多い入射角で光をウェハに向けるように構成されていてもよい。例えば、照明サブシステムは、1つより多い照明チャネルを含んでもよく、照明チャネルのうちの1つは、図3に示すように、光源16、光学素子18、およびレンズ20を含んでもよく、照明チャネルのうちの別のもの(図示せず)は、同様の素子を含んでもよく、これらは、異なるように、もしくは同一に構成されていてもよく、または少なくとも光源および場合により1以上の他のコンポーネント、例えば本明細書で更に説明されるコンポーネントを含んでもよい。このような光が、他の光と同時にウェハに向けられる場合、様々な入射角でウェハに向けられる光の1以上の特徴(例えば波長、偏光等)は異なっていてもよく、これにより、様々な入射角でのウェハの照明から生じる光が、検出器で互いに区別され得るようになっている。
別の例では、照明サブシステムは、ただ1つの光源(例えば、図3に示される光源16)を含んでもよく、光源からの光は、(例えば、波長、偏光等に基づいて)照明サブシステムの1以上の光学素子(図示せず)によって様々な光路に分離されてもよい。様々な光路のうちのそれぞれにおける光をその後、ウェハに向けてもよい。複数の照明チャネルが、同時に、または様々な時に(例えば、様々な照明チャネルを使用して、ウェハを連続的に照明する場合)、光をウェハに向けるように構成されていてもよい。別の例では、同じ照明チャネルが、様々な特徴の光を様々な時にウェハに向けるように構成されていてもよい。例えば、一部の例では、光学素子18は、スペクトルフィルタとして構成されていてもよく、スペクトルフィルタの特性は、様々な方法で(例えば、スペクトルフィルタを交換することによって)変化させることができ、これにより、様々な波長の光を、様々な時にウェハに向けることができる。照明サブシステムは、本技術分野で既知の任意の他の適切な構成を有してもよく、これは、様々なまたは同じ特徴を有する光を、様々なまたは同じ入射角で、連続的にまたは同時にウェハに向けるためのものである。
一実施形態では、光源16は、広帯域プラズマ(broadband plasma:BBP)光源を含んでもよい。この様式では、光源によって生成され、ウェハに向けられる光は、広帯域光を含んでもよい。しかし、光源は、任意の他の適切な光源、例えばレーザを含んでもよい。レーザとしては、本技術分野で既知の任意の適切なレーザを挙げることができ、レーザは、本技術分野で既知の任意の適切な波長の光を生成するように構成されていてもよい。加えて、レーザは、単色またはほぼ単色の光を生成するように構成されていてもよい。この様式では、レーザは、狭帯域レーザであってもよい。また、光源としては、多色光源を挙げることもでき、これは、複数の離散波長または波長帯の光を生成する。
光学素子18からの光は、レンズ20によってビームスプリッタ21に合焦させることができる。レンズ20は、単一の屈折光学素子として図3に示されるが、実際には、レンズ20は、多くの屈折および/または反射光学素子を含んでもよく、これらの組み合わせが、光学素子からの光をウェハに合焦させることが理解されるであろう。図3に示され、本明細書で説明される照明サブシステムは、任意の他の適切な光学素子(図示せず)を含んでもよい。このような光学素子の例としては、限定するものではないが、偏光コンポーネント、スペクトルフィルタ、空間フィルタ、反射光学素子、アポダイザ、ビームスプリッタ、および開口部等が挙げられ、これらは、本技術分野で既知の任意のこのような適切な光学素子を含んでもよい。加えて、システムは、出力取得のために使用される照明の種類に基づいて、照明サブシステムの素子のうちの1以上を変更するように構成されていてもよい。
また、画像データ取得サブシステムは、光をウェハの上でスキャンするように構成されているスキャンサブシステムも含んでもよい。例えば、画像データ取得サブシステムは、ステージ22を含んでもよく、出力取得の間このステージ22上にウェハ14が配置される。スキャンサブシステムは、任意の適切な機械的および/またはロボットアセンブリ(ステージ22を含む)を含んでもよく、これは、ウェハを移動させて、光をウェハの上でスキャンできるように構成されていてもよい。加えて、または代わりに、画像データ取得サブシステムは、画像データ取得サブシステムの1以上の光学素子が、光の何らかのスキャンをウェハの上で行うように構成されていてもよい。光は、ウェハの上で、任意の適切な方式でスキャンされてもよい。
画像データ取得サブシステムは、1以上の検出チャネルを更に含む。1以上の検出チャネルのうちの少なくとも1つは検出器を含み、この検出器は、画像データ取得サブシステムによるウェハの照明に起因するウェハからの光を検出し、検出した光に応答する出力を生成するように構成されているものである。例えば、図3に示される画像データ取得サブシステムは、2つの検出チャネルを含み、1つはコレクタ24、素子26、および検出器28によって形成され、別の検出チャネルはコレクタ30、素子32、および検出器34によって形成されている。図3に示すように、2つの検出チャネルは、異なる収集角度で光を収集して検出するように構成されている。一部の例では、一方の検出チャネルは、鏡面反射光を検出するように構成されており、他方の検出チャネルは、鏡面反射していない光(例えば散乱光、回折光等)をウェハから検出するように構成されている。しかし、検出チャネルのうちの2以上が、同種の光(例えば鏡面反射光)をウェハから検出するように構成されていてもよい。図3は、2つの検出チャネルを含む画像データ取得サブシステムの実施形態を示すが、画像データ取得サブシステムは、様々な数の検出チャネル(例えばただ1つの検出チャネルまたは2以上の検出チャネル)を含んでもよい。コレクタのうちのそれぞれは、単一の屈折光学素子として図3に示されるが、コレクタのうちのそれぞれは、1以上の屈折光学素子、および/または1以上の反射光学素子を含んでもよいことが理解されるであろう。
1以上の検出チャネルは、本技術分野で既知の任意の適切な検出器を含んでもよい。例えば、検出器は、光電子増倍管(photo−multiplier tube:PMT)、電荷結合素子(charge coupled device:CCD)、および時間遅延積分(time delay integration:TDI)カメラを含んでもよい。また、検出器は、本技術分野で既知の任意の他の適切な検出器を含んでもよい。また、検出器は、非撮像検出器または撮像検出器を含んでもよい。この様式では、検出器が非撮像検出器である場合、検出器のうちのそれぞれは、散乱光のある種の特徴、例えば強度を検出するように構成されていてもよいが、このような特徴を撮像面内の位置の関数として検出するように構成されていなくてもよい。したがって、画像データ取得サブシステムの検出チャネルのうちのそれぞれに含まれる検出器のうちのそれぞれによって生成される出力は、信号またはデータであってもよいが、画像信号または画像データではなくてもよい。このような例では、コンピュータサブシステム、例えばシステムのコンピュータサブシステム36は、検出器の非撮像出力から、ウェハの画像を生成するように構成されていてもよい。しかし、他の例では、検出器は、撮像検出器として構成されていてもよく、この撮像検出器は、撮像信号または画像データを生成するように構成されている。したがって、システムは、本明細書で説明される画像を多くの方法で生成するように構成されていてもよい。
図3は、画像データ取得サブシステムの構成を一般に例示するために本明細書で提供されていることに注意し、この画像データ取得サブシステムは、本明細書で説明されるシステム実施形態に含まれ得る。明らかに、市販のシステムを設計する場合に通常行われるように、本明細書で説明される画像データ取得サブシステム構成を変更して、システムの性能を最適化してもよい。加えて、本明細書で説明されるシステムは、既存の出力取得システム、例えばKLA−Tencorから市販されているツールを使用して、(例えば、既存の出力取得システムに本明細書で説明される機能を追加することにより)実施され得る。一部のこのようなシステムでは、本明細書で説明される方法は、出力取得システムの任意選択の機能として提供されてもよい(例えば、出力取得システムの他の機能に加えて)。あるいは、本明細書で説明されるシステムを「ゼロから」設計し、完全に新しいシステムを提供してもよい。
システムのコンピュータサブシステム36を、任意の適切な様式で、画像データ取得サブシステムの検出器に結合してもよく(例えば、1以上の伝送媒体であって、「有線」および/または「無線」伝送媒体を含み得る伝送媒体を介して)、これにより、コンピュータサブシステムは、検出器によってウェハのスキャン中に生成される出力を受信できるようになっている。コンピュータサブシステム36は、本明細書で説明される検出器の出力を使用して、多くの機能を行うように構成されていてもよく、本明細書で説明される任意の他の機能を行うように構成されていてもよい。このコンピュータサブシステムは更に、本明細書で説明されるように構成されていてもよい。
このコンピュータサブシステムは(本明細書で説明される他のコンピュータサブシステムと同様に)、本明細書でコンピュータシステムとも称され得る。本明細書で説明されるコンピュータサブシステムまたはシステムのうちのそれぞれは、様々な形態を取ってもよく、この形態としては、パーソナルコンピュータシステム、画像コンピュータ、メインフレームコンピュータシステム、ワークステーション、ネットワークアプライアンス、インターネットアプライアンス、または他のデバイスが挙げられる。一般に、用語「コンピュータシステム」は、1以上のプロセッサを有する任意のデバイスを包含するように広く定義することができ、このプロセッサは、メモリ媒体から指示を実行する。また、コンピュータサブシステムまたはシステムは、本技術分野で既知の任意の適切なプロセッサ、例えば並列プロセッサを含んでもよい。加えて、コンピュータサブシステムまたはシステムは、高速処理のコンピュータプラットホームおよびソフトウェアを、スタンドアローンまたはネットワークツールのいずれかとして含んでもよい。
システムが1つより多いコンピュータサブシステムを含む場合には、本明細書で更に説明されるように、様々なコンピュータサブシステムを互いに結合して、画像、データ、情報、指示等をサブシステム間で送信できるようにしてもよい。例えば、コンピュータサブシステム36をコンピュータサブシステム102に任意の適切な伝送媒体によって結合してもよく、この伝送媒体としては、本技術分野で既知の任意の適切な有線および/または無線伝送媒体を挙げることができる。また、2以上のこのようなコンピュータサブシステムを、共有コンピュータ可読記憶媒体によって効果的に結合してもよい(図示せず)。
追加の実施形態は、モード選択および画像融合のため、コンピュータ実施方法を行うための、コンピュータシステムで実行可能なプログラム指示を記憶する非一時的コンピュータ可読媒体に関する。1つのこのような実施形態を図4に示す。特に、図4に示すように、非一時的コンピュータ可読媒体1800は、コンピュータシステム1804で実行可能なプログラム指示1802を含む。コンピュータ実施方法は、本明細書で説明される任意の方法の任意のステップを含んでもよい。
方法、例えば本明細書で説明される方法を実施するプログラム指示1802は、コンピュータ可読媒体1800に記憶されてもよい。コンピュータ可読媒体は、記憶媒体、例えば磁気もしくは光ディスク、磁気テープ、または本技術分野で既知の任意の他の適切な非一時的コンピュータ可読媒体であってもよい。
プログラム指示は、様々な方法のいずれかで実施してもよく、この方法としては、プロシージャベース技術、コンポーネントベース技術、および/またはオブジェクト指向技術がとりわけ挙げられる。例えば、プログラム指示は、ActiveX制御、C++オブジェクト、JavaBeans、Microsoft Foundation Class(「MFC」)、SSE(ストリーミングSIMD拡張命令)、または他の技術もしくは方法論を所望により使用して実施してもよい。
コンピュータシステム1804は、本明細書で説明される実施形態のうちのいずれかにしたがって構成されていてもよい。
本明細書で開示されるシステムおよび方法は、zレイヤコンテキスト情報を利用することによって、欠陥検出感度を改善し得る。zレイヤコンテキスト情報は、RTCMデータを通じて使用されてもよい。本明細書で開示されるシステムおよび方法は、ニューサンス抑制をコアごとに達成し、これは、撮像コンピュータ、またはシステム内の任意の他のコンピュータにおいて、最小処理単位で実行できる。
一実施形態では、本明細書で開示されるシステムおよび方法は、zレイヤ情報をRTCMデータの一部として埋め込み、情報をコンテキスト情報としてプロセッサに渡す。プロセッサは、この情報を領域セグメント化のために処理でき、この領域セグメント化はより良好な感度につながる。
zレイヤコンテキストは、複数の設計レイヤを組み合わせることによって生成できる。ツールにオペレーション、例えば拡大(グロー:grow)および縮小(シュリンク:shrink)を提供し、論理的表現を適用してコンテキストを生成することは、ユーザが様々な種類のzレイヤコンテキストを生成することを助けることができる。
一部の実施形態では、プロセッサは、設計属性、例えばオーバラップ率、zレイヤコンテキストまでの水平/垂直距離を計算でき、これらの属性をニューサンス抑制で使用できる。また、プロセッサは、サブピクセルベースで欠陥サイズを計算でき、これは、アナログ空間のカーブフィッティングおよび二値化を使用して、設計属性をより高い正確度で計算するためになされる。例えば、本開示のシステムおよび方法は、ホットスポット検査と共に使用でき、更に、より良好な感度およびニューサンス抑制を達成する。一部の状況では、クリティカル欠陥または注目欠陥をニューサンスデータ群内で識別できる。
一部の実施形態では、このzレイヤコンテキスト情報を使用して、ピクセルをセグメント化してノイズを低減し、またはコンテキストの様々なセグメントについて様々な閾値を使用することができる。zレイヤ情報に整列が行われるので、プロセッサでは、設計クリップ取得オーバーヘッドがない。要求される情報は全て、RTCMデータ自体内で構築される。
一部の実施形態では、プロセッサは、コンテキスト属性を計算し、これを設計ベースビニング等の方法で、更なるニューサンス抑制のために利用してもよい。
本開示の一実施形態は、ニューサンスデータを除去する方法として説明され得る。本方法は、プロセッサで、ウェハに対応する設計ファイルを受信するステップを含む。設計ファイルは、1以上のzレイヤを有する。
本方法は、プロセッサで、ウェハの1以上のクリティカルエリアを受信するステップを更に含む。図2は、ウェハの強調クリティカルエリアを示す。図5は、ウェハの残部からセグメント化または分離されたクリティカルエリアを示す。これを、ホットスポットクリティカルエリアと称することができる。ホットスポットクリティカルエリアを使用して、サブピクセル整列後の検査を行ってもよい。一部の実施形態では、ホットスポットクリティカルエリア内の全てのピクセルが、同様に処理される。同様に、ホットスポットクリティカルエリアで検出される全ての欠陥が、同様に処理されてもよい。ウェハのクリティカルエリアは、設計ファイル内の所定のパターン、または以前に識別されたウェハもしくは設計の欠陥もしくは欠陥エリアに基づいていてもよい。
本方法は、画像データ取得サブシステムに指示して、ウェハの1以上のクリティカルエリアに対応する1以上の画像をキャプチャさせるステップを更に含む。本方法は、プロセッサで、ウェハの1以上のクリティカルエリアに対応する1以上の画像内の1以上の潜在的欠陥場所を受信するステップを更に含む。例えば、潜在的欠陥場所は、クリティカルエリア内またはウェハ内の座標のリストであってもよい。物理的場所の代わりに、潜在的欠陥場所は、画像内のピクセルまたはセミピクセル座標に対応していてもよい。潜在的欠陥場所のリストの別の例を、図7のピクセルマップに見ることができる。
本方法は、プロセッサを使用して、設計ファイルを、ウェハの1以上のクリティカルエリアに対応する1以上の潜在的欠陥場所と整列させるステップを更に含む。設計ファイルおよびクリティカルエリアの整列の1つのこのような例を、図6に見ることができる。1度整列させた後、本方法は、プロセッサを使用して、各潜在的欠陥場所、および整列させた設計ファイルの1以上のzレイヤに基づいて、1以上の潜在的欠陥場所内のニューサンスデータを識別するステップを更に含む。図8は、潜在的欠陥場所の整列させた設計ファイルのzレイヤ上でのオーバーレイを示す。この例では、2つのzレイヤがある。一部の実施形態では、zレイヤの手動編集を行い、追加の要件に適合させてもよい。多角形の拡大、多角形の統合(merge)、論理的オペレーション、例えばAnd、Or、およびXOR等を設計ファイルに提供して、zレイヤコンテキストを生成できる。
一実施形態では、本方法は、プロセッサを使用し、設計ファイルを解析して、所定のデザインルールに基づいて、ウェハの1以上のクリティカルエリアを決定するステップを更に含んでもよい。ルールを実行して、コンテキストマスクを生成できる。一部の実施形態では、欠陥検出のために、zレイヤコンテキストが、クリティカルエリアに関してオングストロームの正確度でプロセッサに渡される。
本方法は、プロセッサを使用して、識別されたニューサンスデータを、1以上の潜在的欠陥場所から除去するステップを更に含む。図9は、この特定の例で、潜在的欠陥場所が1以上のzレイヤに近接していない場合、どのように潜在的欠陥場所がニューサンスデータとして識別されるかを示す。別の実施形態では、ニューサンスデータは、各潜在的欠陥場所の場所が、整列させた設計ファイルの各zレイヤ内のパターンデータに近接しているかどうかに基づいて識別される。更に別の実施形態では、ニューサンスデータは、サブピクセル欠陥場所、オーバラップ率、整列させた設計ファイル内の1以上のzレイヤまでの水平距離または垂直距離に基づいて識別される。
本方法は、プロセッサを使用して、設計ファイル、およびウェハの1以上のクリティカルエリアに対応する1以上の画像に基づいて、合成画像を生成するステップを更に含んでもよい。このような実施形態では、1以上の潜在的欠陥場所内のニューサンスデータを識別するステップは、合成画像にも基づいていてもよい。
本方法は、プロセッサを使用して、設計ファイル内の1以上のzレイヤに基づいて、ウェハの1以上のクリティカルエリアをセグメント化するステップを更に含んでもよい。
図10は、本開示を具現化する1つの方法100を図示するフローチャートである。方法100は、ウェハに対応する設計ファイルを受信するステップ101を含む。設計ファイルは、ウェハ上で繰り返される3つの設計について、ウェハの部分集合に対応していてもよい。設計ファイルは、ローカルハードドライブから、電子的接続(例えばイントラネットまたはインターネット)で、またはリモートサーバから受信101してもよい。
方法100は、設計ファイルを解析して、1以上のクリティカルエリアを決定するステップ103を更に含んでもよい。プロセッサが、設計ファイルを解析103してもよい。以前の欠陥データを使用してクリティカルエリアを決定してもよく、または前のデータに基づいて、手動でクリティカルエリアを決定してもよい。
方法100は、ウェハの1以上のクリティカルエリアを受信するステップ105を更に含んでもよい。解析103された設計ファイルに基づいて、クリティカルエリアを受信105してもよい。クリティカルエリアを、ローカルハードドライブ、リモートサーバから、またはイントラネットもしくはインターネット経由で受信105してもよい。クリティカルエリアをプロセッサで受信105してもよく、ローカルストレージに記憶し、またはプロセッサでの使用のためにRAMに記憶してもよい。方法100は、ウェハの1以上のクリティカルエリアをセグメント化するステップ107を更に含んでもよい。セグメント化107は、プロセッサによって行ってもよい。
方法100は、画像データ取得サブシステムに指示して、ウェハの1以上の画像をキャプチャさせるステップ109を更に含んでもよい。画像は、ウェハのセグメント化されたクリティカルエリアの画像であってもよい。画像は、ウェハのホットスキャン中にキャプチャされていてもよい。プロセッサは、画像内の1以上の潜在的欠陥場所を受信111してもよい。これらは潜在的欠陥場所であるが、この理由は、画像がニューサンスデータまたは実際の欠陥を示し得るからである。
方法100は、設計ファイルを1以上の潜在的欠陥場所と整列させるステップ113を更に含んでもよい。一実施形態では、方法100は、設計ファイルに基づいて、合成画像を生成するステップ115を更に含んでもよい。例えば、プロセッサは、設計ファイル内の1以上のzレイヤを、画像データ取得サブシステムによってキャプチャされる画像の上にオーバーレイしてもよい。
方法100は、1以上の潜在的欠陥場所内のニューサンスデータを識別するステップ117を更に含んでもよい。ニューサンスデータは、設計ファイルを使用して識別117されてもよい。例えば、潜在的欠陥場所が、設計ファイル内のフィーチャエリアとオーバラップしない場合、潜在的欠陥場所はニューサンスデータであってもよい。ニューサンスデータを識別117する他のアルゴリズムおよび方法は、上記で開示される。
方法100は、識別されたニューサンスデータを、1以上の潜在的欠陥場所から除去するステップ119を更に含んでもよい。識別されたニューサンスデータは、データセットから除去119されてもよく、またはニューサンスデータとしてフラグを付け、将来解析されないようにしてもよい。
1以上の特定の実施形態に関して本開示を説明してきたが、本開示の趣旨および範囲を逸脱することなく、本開示の他の実施形態が可能であることが理解されるであろう。したがって、本開示は、添付の特許請求の範囲、およびその合理的な解釈のみによって限定されると思われる。

Claims (20)

  1. ニューサンスデータを除去する方法であって、
    プロセッサで、ウェハに対応する設計ファイルを受信するステップであって、前記設計ファイルが1以上のzレイヤを有する、設計ファイルを受信するステップと、
    前記プロセッサで、前記ウェハの1以上のクリティカルエリアを受信するステップと、
    画像データ取得サブシステムに指示して、前記ウェハの前記1以上のクリティカルエリアに対応する1以上の画像をキャプチャさせるステップと、
    前記プロセッサで、前記ウェハの前記1以上のクリティカルエリアに対応する前記1以上の画像内の1以上の潜在的欠陥場所を受信するステップと、
    前記プロセッサを使用して、前記設計ファイルを、前記ウェハの前記1以上のクリティカルエリアに対応する前記1以上の潜在的欠陥場所と整列させるステップと、
    前記プロセッサを使用して、各潜在的欠陥場所、および前記整列させた設計ファイルの前記1以上のzレイヤに基づいて、前記1以上の潜在的欠陥場所内のニューサンスデータを識別するステップと、
    前記プロセッサを使用して、前記識別されたニューサンスデータを、前記1以上の潜在的欠陥場所から除去するステップと、
    を含む、方法。
  2. 前記プロセッサを使用し、前記設計ファイルを解析して、所定のデザインルールに基づいて、前記ウェハの前記1以上のクリティカルエリアを決定するステップを更に含む、請求項1に記載の方法。
  3. 前記ニューサンスデータは、各潜在的欠陥場所の場所が、前記整列させた設計ファイルの各zレイヤ内のパターンデータに近接しているかどうかに基づいて識別される、請求項1に記載の方法。
  4. 前記プロセッサを使用して、前記設計ファイル、および前記ウェハの前記1以上のクリティカルエリアに対応する前記1以上の画像に基づいて、合成画像を生成するステップを更に含み、
    前記1以上の潜在的欠陥場所内のニューサンスデータを識別する前記ステップが、前記合成画像にも基づく、請求項1に記載の方法。
  5. 前記ウェハの前記クリティカルエリアが、前記設計ファイル内の所定のパターンに基づく、請求項1に記載の方法。
  6. 前記ウェハの前記クリティカルエリアが、以前に識別されたウェハ欠陥に基づく、請求項1に記載の方法。
  7. 前記1以上のクリティカルエリアが、ランタイムコンテキストマップからのデータを含む、請求項1に記載の方法。
  8. 前記プロセッサを使用して、前記設計ファイル内の前記1以上のzレイヤに基づいて、前記ウェハの前記1以上のクリティカルエリアをセグメント化するステップを更に含む、請求項1に記載の方法。
  9. 前記ニューサンスデータが、サブピクセル欠陥場所、オーバラップ率、前記整列させた設計ファイル内の前記1以上のzレイヤまでの水平距離または垂直距離に基づいて識別される、請求項1に記載の方法。
  10. 前記プロセッサが、マルチコアコンピュータのシングルコアである、請求項1に記載の方法。
  11. ニューサンスデータを除去するシステムであって、
    画像データ取得サブシステムと、
    1以上のウェハに関連する複数の設計ファイルを含む、設計ファイルデータベースであって、各設計ファイルが1以上のzレイヤを有する、設計ファイルデータベースと、
    前記画像データ取得サブシステムと電子的に通信し、複数のプロセッサを有するマルチコアコンピュータであって、各プロセッサが、
    前記設計ファイルデータベースから、ウェハに対応する設計ファイルを受信し、前記設計ファイルが1以上のzレイヤを有し、
    前記ウェハの1以上のクリティカルエリアに対応する1以上の画像を受信し、
    前記ウェハの前記1以上のクリティカルエリアに対応する前記1以上の画像内の1以上の潜在的欠陥場所を受信し、
    前記設計ファイルを、前記ウェハの前記1以上のクリティカルエリアに対応する前記1以上の潜在的欠陥場所と整列させ、
    各潜在的欠陥場所、および前記整列させた設計ファイルの前記1以上のzレイヤに基づいて、前記1以上の潜在的欠陥場所内のニューサンスデータを識別し、
    前記識別されたニューサンスデータを、前記1以上の潜在的欠陥場所から除去するように構成されているマルチコアコンピュータと、
    を含む、システム。
  12. 各プロセッサが、
    前記設計ファイルを解析して、所定のデザインルールに基づいて、前記ウェハの前記1以上のクリティカルエリアを決定するように更に構成されている、請求項11に記載のシステム。
  13. 前記ニューサンスデータは、各潜在的欠陥場所の場所が、前記整列させた設計ファイルの各zレイヤ内のパターンデータに近接しているかどうかに基づいて識別される、請求項11に記載のシステム。
  14. 各プロセッサが、
    前記設計ファイル、および前記ウェハの前記1以上のクリティカルエリアに対応する前記1以上の画像に基づいて、合成画像を生成するように更に構成されており、
    前記1以上の潜在的欠陥場所内のニューサンスデータが、前記合成画像に基づいて識別される、請求項11に記載のシステム。
  15. 前記ウェハの前記クリティカルエリアが、前記設計ファイル内の所定のパターンに基づく、請求項11に記載のシステム。
  16. 前記ウェハの前記クリティカルエリアが、以前に識別されたウェハ欠陥に基づく、請求項11に記載のシステム。
  17. 前記1以上のクリティカルエリアが、ランタイムコンテキストマップからのデータを含む、請求項11に記載のシステム。
  18. 各プロセッサが、
    前記設計ファイル内の前記1以上のzレイヤに基づいて、前記ウェハの前記1以上のクリティカルエリアをセグメント化するように更に構成されている、請求項11に記載のシステム。
  19. 前記ニューサンスデータが、サブピクセル欠陥場所、オーバラップ率、前記整列させた設計ファイル内の前記1以上のzレイヤまでの水平距離または垂直距離に基づいて識別される、請求項11に記載のシステム。
  20. プログラムを記憶する非一時的コンピュータ可読媒体であって、前記プログラムが、プロセッサに指示して、
    ウェハに対応する設計ファイルを受信することであって、前記設計ファイルが1以上のzレイヤを有する、設計ファイルを受信することと、
    前記ウェハの1以上のクリティカルエリアを受信することと、
    画像データ取得サブシステムに指示して、前記ウェハの前記1以上のクリティカルエリアに対応する1以上の画像をキャプチャさせることと、
    前記ウェハの前記1以上のクリティカルエリアに対応する前記1以上の画像内の1以上の潜在的欠陥場所を受信することと、
    前記設計ファイルを、前記ウェハの前記1以上のクリティカルエリアに対応する前記1以上の潜在的欠陥場所と整列させることと、
    各潜在的欠陥場所、および前記整列させた設計ファイルの前記1以上のzレイヤに基づいて、前記1以上の潜在的欠陥場所内のニューサンスデータを識別することと、
    前記識別されたニューサンスデータを、前記1以上の潜在的欠陥場所から除去することと、
    を行わせるように構成されている、非一時的コンピュータ可読媒体。
JP2019500329A 2016-06-29 2017-06-16 感度改善およびニューサンス抑制のため、論理的およびホットスポット検査でzレイヤコンテキストを使用するシステムおよび方法 Active JP6906044B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662356499P 2016-06-29 2016-06-29
US62/356,499 2016-06-29
US15/600,784 US10304177B2 (en) 2016-06-29 2017-05-21 Systems and methods of using z-layer context in logic and hot spot inspection for sensitivity improvement and nuisance suppression
US15/600,784 2017-05-21
PCT/US2017/037934 WO2018005132A1 (en) 2016-06-29 2017-06-16 Systems and methods of using z-layer context in logic and hot spot inspection for sensitivity improvement and nuisance suppression

Publications (3)

Publication Number Publication Date
JP2019527475A true JP2019527475A (ja) 2019-09-26
JP2019527475A5 JP2019527475A5 (ja) 2020-07-30
JP6906044B2 JP6906044B2 (ja) 2021-07-21

Family

ID=60786349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019500329A Active JP6906044B2 (ja) 2016-06-29 2017-06-16 感度改善およびニューサンス抑制のため、論理的およびホットスポット検査でzレイヤコンテキストを使用するシステムおよび方法

Country Status (7)

Country Link
US (1) US10304177B2 (ja)
JP (1) JP6906044B2 (ja)
KR (1) KR102201122B1 (ja)
CN (1) CN109314067B (ja)
IL (1) IL263315B (ja)
TW (1) TWI730133B (ja)
WO (1) WO2018005132A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230027500A (ko) * 2021-08-19 2023-02-28 주식회사 크레셈 학습모델을 이용한 기판 검사 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11320742B2 (en) * 2018-10-31 2022-05-03 Taiwan Semiconductor Manufacturing Company Ltd. Method and system for generating photomask patterns
US11557031B2 (en) * 2019-11-21 2023-01-17 Kla Corporation Integrated multi-tool reticle inspection

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007536560A (ja) * 2003-07-03 2007-12-13 ケーエルエー−テンカー テクノロジィース コーポレイション デザイナ・インテント・データを使用するウェハとレチクルの検査の方法およびシステム
JP2009516832A (ja) * 2005-11-18 2009-04-23 ケーエルエー−テンカー テクノロジィース コーポレイション 検査データと組み合わせて設計データを使用するための方法及びシステム
WO2010090152A1 (ja) * 2009-02-04 2010-08-12 株式会社日立ハイテクノロジーズ 半導体欠陥統合投影方法および半導体欠陥統合投影機能を実装した欠陥検査支援装置
JP2011501875A (ja) * 2007-09-20 2011-01-13 ケーエルエー−テンカー・コーポレーション ウエハ用永続的データの作成と、永続的データを検査関連機能に使用するためのシステムと方法
JP2014517312A (ja) * 2011-06-08 2014-07-17 ケーエルエー−テンカー コーポレイション 欠陥に関係する用途のための三次元表現の使用
US20140282334A1 (en) * 2013-03-14 2014-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method and Apparatus for Extracting Systematic Defects
US20150324965A1 (en) * 2014-05-12 2015-11-12 Kla-Tencor Corporation Using High Resolution Full Die Image Data for Inspection

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6215896B1 (en) 1995-09-29 2001-04-10 Advanced Micro Devices System for enabling the real-time detection of focus-related defects
US20070131877A9 (en) * 1999-11-29 2007-06-14 Takashi Hiroi Pattern inspection method and system therefor
JP2001331784A (ja) 2000-05-18 2001-11-30 Hitachi Ltd 欠陥分類方法及びその装置
WO2002015238A2 (en) 2000-08-11 2002-02-21 Sensys Instruments Corporation Device and method for optical inspection of semiconductor wafer
US6918101B1 (en) * 2001-10-25 2005-07-12 Kla -Tencor Technologies Corporation Apparatus and methods for determining critical area of semiconductor design data
WO2004008245A2 (en) 2002-07-12 2004-01-22 Cadence Design Systems, Inc. Method and system for context-specific mask inspection
US7676077B2 (en) * 2005-11-18 2010-03-09 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US8041103B2 (en) 2005-11-18 2011-10-18 Kla-Tencor Technologies Corp. Methods and systems for determining a position of inspection data in design data space
US7570796B2 (en) * 2005-11-18 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US7496874B2 (en) * 2005-12-21 2009-02-24 Inetrnational Business Machines Corporation Semiconductor yield estimation
JP5427609B2 (ja) 2006-12-19 2014-02-26 ケーエルエー−テンカー・コーポレーション 検査レシピ作成システムおよびその方法
WO2008086282A2 (en) 2007-01-05 2008-07-17 Kla-Tencor Corporation Methods and systems for using electrical information for a device being fabricated on a wafer to perform one or more defect-related functions
US7962864B2 (en) * 2007-05-24 2011-06-14 Applied Materials, Inc. Stage yield prediction
US8799831B2 (en) * 2007-05-24 2014-08-05 Applied Materials, Inc. Inline defect analysis for sampling and SPC
US8223327B2 (en) 2009-01-26 2012-07-17 Kla-Tencor Corp. Systems and methods for detecting defects on a wafer
US8559001B2 (en) 2010-01-11 2013-10-15 Kla-Tencor Corporation Inspection guided overlay metrology
US8781781B2 (en) 2010-07-30 2014-07-15 Kla-Tencor Corp. Dynamic care areas
US9087367B2 (en) * 2011-09-13 2015-07-21 Kla-Tencor Corp. Determining design coordinates for wafer defects
US8826200B2 (en) * 2012-05-25 2014-09-02 Kla-Tencor Corp. Alteration for wafer inspection
JP6255152B2 (ja) 2012-07-24 2017-12-27 株式会社日立ハイテクノロジーズ 検査装置
US9189844B2 (en) * 2012-10-15 2015-11-17 Kla-Tencor Corp. Detecting defects on a wafer using defect-specific information
US9311698B2 (en) 2013-01-09 2016-04-12 Kla-Tencor Corp. Detecting defects on a wafer using template image matching
US9092846B2 (en) * 2013-02-01 2015-07-28 Kla-Tencor Corp. Detecting defects on a wafer using defect-specific and multi-channel information
US9310320B2 (en) * 2013-04-15 2016-04-12 Kla-Tencor Corp. Based sampling and binning for yield critical defects
US9183624B2 (en) 2013-06-19 2015-11-10 Kla-Tencor Corp. Detecting defects on a wafer with run time use of design data
US9715725B2 (en) 2013-12-21 2017-07-25 Kla-Tencor Corp. Context-based inspection for dark field inspection

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007536560A (ja) * 2003-07-03 2007-12-13 ケーエルエー−テンカー テクノロジィース コーポレイション デザイナ・インテント・データを使用するウェハとレチクルの検査の方法およびシステム
JP2009516832A (ja) * 2005-11-18 2009-04-23 ケーエルエー−テンカー テクノロジィース コーポレイション 検査データと組み合わせて設計データを使用するための方法及びシステム
JP2011501875A (ja) * 2007-09-20 2011-01-13 ケーエルエー−テンカー・コーポレーション ウエハ用永続的データの作成と、永続的データを検査関連機能に使用するためのシステムと方法
WO2010090152A1 (ja) * 2009-02-04 2010-08-12 株式会社日立ハイテクノロジーズ 半導体欠陥統合投影方法および半導体欠陥統合投影機能を実装した欠陥検査支援装置
JP2014517312A (ja) * 2011-06-08 2014-07-17 ケーエルエー−テンカー コーポレイション 欠陥に関係する用途のための三次元表現の使用
US20140282334A1 (en) * 2013-03-14 2014-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method and Apparatus for Extracting Systematic Defects
US20150324965A1 (en) * 2014-05-12 2015-11-12 Kla-Tencor Corporation Using High Resolution Full Die Image Data for Inspection

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230027500A (ko) * 2021-08-19 2023-02-28 주식회사 크레셈 학습모델을 이용한 기판 검사 방법
KR102657751B1 (ko) 2021-08-19 2024-04-16 주식회사 크레셈 학습모델을 이용한 기판 검사 방법

Also Published As

Publication number Publication date
TWI730133B (zh) 2021-06-11
CN109314067B (zh) 2020-07-17
KR20190014103A (ko) 2019-02-11
KR102201122B1 (ko) 2021-01-08
IL263315B (en) 2020-08-31
US20180005367A1 (en) 2018-01-04
TW201810482A (zh) 2018-03-16
US10304177B2 (en) 2019-05-28
WO2018005132A1 (en) 2018-01-04
JP6906044B2 (ja) 2021-07-21
CN109314067A (zh) 2019-02-05
IL263315A (en) 2018-12-31

Similar Documents

Publication Publication Date Title
US11010886B2 (en) Systems and methods for automatic correction of drift between inspection and design for massive pattern searching
KR102019534B1 (ko) 결함 특유의, 다중 채널 정보를 이용한 웨이퍼 상의 결함 검출
KR102369848B1 (ko) 관심 패턴 이미지 집단에 대한 이상치 검출
US8073240B2 (en) Computer-implemented methods, computer-readable media, and systems for identifying one or more optical modes of an inspection system as candidates for use in inspection of a layer of a wafer
JP2017523390A (ja) 検査のための高解像度フルダイイメージデータの使用
WO2016109662A1 (en) Alignment of inspection to design using built in targets
US10393671B2 (en) Intra-die defect detection
TW201629811A (zh) 判定用於樣本上之關注區域之座標
US11703460B2 (en) Methods and systems for optical surface defect material characterization
US11416982B2 (en) Controlling a process for inspection of a specimen
JP6906044B2 (ja) 感度改善およびニューサンス抑制のため、論理的およびホットスポット検査でzレイヤコンテキストを使用するシステムおよび方法
KR102458392B1 (ko) 경사 조명을 통한 이전 층 장해 축소
US11308606B2 (en) Design-assisted inspection for DRAM and 3D NAND devices
TW202225676A (zh) 設置樣本之檢查
US11710227B2 (en) Design-to-wafer image correlation by combining information from multiple collection channels
TW202300900A (zh) 以經呈現設計影像之設計照護區域之分段

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200615

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200615

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20200615

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20200820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210622

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210628

R150 Certificate of patent or registration of utility model

Ref document number: 6906044

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150