JP6903584B2 - 固体撮像装置およびその製造方法、並びに電子機器 - Google Patents

固体撮像装置およびその製造方法、並びに電子機器 Download PDF

Info

Publication number
JP6903584B2
JP6903584B2 JP2017547718A JP2017547718A JP6903584B2 JP 6903584 B2 JP6903584 B2 JP 6903584B2 JP 2017547718 A JP2017547718 A JP 2017547718A JP 2017547718 A JP2017547718 A JP 2017547718A JP 6903584 B2 JP6903584 B2 JP 6903584B2
Authority
JP
Japan
Prior art keywords
refractive index
film
wall
solid
low refractive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017547718A
Other languages
English (en)
Other versions
JPWO2017073321A1 (ja
Inventor
幸香 中元
幸香 中元
征博 狭山
征博 狭山
宣幸 大場
宣幸 大場
慎太郎 中食
慎太郎 中食
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JPWO2017073321A1 publication Critical patent/JPWO2017073321A1/ja
Priority to JP2021103791A priority Critical patent/JP7218399B2/ja
Application granted granted Critical
Publication of JP6903584B2 publication Critical patent/JP6903584B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Color Television Image Signal Generators (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本技術は、固体撮像装置およびその製造方法、並びに電子機器に関し、特に、混色を改善しつつ、感度も向上させることができるようにする固体撮像装置およびその製造方法、並びに電子機器に関する。
CMOSイメージセンサ等の固体撮像装置では、ある画素のオンチップレンズ（マイクロレンズ）に入射された光が、その隣の画素へ斜めに入射することによって、混色が発生する。そのため、例えば、特許文献１の固体撮像装置では、隣接する画素のカラーフィルタの間及びマイクロレンズの間に隔壁を設けることで、混色を防止する構造が提案されている。
特開２０１３−２５１２９２号公報
しかしながら、画素間の隔壁を単純に高くすると、混色は改善されるものの、感度が大幅に低下してしまう。
本技術は、このような状況に鑑みてなされたものであり、混色を改善しつつ、感度も向上させることができるようにするものである。
本技術の第１の側面の固体撮像装置は、２次元配列された画素と画素の間に、画素を分離する第１の壁を備え、前記第１の壁は、最下層の遮光膜と、屈折率が前記遮光膜よりも低い低屈折率膜の少なくとも２層を含み、前記低屈折率膜は、第１低屈折率膜と第２低屈折率膜との積層構造を含み、前記第２低屈折率膜、その下層の前記第１低屈折率膜、最下層の前記遮光膜の順に、屈折率が高くなる。
本技術の第２の側面の固体撮像装置の製造方法は、２次元配列された画素と画素の間に、画素を分離する第１の壁を形成し、前記第１の壁は、最下層の遮光膜と、屈折率が前記遮光膜よりも低い低屈折率膜の少なくとも２層を含み、前記低屈折率膜は、第１低屈折率膜と第２低屈折率膜との積層構造を含み、前記第２低屈折率膜、その下層の前記第１低屈折率膜、最下層の前記遮光膜の順に、屈折率が高くなるように形成される。
本技術の第３の側面の電子機器は、２次元配列された画素と画素の間に、画素を分離する第１の壁を備え、前記第１の壁は、最下層の遮光膜と、屈折率が前記遮光膜よりも低い低屈折率膜の少なくとも２層を含み、前記低屈折率膜は、第１低屈折率膜と第２低屈折率膜との積層構造を含み、前記第２低屈折率膜、その下層の前記第１低屈折率膜、最下層の前記遮光膜の順に、屈折率が高くなる固体撮像装置を備える。
本技術の第１乃至第３の側面においては、２次元配列された画素と画素の間に、画素を分離する第１の壁が形成され、前記第１の壁は、最下層の遮光膜と、屈折率が前記遮光膜よりも低い低屈折率膜の少なくとも２層を含む。前記低屈折率膜には、第１低屈折率膜と第２低屈折率膜との積層構造が含まれ、前記第２低屈折率膜、その下層の前記第１低屈折率膜、最下層の前記遮光膜の順に、屈折率が高くなるように形成される。
固体撮像装置及び電子機器は、独立した装置であっても良いし、他の装置に組み込まれるモジュールであっても良い。
本技術の第１乃至第３の側面によれば、混色を改善しつつ、感度も向上させることができる。
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
光路混色の問題について説明する図である。 光路混色の問題について説明する図である。 光路混色の問題について説明する図である。 本技術を適用した固体撮像装置の概略構成を示す図である。 第１の実施の形態の画素構造を示す断面図である。 第１の壁の屈折率を説明する図である。 第１の実施の形態に係る画素の製造方法（第１の製造方法）について説明する図である。 第１の実施の形態に係る画素構造の変形例を示す画素の断面図である。 第２の実施の形態の画素構造を示す断面図である。 第１の壁と第２の壁の屈折率の関係を示す図である。 第２の実施の形態に係る画素の製造方法（第２の製造方法）について説明する図である。 第２の実施の形態に係る画素構造の第１の変形例を示す画素の断面図である。 第２の実施の形態に係る画素構造の第２の変形例を示す画素の断面図である。 第３の実施の形態の画素構造を示す断面図である。 第１の壁及び第２の壁等の屈折率の関係を示す図である。 第３の実施の形態に係る画素の製造方法（第３の製造方法）について説明する図である。 第３の実施の形態に係る画素構造の変形例を示す画素の断面図である。 第１の壁と第２の壁の効果を検証した光学シミュレーション結果である。 本技術を適用した電子機器としての撮像装置の構成例を示すブロック図である。 図４の固体撮像装置の使用例を説明する図である。
以下、本技術を実施するための形態（以下、実施の形態という）について説明する。なお、説明は以下の順序で行う。
１．固体撮像装置の光路混色の問題について
２．固体撮像装置の概略構成例
３．第１の実施の形態の画素構造（第１の壁を備える構成例）
４．第１の実施の形態に係る画素構造の製造方法
５．第１の実施の形態の画素構造の変形例
６．第２の実施の形態の画素構造（第１の壁と第２の壁を備える第１構成例）
７．第２の実施の形態に係る画素構造の製造方法
８．第２の実施の形態の画素構造の変形例
９．第３の実施の形態の画素構造（第１の壁と第２の壁を備える第２構成例）
１０．第３の実施の形態に係る画素構造の製造方法
１１．第３の実施の形態の画素構造の変形例
１２．第１の壁と第２の壁の作用効果
１３．電子機器への適用例
＜１．固体撮像装置の光路混色の問題について＞
初めに、図１乃至図３を参照して、CMOSイメージセンサ等の固体撮像装置が抱えている光路混色の問題について説明する。
固体撮像装置において行方向と列方向にアレイ状に繰り返し配列された各画素には、一般に、R（赤）、G（緑）、または、B（青）のカラーフィルタが、例えば、ベイヤ配列などで配置されており、各画素は、異なる波長（色）の光を受光するように構成されている。
各画素が特定の分光を得るためには、ある程度のカラーフィルタの膜厚が必要となる。また、集光を満たすためには、オンチップレンズのレンズ高さも、ある程度必要となる。そのため、例えば、画像解像度を上げるため、図１に示されるように、画素サイズを小さくした場合には、画素の水平方向と深さ方向との比であるアスペクト比が悪くなり、Gのカラーフィルタ３０２が配置された画素のオンチップレンズ３０３に入射された光が、画素境界に形成された画素間遮光膜３０１を超えて、隣りの画素のRのカラーフィルタ３０２へ入射するようになり、光路混色が発生する。
また、画素サイズを変更しない場合であっても、図２に示されるように、オンチップレンズ３０３のレンズ高さが高くなると、斜めからの光が隣接する画素へより多く漏れ込むようになるため、やはり、光路混色が発生する。
さらに、図３に示されるCMOSイメージセンサチップ３０５と集光レンズ３０６との関係では、集光レンズ３０６からCMOSイメージセンサチップ３０５までの距離（瞳距離）が短くなる集光レンズ３０６を使用すると、CMOSイメージセンサチップ３０５の周辺部では、入射光の主光線の入射角が大きくなる。その結果、入射光が隣接画素に入りやすくなり、CMOSイメージセンサチップ３０５の周辺部が中央部と比べて暗くなるシェーディングが発生する。
シェーディングに対しては、各画素の受光領域中心と、オンチップレンズ中心をずらす瞳補正を行うことで、斜めの入射光に対しては改善するものの、散乱光に対しては十分に補正することができない。
光路混色は、画素間遮光膜３０１の高さを、例えば、カラーフィルタ３０２の膜厚と同じ高さとなるように高く形成することで改善させることができるが、感度が大幅に低下してしまう。
そこで、以下では、混色を改善しつつ、感度も向上させることができるようにした画素構造を採用した固体撮像装置について説明する。
＜２．固体撮像装置の概略構成例＞
図４は、本技術を適用した固体撮像装置の概略構成を示している。
図４の固体撮像装置１は、半導体として例えばシリコン（Si）を用いた半導体基板１２に、画素２が行列状に２次元配列された画素アレイ部３と、その周辺の周辺回路部とを有して構成される。周辺回路部には、垂直駆動回路４、カラム信号処理回路５、水平駆動回路６、出力回路７、制御回路８などが含まれる。
画素２は、光電変換部としてのフォトダイオードと、複数の画素トランジスタを有して成る。複数の画素トランジスタは、例えば、転送トランジスタ、選択トランジスタ、リセットトランジスタ、及び、増幅トランジスタの４つのMOSトランジスタで構成される。
また、画素２は、共有画素構造とすることもできる。この共有画素構造は、複数のフォトダイオードと、複数の転送トランジスタと、共有される１つのフローティングディフージョン（浮遊拡散領域）と、共有される１つずつの他の画素トランジスタとから構成される。すなわち、共有画素構造では、複数の単位画素を構成するフォトダイオード及び転送トランジスタが、他の１つずつの画素トランジスタを共有して構成される。
制御回路８は、入力クロックと、動作モードなどを指令するデータを受け取り、また固体撮像装置１の内部情報などのデータを出力する。すなわち、制御回路８は、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６などの動作の基準となるクロック信号や制御信号を生成する。そして、制御回路８は、生成したクロック信号や制御信号を、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６等に出力する。
垂直駆動回路４は、例えばシフトレジスタによって構成され、所定の画素駆動配線１０を選択し、選択された画素駆動配線１０に画素２を駆動するためのパルスを供給し、行単位で画素２を駆動する。すなわち、垂直駆動回路４は、画素アレイ部３の各画素２を行単位で順次垂直方向に選択走査し、各画素２の光電変換部において受光量に応じて生成された信号電荷に基づく画素信号を、垂直信号線９を通してカラム信号処理回路５に供給させる。
カラム信号処理回路５は、画素２の列ごとに配置されており、１行分の画素２から出力される信号を画素列ごとにノイズ除去などの信号処理を行う。例えば、カラム信号処理回路５は、画素固有の固定パターンノイズを除去するためのCDS(Correlated Double Sampling：相関２重サンプリング)およびAD変換等の信号処理を行う。
水平駆動回路６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線１１に出力させる。
出力回路７は、カラム信号処理回路５の各々から水平信号線１１を通して順次に供給される信号に対し、信号処理を行って出力する。出力回路７は、例えば、バファリングだけする場合もあるし、黒レベル調整、列ばらつき補正、各種デジタル信号処理などが行われる場合もある。入出力端子１３は、外部と信号のやりとりをする。
以上のように構成される固体撮像装置１は、CDS処理とAD変換処理を行うカラム信号処理回路５が画素列ごとに配置されたカラムAD方式と呼ばれるCMOSイメージセンサである。
＜３．第１の実施の形態の画素構造＞
図５は、固体撮像装置１の画素２の構造として採用される第１の実施の形態の画素構造を示す断面図である。
半導体基板１２は、例えばシリコン（Si）で構成され、例えば１乃至６μｍの厚みを有して形成されている。半導体基板１２では、例えば、P型（第１導電型）の半導体領域４１に、N型（第２導電型）の半導体領域４２が画素２ごとに形成されることにより、フォトダイオードPDが画素単位に形成されている。
図５の上側が、光が入射される半導体基板１２の裏面側であり、図５の下側が、不図示の画素トランジスタや多層配線層が形成されている半導体基板１２の表面側となる。したがって、図５の画素構造が採用されている固体撮像装置１は、半導体基板１２の裏面側から光が入射される裏面照射型のCMOSイメージセンサである。
図中、上側となる半導体基板１２裏面側の基板上であって、隣り合う画素２の境界部分には、入射光の隣接画素への漏れ込みを防止する遮光膜４３が形成されており、その遮光膜４３の上には、屈折率が遮光膜４３よりも低い第１低屈折率膜４４及び第２低屈折率膜４５が積層されている。
遮光膜４３を構成する材料としては、光を遮光する材料であればよく、例えば、タングステン（Ｗ）、アルミニウム（Ａｌ）又は銅（Ｃｕ）等の金属膜若しくはその酸化膜を用いることができる。また、遮光膜４３を構成する材料は、カーボンブラック顔料や、チタンブラック顔料を内添した有機樹脂材料であってもよい。
さらに、遮光膜４３は、例えば、２００ｎｍ程度の膜厚で形成したタングステン（W）を下層、３０ｎｍ程度の膜厚で形成したチタン（Ti）を上層とするような、複数の金属膜による積層構造で構成することもできる。
第１低屈折率膜４４及び第２低屈折率膜４５は、例えば、ＳｉＮ，ＳｉＯ２、ＳｉＯＮ等の無機膜や、スチレン系樹脂、アクリル系樹脂、スチレン−アクリル共重合系樹脂、またはシロキサン系樹脂等の樹脂系材料（有機膜）で構成することができる。
本実施の形態では、第１低屈折率膜４４は、例えば、５０ｎｍ程度の膜厚で形成したＳｉＮ、第２低屈折率膜４５は、例えば、５５０ｎｍ程度の膜厚で形成したＳｉＯ２で構成されている。
なお、以下の説明では、遮光膜４３、第１低屈折率膜４４、及び、第２低屈折率膜４５の３層を合わせて、第１の壁５０ともいい、隣り合う画素の境界部分の第１の壁５０によって、画素が分離されている。第１の壁５０の高さは、例えば、５０乃至２０００ｎｍの範囲内、第１の壁５０の幅は、５０乃至３００ｎｍの範囲内で、画素サイズ等に応じて適宜設定される。
そして、第１の壁５０の積層表面と、第１の壁５０が形成されていない半導体基板１２裏側上面が、Ｓｉ酸化膜等の保護膜４６で覆われている。この保護膜４６は、腐食を防止するための膜であり、例えば、５０乃至１５０ｎｍ程度の膜厚で形成することができるが、必ずしも形成されなくてもよい。
半導体基板１２裏面側のフォトダイオードPD上方には、保護膜４６を介して、R（赤）、G（緑）、または、B（青）のいずれかのカラーフィルタ４７が形成されている。カラーフィルタ４７の高さ（膜厚）と第１の壁５０の高さは、同じに形成されている。保護膜４６が形成されている場合は、保護膜４６と第１の壁５０を合わせた高さとカラーフィルタ４７の高さが同じに形成されている。
第１の壁５０とカラーフィルタ４７の層の上側には、オンチップレンズ４８が画素２ごとに形成されている。オンチップレンズ４８は、例えば、スチレン系樹脂、アクリル系樹脂、スチレン−アクリル共重合系樹脂、またはシロキサン系樹脂等の樹脂系材料で形成される。オンチップレンズ４８によって、入射された光が集光され、集光された光がカラーフィルタ４７を介してフォトダイオードPDに効率良く入射される。そして、オンチップレンズ４８の表層には、反射防止膜４９が成膜されている。
図６は、第１の壁５０の屈折率を示している。
遮光膜４３、第１低屈折率膜４４、及び、第２低屈折率膜４５のうち、オンチップレンズ４８に最も近い第２低屈折率膜４５が、屈折率が最も低い膜となっており、第１低屈折率膜４４、遮光膜４３と半導体基板１２側へ進むにつれて、屈折率が順に高くなる。
具体的には、第２低屈折率膜４５がＳｉＯ２、第１低屈折率膜４４がＳｉＮ、遮光膜４３がチタン／タングステン（Ti/W）の２層構造で形成された場合、第２低屈折率膜４５の屈折率が約１．５、第１低屈折率膜４４の屈折率が約１．７、遮光膜４３の屈折率が約２．７となる。
なお、第１低屈折率膜４４及び第２低屈折率膜４５の屈折率は、例えば、１．００から１．７０程度の範囲内で、画素サイズ等に応じて適宜設定される。
オンチップレンズ４８の屈折率は、１．５０乃至２．０の範囲内で適宜設定することができるが、図６の例では、例えば、１．５５乃至１．６０程度となっている。
このように、画素アレイ部３において２次元配列された各画素２の境界に形成された遮光膜４３の上に、それよりも屈折率の低い低屈折率膜（第１低屈折率膜４４及び第２低屈折率膜４５）を積層することで、混色を抑制しつつ、感度を向上させることができる。本技術の画素構造における混色レベルと感度レベルの改善度については、後述する他の画素構造と合わせて、図１８を参照して後述する。
＜４．第１の実施の形態に係る画素構造の製造方法＞
図７を参照して、第１の実施の形態に係る画素２の製造方法（第１の製造方法）について説明する。
まず、図７のAに示されるように、フォトダイオードPDが形成された半導体基板１２の裏面側上面に、遮光膜４３、第１低屈折率膜４４、及び第２低屈折率膜４５が、順に形成される。
上述したように、遮光膜４３は、例えば、３０ｎｍ程度の膜厚のチタン（Ti）を上層、２００ｎｍ程度の膜厚のタングステン（W）を下層とする２層の金属膜で構成される。第１低屈折率膜４４は、例えば、５０ｎｍ程度の膜厚で形成したＳｉＮ、第２低屈折率膜４５は、例えば、５５０ｎｍ程度の膜厚で形成したＳｉＯ２で構成される。
次に、図７のBに示されるように、第２低屈折率膜４５の上面に、６３０ｎｍ程度の膜厚でフォトレジスト８１が塗布され、リソグラフィ技術により、図７のCに示されるように、１５０乃至２００ｎｍ程度の幅で画素境界部分だけが残るようにフォトレジスト８１がパターン加工される。
そして、図７のDに示されるように、パターン加工されたフォトレジスト８１に基づいてドライエッチング処理を施すことにより、半導体基板１２の裏面側上面が露出するまで、遮光膜４３、第１低屈折率膜４４、及び第２低屈折率膜４５が除去される。その後、フォトレジスト８１が除去され、表面全体に、Ｓｉ酸化膜等の保護膜４６が成膜される。保護膜４６の膜厚は、例えば、５０ｎｍ程度とされる。
次に、図７のEに示されるように、フォトダイオードPD上方の半導体基板１２上面に、カラーフィルタ４７が、例えばベイヤ配列などの所定のRGB配列で形成される。
次に、図７のFに示されるように、カラーフィルタ４７の上側に、オンチップレンズ４８が形成され、オンチップレンズ４８の表面に、反射防止膜４９が形成される。オンチップレンズ４８は、例えば、感光性の樹脂材料をリソグラフィ技術でパターン加工した後に、リフロー処理でレンズ形状に変形させることで形成することができる。あるはまた、エッチバック法により形成してもよい。
以上の工程により、図５に示した画素構造の画素２が完成する。
＜５．第１の実施の形態の画素構造の変形例＞
図８は、第１の実施の形態に係る画素構造の変形例を示す画素２の断面図である。図８では、図５に対応する部分については同一の符号を付してあり、その部分の説明は省略する。
図５に示した画素構造では、第１の壁５０が、遮光膜４３、第１低屈折率膜４４、及び第２低屈折率膜４５の３層で構成されていたが、図８の画素２では、第１低屈折率膜４４が省略され、第１の壁５０が、遮光膜４３と第２低屈折率膜４５の２層で構成されている。
このように、第１の壁５０は、最下層の遮光膜４３を含めて２層で構成してもよい。この場合も、第２低屈折率膜４５の屈折率が約１．５であり、遮光膜４３の屈折率が約２．７であるので、オンチップレンズ４８側から半導体基板１２側へ進むにつれて、屈折率が順に高くなるように、第１の壁５０が形成されている。
また、第１の壁５０は、最下層の遮光膜４３を含めて３層以上で構成してもよく、その場合も、オンチップレンズ４８側から半導体基板１２側へ進むにつれて、屈折率が順に高くなるように、第１の壁５０が形成される。
＜６．第２の実施の形態の画素構造＞
図９は、固体撮像装置１の画素２の構造として採用される第２の実施の形態の画素構造を示す断面図である。
図９においても、上述した第１の実施の形態と対応する部分については同一の符号を付してあり、その部分の説明は適宜省略する。
第２の実施の形態では、第１の壁５０の上側に、各画素２のオンチップレンズ４８を分離するように、第２の壁１００がさらに形成されている。第２の壁１００の断面形状は、図９に示されるように、光が入射される側であるトップ幅が一番広く、半導体基板１２側になるほど幅が細くなる逆台形（逆テーパ）形状となっている。あるいは、第２の壁１００の断面形状は、トップ幅と、第１の壁５０側であるボトム幅とが略同じ幅の形状としてもよい。
図１０は、第１の壁５０と第２の壁１００の屈折率の関係を示す図である。
第２の壁１００の屈折率は、例えば１．２乃至１．７程度の範囲内であって、第１の壁５０の第２低屈折率膜４５よりも低くなるように、第２の壁１００の材料が選択される。また、隣りのオンチップレンズ４８に対しても屈折率が低くなるように、第２の壁１００の材料が選択される。
第２の壁１００の材料は、例えば、ＳｉＯ２等の酸化膜（無機膜）や、スチレン系樹脂、アクリル系樹脂、スチレン−アクリル共重合系樹脂、またはシロキサン系樹脂等の、透過性の高い樹脂系材料（有機膜）で形成される。
例えば、図１０に示されるように、第１の壁５０の第２低屈折率膜４５の屈折率が約１．５、第１低屈折率膜４４の屈折率が約１．７、遮光膜４３の屈折率が約２．７であるとすると、第２の壁１００は、屈折率が約１．２となるような有機材料を用いて形成される。
第１の壁５０と第２の壁１００とからなる２つの壁全体で見た場合にも、屈折率が、オンチップレンズ４８側から半導体基板１２側へ進むにつれて順に高くなるように、第１の壁５０と第２の壁１００が形成されている。なお、オンチップレンズ４８の屈折率は、第１の実施の形態と同様、例えば、１．５５乃至１．６０程度である。
このように、画素アレイ部３において２次元配列された各画素２の境界部分に、カラーフィルタ４７と同じ層の第１の壁５０と、オンチップレンズ４８の層に形成された第２の壁１００とを屈折率の低い低屈折率膜で形成することで、混色を抑制しつつ、感度を向上させることができる。
＜７．第２の実施の形態に係る画素構造の製造方法＞
図１１を参照して、第２の実施の形態に係る画素２の製造方法（第２の製造方法）について説明する。
フォトダイオードPDが形成された半導体基板１２の裏面側上面に、第１の壁５０とカラーフィルタ４７を形成するまでの工程は、図７のA乃至Eを参照して説明した第１の製造方法と同様である。
そして、図１１のAに示されるように、半導体基板１２の裏面側上面に形成された第１の壁５０とカラーフィルタ４７の上面に、オンチップレンズ材料１２１が、後で形成される第２の壁１００の高さ分、換言すれば、オンチップレンズ４８のレンズ形成後の残膜分に相当する５００ｎｍ程度の膜厚で塗布される。
次に、図１１のBに示されるように、６２０ｎｍ程度の膜厚でフォトレジスト１２２が全面塗布され、そのうちの第２の壁１００の形成位置に相当する画素境界部分が、１５０ｎｍ程度の幅でパターン開口される。
そして、図１１のCに示されるように、パターン加工されたフォトレジスト１２２に基づいてドライエッチング処理を施すことにより、開口部の下のオンチップレンズ材料１２１が除去され、第２の壁１００と同じ高さのオンチップレンズ層１２４と溝部１２３が形成される。
なお、図１６のA及びBを参照して後述する第３の製造方法のように、オンチップレンズ材料１２１として感光性のある樹脂材料を用いて、溝部１２３以外の領域を感光させて硬化させることにより、オンチップレンズ層１２４と溝部１２３を形成してもよい。
次に、図１１のDに示されるように、第２の壁１００となる低屈折率の有機材料１２５が、オンチップレンズ層１２４の間の溝部１２３に十分に埋め込まれるように塗布される。この塗布工程により、有機材料１２５はオンチップレンズ層１２４の上面にも塗布される。そのため、次に、オンチップレンズ層１２４の上面に形成された有機材料１２５が、エッチバック処理、あるいは、CMP（Chemical Mechanical Polishing）によって除去される。これにより、図１１のEに示されるように、第２の壁１００が出来上がる。
その後、オンチップレンズ層１２４と第２の壁１００の上面に、オンチップレンズ材料１２１を再度塗布し、リフロー処理またはエッチバック法により、塗布したオンチップレンズ材料１２１をレンズ形状に形成することにより、図１１のFに示されるように、先に形成されたオンチップレンズ層１２４を含めたオンチップレンズ４８が形成され、オンチップレンズ４８の表面に、反射防止膜４９が形成される。
以上の工程により、図９に示した画素構造の画素２が完成する。
＜８．第２の実施の形態の画素構造の変形例＞
図１２は、第２の実施の形態に係る画素構造の第１の変形例を示す画素２の断面図である。図１２では、図９に対応する部分については同一の符号を付してあり、その部分の説明は適宜省略する。
図１２に示される第２の実施の形態の変形例では、第１の実施の形態の変形例と同様に、第１の壁５０が、第１低屈折率膜４４が省略されて、遮光膜４３と第２低屈折率膜４５の２層で構成されている。
第２の実施の形態においても、第１の壁５０は、最下層の遮光膜４３を含めて２層以上であれば何層で構成されていてもよい。また、第２の壁１００も１層ではなく、複数層で形成されてもよい。第１の壁５０及び第２の壁１００全体では、それらを構成する各層が、オンチップレンズ４８側から半導体基板１２側へ進むにつれて屈折率が順に高くなるように積層されている。
また、図９に示した第２の実施の形態の画素構造では、オンチップレンズ４８の材料として、１．５５乃至１．６０程度の屈折率の材料が用いられていたのに対して、図１２の第２の実施の形態の変形例では、それよりも高屈折率である、１．６０乃至２．００程度の屈折率の材料が採用されている。このようにオンチップレンズ４８の材料として高屈折率の材料を用いることにより、第２の壁１００との屈折率差が大きくなり、混色をさらに抑制することができる。なお、上述した第１の実施の形態においても同様に、オンチップレンズ４８の材料として高屈折率の材料を用いることができる。
図１３は、第２の実施の形態に係る画素構造の第２の変形例を示す画素２の断面図である。図１３においても、図９に対応する部分については同一の符号を付してあり、その部分の説明は適宜省略する。
図１３に示される第２の実施の形態の第２の変形例の画素構造を、図９に示した第２の実施の形態の画素構造と比較すると、遮光膜４３の断面形状が、トップ幅よりもボトム幅が広い台形形状となっている点が異なる。また、カラーフィルタ４７の高さ（膜厚）が、第１の壁５０よりも高く形成されており、第１の壁５０よりも高い部分は、周辺部が内側に傾斜したテーパ形状となっている。カラーフィルタ４７及び遮光膜４３の断面形状は、設定する膜厚によって、このように傾斜した形状となる場合がある。図１３に示したカラーフィルタ４７及び遮光膜４３の形状を、上述した、または、後述する他の実施の形態の構造と適宜組み合わせた構造もあり得る。
＜９．第３の実施の形態の画素構造＞
図１４は、固体撮像装置１の画素２の構造として採用される第３の実施の形態の画素構造を示す断面図である。
図１４においても、上述した第１及び第２の実施の形態と対応する部分については同一の符号を付してあり、その部分の説明は適宜省略する。
第３の実施の形態では、図９に示した第２の実施の形態と同様に、第１の壁５０の上に第２の壁１００が設けられている。そして、カラーフィルタ４７の上側の第２の壁１００と同じ層の領域に、高屈折率層１４１が形成されている。高屈折率層１４１の材料には、例えば、透過性９０％以上で感光性を有する感光性透明レジスト等が用いられる。そして、高屈折率層１４１と第２の壁１００とからなる層の上側に、高屈折率層１４１よりもさらに屈折率の高い材料を用いたオンチップレンズ４８と反射防止膜４９が形成されている。
図１５は、第１の壁５０及び第２の壁１００と、カラーフィルタ４７、高屈折率層１４１、及び、オンチップレンズ４８の屈折率を示している。
第１の壁５０及び第２の壁１００は、第２の実施の形態と同様に、オンチップレンズ４８側から半導体基板１２側へ進むにつれて、屈折率が順に高くなるように形成されている。
具体的には、例えば、第２の壁１００の屈折率が約１．２、第１の壁５０の第２低屈折率膜４５の屈折率が約１．５、第１低屈折率膜４４の屈折率が約１．７、遮光膜４３の屈折率が約２．７となるように形成されている。
一方、カラーフィルタ４７、高屈折率層１４１、及び、オンチップレンズ４８は、半導体基板１２側からオンチップレンズ４８側へ進むにつれて、屈折率が順に高くなるように形成されている。
具体的には、例えば、カラーフィルタ４７の屈折率が約１．５、高屈折率層１４１の屈折率が約１．８、オンチップレンズ４８の屈折率が約１．８５となるように形成されている。
このように、第２の壁１００と同じ層の領域を、高屈折率層１４１とすることにより、隣りの第２の壁１００との屈折率差が大きくなり、隣りの画素への入射光の漏れ込みをさらに防止することができる。
＜１０．第３の実施の形態に係る画素構造の製造方法＞
図１６を参照して、第３の実施の形態に係る画素２の製造方法（第３の製造方法）について説明する。
フォトダイオードPDが形成された半導体基板１２の裏面側上面に、第１の壁５０とカラーフィルタ４７を形成するまでの工程は、図７のA乃至Eを参照して説明した第１の製造方法と同様である。
そして、図１６のAに示されるように、半導体基板１２の裏面側上面に形成された第１の壁５０とカラーフィルタ４７の上面に、高屈折率層１４１の材料である感光性透明レジスト１５１が、後で形成される第２の壁１００の高さ（膜厚）に合わせて、例えば５００ｎｍ程度の膜厚で塗布される。そして、第２の壁１００の形成位置に相当する画素境界部分に、１５０ｎｍ程度の幅でフォトレジスト１５２をパターニングし、カラーフィルタ４７上部の感光性透明レジスト１５１を硬化させた後、フォトレジスト１５２と、その下の感光性透明レジスト１５１を除去することにより、図１６のBに示されるように、高屈折率層１４１と溝部１５３が形成される。
次に、図１６のCに示されるように、第２の壁１００となる低屈折率の有機材料１２５が、高屈折率層１４１の間の溝部１５３に十分に埋め込まれるように塗布された後、高屈折率層１４１上面の有機材料１２５が、エッチバック処理あるいはCMPによって除去される。これにより、図１６のDに示されるように、高屈折率層１４１の間に、第２の壁１００が出来上がる。
そして、図１６のEに示されるように、高屈折率層１４１と第２の壁１００の上面に、オンチップレンズ材料１２１を塗布し、そのさらに上に、フォトレジスト１５４がレンズ形状に形成される。そのレンズ形状のフォトレジスト１５４をマスクとして、ドライエッチング法を用いて、レンズ形状を下地のオンチップレンズ材料１２１にパターン転写させることにより、図１６のFに示されるように、オンチップレンズ４８が形成される。最後に、オンチップレンズ４８の表面に、反射防止膜４９が形成される。
以上の工程により、図１４に示した画素構造の画素２が完成する。
上述した第３の製造方法では、高屈折率層１４１の材料として、感光性透明レジスト１５１を用いた。この場合、第２の製造方法における、オンチップレンズ材料１２１をエッチングして溝部１２３を形成する図１１のCの工程を削減することができるので、第２の壁１００の製造がより簡単となる。
＜１１．第３の実施の形態の画素構造の変形例＞
図１７は、第３の実施の形態に係る画素構造の変形例を示す画素２の断面図である。図１７では、図１４に対応する部分については同一の符号を付してあり、その部分の説明は適宜省略する。
図１７に示される第３の実施の形態の変形例では、図１４のオンチップレンズ４８に相当するオンチップレンズ１６１Aと、図１４の第２の壁１００に相当する第２の壁１６１Bが、同一のオンチップレンズ材料を用いて形成されている。
オンチップレンズ１６１Aと第２の壁１６１Bの材料には、図１７に示されるように、例えば、屈折率が１．６０程度となるような有機材料または無機材料が用いられる。また、第１の壁５０の第２低屈折率膜４５、第１低屈折率膜４４、及び遮光膜４３は、屈折率が、それぞれ、約１．６、約１．７、約２．７となるように形成されている。カラーフィルタ４７及び高屈折率層１４１は、屈折率が、約１．５、約１．８となるように形成されている。
従って、第１の壁５０及び第２の壁１６１Bは、オンチップレンズ４８側から半導体基板１２側に進むにつれて、屈折率が同じか、または、順に高くなるように形成されている。
第２の壁１６１Bは、隣りの層（本実施の形態では高屈折率層１４１）よりも屈折率が低くなるように、隣りの層との屈折率差が発生していればよいので、カラーフィルタ４７上部を高屈折率層１４１とした場合には、このように、オンチップレンズ１６１Aと第２の壁１６１Bとを同一のオンチップレンズ材料を用いて形成することができる。
＜１２．第１の壁と第２の壁の作用効果＞
図１８は、上述した第１及び第２の実施の形態の画素構造を、図１に示した画素間遮光膜３０１のみを形成した画素構造と比較して検証した光学シミュレーション結果を示している。
図１８のグラフでは、第１の壁５０のみが形成された第１の実施の形態の画素構造、第１の壁５０と第２の壁１００の両方が形成された第２の実施の形態の画素構造、及び、画素間遮光膜３０１のみが形成された図１の画素構造それぞれにおける感度レベルと混色レベルの関係を示す近似直線L1乃至L3が示されている。図１８のグラフの横軸は感度レベルを表し、縦軸は混色レベルを表す。
近似直線L1は、第１の壁５０のみが形成された第１の実施の形態の画素構造において、第１の壁５０の第１低屈折率膜４４と第２低屈折率膜４５の屈折率を変化させて、そのときの感度レベルと混色レベルをプロットした結果に基づく近似直線である。
近似直線L2は、第１の壁５０と第２の壁１００の両方が形成された第２の実施の形態の画素構造において、第１低屈折率膜４４及び第２低屈折率膜４５と第２の壁１００の屈折率を変化させて、そのときの感度レベルと混色レベルをプロットした結果に基づく近似直線である。
近似直線L3は、図１の画素構造において、画素間遮光膜３０１の高さを変化させて、感度レベルと混色レベルをプロットした結果に基づく近似直線である。
なお、近似直線L1の算出に用いたプロットP1、近似直線L2の算出に用いたプロットP2、及び、近似直線L3の算出に用いたプロットP3は、第１の壁５０の遮光膜４３の高さと画素間遮光膜３０１の高さを２８０ｎｍの同一条件にした場合の光学シミュレーション結果である。
図１８から分かるように、画素間遮光膜３０１のみが形成された画素構造では、画素間遮光膜３０１の高さを高くすれば、混色は抑えることができるが、感度が大幅に低下する。
これに対して、遮光膜４３の上に、低屈折率材料による第１低屈折率膜４４及び第２低屈折率膜４５を設けた第１の実施の形態の画素構造によれば、画素間遮光膜３０１のみの場合と比較して、感度を向上させ、かつ、混色を低減させることができる。
また、第２の壁１００をさらに設けた第２の実施の形態の画素構造においても、画素間遮光膜３０１のみの場合と比較して、感度を向上させ、かつ、混色を低減させることができる。第１の実施の形態と第２の実施の形態との比較では、感度レベルについては第２の実施の形態が第１の実施の形態よりも若干落ちるものの、混色レベルが第１の実施の形態よりも第２の実施の形態の方が大幅に改善する。
したがって、本技術を適用した第１乃至第３の実施の形態の画素構造によれば、画素の集光効率を上げることができ、斜め光の隣接画素への漏れ込みを低減させることができる。即ち、混色を改善しつつ、感度を向上させることができる。そのため、極端な瞳補正をかける必要がなくなり、レンズ位置ずれに対してロバストになる。瞳補正の補正量が低減されることで、混色起因によるイメージセンサチップ周辺の色付き現象も改善することができる。
＜１３．電子機器への適用例＞
本技術は、固体撮像装置への適用に限られるものではない。即ち、本技術は、デジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置や、画像読取部に固体撮像装置を用いる複写機など、画像取込部（光電変換部）に固体撮像装置を用いる電子機器全般に対して適用可能である。固体撮像装置は、ワンチップとして形成された形態であってもよいし、撮像部と信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
図１９は、本技術を適用した電子機器としての、撮像装置の構成例を示すブロック図である。
図１９の撮像装置２００は、レンズ群などからなる光学部２０１、図４の固体撮像装置１の構成が採用される固体撮像装置（撮像デバイス）２０２、およびカメラ信号処理回路であるDSP(Digital Signal Processor)回路２０３を備える。また、撮像装置２００は、フレームメモリ２０４、表示部２０５、記録部２０６、操作部２０７、および電源部２０８も備える。DSP回路２０３、フレームメモリ２０４、表示部２０５、記録部２０６、操作部２０７および電源部２０８は、バスライン２０９を介して相互に接続されている。
光学部２０１は、被写体からの入射光（像光）を取り込んで固体撮像装置２０２の撮像面上に結像する。固体撮像装置２０２は、光学部２０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この固体撮像装置２０２として、図４の固体撮像装置１、即ち、低屈折率材料による第１低屈折率膜４４及び第２低屈折率膜４５を含む第１の壁５０を備える第１の実施の形態の画素構造、または、第１の壁５０と第２の壁１００を備える第２の実施の形態若しくは第３の実施の形態の画素構造を有する固体撮像装置を用いることができる。
表示部２０５は、例えば、液晶パネルや有機EL(Electro Luminescence)パネル等のパネル型表示装置からなり、固体撮像装置２０２で撮像された動画または静止画を表示する。記録部２０６は、固体撮像装置２０２で撮像された動画または静止画を、ハードディスクや半導体メモリ等の記録媒体に記録する。
操作部２０７は、ユーザによる操作の下に、撮像装置２００が持つ様々な機能について操作指令を発する。電源部２０８は、DSP回路２０３、フレームメモリ２０４、表示部２０５、記録部２０６および操作部２０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
上述したように、固体撮像装置２０２として、上述した第１乃至第３の実施の形態のいずれかの画素構造を備える固体撮像装置１を用いることで、感度を向上させ、かつ、混色を大幅に低減させることができる。従って、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置２００においても、撮像画像の高画質化を図ることができる。
＜イメージセンサの使用例＞
図２０は、上述の固体撮像装置１をイメージセンサとして使用する使用例を示す図である。
上述した固体撮像装置１の構成を用いたイメージセンサは、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。
・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
上述した例では、第１導電型をP型、第２導電型をN型として、電子を信号電荷とした固体撮像装置について説明したが、本技術は正孔を信号電荷とする固体撮像装置にも適用することができる。すなわち、第１導電型をN型とし、第２導電型をP型として、前述の各半導体領域を逆の導電型の半導体領域で構成することができる。
また、本技術は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やX線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置や、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置（物理量分布検知装置）全般に対して適用可能である。
また、本技術は、固体撮像装置に限らず、他の半導体集積回路を有する半導体装置全般に対して適用可能である。
本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
例えば、上述した複数の実施の形態の全てまたは一部を組み合わせた形態を採用することができる。
また例えば、上述した第１の実施の形態では、第１の壁５０の高さをカラーフィルタ４７の高さと略同一とし、第２の実施の形態では、第２の壁１００の高さを高屈折率層１４１の高さと略同一としたが、第１の壁５０の高さ、及び、第２の壁１００の高さは、必ずしもカラーフィルタ４７や高屈折率層１４１の高さに合わせなくても良い。例えば、第１の壁５０の高さがカラーフィルタ４７の高さよりも低く、その分、第２の壁１００の厚み（高さ）が厚く形成されてもよい。換言すれば、本技術の画素構造は、画素境界に配置された遮光膜４３の上に少なくとも１層の画素分離壁が形成され、その１層以上の画素分離壁の各層の屈折率が、遮光膜４３よりも低屈折率で、オンチップレンズ４８側から半導体基板１２側へ進むにつれて順に高くなるように形成されていればよい。
本明細書に記載された効果はあくまで例示であって限定されるものではなく、本明細書に記載されたもの以外の効果があってもよい。
なお、本技術は以下のような構成も取ることができる。
（１）
２次元配列された画素と画素の間に、画素を分離する第１の壁を備え、
前記第１の壁は、最下層の遮光膜と、屈折率が前記遮光膜よりも低い低屈折率膜の少なくとも２層を含む
固体撮像装置。
（２）
前記遮光膜は、金属膜で構成されている
前記（１）に記載の固体撮像装置。
（３）
前記低屈折率膜は、第１低屈折率膜と第２低屈折率膜との積層により構成され、
前記第２低屈折率膜、その下層の前記第１低屈折率膜、最下層の前記遮光膜の順に、屈折率が高くなる
前記（１）または（２）に記載の固体撮像装置。
（４）
前記第１低屈折率膜と第２低屈折率膜は、無機膜または有機膜で形成される
前記（３）に記載の固体撮像装置。
（５）
前記第１の壁は、隣りのカラーフィルタと同じ高さで形成されている
前記（１）乃至（４）のいずれかに記載の固体撮像装置。
（６）
前記第１の壁は、腐食を防止する保護膜で覆われている
前記（１）乃至（５）のいずれかに記載の固体撮像装置。
（７）
前記第１の壁の上側に、画素を分離する第２の壁をさらに備える
前記（１）乃至（６）のいずれかに記載の固体撮像装置。
（８）
前記第２の壁は、各画素のオンチップレンズの間に設けられている
前記（７）に記載の固体撮像装置。
（９）
前記第２の壁の断面形状は、トップ幅が広くボトム幅が狭い逆台形形状である
前記（７）または（８）に記載の固体撮像装置。
（１０）
前記第２の壁は、無機膜または有機膜で形成される
前記（７）乃至（９）のいずれかに記載の固体撮像装置。
（１１）
前記第２の壁の屈折率は、隣りの層の屈折率よりも低い
前記（７）乃至（１０）のいずれかに記載の固体撮像装置。
（１２）
前記第２の壁は、オンチップレンズと同一の材料を用いて形成されている
前記（７）乃至（１１）のいずれかに記載の固体撮像装置。
（１３）
前記オンチップレンズの屈折率は、１．６０乃至２．００の範囲である
前記（１）乃至（１２）のいずれかに記載の固体撮像装置。
（１４）
各画素では、半導体基板に形成された光電変換部の上側に、カラーフィルタ、高屈折率層、及び、オンチップレンズが、その順で積層されており、
前記カラーフィルタ、前記高屈折率層、及び、前記オンチップレンズは、前記半導体基板側から前記オンチップレンズ側へ進むにつれて、屈折率が順に高くなるように形成されている
前記（１）乃至（１３）のいずれかに記載の固体撮像装置。
（１５）
２次元配列された画素と画素の間に、画素を分離する第１の壁を形成し、
前記第１の壁は、最下層の遮光膜と、屈折率が前記遮光膜よりも低い低屈折率膜の少なくとも２層を含む
固体撮像装置の製造方法。
（１６）
２次元配列された画素と画素の間に、画素を分離する第１の壁を備え、
前記第１の壁は、最下層の遮光膜と、屈折率が前記遮光膜よりも低い低屈折率膜の少なくとも２層を含む固体撮像装置
を備える電子機器。
PD フォトダイオード， １ 固体撮像装置， ２ 画素， ３ 画素アレイ部， １２ 半導体基板， ４３ 遮光膜， ４４ 第１低屈折率膜， ４５ 第２低屈折率膜， ４６ 保護膜， ４７ カラーフィルタ， ４８ オンチップレンズ， ４９ 反射防止膜， ５０ 第１の壁， １００ 第２の壁， １４１ 高屈折率層， １６１A オンチップレンズ， １６１B 第２の壁， ２００ 撮像装置， ２０２ 固体撮像装置

Claims (16)

  1. ２次元配列された画素と画素の間に、画素を分離する第１の壁を備え、
    前記第１の壁は、最下層の遮光膜と、屈折率が前記遮光膜よりも低い低屈折率膜の少なくとも２層を含み、
    前記低屈折率膜は、第１低屈折率膜と第２低屈折率膜との積層構造を含み、
    前記第２低屈折率膜、その下層の前記第１低屈折率膜、最下層の前記遮光膜の順に、屈折率が高くなる
    固体撮像装置。
  2. 前記遮光膜は、金属膜またはその酸化膜で構成されている
    請求項１に記載の固体撮像装置。
  3. 前記遮光膜は、ブラック顔料を内添した有機樹脂材料で構成されている
    請求項１に記載の固体撮像装置。
  4. 前記第１低屈折率膜と第２低屈折率膜は、無機膜または有機膜で形成される
    請求項１に記載の固体撮像装置。
  5. 前記第１の壁は、隣りのカラーフィルタと同じ高さで形成されている
    請求項１に記載の固体撮像装置。
  6. 前記第１の壁は、腐食を防止する保護膜で覆われている
    請求項１に記載の固体撮像装置。
  7. 前記第１の壁の上側に、画素を分離する第２の壁をさらに備える
    請求項１に記載の固体撮像装置。
  8. 前記第２の壁は、各画素のオンチップレンズの間に設けられている
    請求項７に記載の固体撮像装置。
  9. 前記第２の壁の断面形状は、トップ幅が広くボトム幅が狭い逆台形形状である
    請求項７に記載の固体撮像装置。
  10. 前記第２の壁は、無機膜または有機膜で形成される
    請求項７に記載の固体撮像装置。
  11. 前記第２の壁の屈折率は、隣りの層の屈折率よりも低い
    請求項７に記載の固体撮像装置。
  12. 前記第２の壁は、オンチップレンズと同一の材料を用いて形成されている
    請求項７に記載の固体撮像装置。
  13. 前記オンチップレンズの屈折率は、１．６０乃至２．００の範囲である
    請求項８に記載の固体撮像装置。
  14. 各画素では、半導体基板に形成された光電変換部の上側に、カラーフィルタ、高屈折率層、及び、オンチップレンズが、その順で積層されており、
    前記カラーフィルタ、前記高屈折率層、及び、前記オンチップレンズは、前記半導体基板側から前記オンチップレンズ側へ進むにつれて、屈折率が順に高くなるように形成されている
    請求項１に記載の固体撮像装置。
  15. ２次元配列された画素と画素の間に、画素を分離する第１の壁を形成し、
    前記第１の壁は、最下層の遮光膜と、屈折率が前記遮光膜よりも低い低屈折率膜の少なくとも２層を含み、
    前記低屈折率膜は、第１低屈折率膜と第２低屈折率膜との積層構造を含み、
    前記第２低屈折率膜、その下層の前記第１低屈折率膜、最下層の前記遮光膜の順に、屈折率が高くなるように形成される
    固体撮像装置の製造方法。
  16. ２次元配列された画素と画素の間に、画素を分離する第１の壁を備え、
    前記第１の壁は、最下層の遮光膜と、屈折率が前記遮光膜よりも低い低屈折率膜の少なくとも２層を含み、
    前記低屈折率膜は、第１低屈折率膜と第２低屈折率膜との積層構造を含み、
    前記第２低屈折率膜、その下層の前記第１低屈折率膜、最下層の前記遮光膜の順に、屈折率が高くなる固体撮像装置
    を備える電子機器。
JP2017547718A 2015-10-26 2016-10-12 固体撮像装置およびその製造方法、並びに電子機器 Active JP6903584B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021103791A JP7218399B2 (ja) 2015-10-26 2021-06-23 固体撮像装置およびその製造方法、並びに電子機器

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015209550 2015-10-26
JP2015209550 2015-10-26
PCT/JP2016/080219 WO2017073321A1 (ja) 2015-10-26 2016-10-12 固体撮像装置およびその製造方法、並びに電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021103791A Division JP7218399B2 (ja) 2015-10-26 2021-06-23 固体撮像装置およびその製造方法、並びに電子機器

Publications (2)

Publication Number Publication Date
JPWO2017073321A1 JPWO2017073321A1 (ja) 2018-08-16
JP6903584B2 true JP6903584B2 (ja) 2021-07-14

Family

ID=58630260

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017547718A Active JP6903584B2 (ja) 2015-10-26 2016-10-12 固体撮像装置およびその製造方法、並びに電子機器
JP2021103791A Active JP7218399B2 (ja) 2015-10-26 2021-06-23 固体撮像装置およびその製造方法、並びに電子機器

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021103791A Active JP7218399B2 (ja) 2015-10-26 2021-06-23 固体撮像装置およびその製造方法、並びに電子機器

Country Status (3)

Country Link
US (4) US10636826B2 (ja)
JP (2) JP6903584B2 (ja)
WO (1) WO2017073321A1 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10636826B2 (en) * 2015-10-26 2020-04-28 Sony Semiconductor Solutions Corporation Solid-state imaging device, manufacturing method thereof, and electronic device
CN106330313B (zh) * 2016-09-05 2017-11-10 京东方科技集团股份有限公司 对盒基板、显示面板及显示装置
KR102175480B1 (ko) * 2016-09-30 2020-11-06 후지필름 가부시키가이샤 구조체, 컬러 필터, 고체 촬상 소자, 화상 표시 장치, 구조체의 제조 방법 및 유기물층 형성용 조성물
US10269844B2 (en) * 2017-06-27 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of light sensing device
JP2019087545A (ja) * 2017-11-01 2019-06-06 凸版印刷株式会社 固体撮像素子及びその製造方法
US10535698B2 (en) * 2017-11-28 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor with pad structure
JP2019125757A (ja) * 2018-01-19 2019-07-25 ソニーセミコンダクタソリューションズ株式会社 撮像素子、製造方法、および電子機器
KR102498582B1 (ko) * 2018-02-26 2023-02-14 에스케이하이닉스 주식회사 파티션 패턴들을 가진 이미지 센서
WO2020003681A1 (ja) * 2018-06-29 2020-01-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子装置
KR102593949B1 (ko) * 2018-07-25 2023-10-27 삼성전자주식회사 이미지 센서
KR102662144B1 (ko) * 2018-09-07 2024-05-07 삼성전자주식회사 이미지 센서 및 그 제조 방법
KR102569741B1 (ko) * 2018-10-31 2023-08-22 엘지디스플레이 주식회사 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판 및 이를 포함하는 디지털 엑스레이 검출기
CN111198382B (zh) * 2018-11-16 2022-07-12 精準基因生物科技股份有限公司 飞时测距传感器以及飞时测距方法
JP2020085666A (ja) * 2018-11-26 2020-06-04 ソニーセミコンダクタソリューションズ株式会社 生体由来物質検出用チップ、生体由来物質検出装置及び生体由来物質検出システム
JP7310130B2 (ja) * 2018-12-17 2023-07-19 凸版印刷株式会社 固体撮像素子及びその製造方法
WO2020137285A1 (ja) * 2018-12-27 2020-07-02 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像素子の製造方法
US11024659B2 (en) * 2019-01-03 2021-06-01 Samsung Electronics Co., Ltd. Image sensor and method of fabricating the same
CN109817642B (zh) * 2019-01-22 2020-12-04 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制造方法
WO2020158443A1 (ja) * 2019-01-31 2020-08-06 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器
JP2020177059A (ja) 2019-04-16 2020-10-29 大日本印刷株式会社 レンズアレイ、撮像モジュール、撮像装置及びレンズアレイの製造方法
US11245823B2 (en) * 2019-08-13 2022-02-08 Omnivision Technologies, Inc. Fully buried color filter array of image sensor
US11289523B2 (en) * 2019-09-06 2022-03-29 Omnivision Technologies, Inc. Image sensor with reduced petal flare
KR102704191B1 (ko) 2019-10-23 2024-09-05 삼성전자주식회사 이미지 센서
US11329086B2 (en) * 2019-12-27 2022-05-10 Omnivision Technologies, Inc. Method and structure to improve image sensor crosstalk
KR20220140733A (ko) * 2020-02-18 2022-10-18 소니 세미컨덕터 솔루션즈 가부시키가이샤 수광 장치, 수광 장치의 제조 방법 및 측거 모듈
US11569285B2 (en) * 2020-05-12 2023-01-31 Visera Technologies Company Limited Solid-state imaging device having a waveguide partition grid with variable grid widths
KR20220014951A (ko) * 2020-07-29 2022-02-08 삼성전자주식회사 이미지 센서
JP7494728B2 (ja) 2020-12-23 2024-06-04 Ｔｏｐｐａｎホールディングス株式会社 固体撮像素子および製造方法
WO2022202151A1 (ja) * 2021-03-26 2022-09-29 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器
JP2023002902A (ja) * 2021-06-23 2023-01-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
US20230121884A1 (en) * 2021-10-18 2023-04-20 Samsung Electronics Co., Ltd. Image sensor and method of fabricating the same
KR20230089689A (ko) * 2021-12-14 2023-06-21 에스케이하이닉스 주식회사 이미지 센싱 장치
JP2023150251A (ja) * 2022-03-31 2023-10-16 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器
WO2023203919A1 (ja) * 2022-04-20 2023-10-26 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
JP2024085173A (ja) * 2022-12-14 2024-06-26 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
JP2024094103A (ja) 2022-12-27 2024-07-09 ソニーセミコンダクタソリューションズ株式会社 光検出装置および電子機器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100561003B1 (ko) 2003-09-30 2006-03-16 동부아남반도체 주식회사 이미지 센서 및 그 제조방법
JP2008192951A (ja) 2007-02-07 2008-08-21 Matsushita Electric Ind Co Ltd 固体撮像装置およびその製造方法
JP2010010478A (ja) 2008-06-27 2010-01-14 Fujifilm Corp 光電変換装置、光電変換装置の製造方法及び撮像装置
JP2011258728A (ja) 2010-06-08 2011-12-22 Sharp Corp 固体撮像素子および電子情報機器
JP5736755B2 (ja) * 2010-12-09 2015-06-17 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
US8742525B2 (en) 2011-03-14 2014-06-03 Sony Corporation Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
JP2012227478A (ja) 2011-04-22 2012-11-15 Panasonic Corp 固体撮像装置
JP2013229446A (ja) 2012-04-25 2013-11-07 Sharp Corp 固体撮像素子及び固体撮像の製造方法
JP2013251292A (ja) 2012-05-30 2013-12-12 Panasonic Corp 固体撮像装置およびその製造方法
TW201415613A (zh) 2012-08-02 2014-04-16 Sony Corp 固體攝像裝置、固體攝像裝置之製造方法及電子機器
KR102034482B1 (ko) 2013-03-04 2019-10-21 삼성전자주식회사 이미지 센서 및 이의 형성 방법
US20140339606A1 (en) 2013-05-16 2014-11-20 Visera Technologies Company Limited Bsi cmos image sensor
JP6465545B2 (ja) 2013-09-27 2019-02-06 ソニー株式会社 撮像素子およびその製造方法ならびに電子機器
US9412775B2 (en) * 2014-03-20 2016-08-09 Visera Technologies Company Limited Solid-state imaging devices and methods of fabricating the same
US9991303B2 (en) 2015-03-16 2018-06-05 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor device structure
US10636826B2 (en) 2015-10-26 2020-04-28 Sony Semiconductor Solutions Corporation Solid-state imaging device, manufacturing method thereof, and electronic device

Also Published As

Publication number Publication date
WO2017073321A1 (ja) 2017-05-04
US20230079834A1 (en) 2023-03-16
JP2021158374A (ja) 2021-10-07
US11532659B2 (en) 2022-12-20
US20200350352A1 (en) 2020-11-05
US10636826B2 (en) 2020-04-28
JP7218399B2 (ja) 2023-02-06
US20180301491A1 (en) 2018-10-18
JPWO2017073321A1 (ja) 2018-08-16
US20200251514A1 (en) 2020-08-06
US10910423B2 (en) 2021-02-02

Similar Documents

Publication Publication Date Title
JP7218399B2 (ja) 固体撮像装置およびその製造方法、並びに電子機器
JP6987950B2 (ja) 固体撮像素子およびその製造方法、並びに電子機器
JP7375852B2 (ja) 固体撮像素子およびその製造方法、並びに電子機器
JP7264187B2 (ja) 固体撮像装置およびその駆動方法、並びに電子機器
JP7171652B2 (ja) 固体撮像素子および電子機器
US11676984B2 (en) Solid-state imaging device, method of manufacturing the same, and electronic device
JP6103301B2 (ja) 固体撮像装置およびその製造方法、並びに電子機器
JP6233188B2 (ja) 固体撮像素子およびその製造方法、並びに電子機器
US20200235166A1 (en) Solid-state imaging device and electronic apparatus
JP2016096234A (ja) 固体撮像素子および電子機器
WO2016194620A1 (ja) 固体撮像装置および電子機器
WO2022149488A1 (ja) 光検出装置および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210601

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210623

R150 Certificate of patent or registration of utility model

Ref document number: 6903584

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150