KR20220014951A - 이미지 센서 - Google Patents

이미지 센서 Download PDF

Info

Publication number
KR20220014951A
KR20220014951A KR1020200094782A KR20200094782A KR20220014951A KR 20220014951 A KR20220014951 A KR 20220014951A KR 1020200094782 A KR1020200094782 A KR 1020200094782A KR 20200094782 A KR20200094782 A KR 20200094782A KR 20220014951 A KR20220014951 A KR 20220014951A
Authority
KR
South Korea
Prior art keywords
pattern
fence
substrate
fence pattern
width
Prior art date
Application number
KR1020200094782A
Other languages
English (en)
Inventor
방선영
나승주
정회민
정희근
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200094782A priority Critical patent/KR20220014951A/ko
Priority to US17/218,662 priority patent/US11848342B2/en
Priority to CN202110777511.4A priority patent/CN114068592A/zh
Priority to JP2021123727A priority patent/JP2022027609A/ja
Publication of KR20220014951A publication Critical patent/KR20220014951A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명의 실시예들에 따르면, 이미지 센서는 서로 대향하는 제1 면 및 제2 면을 갖는 기판; 상기 기판의 상기 제1 면 상에 배치된 컬러 필터들; 상기 컬러 필터들 사이에 개재된 펜스 패턴; 및 상기 기판 및 상기 필터 필터들 사이에 배치되고, 상기 펜스 패턴을 덮는 보호막을 포함하되, 상기 펜스 패턴은: 서로 대향하는 제1 하면 및 제1 상면을 갖는 제1 펜스 패턴; 및 상기 제1 펜스 패턴의 상기 제1 상면 상에 제공되고, 상기 제1 펜스 패턴과 다른 물질을 포함하는 제2 펜스 패턴을 포함하고, 상기 제1 펜스 패턴의 상기 제1 하면의 너비는 상기 제2 펜스 패턴의 너비보다 더 작을 수 있다. 상기 보호막은 상기 제1 펜스 패턴의 측벽을 덮을 수 있다.

Description

이미지 센서 {Image sensor}
본 발명은 이미지 센서에 관한 것으로, 더욱 상세하게는 이미지 센서의 펜스 패턴에 관한 것이다.
이미지 센서는 광학 영상(Optical image)을 전기적 신호로 변환하는 소자이다. 이미지 센서는 CCD(Charge coupled device) 형 및 CMOS(Complementary metal oxide semiconductor) 형으로 분류될 수 있다. CMOS 형 이미지 센서는 CIS(CMOS image sensor)라고 약칭된다. 상기 CIS는 2차원적으로 배열된 복수개의 픽셀들을 구비한다. 픽셀들 각각은 포토 다이오드(photodiode, PD)를 포함한다. 포토다이오드는 입사되는 광을 전기 신호로 변환해주는 역할을 한다.
본 발명이 해결하고자 하는 과제는 이미지 센서의 화질을 향상시키는 것에 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
이미지 센서가 제공된다. 본 발명의 실시예들에 따르면, 이미지 센서는 서로 대향하는 제1 면 및 제2 면을 갖는 기판; 상기 기판의 상기 제1 면 상에 배치된 컬러 필터들; 상기 컬러 필터들 사이에 개재된 펜스 패턴; 및 상기 기판 및 상기 필터 필터들 사이에 배치되고, 상기 펜스 패턴을 덮는 보호막을 포함하되, 상기 펜스 패턴은: 서로 대향하는 제1 하면 및 제1 상면을 갖는 제1 펜스 패턴; 및 상기 제1 펜스 패턴의 상기 제1 상면 상에 제공되고, 상기 제1 펜스 패턴과 다른 물질을 포함하는 제2 펜스 패턴을 포함하고, 상기 제1 펜스 패턴의 상기 제1 하면의 너비는 상기 제2 펜스 패턴의 너비보다 더 작을 수 있다. 상기 보호막은 상기 제1 펜스 패턴의 측벽을 덮을 수 있다.
본 발명의 실시예들에 따르면, 이미지 센서는 서로 대향하는 제1 면 및 제2 면을 갖고, 광전 변환 영역들을 포함하는 기판; 상기 기판 내에서 상기 광전 변환 영역들 사이에 제공된 분리 패턴; 상기 기판의 상기 제1 면 상에 배치된 컬러 필터들; 및 상기 분리 패턴 상에 제공되고, 상기 컬러 필터들 사이에 배치된 펜스 패턴을 포함하되, 상기 펜스 패턴은: 서로 대향하는 하면 및 면을 갖는 제1 펜스 패턴; 및 상기 제1 펜스 패턴의 상기 상면 상에 제공된 제2 펜스 패턴을 포함하고, 상기 제1 펜스 패턴의 상기 하면의 너비는 상기 상면의 너비보다 더 작고, 상기 제2 펜스 패턴의 최대 너비는 상기 제2 펜스 패턴의 최소 너비의 100% 내지 102%일 수 있다.
본 발명의 실시예들에 따르면, 이미지 센서는 서로 대향하는 제1 면 및 제2 면을 갖고, 그 내부에 광전 변환 영역들을 포함하는 기판; 상기 기판 내에서 상기 광전 변환 영역들 사이에 제공된 분리 패턴; 상기 기판의 상기 제1 면 상에 배치된 컬러 필터들; 상기 분리 패턴 상에 제공되고, 상기 컬러 필터들 사이에 배치된 펜스 패턴; 상기 절연층과 상기 컬러 필터들 사이에 개재되고, 상기 제1 펜스 패턴의 측벽, 및 상기 제2 펜스 패턴의 측벽과 상면을 덮는 보호막; 상기 컬러 필터들 및 상기 펜스 패턴 상에 배치된 마이크로렌즈층; 상기 컬러 필터들과 상기 기판 사이 그리고 상기 펜스 패턴과 상기 분리 패턴 사이에 개재된 절연층; 상기 기판의 상기 제2 면 상에 배치된 게이트 패턴; 및 상기 기판의 상기 제2 면 상에 배치되고, 하부 절연층 및 배선 구조체를 포함하는 배선층을 포함하되, 상기 하부 절연층은 상기 게이트 패턴을 덮고, 상기 배선 구조체는 하부 절연층 내에 배치되고, 상기 펜스 패턴은: 서로 대향하는 제1 하면 및 제1 상면을 갖는 제1 펜스 패턴; 및 상기 제1 펜스 패턴의 제1 상면 상에 제공되고, 상기 제1 펜스 패턴과 다른 물질을 포함하는 제2 펜스 패턴을 포함하고, 상기 제1 펜스 패턴의 상기 제1 하면의 너비는 상기 제1 상면의 너비보다 더 작을 수 있다.
본 발명에 따르면, 펜스 패턴은 제1 펜스 패턴 및 제2 펜스 패턴을 포함할 수 있다. 제1 펜스 패턴의 하면의 너비는 제1 펜스 패턴의 상면의 너비보다 작을 수 있다. 이에 따라, 빛이 기판의 광전 변환 영역들에 보다 많이 입사될 수 있다. 이미지 센서의 화질이 향상될 수 있다.
도 1은 실시예들에 따른 이미지 센서의 픽셀의 회로도이다.
도 2a는 실시예들에 따른 이미지 센서를 나타낸 평면도이다.
도 2b는 도 2a의 Ⅰ-Ⅰ'선을 따라 자른 단면이다.
도 3a는 실시예들에 따른 이미지 센서의 픽셀 어레이 영역을 도시한 평면도로, 도 2a의 A영역을 확대 도시한 도면이다.
도 3b는 도 3a의 Ⅱ-Ⅱ'선을 따라 자른 단면 및 도 2b의 B영역을 확대 도시한 도면이다.
도 3c는 도 3b의 C영역을 확대한 도면이다.
도 4a 내지 도 4e는 각각 실시예들에 따른 이미지 센서의 픽셀 어레이 영역을 도시한 단면도들로, 도 3b의 C영역을 확대 도시한 단면들에 각각 대응된다.
도 5는 실시예들에 따른 이미지 센서의 픽셀 어레이 영역을 설명하기 위한 도면으로, 도 3a의 Ⅱ-Ⅱ'선을 따라 자른 단면에 대응된다.
도 6은 실시예들에 따른 이미지 센서를 설명하기 위한 도면으로, 도 2a의 Ⅰ-Ⅰ'선을 따라 자른 단면에 대응된다.
본 명세서에서, 전문에 걸쳐 동일한 참조 부호는 동일한 구성 요소를 지칭할 수 있다. 본 발명의 실시예들에 따른 이미지 센서를 설명한다.
도 1은 실시예들에 따른 이미지 센서의 픽셀의 회로도이다.
도 1을 참조하면, 이미지 센서의 픽셀들 각각은 광전 변환 영역(PD), 트랜스퍼 트랜지스터(Tx), 소스 팔로워 트랜지스터(Sx), 리셋 트랜지스터(Rx), 및 선택 트랜지스터(Ax)를 포함할 수 있다. 트랜스퍼 트랜지스터(Tx), 소스 팔로워 트랜지스터(Sx), 리셋 트랜지스터(Rx), 및 선택 트랜지스터(Ax)는 각각 트랜스퍼 게이트(TG), 소스 팔로워 게이트(SG), 리셋 게이트(RG) 및 선택 게이트(AG)를 포함할 수 있다.
광전 변환 영역(PD)은 n형 불순물 영역과 p형 불순물 영역을 포함하는 포토다이오드일 수 있다. 플로팅 확산 영역(FD)은 트랜스퍼 트랜지스터(Tx)의 드레인으로 기능할 수 있다. 플로팅 확산 영역(FD)은 리셋 트랜지스터(Rx, reset transistor)의 소스로 기능할 수 있다. 플로팅 확산 영역(FD)은 상기 소스 팔로워 트랜지스터(Sx, source follower transistor)의 소스 팔로워 게이트(SG)와 전기적으로 연결될 수 있다. 소스 팔로워 트랜지스터(Sx)는 선택 트랜지스터(Ax, selection transistor)에 연결된다.
이미지 센서의 동작을 도 1을 참조하여 설명하면 다음과 같다. 먼저, 빛이 차단된 상태에서 상기 리셋 트랜지스터(Rx)의 드레인과 상기 소스 팔로워 트랜지스터(Sx)의 드레인에 전원전압(VDD)을 인가하고 상기 리셋 트랜지스터(Rx)를 턴 온(turn-on)시켜 플로팅 확산 영역(FD)에 잔류하는 전하들을 방출시킨다. 그 후, 리셋 트랜지스터(Rx)를 오프(OFF)시키고, 외부로부터의 빛을 광전 변환 영역(PD)에 입사시키면, 광전 변환 영역(PD)에서 전자-정공 쌍이 생성된다. 정공은 광전 변환 영역(PD)의 P형 불순물 영역으로, 전자는 n형 불순물 영역으로 이동하여 축적된다. 트랜스퍼 트랜지스터(Tx)를 온(ON) 시키면, 이러한 전자 및 정공과 같은 전하는 플로팅 확산 영역(FD)으로 전달되어 축적된다. 축적된 전하량에 비례하여 상기 소스 팔로워 트랜지스터(Sx)의 게이트 바이어스가 변하여, 소스 팔로워 트랜지스터(Sx)의 소스 전위의 변화를 초래하게 된다. 이때 선택 트랜지스터(Ax)를 온(ON) 시키면, 컬럼 라인으로 전하에 의한 신호가 읽히게 된다.
배선 라인이 트랜스퍼 게이트(TG), 소스 팔로워 게이트(SG), 리셋 게이트(RG) 및 선택 게이트(AG) 중 적어도 하나와 전기적으로 연결될 수 있다. 배선 라인은 리셋 트랜지스터(Rx)의 드레인 또는 소스 팔로워 트랜지스터(Sx)의 드레인에 전원전압(VDD)을 인가하도록 구성될 수 있다. 배선 라인은 선택 트랜지스터(Ax)와 연결된 컬럼 라인을 포함할 수 있다. 배선 라인은 도 2b 및 도 3b에서 후술할 제1 도전 구조체(830)일 수 있다.
도 1에서 하나의 광전 변환 영역(PD)과 4개의 트랜지스터들(Tx Rx, Ax, Sx)을 구비하는 픽셀을 예시하고 있지만, 본 발명에 따른 실시예들이 이에 한정되는 것은 아니다. 예를 들어, 픽셀들은 복수로 제공되고, 리셋 트랜지스터(Rx), 소스 팔로워 트랜지스터(Sx), 또는 선택 트랜지스터(Ax)는 이웃하는 픽셀들에 의해 서로 공유될 수 있다. 이에 따라, 이미지 센서의 집적도가 향상될 수 있다.
도 2a는 실시예들에 따른 이미지 센서를 나타낸 평면도이다. 도 2b는 도 2a의 Ⅰ-Ⅰ'선을 따라 자른 단면이다.
도 2a 및 도 2b를 참조하면, 이미지 센서는 센서 칩(10)을 포함할 수 있다. 센서 칩(10)은 제1 기판(100), 제1 배선층(800), 절연층(400), 보호막(470), 컬러 필터들(CF), 펜스 패턴(300), 및 마이크로렌즈층(500)을 포함할 수 있다.
제1 기판(100)은 평면적 관점에서 픽셀 어레이 영역(APS), 옵티컬 블랙 영역(OB), 및 패드 영역(PAD)을 포함할 수 있다. 픽셀 어레이 영역(APS)은 평면적 관점에서 제1 기판(100)의 센터 부분에 배치될 수 있다. 픽셀 어레이 영역(APS)은 복수의 픽셀 영역들(PX)을 포함할 수 있다. 도 1를 참조하여 설명한 픽셀들은 제1 기판(100)의 픽셀 영역들(PX)에 각각 형성될 수 있다. 예를 들어, 픽셀들의 구성 요소들은 픽셀 영역들(PX) 상에 각각 제공될 수 있다. 픽셀 영역들(PX)은 입사광(incident light)으로부터 광전 신호를 출력할 수 있다. 픽셀 영역들(PX)은 행들 및 열들을 이루며, 2차원 적으로 배열될 수 있다. 행들은 제1 방향(D1)과 나란할 수 있다. 열들은 제2 방향(D2)과 나란할 수 있다. 본 명세서에서, 제1 방향(D1)은 제1 기판(100)의 제1 면(100a)에 평행할 수 있다. 제2 방향(D2)은 제1 기판(100)의 제1 면(100a)에 평행하고, 제1 방향(D1)과 다를 수 있다. 예를 들어, 제2 방향(D2)은 제1 방향(D1)과 실질적으로 수직할 수 있다. 제3 방향(D3)은 제1 방향(D1) 및 제2 방향(D2)과 교차할 수 있다. 예를 들어, 제3 방향(D3)은 기판(100)의 제1 면(100a)에 대해 실질적으로 수직할 수 있다.
패드 영역(PAD)은 제1 기판(100)의 엣지 부분에 제공되고, 픽셀 어레이 영역(APS)을 둘러쌀 수 있다. 패드 단자들(900)이 패드 영역(PAD) 상에 제공될 수 있다. 패드 단자들(900)은 픽셀 영역들(PX)에서 발생한 전기적 신호를 외부로 출력할 수 있다. 또는 외부의 전기적 신호 또는 전압은 패드 단자들(900)을 통해 픽셀 영역들(PX)로 전달될 수 있다. 패드 영역(PAD)이 제1 기판(100)의 엣지 부분에 배치되므로, 패드 단자들(900)이 외부와 용이하게 접속할 수 있다. 이하, 간소화를 위해 단수의 패드 단자(900)에 관하여 기술한다. 옵티컬 블랙 영역(OB)에 관해서는 후술한다. 이하, 이미지 센서의 센서 칩(10)의 픽셀 어레이 영역(APS)에 대하여 보다 상세하게 설명한다.
도 3a는 실시예들에 따른 이미지 센서의 픽셀 어레이 영역을 도시한 평면도로, 도 2a의 A영역을 확대 도시한 도면이다. 도 3b는 도 3a의 Ⅱ-Ⅱ'선을 따라 자른 단면 및 도 2b의 B영역을 확대 도시한 도면이다. 도 3c는 도 3b의 C영역을 확대한 도면이다. 이하, 앞서 설명한 바와 중복되는 내용은 생략한다.
도 3a, 도 3b, 및 도 3c를 참조하면, 이미지 센서는 제1 기판(100), 제1 배선층(800), 분리 패턴(200), 절연층(400), 컬러 필터들(CF), 펜스 패턴(300), 및 마이크로렌즈층(500)을 포함할 수 있다.
제1 기판(100)은 서로 대향하는 제1 면(100a) 및 제2 면(100b)을 가질 수 있다. 제1 기판(100)의 제1 면(100a)은 후면이고, 제2 면(100b)은 전면일 수 있다. 빛은 제1 기판(100)의 제1 면(100a)으로 입사될 수 있다. 제1 기판(100)은 반도체 기판 또는 SOI(Silicon on insulator) 기판일 수 있다. 반도체 기판은 예를 들어, 실리콘 기판, 게르마늄 기판, 또는 실리콘-게르마늄 기판을 포함할 수 있다. 제1 기판(100)은 3족 원소를 더 포함할 수 있다. 3족 원소는 제1 도전형의 불순물일 수 있다. 제1 기판(100)은 제1 도전형의 불순물을 포함하여, 제1 도전형을 가질 수 있다. 예를 들어, 제1 도전형의 불순물은 알루미늄(Al), 붕소(B), 인듐(In) 및/또는 갈륨(Ga)과 같은 p형 불순물을 포함할 수 있다. 제1 기판(100)은 픽셀 영역들(PX)을 가질 수 있다. 도 3b와 같이 픽셀 영역들(PX)은 서로 인접한 제1 픽셀 영역(PX1) 및 제2 픽셀 영역(PX2)을 포함할 수 있다.
제1 기판(100)은 광전 변환 영역들(PD)을 포함할 수 있다. 광전 변환 영역들(PD)은 제1 기판(100)의 제1 면(100a) 및 제2 면(100b) 사이에 개재될 수 있다. 광전 변환 영역들(PD)이 제1 기판(100) 내에서 픽셀 영역들(PX)에 각각 제공될 수 있다. 광전 변환 영역들(PD) 각각은 도 1의 광전 변환 영역(PD)과 동일한 기능 및 역할을 수행할 수 있다. 광전 변환 영역들(PD)은 5족 원소를 더 포함할 수 있다. 3족 원소는 제2 도전형의 불순물일 수 있다. 광전 변환 영역들(PD)은 제1 기판(100) 내에 제2 도전형의 불순물로 도핑된 영역일 수 있다. 제2 도전형의 불순물은 제1 도전형의 불순물과 반대되는 도전형을 가질 수 있다. 제2 도전형의 불순물은 인, 비소, 비스무스, 및/또는 안티몬과 같은 n형 불순물을 포함할 수 있다. 광전 변환 영역들(PD)은 제1 기판(100)의 제1 면(100a)에서 깊게 배치될 수 있다.
분리 패턴(200)이 제1 기판(100) 내에 제공되며, 픽셀 영역들(PX)을 정의할 수 있다. 예를 들어, 분리 패턴(200)은 제1 기판(100)의 픽셀 영역들(PX) 사이에 제공될 수 있다. 분리 패턴(200)은 픽셀 분리 패턴일 수 있다. 분리 패턴(200)은 제1 트렌치(201) 내에 제공될 수 있고, 제1 트렌치(201)는 제1 기판(100)의 제2 면(100b)으로부터 리세스될 수 있다. 분리 패턴(200)은 깊은 소자 분리(Deep Trench Isolation)막일 수 있다. 분리 패턴(200)은 제1 기판(100)의 제1 면(100a)을 관통할 수 있다. 도 3b와 같이 분리 패턴(200)의 상면의 너비(W11)는 분리 패턴(200)의 하면의 너비(W12)보다 클 수 있다. 이 때, 분리 패턴(200)의 상면은 제1 기판(100)의 제1 면(100a)과 공면(coplanar)을 이룰 수 있다. 분리 패턴(200)의 하면은 상면과 대향될 수 있다. 분리 패턴(200)은 제1 분리 패턴(210) 및 제2 분리 패턴(220)을 포함할 수 있다. 제1 분리 패턴(210)은 제1 트렌치(201)의 측벽을 따라 제공될 수 있다. 제1 분리 패턴(210)은 예를 들어, 실리콘계 절연 물질(예를 들어, 실리콘 질화물, 실리콘 산화물, 및/또는 실리콘 산화질화물) 및/또는 고유전 물질(예를 들어, 하프늄 산화물 및/또는 알루미늄 산화물)을 포함할 수 있다. 다른 예로, 제1 분리 패턴(210)은 복수의 층들을 포함하고, 상기 층들은 서로 다른 물질을 포함할 수 있다. 제1 분리 패턴(210)은 제1 기판(100)보다 낮은 굴절률을 가질 수 있다. 이에 따라, 제1 기판(100)의 픽셀 영역들(PX) 사이에 크로스 토크(crosstalk) 현상이 방지/감소할 수 있다.
제2 분리 패턴(220)은 제1 분리 패턴(210) 내에 제공될 수 있다. 제1 분리 패턴(210)은 제2 분리 패턴(220) 및 제1 기판(100) 사이에 개재될 수 있다. 제2 분리 패턴(220)은 제1 분리 패턴(210)에 의해 제1 기판(100)과 이격될 수 있다. 이에 따라, 이미지 센서 동작 시, 제2 분리 패턴(220)이 제1 기판(100)과 전기적으로 분리될 수 있다. 제2 분리 패턴(220)은 결정질 반도체 물질, 예를 들어, 폴리 실리콘을 포함할 수 있다. 일 예로, 제2 분리 패턴(220)은 도펀트를 더 포함할 수 있고, 상기 도펀트는 제1 도전형의 불순물 또는 제2 도전형의 불순물을 포함할 수 있다. 예를 들어, 제2 분리 패턴(220)은 도핑된 폴리 실리콘을 포함할 수 있다.
컬러 필터들(CF)은 제1 기판(100)의 제1 면(100a) 상에서 픽셀 영역들(PX) 상에 각각 배치될 수 있다. 예를 들어, 컬러 필터들(CF)은 광전 변환 영역들(PD)에 대응되는 위치들에 각각 제공될 수 있다. 컬러 필터들(CF) 각각은 레드 필터, 블루 필터, 및 그린 필터 중에서 어느 하나를 포함할 수 있다. 컬러 필터들(CF)은 컬러 필터 어레이들을 이룰 수 있다. 예를 들어, 컬러 필터들(CF)은 평면적 관점에서 제1 방향(D1) 및 제2 방향(D2)을 따라 배열된 어레이를 이룰 수 있다.
펜스 패턴(300)이 분리 패턴(200) 상에 배치될 수 있다. 예를 들어, 펜스 패턴(300)은 분리 패턴(200)과 평면적 관점에서 오버랩될 수 있다. 펜스 패턴(300)은 인접한 두 컬러 필터들(CF) 사이에 개재되어, 컬러 필터들(CF)을 분리시킬 수 있다. 예를 들어, 펜스 패턴(300)에 의해 복수의 컬러 필터들(CF)이 서로 물리적 및 광학적으로 분리될 수 있다.
펜스 패턴(300)은 분리 패턴(200)과 평면적 관점에서 오버랩될 수 있다. 펜스 패턴(300)은 분리 패턴(200)과 대응되는 평면 형상을 가질 수 있다. 예를 들어, 펜스 패턴(300)은 도 3a와 같이 그리드(grid) 형상을 가질 수 있다. 평면적 관점에서, 펜스 패턴(300)은 픽셀 영역들(PX) 각각을 둘러쌀 수 있다. 예를 들어, 펜스 패턴(300)은 각각의 컬러 필터들(CF)을 둘러쌀 수 있다. 펜스 패턴(300)은 제1 부분들 및 제2 부분들을 포함할 수 있다. 제1 부분들은 제1 방향(D1)과 나란하게 연장되고, 서로 제2 방향(D2)으로 이격될 수 있다. 제2 부분들 각각은 제2 방향(D2)과 나란하게 연장될 수 있다. 제2 부분들은 서로 제1 방향(D1)으로 이격될 수 있다. 제2 부분들은 제1 부분들과 연결될 수 있다.
펜스 패턴(300)은 도 3b와 같이 제1 펜스 패턴(310) 및 제2 펜스 패턴(320)을 포함할 수 있다. 제1 펜스 패턴(310)은 분리 패턴(200) 및 제2 펜스 패턴(320) 사이에 배치될 수 있다. 제1 펜스 패턴(310)은 금속 및/또는 금속 질화물과 같은 도전 물질을 포함할 수 있다. 예를 들어, 제1 펜스 패턴(310)은 티타늄 및/또는 티타늄 질화물을 포함할 수 있다.
제2 펜스 패턴(320)은 제1 펜스 패턴(310) 상에 배치될 수 있다. 제2 펜스 패턴(320)은 제1 펜스 패턴(310)과 다른 물질을 포함할 수 있다. 제2 펜스 패턴(320)은 유기물을 포함할 수 있다. 제2 펜스 패턴(320)은 저굴절 물질을 포함하고, 절연 특성을 가질 수 있다. 제2 펜스 패턴(320)은 예를 들어, 직사각형의 단면을 가질 수 있다. 펜스 패턴(300)의 하면의 너비는 펜스 패턴(300)의 상면의 너비보다 더 작을 수 있다. 이에 따라, 제1 기판(100)에 입사되는 빛의 양이 증가될 수 있다. 펜스 패턴(300)에 관하여는 도 3c의 설명에서 보다 상세하게 기술한다.
절연층(400)은 제1 기판(100)과 컬러 필터들(CF) 사이 및 분리 패턴(200)과 펜스 패턴(300) 사이에 개재될 수 있다. 절연층(400)은 제1 기판(100)의 제1 면(100a) 및 분리 패턴(200)의 상면을 덮을 수 있다. 절연층(400)은 후면 절연층일 수 있다. 절연층(400)은 하부 반사방지(bottom antireflective coating, 이하, BARC)층을 포함할 수 있다. 절연층(400)은 복수의 층들을 포함할 수 있고, 상기 절연층(400)의 층들은 서로 다른 기능을 할 수 있다.
이하, 실시예들에 따른 절연층(400), 컬러 필터들(CF), 보호막(470), 및 마이크로렌즈층(500)에 대하여 보다 상세하게 설명한다.
도 3b 및 도 3c를 참조하면, 컬러 필터들(CF)은 제1 기판(100)의 제1 면(100a) 상에 제공되며, 서로 옆으로 배치될 수 있다. 컬러 필터들(CF)은 서로 인접한 제1 컬러 필터(CF1) 및 제2 컬러 필터(CF2)를 포함할 수 있다. 제1 컬러 필터(CF1) 및 제2 컬러 필터(CF2)는 제1 픽셀 영역(PX1) 및 제2 픽셀 영역(PX2) 상에 각각 대응될 수 있다. 예를 들어, 제1 컬러 필터(CF1) 및 제2 컬러 필터(CF2)는 제1 픽셀 영역(PX1) 및 제2 픽셀 영역(PX2) 상에 각각 제공될 수 있다. 제2 컬러 필터(CF2)는 제1 컬러 필터(CF1)와 다른 종류의 컬러 필터일 수 있다. 예를 들어, 제2 컬러 필터(CF2)는 레드 필터, 블루 필터, 및 그린 필터 중에서 어느 하나이고, 제1 컬러 필터(CF1)는 레드 필터, 블루 필터, 및 그린 필터 중에서 다른 하나일 수 있다. 이와 달리, 제2 컬러 필터(CF2)는 제1 컬러 필터(CF1)는 동일한 종류의 컬러 필터일 수 있다.
펜스 패턴(300)이 절연층(400) 상에서 컬러 필터들(CF) 사이에 개재될 수 있다. 펜스 패턴(300)은 분리 패턴(200)과 수직적으로 오버랩될 수 있다. 본 명세서에서 수직적은 제3 방향(D3) 또는 제3 방향(D3)의 반대 방향과 나란한 것을 의미할 수 있다. 외부의 빛은 마이크로렌즈층(500) 및 컬러 필터들(CF)을 통해 제1 기판(100)의 제1 면(100a)으로 입사될 수 있다. 이 때, 빛은 제1 기판(100)의 제1 면(100a)에 대해 기울어진 방향으로 입사될 수 있다. 펜스 패턴(300)은 제1 컬러 필터(CF1)에 입사된 빛이 제2 픽셀 영역(PX2)의 광전 변환 영역(PD)으로 전달되는 것을 방지할 수 있다. 마찬가지로, 펜스 패턴(300)은 제2 컬러 필터(CF2)에 입사된 빛이 제1 픽셀 영역(PX1)의 광전 변환 영역(PD)으로 전달되는 것을 방지할 수 있다. 이에 따라, 이미지 센서의 픽셀 영역들(PX) 사이의 크로스 토크(crosstalk)의 발생이 감소할 수 있다.
펜스 패턴(300)은 제1 펜스 패턴(310) 및 제2 펜스 패턴(320)을 포함할 수 있다. 제1 펜스 패턴(310)은 제1 하면(310b), 제1 측벽(310c), 및 제1 상면(310a)을 가질 수 있다. 제1 펜스 패턴(310)의 제1 하면(310b)은 펜스 패턴(300)의 하면에 해당할 수 있다. 제1 펜스 패턴(310)의 제1 상면(310a)은 제1 하면(310b)과 대향될 수 있다. 제1 측벽(310c)은 제1 상면(310a)의 엣지 및 제1 하면(310b)의 엣지를 연결할 수 있다. 제1 측벽(310c)은 제1 하면(310b)에 대해 경사질 수 있다. 제1 펜스 패턴(310)은 배리어층으로 기능할 수 있다. 실시예들에 따르면, 제1 기판(100) 및 절연층(400) 사이의 계면에 전하들이 트랩될 수 있다. 제1 펜스 패턴(310)의 제1 하면(310b)은 절연층(400)과 접촉하여, 제1 펜스 패턴(310)이 상기 트랩된 전하들을 제거할 수 있다. 제1 펜스 패턴(310)은 접착층으로 기능하여, 제2 펜스 패턴(320)이 제1 펜스 패턴(310)에 의해 절연층(400)에 양호하게 부착될 수 있다.
펜스 패턴(300)의 너비가 과도하게 크면, 외부에서 입사되는 빛이 펜스 패턴(300)에 의해 흡수 또는 반사되어 제1 기판(100)으로 전달되지 않을 수 있다. 펜스 패턴(300)의 하면의 면적이 클수록, 제1 기판(100)에 입사되는 빛의 양이 감소할 수 있다. 실시예들에 따르면, 제1 펜스 패턴(310)의 제1 하면(310b)은 비교적 작은 너비(W1)를 가질 수 있다. 제1 펜스 패턴(310)의 제1 하면(310b)의 너비(W1)는 제1 상면(310a)의 너비(W3)보다 더 작을 수 있다. 제1 펜스 패턴(310)의 제1 하면(310b)의 너비(W1)는 대략 45nm 내지 55nm일 수 있다. 제1 펜스 패턴(310)의 제1 하면(310b)이 55nm 이하의 너비(W1)를 가져, 제1 기판(100)의 픽셀 영역들(PX) 각각에 입사되는 빛의 양이 증가될 수 있다. 예를 들어, 제1 기판(100)의 광전 변환 영역들(PD) 각각에 입사되는 빛의 양이 증가될 수 있다. 제1 펜스 패턴(310)의 제1 하면(310b)의 너비(W1)가 45nm이상이므로, 제1 펜스 패턴(310)은 픽셀 영역들(PX) 사이의 크로스 토크를 방지할 수 있다. 제1 펜스 패턴(310)의 제1 하면(310b)의 너비(W1)는 분리 패턴(200)의 상면의 너비(W11)보다 더 작을 수 있다.
제1 펜스 패턴(310)은 예를 들어, 모래시계와 같은 형상을 가질 수 있다. 예를 들어, 제1 펜스 패턴(310)은 하부, 중간부, 및 상부를 포함할 수 있다. 제1 펜스 패턴(310)의 하부는 제1 하면(310b)을 포함할 수 있다. 제1 펜스 패턴(310)의 상부는 제1 상면(310a)을 포함할 수 있다. 제1 펜스 패턴(310)의 중간부는 하부 및 상부 사이에 제공될 수 있다. 제1 펜스 패턴(310)의 중간부의 너비는 제1 펜스 패턴(310)의 제1 하면(310b)의 너비(W1) 및 제1 상면(310a)의 너비(W3)보다 더 작을 수 있다. 예를 들어. 제2 펜스 패턴(320)의 최소 너비는 제1 하면(310b)보다 높고 제1 상면(310a)보다 낮은 위치에서 측정된 값일 수 있다.
제2 펜스 패턴(320)이 제1 펜스 패턴(310)의 제1 상면(310a) 상에 배치될 수 있다. 제2 펜스 패턴(320)은 서로 대향하는 제2 하면 및 제2 상면(320a)을 가질 수 있다. 제2 펜스 패턴(320)의 제2 하면은 제1 펜스 패턴(310)의 제1 상면(310a)과 물리적으로 접촉할 수 있다. 제1 펜스 패턴(310)의 제1 상면(310a)의 엣지 부분은 제2 펜스 패턴(320)에 의해 덮히지 않을 수 있다.
제2 펜스 패턴(320)의 너비(W2)는 제1 펜스 패턴(310)의 제1 상면(310a)의 너비(W3)보다 작되, 제1 하면(310b)의 너비(W1)보다 클 수 있다. 예를 들어, 제2 펜스 패턴(320)의 너비(W2)는 72nm 내지 88nm일 수 있다. 본 명세서에서 별도의 한정이 없는 한 제2 펜스 패턴(320)의 너비는 제2 펜스 패턴(320)의 제2 하면(320b)의 너비를 의미할 수 있다. 제2 펜스 패턴(320)의 너비(W2)가 72nm 이상이므로, 제2 펜스 패턴(320)이 컬러 필터들(CF) 사이의 크로스 토크 및 제1 기판(100)의 픽셀 영역들(PX) 사이의 크로스 토크를 충분히 방지할 수 있다. 제2 펜스 패턴(320)의 너비(W2)가 88nm 이하이므로, 제1 기판(100)의 픽셀 영역들(PX) 각각에 입사되는 빛의 양이 증가될 수 있다. 제2 펜스 패턴(320)의 너비(W3)는 분리 패턴(200)의 상면의 너비(W11)와 실질적으로 동일 또는 유사할 수 있다.
제2 펜스 패턴(320)의 제2 상면(320a)은 펜스 패턴(300)의 상면에 해당할 수 있다. 제2 펜스 패턴(320)의 제2 상면(320a)의 너비는 제2 펜스 패턴(320)의 제2 하면(320b)의 너비와 실질적으로 동일할 수 있다. 예를 들어, 제2 펜스 패턴(320)의 제2 상면(320a)의 너비는 72nm 내지 88nm일 수 있다.
제2 펜스 패턴(320)의 너비가 불균일한 경우, 제2 펜스 패턴(320)의 구조적 안정성이 감소하거나 입사되는 빛이 제2 펜스 패턴(320)에 의해 외부로 반사될 수 있다. 실시예들에 따르면, 제2 펜스 패턴(320)의 너비(W2)는 수직적 레벨에 따라 균일할 수 있다. 예를 들어, 제2 펜스 패턴(320)의 제2 상면(320a)의 너비는 제2 펜스 패턴(320)의 제2 하면(320b)의 너비와 실질적으로 동일할 수 있다. 제2 펜스 패턴(320)의 최대 너비 및 최소 너비 각각은 72nm 내지 88nm의 조건을 만족할 수 있다. 제2 펜스 패턴(320)의 최대 너비는 최소 너비의 100% 내지 102%일 수 있다. 이에 따라, 제2 펜스 패턴(320)의 구조적 안정성이 향상되고, 제1 기판(100)의 픽셀 영역들(PX)에 입사되는 빛의 양이 증가될 수 있다.
제2 펜스 패턴(320)의 높이(H2)는 제1 펜스 패턴(310)의 높이(H1)보다 더 클 수 있다.
제2 펜스 패턴(320)은 저굴절 물질을 포함할 수 있다. 제2 펜스 패턴(320)의 굴절률은 제1 기판(100)보다 작을 수 있다. 예를 들어, 제2 펜스 패턴(320)의 굴절률은 약 1.3 이하일 수 있다. 도 3c와 같이 제2 펜스 패턴(320)은 폴리머 구조체(321) 및 상기 폴리머 구조체(321) 내의 나노 파티클들(323)을 포함할 수 있다. 나노 파티클들(323)은 상기 폴리머 구조체(321) 내에 분산될 수 있다. 예를 들어, 나노 파티클들(323)은 서로 이격될 수 있다. 나노 파티클들(323)은 실리카를 포함할 수 있다. 빛은 폴리머 구조체(321) 및 나노 파티클들(323) 사이의 계면들에 의해 반사될 수 있다. 이에 따라, 제2 펜스 패턴(320)은 저굴절률을 가질 수 있다. 제2 펜스 패턴(320)은 컬러 필터들(CF)의 사이의 크로스 토크 및 제1 기판(100)의 픽셀 영역들(PX)에 사이의 광학적 간섭을 효과적으로 방지할 수 있다. 이하, 도 3c를 제외한 도면에 있어서, 간소화를 위해 폴리머 구조체(321) 및 나노 파티클들(323)을 별도로 도시하지 않는다.
절연층(400)은 분리 패턴(200) 및 펜스 패턴(300) 사이 및 제1 기판(100)과 컬러 필터들(CF) 사이에 개재될 수 있다. 절연층(400)은 기판(100)의 제1 면(100a) 상에 적층된 제1 절연층(410), 제2 절연층(420), 제3 절연층(430), 제4 절연층(440), 및 제5 절연층(450)을 포함할 수 있다. 제1 절연층(410)은 제1 기판(100)의 제1 면(100a) 및 분리 패턴(200)의 상면과 접촉하고, 제1 기판(100)의 픽셀 영역들(PX)과 오버랩될 수 있다. 제2 절연층(420)은 제1 절연층(410)의 상면 상에 배치될 수 있다. 제1 절연층(410) 및 제2 절연층(420)은 고정 전하막들일 수 있다. 고정 전하막들 각각은 금속산화막 또는 금속 불화막으로 이루어질 수 있다 상기 금속 산화막은 화학양론비 보다 부족한 양의 산소를 포함하고, 상기 금속 불화막은 화학양론비 보다 부족한 양의 불소를 포함할 수 있다. 예를 들어, 제1 절연층(410)은 하프늄(Hf), 지르코늄(Zr), 알루미늄(Al), 탄탈륨(Ta), 티타늄(Ti), 이트륨 및 란타노이드를 포함하는 그룹에서 선택되는 적어도 하나의 금속을 포함하는 금속 산화물(metal oxide) 또는 금속 불화물(metal fluoride)로 이루어질 수 있다. 제2 절연층(420)은 제1 절연층(410)의 예에서 설명한 바와 같은 금속 산화물(metal oxide) 또는 금속 불화물(metal fluoride)을 포함할 수 있다. 다만, 제2 절연층(420)은 제1 절연층(410)과 다른 물질을 포함할 수 있다. 일 예로, 제1 절연층(410)은 알루미늄 산화물을 포함하고, 제2 절연층(420)은 하프늄 산화막을 포함할 수 있다. 제1 절연층(410) 및 제2 절연층(420) 각각은 음의 고정전하를 가지고, 정공의 축적(hole accumulation)을 발생시킬 수 있다. 제1 절연층(410) 및 제2 절연층(420)에 의해 제1 기판(100)의 암전류의 발생 및 화이트 스팟(white spot)이 효과적으로 감소될 수 있다. 제2 절연층(420)의 두께는 제1 절연층(410)의 두께보다 클 수 있다.
제3 절연층(430)이 제2 절연층(420) 상에 배치될 수 있다. 제3 절연층(430)은 제1 실리콘 함유 물질을 포함할 수 있다. 제1 실리콘 함유 물질은 예를 들어, 테트라에틸오소실리케이트(Tetraethyl orthosilicate, TEOS) 또는 실리콘 산화물을 포함할 수 있다. 제3 절연층(430)은 좋은 매립 특성을 가질 수 있다. 제3 절연층(430)은 일 예로, 플라즈마 화학기상증착법(Plasma Enhanced CVD)에 의해 형성될 수 있으나, 이에 제약되지 않는다. 제3 절연층(430)의 두께는 제1 절연층(410)의 두께보다 크고, 제2 절연층(420)의 두께보다 클 수 있다.
제4 절연층(440)이 제3 절연층(430) 상에 배치될 수 있다. 제4 절연막은 제3 절연층(430)과 다른 물질을 포함할 수 있다. 제4 절연막은 제2 실리콘 함유 물질을 포함하고, 제2 실리콘 함유 물질은 제1 실리콘 함유 물질과 다를 수 있다. 일 예로, 제4 절연막은 실리콘 질화물을 포함할 수 있다. 제4 절연층(440)의 두께는 제3 절연층(430)의 두께보다 클 수 있다.
제5 절연층(450)이 제4 절연층(440)과 제1 펜스 패턴(310) 사이 및 제4 절연층(440)과 컬러 필터들(CF) 사이에 배치될 수 있다. 제5 절연층(450)은 제1 펜스 패턴(310)의 제1 하면(310b)과 물리적으로 접촉할 수 있다. 제5 절연층(450)은 접착막 또는 캐핑막일 수 있다. 제5 절연층(450)은 고유전 물질 또는 금속 산화물을 포함할 수 있다. 제5 절연층(450)은 제2 절연층(420)과 동일한 물질을 포함할 수 있다. 예를 들어, 제4 절연층(440)은 하프늄 산화물을 포함할 수 있다. 제5 절연층(450)의 두께는 제1 절연층(410)의 두께 및 제2 절연층(420)의 두께보다 크고, 제3 절연층(430)의 두께 및 제4 절연층(440)의 두께보다 작을 수 있다. 절연층(400)의 두께는 제1 내지 제5 절연층들(410, 420, 430, 440, 450)의 두께들의 총합을 의미할 수 있다.
절연층(400)의 층들의 개수는 다양하게 변형될 수 있다. 예를 들어, 제1 내지 제5 절연층들(410, 420, 430, 440, 450) 중에서 적어도 하나는 생략될 수 있다.
보호막(470)이 절연층(400)의 상면, 펜스 패턴(300)의 측벽, 및 펜스 패턴(300)의 상면을 덮을 수 있다. 예를 들어, 보호막(470)은 제1 펜스 패턴(310)의 제1 측벽(310c), 제2 펜스 패턴(320)의 제2 측벽, 및 제2 펜스 패턴(320)의 제2 상면(320a)을 콘포말하게 덮을 수 있다. 예를 들어, 제1 펜스 패턴(310)의 제1 측벽(310c) 상의 절연층(400)의 두께는 제2 펜스 패턴(320)의 제2 상면(320a) 상의 절연층(400)의 두께와 실질적으로 동일할 수 있다. 보호막(470)은 제1 펜스 패턴(310)의 제1 상면(310a)의 일부와 물리적으로 접촉할 수 있다. 예를 들어, 보호막(470)은 제1 펜스 패턴(310)의 제1 상면(310a)의 엣지 부분을 덮을 수 있다. 보호막(470)의 두께는 절연층(400)의 두께보다 작을 수 있다. 보호막(470)은 고유전 물질을 포함하고, 절연 특성을 가질 수 있다. 예를 들어, 보호막(470)은 알루미늄 산화물 또는 하프늄 산화물을 포함할 수 있다. 구체적으로, 보호막(470)은 알루미늄 산화물을 포함할 수 있으나, 이에 제약되지 않는다. 보호막(470)은 습기와 같은 외부 환경으로부터 제1 기판(100)의 광전 변환 영역들(PD)을 보호할 수 있다.
컬러 필터들(CF)은 보호막(470) 상에서 서로 옆으로 이격 배치될 수 있다. 펜스 패턴(300)의 측벽은 서로 대향하는 제1 측벽 및 제2 측벽을 포함할 수 있다. 제1 컬러 필터(CF1) 및 제2 컬러 필터(CF2)는 펜스 패턴(300)의 제1 측벽 및 제2 측벽 상에 각각 배치될 수 있다. 컬러 필터들(CF)은 제2 펜스 패턴(320)의 제2 상면(320a) 상으로 연장되지 않을 수 있다.
도 3b 및 도 3c를 참조하면, 컬러 필터들(CF) 각각의 상면(CFa)은 위로 볼록할 수 있다. 예를 들어, 도 3b와 같이 컬러 필터들(CF) 각각의 상면(CFa)은 센터 부분 및 엣지 부분을 가질 수 있다. 각 컬러 필터(CF)의 상면(CFa)의 센터 부분의 레벨은 엣지 부분의 레벨보다 더 높을 수 있다. 그러나, 컬러 필터들(CF)의 형상은 이에 제약되지 않는다. 본 명세서에서 레벨은 수직적 레벨을 의미할 수 있다. 두 면들 사이의 레벨 차이는 제3 방향(D3)에서 측정될 수 있다.
마이크로렌즈층(500)은 제1 기판(100)의 제1 면(100a) 상에 배치될 수 있다. 예를 들어, 마이크로렌즈층(500)은 컬러 필터들(CF) 및 펜스 패턴(300) 상에 배치될 수 있다. 보호막(470)은 제2 펜스 패턴(320)의 제2 상면(320a) 및 마이크로렌즈층(500) 사이에 개재될 수 있다.
마이크로렌즈층(500)은 평탄화 부분(520) 및 렌즈 부분들(510)을 포함할 수 있다. 렌즈 부분들(510)은 제1 기판(100)의 광전 변환 영역들(PD)과 대응되는 위치에 각각 제공될 수 있다. 예를 들어, 렌즈 부분들(510)은 컬러 필터들(CF) 상에 각각 제공되며, 컬러 필터들(CF)과 각각 대응될 수 있다. 렌즈 부분들(510)은 평면적 관점에서 제1 방향(D1) 및 제2 방향(D2)을 따라 배열된 어레이를 이룰 수 있다. 렌즈 부분들(510) 각각은 제1 기판(100)의 제1 면(100a)으로부터 멀어지도록 돌출될 수 있다. 렌즈 부분들(510) 각각은 반구형의 단면을 가질 수 있다. 렌즈 부분들(510)은 입사되는 빛을 집광시킬 수 있다.
마이크로렌즈층(500)의 평탄화 부분(520)은 컬러 필터들(CF)과 렌즈 부분들(510) 사이 및 펜스 패턴(300)과 렌즈 부분들(510) 사이에 개재될 수 있다. 평탄화 부분(520)은 렌즈 부분들(510)과 일체로 형성되며, 경계면 없이 연결될 수 있다. 평탄화 부분(520)은 렌즈 부분들(510)과 동일한 물질을 포함할 수 있다. 다른 예로, 평탄화 부분(520)은 생략되고, 마이크로렌즈층(500)의 렌즈 부분들(510)은 서로 연결되지 않을 수 있다.
마이크로렌즈층(500)은 투명하여, 빛을 투과시킬 수 있다. 마이크로렌즈층(500)은 폴리머와 같은 유기 물질을 포함할 수 있다. 예를 들어, 마이크로렌즈층(500)은 포토레지스트 물질 또는 열경화성 수지를 포함할 수 있다.
이미지 센서는 렌즈 코팅층(530)을 더 포함할 수 있다. 렌즈 코팅층(530)은 투명할 수 있다. 렌즈 코팅층(530)은 마이크로렌즈층(500)의 상면을 콘포말하게 덮을 수 있다. 렌즈 코팅층(530)은 마이크로렌즈층(500)을 보호할 수 있다.
도 3b와 같이, 제1 기판(100)은 불순물 영역들(111)을 포함할 수 있다. 불순물 영역들(111)은 제1 기판(100) 내에서 픽셀 영역들(PX)에 각각 배치될 수 있다. 불순물 영역들(111)은 제1 기판(100)의 제2 면(100b)에 인접하여 배치될 수 있다. 불순물 영역들(111)의 바닥면들은 광전 변환 영역들(PD)과 이격될 수 있다. 불순물 영역들(111)은 제2 도전형의 불순물(예를 들어, n형 불순물)로 도핑된 영역들일 수 있다. 불순물 영역들(111)은 활성 영역들일 수 있다. 이 때, 활성 영역들은 트랜지스터의 동작을 위한 영역을 의미할 수 있고, 도 1을 참조하여 설명한 플로팅 확산 영역(FD) 및 트랜지스터의 소스/드레인 영역들을 포함할 수 있다. 트랜지스터는 도 1을 참조하여 설명한 트랜스퍼 트랜지스터(Tx), 소스 팔로워 트랜지스터(Sx), 리셋 트랜지스터(Rx), 또는 선택 트랜지스터(Ax)를 포함할 수 있다.
소자 분리 패턴(240)이 제1 기판(100) 내에 제공될 수 있다. 있다. 소자 분리 패턴(240)은 활성 영역들을 정의할 수 있다. 구체적으로, 각각의 픽셀 영역(PX)에서, 소자 분리 패턴(240)은 불순물 영역들(111)을 정의할 수 있고, 불순물 영역들(111)은 소자 분리 패턴(240)에 의해 서로 분리될 수 있다. 예를 들어, 소자 분리 패턴(240)은 제1 기판(100) 내에서 불순물 영역들(111) 중 어느 하나의 일측에 배치될 수 있다. 소자 분리 패턴(240)은 제2 트렌치 내에 제공될 수 있고, 제2 트렌치는 제1 기판(100)의 제2 면(100b)으로부터 리세스될 수 있다. 소자 분리 패턴(240)은 얕은 소자 분리(STI)막일 수 있다. 예를 들어, 소자 분리 패턴(240)의 높이는 분리 패턴(200)의 높이보다 더 작을 수 있다. 소자 분리 패턴(240)의 일부는 제1 분리 패턴(210)의 측벽과 연결될 수 있다. 소자 분리 패턴(240)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 및/또는 실리콘 산질화물을 포함할 수 있다.
게이트 패턴(700)이 제1 기판(100)의 제2 면(100b) 상에 배치될 수 있다. 게이트 패턴(700)은 앞서 도 1에서 설명한 트랜스퍼 트랜지스터(Tx), 소스 팔로워 트랜지스터(Sx), 리셋 트랜지스터(Rx), 또는 선택 트랜지스터(Ax)의 게이트 전극으로 기능할 수 있다. 예를 들어, 게이트 패턴(700)은 트랜스퍼 게이트(TG), 소스 팔로워 게이트(SG), 리셋 게이트(RG), 또는 선택 게이트(AG)를 포함할 수 있다. 도 3b에서 간소화를 위해 단수의 게이트 패턴(700)이 각 픽셀 영역(PX) 상에 배치되는 것으로 도시하였으나, 복수의 게이트 패턴들(700)이 각 픽셀 영역(PX) 상에 배치될 수 있다. 이하, 간소화를 위해 단수의 게이트 패턴(700)에 관하여 기술한다.
게이트 패턴(700)은 매립형 게이트 구조를 가질 수 있다. 예를 들어, 게이트 패턴(700)은 제1 부분(710) 및 제2 부분(720)을 포함할 수 있다. 게이트 패턴(700)의 제1 부분(710)은 제1 기판(100)의 제2 면(100b) 상에 배치될 수 있다. 게이트 패턴(700)의 제2 부분(720)은 제1 기판(100) 내로 돌출될 수 있다. 게이트 패턴(700)의 제2 부분(720)은 제1 부분(710)과 연결될 수 있다. 도시된 바와 달리, 게이트 패턴(700)은 평면 게이트 구조를 가질 수 있다. 이 경우, 게이트 패턴(700)은 제2 부분(720)을 포함하지 않을 수 있다. 게이트 패턴(700)은 금속 물질, 금속 실리사이드 물질, 폴리 실리콘, 및 이들의 조합을 포함할 수 있다. 이 때, 폴리 실리콘은 도핑된 폴리 실리콘을 포함할 수 있다.
게이트 절연 패턴(740)이 게이트 패턴(700)과 제1 기판(100) 사이에 개재될 수 있다. 게이트 절연 패턴(740)은 예를 들어, 실리콘계 절연 물질(예를 들어, 실리콘 산화물, 실리콘 질화물, 및/또는 실리콘 산화질화물) 및/또는 고유전 물질(예를 들어, 하프늄 산화물 및/또는 알루미늄 산화물)을 포함할 수 있다.
제1 배선층(800)이 제1 기판(100)의 제2 면(100b) 상에 배치될 수 있다. 제1 배선층(800)은 제1 하부 절연층(810), 제2 하부 절연층들(820) 및 제1 도전 구조체(830)를 포함할 수 있다. 제1 하부 절연층(810)은 제1 기판(100)의 제2 면(100b) 및 게이트 패턴(700)을 덮을 수 있다. 제2 하부 절연층들(820)은 제1 하부 절연층(810) 상에 적층될 수 있다. 제1 및 제2 하부 절연층들(810, 820)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 및/또는 실리콘 산화질화물과 같은 실리콘계 절연물질을 포함할 수 있다.
제1 도전 구조체(830)가 하부 절연층들(810, 820) 내에 제공될 수 있다. 제1 도전 구조체(830)는 콘택 플러그 부분, 배선 부분, 및 비아 부분을 포함할 수 있다. 상기 콘택 플러그 부분은 제1 하부 절연층(810) 내에 제공되고, 불순물 영역들(111) 및 게이트 패턴(700) 중 어느 하나와 전기적으로 연결될 수 있다. 제1 도전 구조체(830)의 배선 부분은 2개의 인접한 하부 절연층들(810, 820) 사이에 개재될 수 있다. 상기 배선 부분은 콘택 플러그 부분과 연결될 수 있다. 제1 도전 구조체(830)의 상기 비아 부분은 제2 하부 절연층들(820) 중 적어도 하나를 관통하며, 배선 부분과 연결될 수 있다. 제1 도전 구조체(830)는 광전 변환 영역들(PD)에서 출력된 광전 신호를 전달받을 수 있다.
이하, 실시예들에 따른 펜스 패턴을 설명한다.
도 4a 내지 도 4e는 각각 실시예들에 따른 이미지 센서의 픽셀 어레이 영역을 도시한 단면도들로, 도 3b의 C영역을 확대 도시한 단면들에 각각 대응된다. 이하, 도 3a 및 도 3b를 함께 참조하여 설명한다.
도 4a 내지 도 4e를 참조하면, 이미지 센서는 제1 기판(100) 분리 패턴(200), 절연층(400), 펜스 패턴(300), 보호막(470), 컬러 필터들(CF), 및 마이크로렌즈층(500)를 포함할 수 있다. 펜스 패턴(300)은 제1 펜스 패턴(310) 및 제2 펜스 패턴(320)을 포함할 수 있다. 제1 펜스 패턴(310) 및 제2 펜스 패턴(320)은 도 3a 내지 도 3c에서 설명한 바와 실질적으로 동일할 수 있다. 예를 들어, 제1 펜스 패턴(310)의 제1 하면(310b)의 너비(W1) 및 제2 펜스 패턴(320)의 너비(W2)는 도 3a 내지 도 3c에서 설명한 조건을 만족할 수 있다. 다만, 펜스 패턴(300)의 형상은 다양하게 변형될 수 있다.
도 4a와 같이 제1 펜스 패턴(310)은 역사다리꼴의 단면을 가질 수 있다. 제1 펜스 패턴(310)의 제1 하면(310b)의 너비(W1)는 제1 펜스 패턴(310)의 최소 너비이고, 제1 펜스 패턴(310)의 제1 상면(310a)의 너비(W3)는 제1 펜스 패턴(310)의 최대 너비일 수 있다. 제1 펜스 패턴(310)의 너비는 제1 상면(310a)에서 제1 하면(310b)으로 갈수록 감소할 수 있다.
도 4b와 같이 제1 펜스 패턴(310)은 하부 및 상부를 포함할 수 있다. 제1 펜스 패턴(310)의 하부는 직사각형의 단면을 가질 수 있다. 제1 펜스 패턴(310)의 제1 하면(310b)은 하부의 하면일 수 있다. 제1 펜스 패턴(310)의 하부의 너비는 실질적으로 균일할 수 있다. 제1 펜스 패턴(310)의 상부는 역사다리꼴의 형상을 가질 수 있다. 제1 펜스 패턴(310)의 상부의 너비는 제1 펜스 패턴(310)의 제1 상면(310a)을 향할수록 점진적으로 증가될 수 있다. 제1 펜스 패턴(310)의 제1 상면(310a)은 상부의 상면에 해당할 수 있다. 제1 펜스 패턴(310)의 상부는 하부와 동일한 물질을 포함하고, 경계면 없이 연결될 수 있다.
도 4c와 같이 제1 펜스 패턴(310)의 제1 상면(310a)의 너비(W3')는 제2 펜스 패턴(320)의 너비(W2)와 실질적으로 동일할 수 있다. 예를 들어, 제1 펜스 패턴(310)의 제1 상면(310a)의 너비(W3)는 72nm 내지 88nm일 수 있다. 도시된 바와 달리, 제1 펜스 패턴(310)의 제1 상면(310a)의 너비(W3')는 제2 펜스 패턴(320)의 너비(W2)보다 더 작을 수 있다.
도 4d를 참조하면, 제1 펜스 패턴(310)의 제1 하면(310b)의 너비(W1)는 분리 패턴(200)의 상면의 너비(W11)와 실질적으로 동일할 수 있다.
도 4e와 같이, 제1 펜스 패턴(310)의 제1 하면(310b)의 너비(W1)는 분리 패턴(200)의 상면의 너비(W11)보다 더 클 수 있다. 이에 따라, 제1 펜스 패턴(310)의 제1 하면(310b)의 일부는 제1 기판(100)의 제1 면(100a)과 수직적으로 오버랩될 수 있다.
도 4a 내지 도 4e에 있어서, 제1 기판(100), 분리 패턴(200), 절연층(400), 펜스 패턴(300), 보호막(470), 컬러 필터들(CF), 및 마이크로렌즈층(500)은 도 3a 내지 도 3c의 예에서 설명한 바와 실질적으로 동일할 수 있다. 도시되지 않았으나, 제1 기판(100)은 도 3a 내지 도 3c의 예에서 설명한 바와 같은 소자 분리 패턴(240) 및 불순물 영역들(111)을 더 포함하고, 이미지 센서는 제1 배선층(800), 게이트 패턴(700), 및 게이트 절연 패턴(740)을 더 포함할 수 있다.
도 5는 실시예들에 따른 이미지 센서의 픽셀 어레이 영역을 설명하기 위한 도면으로, 도 3a의 Ⅱ-Ⅱ'선을 따라 자른 단면 및 도 2b의 B영역을 확대 도시한 도면에 대응된다.
도 5를 참조하면, 이미지 센서는 제1 기판(100), 분리 패턴(200), 절연층(400), 펜스 패턴(300), 보호막(470), 컬러 필터들(CF), 및 마이크로렌즈층(500)를 포함할 수 있다.
분리 패턴(200')이 제1 기판(100) 내에 제공될 수 있다. 분리 패턴(200')은 제1 트렌치(201') 내에 제공되고, 제1 트렌치(201')는 제1 기판(100)의 제1 면(100a)을 관통할 수 있다. 제1 트렌치(201')의 바닥면은 제1 기판(100) 내에 제공될 수 있다. 분리 패턴(200')의 하면은 제1 기판(100)의 제2 면(100b)과 이격될 수 있다. 분리 패턴(200')의 상면은 제1 기판(100)의 제1 면(100a)과 실질적으로 동일한 레벨에 배치될 수 있다. 분리 패턴(200')의 상면의 너비(W11)는 분리 패턴(200')의 하면의 너비(W12)보다 더 클 수 있다. 분리 패턴(200')은 제1 분리 패턴(210)을 포함하되, 도 3a 내지 도 3b에서 설명한 제2 분리 패턴(220)을 포함하지 않을 수 있다.
분리 영역(120)이 제1 기판(100) 내에 제공될 수 있다. 분리 영역(120)은 분리 패턴(200')의 하면 및 제1 기판(100)의 제2 면(100b) 사이에 제공될 수 있다. 분리 영역(120)은 3족 원소를 포함할 수 있다. 예를 들어, 제1 도전형(예를 들어, p형)의 불순물로 도핑된 영역일 수 있다. 분리 영역(120)은 분리 패턴(200')과 함께 픽셀 영역들(PX)을 정의할 수 있다. 도시된 바와 달리, 분리 패턴(200')은 제1 기판(100)의 제2 면(100b)을 더 관통할 수 있다.
실시예들에 따르면, 도 3a 내지 도 3c의 예, 도 4a의 예, 도 4b의 예, 도 4c의 예, 도 4d의 예, 도 4e의 예, 및 도 5의 예는 서로 조합될 수 있다. 예를 들어, 제1 펜스 패턴(310)은 도 3c의 예에서 설명한 바와 같은 모래 시계의 형상을 가지고, 제1 펜스 패턴(310)의 제1 하면(310b)의 너비(W1)는 도 4e의 예에서 설명한 바와 같이 분리 패턴(200)의 상면의 너비(W11)보다 클 수 있다.
이하, 이미지 센서의 로직칩(20) 및 제1 기판(100)의 옵티컬 블랙 영역(OB)과 패드 영역(PAD)에 대하여 설명한다.
다시 도 2a 및 도 2b를 참조하면, 제1 기판(100)의 옵티컬 블랙 영역(OB)이 픽셀 어레이 영역(APS) 및 패드 영역(PAD) 사이에 개재될 수 있다. 옵티컬 블랙 영역(OB)은 제1 기준 픽셀 영역(RPX1) 및 제2 기준 픽셀 영역(RPX2)을 포함할 수 있다. 제1 기준 픽셀 영역(RPX1)은 제2 기준 픽셀 영역(RPX2)과 픽셀 어레이 영역(APS) 사이에 배치될 수 있다. 옵티컬 블랙 영역(OB)에서, 광전 변환 영역(PD)이 제1 기준 픽셀 영역(RPX1) 내에 제공될 수 있다. 제1 기준 픽셀 영역(RPX1)의 광전 변환 영역(PD)은 픽셀 영역들(PX)의 광전 변환 영역들(PD)과 동일한 평면적, 및 부피를 가질 수 있다. 광전 변환 영역(PD)은 제2 기준 픽셀 영역(RPX2) 내에 제공되지 않을 수 있다. 불순물 영역들(111), 게이트 패턴(700), 및 소자 분리 패턴(240)이 제1 및 제2 기준 픽셀 영역들(RPX1, RPX2) 각각에 각각 배치될 수 있다. 불순물 영역들(111), 게이트 패턴(700), 및 소자 분리 패턴(240)은 도 3b에서 설명한 바와 같다.
절연층(400)은 제1 기판(100)의 옵티컬 블랙 영역(OB) 및 패드 영역(PAD) 상으로 연장되고, 제1 기판(100)의 제1 면(100a)을 덮을 수 있다.
차광막(950)은 제1 기판(100)의 옵티컬 블랙 영역(OB)의 제1 면(100a) 상에 제공될 수 있다. 차광막(950)은 절연층(400)의 상면 상에 배치될 수 있다. 차광막(950)에 의해, 빛이 옵티컬 블랙 영역(OB)의 광전 변환 영역(PD)에 입사되지 않을 수 있다. 옵티컬 블랙 영역(OB)의 제1 및 제2 기준 픽셀 영역들(RPX1, RPX2)의 픽셀들은 광전 신호를 출력하지 않고, 노이즈 신호를 출력할 수 있다. 상기 노이즈 신호는 열 발생 또는 암 전류 등에 의해 생성되는 전자들에 의해 발생할 수 있다. 차광막(950)은 픽셀 어레이 영역(APS)을 덮지 않아, 빛이 픽셀 어레이 영역(APS) 내의 광전 변환 영역들(PD)에 입사될 수 있다. 픽셀 영역들(PX)에서 출력된 광전 신호에서 상기 노이즈 신호가 제거될 수 있다. 차광막(950)은 예를 들어, 텅스텐, 구리, 알루미늄, 또는 이들의 합금과 같은 금속을 포함할 수 있다.
제1 기판(100)의 옵티컬 블랙 영역(OB)에서, 제1 도전 패턴(911)이 절연층(400)과 차광막(950) 사이에 배치될 수 있다. 제1 도전 패턴(911)은 배리어층 또는 접착층의 역할을 할 수 있다. 제1 도전 패턴(911)은 금속 및/또는 금속 질화물을 포함할 수 있다. 예를 들어, 제1 도전 패턴(911)은 티타늄 및/또는 티타늄 질화물을 포함할 수 있다. 제1 도전 패턴(911)은 제1 기판(100)의 픽셀 어레이 영역(APS) 상으로 연장되지 않을 수 있다.
제1 기판(100)의 옵티컬 블랙 영역(OB)에서, 콘택 플러그(960)가 제1 기판(100)의 제1 면(100a) 상에 제공될 수 있다. 콘택 플러그(960)는 절연층(400) 내에 및 분리 패턴(200)의 최외곽 부분의 상면 상에 배치될 수 있다. 콘택 트렌치가 제1 기판(100)의 제1 면(100a) 상에 형성되고, 콘택 플러그(960)는 상기 콘택 트렌치 내에 제공될 수 있다. 콘택 플러그(960)는 차광막(950)과 다른 물질을 포함할 수 있다. 예를 들어, 콘택 플러그(960)는 알루미늄과 같은 금속 물질을 포함할 수 있다. 제1 도전 패턴(911)은 콘택 플러그(960)와 절연층(400) 사이 및 콘택 플러그(960)와 분리 패턴(200) 사이로 연장될 수 있다. 콘택 플러그(960)는 제1 도전 패턴(911)을 통해 제2 분리 패턴(220)과 전기적으로 연결될 수 있다. 이에 따라, 제2 분리 패턴(220)에 음의 바이어스 전압이 인가될 수 있다.
제1 기판(100)의 옵티컬 블랙 영역(OB)에서 보호 절연막(471)이 차광막(950)의 상면 및 콘택 플러그(960)의 상면 상에 배치될 수 있다. 보호 절연막(471)은 보호막(470)과 동일한 물질을 포함하며, 보호막(470)과 연결될 수 있다. 보호 절연막(471)은 보호막(470)과 일체로 형성될 수 있다. 다른 예로, 보호 절연막(471)은 보호막(470)과 별도의 공정에 의해 형성되고, 보호막(470)과 이격될 수 있다. 보호 절연막(471)은 고유전 물질(예를 들어, 알루미늄 산화물 및/또는 하프늄 산화물)을 포함할 수 있다.
필터링막(570)이 옵티컬 블랙 영역(OB)의 제1 면(100a) 상에 더 배치될 수 있다. 필터링막(570)은 보호 절연막(471)의 상면을 덮을 수 있다. 필터링막(570)은 컬러 필터들(CF)과 다른 파장의 빛을 차단할 수 있다. 예를 들어, 필터링막(570)은 적외선을 차단할 수 있다. 필터링막(570)은 블루 컬러 필터를 포함할 수 있으나, 이에 제약되지 않는다.
유기막(501)이 옵티컬 블랙 영역(OB)에서 필터링막(570)의 상면 상에 배치될 수 있다. 유기막(501)은 투명할 수 있다. 유기막(501)의 상면은 제1 기판(100)과 대향되며, 실질적으로 평평할 수 있다. 유기막(501)은 예를 들어, 폴리머를 포함할 수 있다. 유기막(501)은 절연 특성을 가질 수 있다. 도시된 바와 달리, 유기막(501)은 마이크로렌즈층(500)과 연결될 수 있다. 유기막(501)은 마이크로렌즈층(500)과 동일한 물질을 포함할 수 있다.
코팅층(531)이 유기막(501) 상에 제공될 수 있다. 코팅층(531)은 유기막(501)의 상면을 콘포말하게 덮을 수 있다. 코팅층(531)은 절연 물질을 포함하고, 투명할 수 있다. 코팅층(531)은 렌즈 코팅층(530)과 동일한 물질을 포함할 수 있다.
제1 배선층(800)은 제1 기판(100)의 제2 면(100b)을 덮고, 제1 기판(100)의 픽셀 어레이 영역(APS), 옵티컬 블랙 영역(OB), 및 패드 영역(PAD) 상에 제공될 수 있다.
이미지 센서는 회로 칩(20)을 더 포함할 수 있다. 회로 칩(20)은 센서 칩(10) 상에 적층될 수 있다. 회로 칩(20)은 제2 배선층(1800) 및 제2 기판(1000)을 포함할 수 있다. 제2 배선층(1800)은 제1 배선층(800) 및 제2 기판(1000) 사이에 개재될 수 있다. 집적 회로들(1700)이 제2 기판(1000)의 상면 상에 또는 제2 기판(1000) 내에 배치될 수 있다. 집적 회로들(1700)은 로직 회로들, 메모리 회로들, 또는 이들의 조합을 포함할 수 있다. 집적 회로들(1700)은 예를 들어, 트랜지스터들을 포함할 수 있다. 제2 배선층(1800)은 제3 하부 절연층들(1820) 및 제2 도전 구조체(1830)을 포함할 수 있다. 제2 도전 구조체들(1830)은 제3 하부 절연층들(1820) 사이에 또는 제3 하부 절연층들(1820) 내에 제공될 수 있다. 제2 도전 구조체들(1830)은 상기 집적 회로들(1700)과 전기적으로 연결될 수 있다. 제2 도전 구조체들(1830)은 비아 패턴을 더 포함할 수 있고, 비아 패턴은 제3 하부 절연층들(1820) 내에서 제2 도전 구조체들(1830)과 접속할 수 있다. 이하, 간소화를 위해 단수의 제2 도전 구조체들(1830)에 관하여 기술한다.
제1 기판(100)의 패드 영역(PAD) 상의 구성들에 대하여 설명한다.
패드 단자(900)가 제1 기판(100)의 패드 영역(PAD) 상에 배치될 수 있다. 패드 단자(900)는 제1 기판(100)의 제1 면(100a) 상에 배치될 수 있다. 패드 단자(900)는 제1 기판(100) 내에 매립될 수 있다. 예를 들어, 패드 트렌치(990)가 제1 기판(100)의 패드 영역(PAD)의 제1 면(100a) 상에 형성되고, 패드 단자(900)는 패드 트렌치(990) 내에 제공될 수 있다. 패드 단자(900)는 알루미늄, 구리, 텅스텐, 티타늄, 탄탈륨, 또는 이들의 합금과 같은 금속을 포함할 수 있다. 이미지 센서의 실장 공정에서, 본딩 와이어가 패드 단자(900) 상에 형성되어, 패드 단자(900)와 접속할 수 있다. 패드 단자(900)는 본딩 와이어를 통해 외부 장치와 전기적으로 연결될 수 있다.
제1 관통홀(901)은 패드 단자(900)의 제1 측에 배치될 수 있다. 제1 관통홀(901)은 패드 단자(900) 및 콘택 플러그(960) 사이에 제공될 수 있다. 제1 관통홀(901)은 절연층(400), 제1 기판(100), 및 제1 배선층(800)을 관통할 수 있다. 제1 관통홀(901)은 제2 배선층(1800)의 적어도 일부를 더 관통할 수 있다. 제1 관통홀(901)은 제1 바닥면 및 제2 바닥면을 가질 수 있다. 제1 관통홀(901)의 제1 바닥면은 제1 도전 구조체(830)를 노출시킬 수 있다. 제1 관통홀(901)의 제2 바닥면은 제1 바닥면보다 낮은 레벨에 배치될 수 있다. 제1 관통홀(901)의 제2 바닥면은 제2 도전 구조체(1830)를 노출시킬 수 있다.
제1 도전 패턴(911)은 제1 기판(100)의 패드 영역(PAD) 상으로 연장될 수 있다. 제1 기판(100)의 패드 영역(PAD)에서, 제1 도전 패턴(911)은 제1 기판(100)의 제1 면(100a) 상에 배치되고, 제1 관통홀(901)의 내측벽을 덮을 수 있다. 도 2a와 같이 패드 단자(900)는 복수 개로 제공될 수 있다. 복수의 패드 단자들(900)은 제1 패드 단자 및 제2 패드 단자를 포함할 수 있다. 도시되지 않았으나, 제1 도전 패턴(911)은 복수의 패드 단자들(900) 중 어느 하나(예를 들어, 제1 패드 단자)의 하면 및 측벽 상에 제공되고, 상기 어느 하나의 패드 단자(900)(예를 들어, 제1 패드 단자)와 전기적으로 연결될 수 있다.
제1 도전 패턴(911)은 제1 관통홀(901)의 측벽 및 제1 바닥면을 덮을 수 있다. 제1 도전 패턴(911)은 제1 도전 구조체(830)의 상면과 접촉할 수 있다. 이에 따라, 제1 도전 구조체(830)는 제1 도전 패턴(911)을 통해 상기 어느 하나의 패드 단자(900)(예를 들어, 제1 패드 단자)와 전기적으로 연결될 수 있다. 이미지 센서 동작 시, 전압이 상기 어느 하나의 패드 단자(900) 및 제1 도전 패턴(911)을 통해 제1 도전 구조체(830)에 인가될 수 있다. 상기 전압은 제1 도전 패턴(911) 및 콘택 플러그(960)을 통해 제2 분리 패턴(220)에 인가될 수 있다. 상기 전압은 음의 바이어스 전압일 수 있다.
제1 도전 패턴(911)은 제1 관통홀(901)의 제2 바닥면을 덮어, 제2 도전 구조체(1830)의 상면과 접속할 수 있다. 회로 칩(20) 내의 집적 회로들(1700)은 제2 도전 구조체(1830) 및 제1 도전 패턴(911)을 통해 상기 어느 하나의 패드 단자(900)(예를 들어, 제1 패드 단자)와 전기적으로 연결될 수 있다. 도시되지 않았으나, 제1 도전 패턴(911) 및 제1 관통홀(901)은 복수 개로 제공될 수 있다. 이 경우, 제1 도전 패턴(911) 중 다른 하나는 콘택 플러그(960)와 접속하지 않고, 제1 도전 구조체(830) 또는 제2 도전 구조체(1830)와 접속할 수 있다. 상기 제1 도전 패턴(911)은 회로 칩(20)의 집적 회로들(1700) 및 센서 칩(10)의 트랜지스터 사이의 전기적 통로로 기능할 수 있다. 제1 도전 패턴(911)은 구리, 텅스텐, 알루미늄, 티타늄, 탄탈륨, 또는 이들의 합금과 같은 금속을 포함할 수 있다.
제1 매립 패턴(921)이 제1 관통홀(901) 내에 제공되어, 제1 관통홀(901)을 채울 수 있다. 제1 매립 패턴(921)은 제1 기판(100)의 제1 면(100a) 상으로 연장되지 않을 수 있다. 제1 매립 패턴(921)은 저굴절 물질을 포함하고, 절연 특성을 가질 수 있다. 제1 매립 패턴(921)은 제1 펜스 패턴(310)과 동일한 물질을 포함할 수 있다. 제1 매립 패턴(921)은 도 3c의 제1 펜스 패턴(310)의 예에서 설명한 바와 같은 폴리머 구조체(321) 및 나노 파티클들(323)을 포함할 수 있다. 제1 매립 패턴(921)의 상면은 함몰부를 가질 수 있다. 예를 들어, 제1 매립 패턴(921)의 상면의 센터 부분은 엣지 부분보다 더 낮은 레벨에 배치될 수 있다.
제1 캐핑 패턴(931)이 제1 매립 패턴(921)의 상면 상에 배치되어, 함몰부를 채울 수 있다. 제1 캐핑 패턴(931)의 상면은 실질적으로 편평할 수 있다. 제1 캐핑 패턴(931)은 포토 레지스트 물질과 같은 절연성 폴리머를 포함할 수 있다.
제2 관통홀(902)은 패드 단자(900)의 제2 측에 배치될 수 있다. 패드 단자(900)의 제2 측은 제1 측과 다를 수 있다. 제2 관통홀(902)은 절연층(400), 제1 기판(100), 및 제1 배선층(800)을 관통할 수 있다. 제2 관통홀(902)은 제2 배선층(1800)의 일부를 관통하여, 제2 도전 구조체(1830)를 노출시킬 수 있다.
제1 기판(100)의 패드 영역(PAD)에서 제2 도전 패턴(912)은 제1 기판(100)의 제1 면(100a) 상에 제공될 수 있다. 제2 도전 패턴(912)은 도시된 바와 같이 패드 단자들(900) 중 다른 하나(예를 들어, 제2 패드 단자) 및 제1 기판(100) 사이에 개재되며, 상기 다른 하나의 패드 단자(900)(예를 들어, 제2 패드 단자)와 전기적으로 연결될 수 있다. 제2 도전 패턴(912)은 제2 관통홀(902) 내로 연장되어, 제2 관통홀(902)의 측벽 및 바닥면을 콘포말하게 덮을 수 있다. 제2 도전 패턴(912)은 제2 도전 구조체(1830)와 전기적으로 연결될 수 있다. 이미지 센서 동작 시, 회로 칩(20)의 집적 회로들(1700)은 제2 도전 구조체(1830), 제2 도전 패턴(912), 및 상기 다른 하나의 패드 단자(900)(예를 들어, 제2 패드 단자)를 통해 전기적 신호를 송수신할 수 있다.
제2 매립 패턴(922)이 제2 관통홀(902) 내에 제공되어, 제2 관통홀(902)을 채울 수 있다. 제2 매립 패턴(922)은 제1 기판(100)의 제1 면(100a) 상으로 연장되지 않을 수 있다. 제2 매립 패턴(922)은 저굴절 물질을 포함하고, 절연 특성을 가질 수 있다. 예를 들어, 제2 매립 패턴(922)은 제1 펜스 패턴(310)과 동일한 물질을 포함할 수 있다. 제2 매립 패턴(922)의 상면은 함몰부를 가질 수 있다.
제2 캐핑 패턴(932)이 제2 매립 패턴(922)의 상면 상에 배치되어, 함몰부를 채울 수 있다. 제2 캐핑 패턴(932)의 상면은 실질적으로 편평할 수 있다. 제2 캐핑 패턴(932)은 포토 레지스트 물질과 같은 절연성 폴리머를 포함할 수 있다.
보호 절연막(471)은 제1 기판(100)의 패드 영역(PAD) 상으로 연장될 제공될 수 있다. 보호 절연막(471)은 절연층(400)의 상면 상에 제공되고, 제1 관통홀(901) 및 제2 관통홀(902) 내로 연장될 수 있다. 보호 절연막(471)은 제1 관통홀(901) 내에서 제2 도전 패턴(912) 및 제2 매립 패턴(922) 사이에 개재될 수 있다. 보호 절연막(471)은 제2 관통홀(902) 내에서 제2 도전 패턴(912) 및 제2 매립 패턴(922) 사이에 개재될 수 있다. 보호 절연막(471)은 패드 단자(900)를 노출시킬 수 있다.
유기막(501) 및 코팅층(531)은 제1 기판(100)의 패드 영역(PAD) 상에 더 제공될 수 있다. 유기막(501)은 제1 기판(100)의 제1 면(100a) 상에서 제1 캐핑 패턴(931) 및 보호 절연막(471)의 일부를 덮을 수 있다. 유기막(501)은 패드 단자(900)의 상면을 노출시킬 수 있다.
도 6은 실시예들에 따른 이미지 센서를 설명하기 위한 도면으로, 도 2a의 Ⅰ-Ⅰ'선을 따라 자른 단면에 대응된다. 이하, 설명에서 도 2a를 함께 참조하며, 앞서 설명한 바와 중복되는 내용은 생략한다.
도 8을 참조하면, 이미지 센서는 센서 칩(10) 및 회로 칩(20)을 포함할 수 있다. 센서 칩(10) 및 회로 칩(20)은 앞서 도 2a 및 도 2b에서 설명한 바와 실질적으로 동일할 수 있다. 예를 들어, 센서 칩(10)은 제1 기판(100), 제1 배선층(800), 분리 패턴(200), 절연층(400), 펜스 패턴(300), 컬러 필터들(CF), 보호막(470), 마이크로렌즈층(500), 패드 단자(900), 제1 도전 패턴(911), 및 제2 도전 패턴(912)을 포함할 수 있다. 회로 칩(20)은 제2 기판(1000) 및 제2 배선층(1800)을 포함할 수 있다.
다만, 센서 칩(10)은 제1 연결 패드(850)를 더 포함할 수 있다. 제1 연결 패드(850)는 센서 칩(10)의 하면에 노출될 수 있다. 예를 들어, 제1 연결 패드(850)는 제1 배선층(800)의 제2 하부 절연층(820) 내에 배치될 수 있다. 제1 연결 패드(850)는 제1 도전 구조체(830)와 전기적으로 연결될 수 있다. 제1 연결 패드(850)는 금속과 같은 도전 물질을 포함할 수 있다. 예를 들어, 제1 연결 패드(850)는 구리를 포함할 수 있다. 다른 예로, 제1 연결 패드(850)는 알루미늄, 텅스텐, 티타늄, 및/또는 이들의 합금을 포함할 수 있다.
회로 칩(20)은 제2 연결 패드(1850)를 포함할 수 있다. 제2 연결 패드(1850)는 회로 칩(20)의 상면에 노출될 수 있다. 제2 연결 패드(1850)는 제3 하부 절연층(1820) 내에 배치될 수 있다. 제2 연결 패드(1850)는 집적 회로들(1700)과 전기적으로 연결될 수 있다. 제2 연결 패드(1850)는 금속과 같은 도전 물질을 포함할 수 있다. 예를 들어, 제2 연결 패드(1850)는 구리를 포함할 수 있다. 다른 예로, 제2 연결 패드(1850)는 알루미늄, 텅스텐, 티타늄, 및/또는 이들의 합금을 포함할 수 있다.
회로 칩(20)은 센서 칩(10)과 직접 본딩에 의해 연결될 수 있다. 예를 들어, 제1 연결 패드(850) 및 제2 연결 패드(1850)가 서로 수직적으로 정렬되고, 제1 연결 패드(850) 및 제2 연결 패드(1850)가 서로 접촉할 수 있다. 이에 따라, 제2 연결 패드(1850)는 제1 연결 패드(850)와 직접 본딩될 수 있다. 회로 칩(20)의 집적 회로들(1700)의 전기적 신호는 제2 도전 구조체들(2430), 제2 연결 패드(1850), 제1 연결 패드(850), 및 제1 도전 구조체(830)를 통해 센서 칩(10)의 트랜지스터들 또는 패드 단자(900)로 전달될 수 있다. 제2 하부 절연층(820)은 제3 하부 절연층(1820)과 직접 본딩될 수 있다. 이 경우, 제2 하부 절연층(820) 및 제3 하부 절연층(1820)사이에 화학 결합이 형성될 수 있다.
제1 관통홀(901)은 제1 관통홀 부분(91), 제2 관통홀 부분(92), 및 제3 관통홀 부분(93)을 포함할 수 있다. 제1 관통홀 부분(91)은 절연층(400), 제1 기판(100) 및 제1 배선층(800)을 관통하고, 제1 바닥면을 가질 수 있다. 제2 관통홀 부분(92)은 절연층(400), 제1 기판(100), 및 제1 배선층(800)을 관통하며, 제2 배선층(1800)의 상부 내로 연장될 수 있다. 제2 관통홀 부분(92)은 제2 바닥면을 갖고, 제2 바닥면은 제2 도전 구조체(1830)의 상면을 노출시킬 수 있다. 제2 관통홀 부분(92)의 측벽은 제1 관통홀 부분(91)의 측벽과 이격될 수 있다. 제3 관통홀 부분(93)은 제1 관통홀 부분(91)의 상부 및 제2 관통홀 부분(92)의 상부 사이에 제공되고, 제1 관통홀 부분(91)의 상부 및 제2 관통홀 부분(92)의 상부와 연결될 수 있다. 제1 도전 패턴(911), 보호 절연막(471), 및 제1 매립 패턴(921)이 제1 관통홀(901) 내에 제공될 수 있다. 제1 도전 패턴(911)은 제1 관통홀 부분(91), 제2 관통홀 부분(92), 및 제3 관통홀 부분(93)의 내벽들을 덮을 수 있다.
이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니며, 본 발명의 요지를 벗어나지 않는 범위 내에서 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 할 것이다.

Claims (10)

  1. 서로 대향하는 제1 면 및 제2 면을 갖는 기판;
    상기 기판의 상기 제1 면 상에 배치된 컬러 필터들;
    상기 컬러 필터들 사이에 개재된 펜스 패턴; 및
    상기 기판 및 상기 필터 필터들 사이에 배치되고, 상기 펜스 패턴을 덮는 보호막을 포함하되,
    상기 펜스 패턴은:
    서로 대향하는 제1 하면 및 제1 상면을 갖는 제1 펜스 패턴; 및
    상기 제1 펜스 패턴의 상기 제1 상면 상에 제공되고, 상기 제1 펜스 패턴과 다른 물질을 포함하는 제2 펜스 패턴을 포함하고,
    상기 제1 펜스 패턴의 상기 제1 하면의 너비는 상기 제2 펜스 패턴의 너비보다 더 작고,
    상기 보호막은 상기 제1 펜스 패턴의 측벽을 덮는 이미지 센서.
  2. 제 1항에 있어서,
    상기 기판과 상기 컬러 필터들 사이에 개재된 절연층을 더 포함하고,
    상기 제1 펜스 패턴은 상기 절연층의 상면 상에 배치된 이미지 센서.
  3. 제 1항에 있어서,
    상기 제2 펜스 패턴의 최대 너비는 상기 제2 펜스 패턴의 최소 너비의 100% 내지 102%인 이미지 센서.
  4. 제 1항에 있어서,
    상기 제1 펜스 패턴의 상기 제1 상면의 너비는 상기 제2 펜스 패턴의 상기 너비보다 큰 이미지 센서.
  5. 제 1항에 있어서,
    상기 제1 펜스 패턴의 상기 제1 하면의 상기 너비는 상기 제1 상면의 상기 너비보다 작은 이미지 센서.
  6. 제 1항에 있어서,
    상기 제1 펜스 패턴은 하부, 상부, 상기 하부와 상부 사이의 중간부를 포함하고,
    상기 제1 펜스 패턴의 상기 중간부의 너비는 상기 제1 펜스 패턴의 상기 제1 하면의 상기 너비보다 더 작은 이미지 센서.
  7. 제 1항에 있어서,
    상기 보호막은 상기 제1 펜스 패턴의 제1 상면의 엣지 부분을 덮는 이미지 센서.
  8. 제 1항에 있어서,
    상기 컬러 필터들 및 상기 펜스 패턴 상에 배치된 마이크로렌즈층을 더 포함하고,
    상기 제2 펜스 패턴은 서로 대향하는 제2 하면 및 제2 상면을 갖고,
    상기 보호막은 상기 제2 펜스 패턴의 상기 제2 상면 및 상기 마이크로렌즈층 사이에 개재되는 이미지 센서.
  9. 서로 대향하는 제1 면 및 제2 면을 갖고, 광전 변환 영역들을 포함하는 기판;
    상기 기판 내에서 상기 광전 변환 영역들 사이에 제공된 분리 패턴;
    상기 기판의 상기 제1 면 상에 배치된 컬러 필터들; 및
    상기 분리 패턴 상에 제공되고, 상기 컬러 필터들 사이에 배치된 펜스 패턴을 포함하되,
    상기 펜스 패턴은:
    서로 대향하는 하면 및 상면을 갖는 제1 펜스 패턴; 및
    상기 제1 펜스 패턴의 상기 상면 상에 제공된 제2 펜스 패턴을 포함하고,
    상기 제1 펜스 패턴의 상기 하면의 너비는 상기 상면의 너비보다 더 작고,
    상기 제2 펜스 패턴의 최대 너비는 상기 제2 펜스 패턴의 최소 너비의 100% 내지 102%인 이미지 센서.
  10. 서로 대향하는 제1 면 및 제2 면을 갖고, 그 내부에 광전 변환 영역들을 포함하는 기판;
    상기 기판 내에서 상기 광전 변환 영역들 사이에 제공된 분리 패턴;
    상기 기판의 상기 제1 면 상에 배치된 컬러 필터들;
    상기 분리 패턴 상에 제공되고, 상기 컬러 필터들 사이에 배치된 펜스 패턴;
    상기 절연층과 상기 컬러 필터들 사이에 개재되고, 상기 제1 펜스 패턴의 측벽, 및 상기 제2 펜스 패턴의 측벽과 상면을 덮는 보호막;
    상기 컬러 필터들 및 상기 펜스 패턴 상에 배치된 마이크로렌즈층;
    상기 컬러 필터들과 상기 기판 사이 그리고 상기 펜스 패턴과 상기 분리 패턴 사이에 개재된 절연층;
    상기 기판의 상기 제2 면 상에 배치된 게이트 패턴; 및
    상기 기판의 상기 제2 면 상에 배치되고, 하부 절연층 및 배선 구조체를 포함하는 배선층을 포함하되,
    상기 하부 절연층은 상기 게이트 패턴을 덮고, 상기 배선 구조체는 하부 절연층 내에 배치되고,
    상기 펜스 패턴은:
    서로 대향하는 제1 하면 및 제1 상면을 갖는 제1 펜스 패턴; 및
    상기 제1 펜스 패턴의 제1 상면 상에 제공되고, 상기 제1 펜스 패턴과 다른 물질을 포함하는 제2 펜스 패턴을 포함하고,
    상기 제1 펜스 패턴의 상기 제1 하면의 너비는 상기 제1 상면의 너비보다 더 작은 이미지 센서.
KR1020200094782A 2020-07-29 2020-07-29 이미지 센서 KR20220014951A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200094782A KR20220014951A (ko) 2020-07-29 2020-07-29 이미지 센서
US17/218,662 US11848342B2 (en) 2020-07-29 2021-03-31 Image sensor including a fence pattern
CN202110777511.4A CN114068592A (zh) 2020-07-29 2021-07-09 包括栅栏图案的图像传感器
JP2021123727A JP2022027609A (ja) 2020-07-29 2021-07-28 イメージセンサー

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200094782A KR20220014951A (ko) 2020-07-29 2020-07-29 이미지 센서

Publications (1)

Publication Number Publication Date
KR20220014951A true KR20220014951A (ko) 2022-02-08

Family

ID=80003360

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200094782A KR20220014951A (ko) 2020-07-29 2020-07-29 이미지 센서

Country Status (4)

Country Link
US (1) US11848342B2 (ko)
JP (1) JP2022027609A (ko)
KR (1) KR20220014951A (ko)
CN (1) CN114068592A (ko)

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100561003B1 (ko) * 2003-09-30 2006-03-16 동부아남반도체 주식회사 이미지 센서 및 그 제조방법
JP2009218382A (ja) 2008-03-11 2009-09-24 Sony Corp 固体撮像装置、その製造方法および撮像装置
US10091439B2 (en) 2009-06-03 2018-10-02 Flir Systems, Inc. Imager with array of multiple infrared imaging modules
KR101638183B1 (ko) 2009-08-11 2016-07-11 삼성전자주식회사 이미지 센서
JP5553707B2 (ja) * 2009-08-21 2014-07-16 株式会社半導体エネルギー研究所 光検出装置
JP5651986B2 (ja) 2010-04-02 2015-01-14 ソニー株式会社 固体撮像装置とその製造方法、並びに電子機器及びカメラモジュール
KR102662794B1 (ko) * 2013-03-29 2024-05-03 소니그룹주식회사 촬상 소자 및 촬상 장치
US9978790B2 (en) * 2013-11-14 2018-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor and method for manufacturing thereof
US9425228B2 (en) * 2013-11-29 2016-08-23 Taiwan Semiconductor Manufacturing Company Limited Image sensor with reduced optical path
KR102306670B1 (ko) * 2014-08-29 2021-09-29 삼성전자주식회사 이미지 센서 및 그 제조 방법
KR102410088B1 (ko) * 2014-12-11 2022-06-20 삼성전자주식회사 이미지 센서
US9564468B2 (en) * 2015-03-20 2017-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. Composite grid structure to reduce crosstalk in back side illumination image sensors
US10462431B2 (en) * 2015-04-10 2019-10-29 Visera Technologies Company Limited Image sensors
US20160307942A1 (en) * 2015-04-16 2016-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Deeply buried color filter array (cfa) by stacked grid structure
US10636826B2 (en) * 2015-10-26 2020-04-28 Sony Semiconductor Solutions Corporation Solid-state imaging device, manufacturing method thereof, and electronic device
US10856799B2 (en) * 2016-03-28 2020-12-08 Agency For Science, Technology And Research Three-dimensional representation of skin structure
CN109791235B (zh) * 2016-09-30 2021-09-28 富士胶片株式会社 结构体、滤色器、固体摄像元件、图像显示装置、结构体的制造方法及有机物层形成用组合物
KR102424772B1 (ko) 2017-07-11 2022-07-25 주식회사 디비하이텍 후면 조사형 이미지 센서 및 그 제조 방법
US10943942B2 (en) * 2017-11-10 2021-03-09 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor device and method of forming the same
KR102498582B1 (ko) * 2018-02-26 2023-02-14 에스케이하이닉스 주식회사 파티션 패턴들을 가진 이미지 센서
KR102549400B1 (ko) * 2018-03-21 2023-06-30 에스케이하이닉스 주식회사 Pd 바이어스 패턴들을 갖는 이미지 센서
KR102606735B1 (ko) * 2018-06-19 2023-11-28 에스케이하이닉스 주식회사 반사 방지층 내에 매립된 그리드 패턴들을 갖는 이미지 센서
KR102662144B1 (ko) 2018-09-07 2024-05-07 삼성전자주식회사 이미지 센서 및 그 제조 방법
KR20210039550A (ko) * 2019-10-02 2021-04-12 에스케이하이닉스 주식회사 이미지 센서

Also Published As

Publication number Publication date
CN114068592A (zh) 2022-02-18
JP2022027609A (ja) 2022-02-10
US11848342B2 (en) 2023-12-19
US20220037385A1 (en) 2022-02-03

Similar Documents

Publication Publication Date Title
US20210335862A1 (en) Image sensor
US20220328553A1 (en) Image sensor
US20230282667A1 (en) Image sensor
US20230040060A1 (en) Image sensor
KR20230056409A (ko) 이미지 센서
KR20220014951A (ko) 이미지 센서
KR20220044017A (ko) 이미지 센서
US20240178253A1 (en) Image sensor
US20240290812A1 (en) Image sensor
US20220139989A1 (en) Image sensor
US20220109014A1 (en) Image sensor with trench structures
US20240250103A1 (en) Image sensor
US20240194713A1 (en) Image sensor
US20230402476A1 (en) Image sensor
US20220359596A1 (en) Image sensor
KR20240097559A (ko) 이미지 센서
KR20240131725A (ko) 이미지 센서
KR20220045665A (ko) 이미지 센서
KR20240128487A (ko) 이미지 센서
KR20230154632A (ko) 이미지 센서
KR20240010396A (ko) 이미지 센서
TW202244773A (zh) 影像感測器
KR20230033963A (ko) 이미지 센서 및 그 제조 방법
KR20230143535A (ko) 이미지 센서
CN114725137A (zh) 具有像素分隔结构的图像传感器

Legal Events

Date Code Title Description
E902 Notification of reason for refusal