KR20220045665A - 이미지 센서 - Google Patents

이미지 센서 Download PDF

Info

Publication number
KR20220045665A
KR20220045665A KR1020200128518A KR20200128518A KR20220045665A KR 20220045665 A KR20220045665 A KR 20220045665A KR 1020200128518 A KR1020200128518 A KR 1020200128518A KR 20200128518 A KR20200128518 A KR 20200128518A KR 20220045665 A KR20220045665 A KR 20220045665A
Authority
KR
South Korea
Prior art keywords
substrate
lens pattern
pattern
lens
pixel area
Prior art date
Application number
KR1020200128518A
Other languages
English (en)
Inventor
이강민
이준택
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200128518A priority Critical patent/KR20220045665A/ko
Priority to US17/323,449 priority patent/US20220109020A1/en
Priority to TW110119672A priority patent/TW202215077A/zh
Priority to CN202111030677.6A priority patent/CN114388542A/zh
Priority to JP2021151341A priority patent/JP2022061477A/ja
Publication of KR20220045665A publication Critical patent/KR20220045665A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14831—Area CCD imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N9/0455—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명의 실시예들에 따르면, 이미지 센서는 제1 픽셀 영역 및 제2 픽셀 영역을 갖는 기판; 및 상기 기판의 제1 면 상에 배치된 마이크로렌즈층을 포함하되, 상기 마이크로렌즈층은: 상기 기판의 상기 제1 픽셀 영역 상에 제공된 제1 렌즈 패턴; 및 상기 기판의 상기 제2 픽셀 영역 상에 제공된 제2 렌즈 패턴을 포함하고, 상기 제1 픽셀 영역의 너비는 상기 제2 픽셀 영역의 너비보다 크고, 상기 제1 렌즈 패턴의 높이는 상기 제2 렌즈 패턴의 높이보다 더 클 수 있다.

Description

이미지 센서 {Image sensor}
본 발명은 이미지 센서에 관한 것으로, 더욱 상세하게는 이미지 센서의 마이크로렌즈층 및 그 형성 방법에 관한 것이다.
이미지 센서는 광학 영상(Optical image)을 전기적 신호로 변환하는 소자이다. 이미지 센서는 CCD(Charge coupled device) 형 및 CMOS(Complementary metal oxide semiconductor) 형으로 분류될 수 있다. CMOS 형 이미지 센서는 CIS(CMOS image sensor)라고 약칭된다. 상기 CIS는 2차원적으로 배열된 복수개의 픽셀들을 구비한다. 픽셀들 각각은 포토 다이오드(photodiode, PD)를 포함한다. 포토다이오드는 입사되는 광을 전기 신호로 변환해주는 역할을 한다.
본 발명이 해결하고자 하는 과제는 이미지 센서의 화질을 향상시키는 것에 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
이미지 센서가 제공된다. 본 발명의 실시예들에 따르면, 이미지 센서는 제1 픽셀 영역 및 제2 픽셀 영역을 갖는 기판; 및 상기 기판의 제1 면 상에 배치된 마이크로렌즈층을 포함하되, 상기 마이크로렌즈층은: 상기 기판의 상기 제1 픽셀 영역 상에 제공된 제1 렌즈 패턴; 및 상기 기판의 상기 제2 픽셀 영역 상에 제공된 제2 렌즈 패턴을 포함하고, 상기 제1 픽셀 영역의 너비는 상기 제2 픽셀 영역의 너비보다 크고, 상기 제1 렌즈 패턴의 높이는 상기 제2 렌즈 패턴의 높이보다 더 클 수 있다.
본 발명의 실시예들에 따르면, 이미지 센서는 제1 픽셀 영역 및 제2 픽셀 영역을 갖는 기판; 상기 기판의 상기 제1 및 제2 픽셀 영역들 내에 각각 제공된 광전 변환 영역들; 및 상기 기판의 제1 면 상에 배치되고, 상기 기판의 제1 픽셀 영역 및 상기 제2 픽셀 영역을 덮는 마이크로렌즈층을 포함하되, 상기 마이크로렌즈층은 상기 기판의 상기 제1 픽셀 영역 상에 제공되고, 제1 곡면을 갖는 제1 렌즈 패턴; 및 상기 기판의 상기 제2 픽셀 영역 상에 제공되고, 제2 곡면을 갖는 제2 렌즈 패턴을 포함하고, 상기 제1 곡면 및 상기 제2 곡면이 만나는 지점에서 제1 렌즈 패턴의 너비는 상기 제2 렌즈 패턴의 너비보다 더 크고, 상기 제1 렌즈 패턴의 높이는 상기 제2 렌즈 패턴의 높이보다 더 클 수 있다.
본 발명의 실시예들에 따르면, 이미지 센서는 제1 픽셀 영역 및 상기 제1 픽셀 영역과 다른 너비의 제2 픽셀 영역을 갖는 기판; 상기 기판의 상기 제1 및 제2 픽셀 영역들 내에 각각 제공된 광전 변환 영역들; 상기 기판 내에서 상기 광전 변환 영역들 사이에 개재된 분리 패턴; 및 상기 제1 기판의 제1 면 상에 배치된 컬러 필터; 상기 컬러 필터 상에 배치된 마이크로렌즈층; 상기 기판의 상기 제1 픽셀 영역 내에 제공되고, 상기 기판의 제2 면 상에 배치된 제1 게이트 패턴; 상기 기판의 상기 제2 픽셀 영역 내에 제공되고, 상기 기판의 상기 제2 면 상에 배치된 제2 게이트 패턴; 및 상기 기판의 제2 면 상에 배치되고, 상기 제1 게이트 패턴 및 상기 제2 게이트 패턴을 덮는 배선층을 포함하되, 상기 기판은: 상기 기판의 상기 제1 픽셀 영역 내에 제공된 제1 플로팅 확산 영역; 및 상기 기판의 상기 제2 픽셀 영역 내에 제공된 제2 플로팅 확산 영역을 포함하고, 상기 마이크로렌즈층은: 기판의 제1 픽셀 영역 상에 제공된 제1 렌즈 패턴; 기판의 제2 픽셀 영역 상에 제공된 제2 렌즈 패턴; 및 컬러 필터와 제1 렌즈 패턴 사이 및 컬러 필터와 제2 렌즈 패턴 사이에 개재되는 평탄화층을 포함하고, 제1 렌즈 패턴 및 제2 렌즈 패턴은 컬러 필터 상에 배치되고, 제1 픽셀 영역의 너비는 제2 픽셀 영역의 너비보다 크고, 제1 렌즈 패턴의 높이는 제2 렌즈 패턴의 높이보다 클 수 있다.
본 발명에 따르면, 제1 렌즈 패턴의 상부면의 곡률이 조절되어, 제1 광전 변환 영역에 입사되는 빛의 양이 증가될 수 있다. 이에 따라, 이미지 센서의 광학적 특성이 향상될 수 있다.
도 1은 실시예들에 따른 이미지 센서의 픽셀의 회로도이다.
도 2a는 실시예들에 따른 이미지 센서를 나타낸 평면도이다.
도 2b는 도 2a의 Ⅰ-Ⅱ선을 따라 자른 단면이다.
도 3a 내지 도 3g는 실시예들에 따른 이미지 센서의 제조 방법을 설명하기 위한 도면들이다.
도 4a는 실시예들에 따른 이미지 센서를 도시한 도면이다.
도 4b는 실시예들에 따른 이미지 센서를 도시한 도면이다.
도 4c는 실시예들에 따른 이미지 센서를 도시한 도면이다.
본 명세서에서, 전문에 걸쳐 동일한 참조 부호는 동일한 구성 요소를 지칭할 수 있다. 본 발명의 실시예들에 따른 이미지 센서를 설명한다.
도 1은 실시예들에 따른 이미지 센서의 픽셀의 회로도이다.
도 1을 참조하면, 이미지 센서의 픽셀들 각각은 광전 변환 영역(PD), 트랜스퍼 트랜지스터(Tx), 소스 팔로워 트랜지스터(Sx), 리셋 트랜지스터(Rx), 및 선택 트랜지스터(Ax)를 포함할 수 있다. 트랜스퍼 트랜지스터(Tx), 소스 팔로워 트랜지스터(Sx), 리셋 트랜지스터(Rx), 및 선택 트랜지스터(Ax)는 각각 트랜스퍼 게이트(TG), 소스 팔로워 게이트(SG), 리셋 게이트(RG) 및 선택 게이트(AG)를 포함할 수 있다.
광전 변환 영역(PD)은 n형 불순물 영역과 p형 불순물 영역을 포함하는 포토다이오드일 수 있다. 플로팅 확산 영역(FD)은 트랜스퍼 트랜지스터(Tx)의 드레인으로 기능할 수 있다. 플로팅 확산 영역(FD)은 리셋 트랜지스터(Rx, reset transistor)의 소스로 기능할 수 있다. 플로팅 확산 영역(FD)은 상기 소스 팔로워 트랜지스터(Sx, source follower transistor)의 소스 팔로워 게이트(SG)와 전기적으로 연결될 수 있다. 소스 팔로워 트랜지스터(Sx)는 선택 트랜지스터(Ax, selection transistor)에 연결된다.
이미지 센서의 동작을 도 1을 참조하여 설명하면 다음과 같다. 먼저, 빛이 차단된 상태에서 상기 리셋 트랜지스터(Rx)의 드레인과 상기 소스 팔로워 트랜지스터(Sx)의 드레인에 전원전압(VDD)을 인가하고 상기 리셋 트랜지스터(Rx)를 턴 온(turn-on)시켜 플로팅 확산 영역(FD)에 잔류하는 전하들을 방출시킨다. 그 후, 리셋 트랜지스터(Rx)를 오프(OFF)시키고, 외부로부터의 빛을 광전 변환 영역(PD)에 입사시키면, 광전 변환 영역(PD)에서 전자-정공 쌍이 생성된다. 정공은 광전 변환 영역(PD)의 P형 불순물 영역으로, 전자는 n형 불순물 영역으로 이동하여 축적된다. 트랜스퍼 트랜지스터(Tx)를 온(ON) 시키면, 이러한 전자 및 정공과 같은 전하는 플로팅 확산 영역(FD)으로 전달되어 축적된다. 축적된 전하량에 비례하여 상기 소스 팔로워 트랜지스터(Sx)의 게이트 바이어스가 변하여, 소스 팔로워 트랜지스터(Sx)의 소스 전위의 변화를 초래하게 된다. 이때 선택 트랜지스터(Ax)를 온(ON) 시키면, 컬럼 라인으로 전하에 의한 신호가 읽히게 된다.
배선 라인이 트랜스퍼 게이트(TG), 소스 팔로워 게이트(SG), 리셋 게이트(RG) 및 선택 게이트(AG) 중 적어도 하나와 전기적으로 연결될 수 있다. 배선 라인은 리셋 트랜지스터(Rx)의 드레인 또는 소스 팔로워 트랜지스터(Sx)의 드레인에 전원전압(VDD)을 인가하도록 구성될 수 있다. 배선 라인은 선택 트랜지스터(Ax)와 연결된 컬럼 라인을 포함할 수 있다. 배선 라인은 도 2b에서 후술할 도전 구조체(830)일 수 있다.
도 1에서 하나의 광전 변환 영역(PD)과 4개의 트랜지스터들(Tx Rx, Ax, Sx)을 구비하는 픽셀을 예시하고 있지만, 본 발명에 따른 실시예들이 이에 한정되는 것은 아니다. 예를 들어, 픽셀들은 복수로 제공되고, 리셋 트랜지스터(Rx), 소스 팔로워 트랜지스터(Sx), 또는 선택 트랜지스터(Ax)는 이웃하는 픽셀들에 의해 서로 공유될 수 있다. 이에 따라, 이미지 센서의 집적도가 향상될 수 있다.
도 2a는 실시예들에 따른 이미지 센서를 나타낸 평면도이다. 도 2b는 도 2a의 Ⅰ-Ⅱ선을 따라 자른 단면이다.
도 2a 및 도 2b를 참조하면, 이미지 센서는 기판(100), 픽셀 분리 패턴(210), 소자 분리 패턴(220), 제1 게이트 패턴(G1), 제2 게이트 패턴(G2), 배선층(800), 절연층(400), 보호막(430), 펜스 패턴(450), 컬러 필터들(CF), 및 마이크로렌즈층(500)을 포함할 수 있다.
기판(100)은 평면적 관점에서 픽셀 어레이 영역 및 엣지 영역을 포함할 수 있다. 픽셀 어레이 영역은 평면적 관점에서 기판(100)의 센터 부분에 배치될 수 있다. 엣지 영역이 픽셀 어레이 영역을 둘러쌀 수 있다. 패드 단자들(미도시)이 엣지 영역 상에 제공될 수 있다. 픽셀 어레이 영역은 복수의 유닛 픽셀 그룹들(UPG)을 포함하고, 유닛 픽셀 그룹들(UPG) 각각은 제1 픽셀 영역(PX1) 및 제2 픽셀 영역(PX2)을 포함할 수 있다. 유닛 픽셀 그룹들(UPG)은 어레이를 이룰 수 있다. 도 1를 참조하여 설명한 픽셀들은 기판(100)의 제1 및 제2 픽셀 영역들(PX1, PX2)에 각각 형성될 수 있다. 예를 들어, 픽셀의 구성 요소들은 제1 픽셀 영역(PX1) 및 제2 픽셀 영역(PX2) 상에 각각 제공될 수 있다. 제1 및 제2 픽셀 영역들(PX1, PX2) 각각은 입사광(incident light)으로부터 대응되는 광전 신호를 출력할 수 있다. 실시예들에 따르면, 제1 픽셀 영역(PX1)은 주 픽셀으로 기능하고, 제2 픽셀 영역(PX2)은 보조 픽셀로 기능할 수 있다. 예를 들어, 이미지 센서 동작 시, 유닛 픽셀 그룹들(UPG) 각각에서 제1 픽셀 영역(PX1)에서 출력된 광전 신호는 제2 픽셀 영역(PX2)에서 출력된 광전 신호를 사용하여 보정될 수 있다. 이에 따라, 이미지 센서의 광학적 특성 및 센싱 정확도가 향상될 수 있다. 그러나, 제2 픽셀 영역(PX2)의 기능은 이에 제약되지 않는다.
복수의 제1 픽셀 영역들(PX1)은 행들 및 열들을 이루며, 2차원 적으로 배열될 수 있다. 행들은 제1 방향(D1)과 나란할 수 있다. 열들은 제2 방향(D2)과 나란할 수 있다. 제1 픽셀 영역들(PX1)은 제1 대각선 방향(D3)으로 배열될 수 있다. 제1 픽셀 영역들(PX1)은 제2 대각선 방향(D4)으로 배열될 수 있다. 본 명세서에서, 제1 방향(D1)은 기판(100)의 제1 면(100a)에 평행할 수 있다. 제2 방향(D2)은 기판(100)의 제1 면(100a)에 평행하고, 제1 방향(D1)과 다를 수 있다. 예를 들어, 제2 방향(D2)은 제1 방향(D1)과 실질적으로 수직할 수 있다. 제1 대각선 방향(D3)은 기판(100)의 제1 면(100a)에 평행하고, 제1 방향(D1) 및 제2 방향(D2)에 교차할 수 있다. 예를 들어, 제1 대각선 방향(D3) 및 제1 방향(D1) 사이의 각도는 약 45도일 수 있다. 제1 대각선 방향(D3) 및 제2 방향(D2) 사이의 각도는 약 45도일 수 있다. 제2 대각선 방향(D4)는 제1 면(100a)에 평행하고, 제1 방향(D1), 제2 방향(D2), 및 제1 대각선 방향(D3)에 교차할 수 있다. 예를 들어, 제2 대각선 방향(D4)은 제1 대각선 방향(D3)과 실질적으로 수직할 수 있다. 제5 방향(D5)은 제1 방향(D1), 제2 방향(D2), 제1 대각선 방향(D3), 및 제2 대각선 방향(D4)과 교차할 수 있다. 예를 들어, 제3 방향(D5)은 기판(100)의 제1 면(100a)에 대해 실질적으로 수직할 수 있다.
제1 픽셀 영역들(PX1) 각각은 평면적 관점에서 팔각형(octagonal)의 형상을 가질 수 있다. 제1 픽셀 영역들(PX1) 각각은 제1 너비(W11)를 가질 수 있다. 제1 너비(W11)는 제1 방향(D1)에서 측정될 수 있고, 기판(100)의 제1 면(100a)에서의 너비일 수 있다. 제1 너비(W11)는 후술할 분리 패턴(210)의 대응되는 두 측벽들 사이의 간격에 해당할 수 있다.
복수의 제2 픽셀 영역들(PX2) 각각은 평면적 관점에서 인접한 4개의 제1 픽셀 영역들(PX1)에 의해 둘러싸일 수 있다. 제2 픽셀 영역들(PX2)은 평면적 관점에서 제1 방향(D1) 및 제2 방향(D2)을 따라 2차원적으로 배열될 수 있다. 제2 픽셀 영역들(PX2)은 제1 방향(D1)에서 제1 픽셀 영역들(PX1) 사이에 각각 배치될 수 있다. 즉, 제1 픽셀 영역들(PX1) 및 제2 픽셀 영역들(PX2)은 제1 방향(D1)에서 번갈아가며 배치될 수 있다. 제2 픽셀 영역들(PX2)은 제2 방향(D2)에서 제1 픽셀 영역들(PX1) 사이에 각각 배치될 수 있다.
제2 픽셀 영역들(PX2) 각각은 평면적 관점에서 사각형의 형상을 가질 수 있다. 제2 픽셀 영역들(PX2)의 크기는 제1 픽셀 영역들(PX1)의 크기보다 작을 수 있다. 예를 들어, 제2 픽셀 영역들(PX2) 각각은 제2 너비(W12)를 가질 수 있다. 제2 너비(W12)는 제1 너비(W11)보다 작을 수 있다. 제2 너비(W12)는 제1 방향(D1)의 너비일 수 있다. 제2 너비(W12)는 후술할 분리 패턴(210)의 대응되는 두 측벽들 사이의 간격에 해당할 수 있고, 기판(100)의 제1 면(100a)에서 측정될 수 있다. 또한, 제2 방향(D2)에서 제2 픽셀 영역들(PX2)의 너비는 제1 픽셀 영역들(PX1)의 너비들보다 작을 수 있다. 본 명세서에서 어떤 두 구성 요소의 너비 관계는 동일한 방향 및 동일한 수직적 레벨에서 비교될 수 있다.
실시예들에 따르면, 제1 픽셀 영역들(PX1)의 평면 형상 및 제1 너비(W11) 그리고 제2 픽셀 영역들(PX2)의 평면 형상 및 제2 너비(W12)가 조절되어, 픽셀 영역들(PX1, PX2)의 배치가 고집적화될 수 있다. 이에 따라, 이미지 센서의 광학적 특성이 개선될 수 있다.
기판(100)은 서로 대향하는 제1 면(100a) 및 제2 면(100b)을 가질 수 있다. 기판(100)의 제1 면(100a)은 후면이고, 제2 면(100b)은 전면일 수 있다. 빛은 기판(100)의 제1 면(100a)으로 입사될 수 있다. 기판(100)은 반도체 기판 또는 SOI(Silicon on insulator) 기판일 수 있다. 반도체 기판은 예를 들어, 실리콘 기판, 게르마늄 기판, 또는 실리콘-게르마늄 기판을 포함할 수 있다. 기판(100)은 3족 원소를 더 포함할 수 있다. 3족 원소는 제1 도전형의 불순물일 수 있다. 기판(100)은 제1 도전형의 불순물을 포함하여, 제1 도전형을 가질 수 있다. 예를 들어, 제1 도전형의 불순물은 알루미늄(Al), 붕소(B), 인듐(In) 및/또는 갈륨(Ga)과 같은 p형 불순물을 포함할 수 있다.
기판(100)은 제1 광전 변환 영역들(PD1) 및 제2 광전 변환 영역들(PD2)을 포함할 수 있다. 제1 및 제2 광전 변환 영역들(PD1, PD2)은 기판(100)의 제1 면(100a) 및 제2 면(100b) 사이에 개재될 수 있다. 제1 광전 변환 영역들(PD1)은 기판(100) 내에서 제1 픽셀 영역들(PX1)에 각각 제공될 수 있다. 제2 광전 변환 영역들(PD2)은 기판(100) 내에서 제2 픽셀 영역들(PX2)에 각각 제공될 수 있다. 제1 및 제2 광전 변환 영역들(PD1, PD2)은 5족 원소를 더 포함할 수 있다. 3족 원소는 제2 도전형의 불순물일 수 있다. 제1 및 제2 광전 변환 영역들(PD1, PD2)은 기판(100) 내에 제2 도전형의 불순물로 도핑된 영역일 수 있다. 제2 도전형의 불순물은 제1 도전형의 불순물과 반대되는 도전형을 가질 수 있다. 제2 도전형의 불순물은 인, 비소, 비스무스, 및/또는 안티몬과 같은 n형 불순물을 포함할 수 있다. 제1 및 제2 광전 변환 영역들(PD1, PD2)은 기판(100)의 제2 면(100b)에서 깊게 배치될 수 있다.
제1 및 제2 광전 변환 영역들(PD1, PD2) 각각은 도 1의 광전 변환 영역(PD)의 예에서 설명한 바와 동일한 기능 및 역할을 수행할 수 있다. 다만, 제2 광전 변환 영역들(PD2)의 부피들은 제1 광전 변환 영역들(PD1)의 부피들보다 더 작을 수 있다. 예를 들어, 제2 광전 변환 영역들(PD2)의 너비들은 제1 광전 변환 영역들(PD1)의 너비들보다 더 작을 수 있다. 제2 광전 변환 영역들(PD2)의 전하 저장 용량은 제1 광전 변환 영역들(PD1)의 전하 저장 용량보다 더 작을 수 있다. 이하, 단수의 제1 픽셀 영역(PX1) 및 단수의 제2 픽셀 영역(PX2)에 관하여 기술한다.
분리 패턴(210)이 기판(100) 내에 제공되며, 픽셀 영역들(PX1, PX2)을 정의할 수 있다. 예를 들어, 분리 패턴(210)은 기판(100)의 픽셀 영역들(PX1, PX2) 사이에 제공될 수 있다. 분리 패턴(210)은 픽셀 분리 패턴일 수 있다. 분리 패턴(210)은 제1 트렌치(191) 내에 제공될 수 있고, 제1 트렌치(191)는 기판(100)의 제2 면(100b)으로부터 리세스될 수 있다. 분리 패턴(210)은 깊은 소자 분리(Deep Trench Isolation)막일 수 있다. 분리 패턴(210)은 기판(100)의 제1 면(100a)을 더 관통할 수 있다. 분리 패턴(210)의 상면의 너비(W21)는 분리 패턴(210)의 하면의 너비(W22)보다 작을 수 있다. 이 때, 분리 패턴(210)의 상면은 기판(100)의 제1 면(100a)과 공면(coplanar)을 이룰 수 있다. 분리 패턴(210)의 하면은 상면과 대향될 수 있다.
분리 패턴(210)은 절연 패턴(211), 도전성 분리 패턴(215), 및 캐핑 패턴(217)을 포함할 수 있다. 절연 분리 패턴(211)은 제1 트렌치(191)의 측벽을 따라 제공될 수 있다. 절연 분리 패턴(211)은 예를 들어, 실리콘계 절연 물질(예를 들어, 실리콘 질화물, 실리콘 산화물, 및/또는 실리콘 산화질화물) 및/또는 고유전 물질(예를 들어, 하프늄 산화물 및/또는 알루미늄 산화물)을 포함할 수 있다. 다른 예로, 절연 분리 패턴(211)은 복수의 층들을 포함하고, 상기 층들은 서로 다른 물질을 포함할 수 있다. 절연 분리 패턴(211)은 기판(100)보다 낮은 굴절률을 가질 수 있다. 이에 따라, 기판(100)의 제1 및 제2 픽셀 영역들(PX1, PX2) 사이에 크로스 토크(crosstalk) 현상이 방지/감소할 수 있다.
도전성 분리 패턴(215)은 절연 분리 패턴(211) 내에 제공될 수 있다. 절연 분리 패턴(211)은 도전성 분리 패턴(215) 및 기판(100) 사이에 개재될 수 있다. 이미지 센서 동작 시, 도전성 분리 패턴(215)에 음의 바이어스 전압이 인가되어, 분리 패턴(210) 및 기판(100) 사이의 암전류의 발생이 방지될 수 있다. 도전성 분리 패턴(215)은 절연 분리 패턴(211)에 의해 기판(100)과 이격될 수 있다. 이에 따라, 도전성 분리 패턴(215)이 기판(100)과 전기적으로 분리될 수 있다. 도전성 분리 패턴(215)은 결정질 반도체 물질, 예를 들어, 폴리 실리콘을 포함할 수 있다. 일 예로, 도전성 분리 패턴(215)은 도펀트를 더 포함할 수 있고, 상기 도펀트는 제1 도전형의 불순물 또는 제2 도전형의 불순물을 포함할 수 있다. 예를 들어, 도전성 분리 패턴(215)은 도핑된 폴리 실리콘을 포함할 수 있다. 도전성 분리 패턴(215)의 하면은 위로 볼록할 수 있다. 그러나, 도전성 분리 패턴(215)의 하면의 형상은 이에 제약되지 않고 다양하게 변형될 수 있다.
캐핑 패턴(217)은 도전성 분리 패턴(215)의 하면 상에 배치되고, 절연 분리 패턴(211)의 하부 측벽을 덮을 수 있다. 캐핑 패턴(217)은 제1 트렌치(191)의 하부를 채울 수 있다. 절연 분리 패턴(211)은 기판(100) 및 캐핑 패턴(217) 사이로 더 연장될 수 있다. 캐핑 패턴(217)은 예를 들어, 실리콘 함유 절연 물질(예를 들어, 실리콘 산화물, 테트라에틸오소실리케이트(Tetraethyl orthosilicate, TEOS) 및/또는 실리콘 산화질화물)을 포함할 수 있다. 다른 예로, 분리 패턴(210)은 캐핑 패턴(217)을 포함하지 않고, 도전성 분리 패턴(215)의 하면은 기판(100)의 제2 면(100b)과 실질적으로 동일한 레벨에 배치될 수 있다.
제1 게이트 패턴(G1) 및 제2 게이트 패턴(G2)이 기판(100)의 제2 면(100b) 상에 배치될 수 있다. 제1 게이트 패턴(G1)은 제1 픽셀 영역(PX1) 내에 제공될 수 있다. 제2 게이트 패턴(G2)은 제2 픽셀 영역(PX2) 내에 제공될 수 있다. 제1 게이트 패턴(G1) 및 제2 게이트 패턴(G2) 각각은 앞서 도 1에서 설명한 트랜스퍼 트랜지스터(Tx), 소스 팔로워 트랜지스터(Sx), 리셋 트랜지스터(Rx), 또는 선택 트랜지스터(Ax)의 게이트 전극으로 기능할 수 있다. 예를 들어, 제1 게이트 패턴(G1) 및 제2 게이트 패턴(G2) 각각은 트랜스퍼 게이트(TG), 소스 팔로워 게이트(SG), 리셋 게이트(RG), 또는 선택 게이트(AG)를 포함할 수 있다.
도 2b에서 간소화를 위해 단수의 제1 게이트 패턴(G1)이 제1 픽셀 영역(PX1) 상에 배치되는 것으로 도시하였으나, 복수의 제1 게이트 패턴들(G1)이 제1 픽셀 영역(PX1) 상에 배치될 수 있다. 또한, 복수의 제2 게이트 패턴(G2)이 제2 픽셀 영역(PX2) 상에 배치될 수 있다. 이하, 간소화를 위해 단수의 제1 게이트 패턴(G1) 및 제2 게이트 패턴(G2)에 관하여 기술한다.
제1 및 제2 게이트 패턴들(G1, G2) 각각은 수직(vertical) 게이트 구조 또는 매립형 게이트 구조를 가질 수 있다. 예를 들어, 제1 및 제2 게이트 패턴들(G1, G2) 각각은 제1 부분(310) 및 제2 부분(320)을 포함할 수 있다. 제1 및 제2 게이트 패턴들(G1, G2) 각각의 제1 부분(310)은 기판(100) 내로 돌출될 수 있다. 상기 제1 부분(310)은 수직부일 수 있고, 제5 방향(D5)과 나란한 장축을 가질 수 있다. 제2 부분(320)은 기판(100)의 제2 면(100b) 상에 배치될 수 있다. 상기 제2 부분(320)은 수평부일 수 있다. 상기 제2 부분(320)은 제1 부분(310)과 연결될 수 있다. 제2 부분(320)은 제1 부분(710)과 동일한 물질을 포함할 수 있다. 제1 및 제2 게이트 패턴들(G1, G2)은 금속 물질, 금속 실리사이드 물질, 폴리 실리콘, 및 이들의 조합을 포함할 수 있다. 이 때, 폴리 실리콘은 도핑된 폴리 실리콘을 포함할 수 있다.
게이트 절연 패턴들(340)이 제1 및 제2 게이트 패턴들(G1, G2)과 기판(100) 사이에 각각 개재될 수 있다. 게이트 절연 패턴들(340)은 예를 들어, 실리콘계 절연 물질(예를 들어, 실리콘 산화물, 실리콘 질화물, 및/또는 실리콘 산화질화물) 및/또는 고유전 물질(예를 들어, 하프늄 산화물 및/또는 알루미늄 산화물)을 포함할 수 있다.
기판(100)은 제1 플로팅 확산 영역(FD1) 및 제2 플로팅 확산 영역(FD2)을 포함할 수 있다. 제1 플로팅 확산 영역(FD1)은 제1 픽셀 영역(PX1) 내에 제공되고, 제1 게이트 패턴(G1)의 일측에 배치될 수 있다. 제2 플로팅 확산 영역(FD2)은 제2 픽셀 영역(PX2) 내에 제공되고, 제2 게이트 패턴(G2)의 일측에 배치될 수 있다. 제1 및 제2 플로팅 확산 영역들(FD1, FD2)은 기판(100)의 제2 면(100b)에 인접하여 배치될 수 있다. 제1 및 제2 플로팅 확산 영역들(FD1, FD2)의 바닥면들은 제1 및 제2 광전 변환 영역들(PD1, PD2)과 이격될 수 있다. 제1 및 제2 플로팅 확산 영역들(FD1, FD2)은 제2 도전형의 불순물(예를 들어, n형 불순물)로 도핑된 영역들일 수 있다. 제1 및 제2 플로팅 확산 영역들(FD1, FD2) 각각은 도 1의 플로팅 확산 영역(FD)의 예에서 설명한 바와 실질적으로 동일한 기능 및 역할을 수행할 수 있다. 예를 들어, 이미지 센서 동작 시, 제1 플로팅 확산 영역(FD1)은 제1 광전 변환 영역(PD1)에서 발생된 전하를 전달받을 수 있다. 제2 플로팅 확산 영역(FD2)은 제2 광전 변환 영역(PD2)에서 발생된 전하를 전달받을 수 있다.
기판(100)은 불순물 영역(111)을 포함할 수 있다. 불순물 영역(111)은 기판(100) 내에서 제1 픽셀 영역(PX1)에 배치될 수 있다. 불순물 영역(111)은 기판(100)의 제2 면(100b)에 인접하여 배치될 수 있다. 불순물 영역(111)의 바닥면은 제1 광전 변환 영역(PD1)과 이격될 수 있다. 도시되지 않았으나. 불순물 영역(111)은 기판(100) 내에서 제2 픽셀 영역(PX2)에 더 배치될 수 있다. 불순물 영역(111)은 제2 도전형의 불순물(예를 들어, n형 불순물)로 도핑된 영역일 수 있다. 불순물 영역(111)은 활성 영역일 수 있다. 이 때, 활성 영역은 트랜지스터의 동작을 위한 영역을 의미할 수 있고, 도 1을 참조하여 설명한 트랜지스터의 소스/드레인 영역들을 포함할 수 있다. 트랜지스터는 도 1을 참조하여 설명한 소스 팔로워 트랜지스터(Sx), 리셋 트랜지스터(Rx), 또는 선택 트랜지스터(Ax)를 포함할 수 있다.
소자 분리 패턴(220)이 기판(100) 내에 제공될 수 있다. 있다. 소자 분리 패턴(220)은 활성 영역들을 정의할 수 있다. 구체적으로, 각각의 픽셀 영역(PX1, PD2)에서, 소자 분리 패턴(220)은 불순물 영역(111), 제1 플로팅 확산 영역(PD1), 및 제2 플로팅 확산 영역(PD2)을 정의할 수 있고, 불순물 영역(111), 제1 플로팅 확산 영역(PD1), 및 제2 플로팅 확산 영역(PD2)은 소자 분리 패턴(220)에 의해 서로 분리될 수 있다. 예를 들어, 소자 분리 패턴(220)은 기판(100) 내에서 불순물 영역(111), 제1 플로팅 확산 영역(PD1), 및 제2 플로팅 확산 영역(PD2) 중 어느 하나의 일측에 배치될 수 있다. 소자 분리 패턴(220)은 제2 트렌치(192) 내에 제공될 수 있고, 제2 트렌치(192)는 기판(100)의 제2 면(100b)으로부터 리세스될 수 있다. 소자 분리 패턴(220)은 얕은 소자 분리(STI)막일 수 있다. 예를 들어, 소자 분리 패턴(220)의 높이는 분리 패턴(210)의 높이보다 더 작을 수 있다. 소자 분리 패턴(220)의 일부는 절연 분리 패턴(211)의 측벽과 연결될 수 있다. 소자 분리 패턴(220)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 및/또는 실리콘 산질화물을 포함할 수 있다.
컬러 필터들(CF)은 기판(100)의 제1 면(100a) 상에서 복수의 유닛 픽셀 그룹들(UPG) 상에 각각 배치될 수 있다. 컬러 필터들(CF)은 컬러 필터 어레이들을 이룰 수 있다. 컬러 필터(CF) 각각의 평면 형상은 해당되는 유닛 픽셀 그룹(UPG)의 평면 형상과 대응될 수 있다. 컬러 필터들(CF) 각각은 레드 필터, 블루 필터, 및 그린 필터 중에서 어느 하나를 포함할 수 있다.
컬러 필터들(CF) 각각은 대응되는 유닛 픽셀 그룹(UPG)의 제1 픽셀 영역(PX1) 및 제2 픽셀 영역(PX2) 상에 배치될 수 있다. 각 컬러 필터(CF)는 제1 광전 변환 영역(PD1) 및 제2 광전 변환 영역(PD2)과 수직적으로 오버랩될 수 있다. 이에 따라, 제1 광전 변환 영역(PD1) 및 제2 광전 변환 영역(PD2)은 상기 컬러 필터(CF)를 공유할 수 있다. 제1 광전 변환 영역(PD1) 및 제2 광전 변환 영역(PD2)은 단일 컬러 필터(CF)를 통과한 빛의 광전 신호를 출력할 수 있다. 다만, 제2 픽셀 영역(PX2)에서 출력된 광전 신호를 사용하여 제1 픽셀 영역(PX1)에서 출력된 광전 신호가 보정될 수 있다.
이미지 센서는 펜스 패턴(550)을 더 포함할 수 있다. 펜스 패턴(550)은 인접한 두 컬러 필터들(CF) 사이에 개재되어, 컬러 필터들(CF)을 분리시킬 수 있다. 예를 들어, 펜스 패턴(550)에 의해 복수의 컬러 필터들(CF)이 서로 광학적으로 분리될 수 있다. 펜스 패턴(550)은 분리 패턴(210) 중 일부와 수직적으로 오버랩될 수 있다. 펜스 패턴(550)은 금속, 금속 질화물, 또는 저굴절 물질을 포함할 수 있다. 예를 들어, 펜스 패턴(550)은 티타늄 티타늄 질화물을 포함할 수 있다. 저굴절 물질은 폴리머 및 상기 폴리머 내의 나노 입자들을 포함하고, 절연 특성을 가질 수 있다. 상기 나노 입자들은 예를 들어, 실리카를 포함할 수 있다.
이미지 센서는 절연층(400)을 더 포함할 수 있다. 절연층(400)은 기판(100)과 컬러 필터들(CF) 사이 및 분리 패턴(210)과 펜스 패턴(550) 사이에 개재될 수 있다. 절연층(400)은 후면 절연층일 수 있다. 절연층(400)은 하부 반사방지(bottom antireflective coating, 이하, BARC)층을 포함할 수 있다. 절연층(400)은 복수의 층들을 포함할 수 있다. 예를 들어, 절연층(400)은 기판(100)의 제1 면(100a) 상에 적층된 고정 전하막, 매립 절연막, 실리콘 질화막, 및 캐핑막을 포함할 수 있다. 고정 전하막은 적층된 알루미늄 산화물 및 하프늄 산화막과 같은 금속 산화물을 포함할 수 있다. 매립 절연막은 테트라에틸오소실리케이트(Tetraethyl orthosilicate, TEOS) 또는 실리콘 산화물을 포함할 수 있다. 캐핑막은 하프늄 산화물과 같은 금속 산화물을 포함할 수 있다. 상기 고정 전하막, 매립 절연막, 실리콘 질화막, 및 캐핑막 중 적어도 하나는 생략될 수 있다.
이미지 센서는 보호막(430)을 더 포함할 수 있다. 보호막(430)이 절연층(400)과 컬러 필터들(CF) 사이 및 펜스 패턴(550)과 컬러 필터들(CF) 사이에 개재될 수 있다. 예를 들어, 보호막(430)은 알루미늄 산화물 또는 하프늄 산화물을 포함할 수 있다. 보호막(430)은 외부 환경으로부터 제1 및 제2 광전 변환 영역들(PD1, PD2)을 보호할 수 있다.
마이크로렌즈층(500)은 기판(100)의 제1 면(100a) 상에 배치되며, 복수의 유닛 픽셀 그룹들(UPG)을 덮을 수 있다. 예를 들어, 마이크로렌즈층(500)은 컬러 필터들(CF) 상에 배치될 수 있다. 마이크로렌즈층(500)은 평탄화층(530), 제1 렌즈 패턴(510), 및 제2 렌즈 패턴(520)을 포함할 수 있다. 마이크로렌즈층(500)의 평탄화층(530)은 컬러 필터들(CF) 상에 배치될 수 있다.
마이크로렌즈층(500)의 제1 렌즈 패턴(510)은 평탄화층(530) 상에 배치될 수 있다. 제1 렌즈 패턴(510)은 제1 픽셀 영역(PX1) 상에 제공되고, 제1 광전 변환 영역(PD1)과 대응되는 위치에 제공될 수 있다. 제1 렌즈 패턴(510)은 제1 면(100a) 및 하면을 가질 수 있다. 제1 렌즈 패턴(510)의 하면은 가상의 면으로, 기판(100)을 향할 수 있다. 제1 렌즈 패턴(510)의 제1 면(510a)은 상부면으로, 기판(100)을 향하지 않을 수 있다. 제1 렌즈 패턴(510)의 제1 면(510a)은 기판(100)의 제1 면(100a)으로부터 멀어지도록 돌출될 수 있다. 제1 렌즈 패턴(510)의 제1 면(510a)은 곡면일 수 있다. 예를 들어, 제1 렌즈 패턴(510)은 반구형의 단면을 가질 수 있다. 빛은 제1 렌즈 패턴(510)에 의해 제1 광전 변환 영역(PD1)에 집광될 수 있다. 제1 렌즈 패턴(510)의 제1 면(510a)의 곡률에 의해 제1 렌즈 패턴(510)의 초점이 조절될 수 있다. 이에 따라, 제1 광전 변환 영역(PD1)에 입사되는 빛의 양이 조절될 수 있다. 실시예들에 따르면, 제1 렌즈 패턴(510)의 제1 면(510a) 및 기판(100)의 제1 면(100a) 사이의 최대 간격(A)이 제1 반지름의 2.5배 내지 3.5 배일 수 있다. 여기에서, 제1 반지름은 제1 렌즈 패턴(510)의 제1 면(510a)에서 선택된 상기 적어도 3개의 지점들이 이루는 가상의 반원을 가정했을 때, 상기 가상의 반원의 반지름일 수 있다. 상기 최대 간격(A)은 제1 렌즈 패턴(510)의 제1 면(510a)의 최상부 및 기판(100)의 제1 면(100a) 사이의 간격에 해당할 수 있다. 제1 렌즈 패턴(510)의 제1 면(510a) 및 기판(100)의 제1 면(100a) 사이의 최대 간격(A)이 제1 반지름의 2.5배보다 작은 경우, 제1 광전 변환 영역(PD1)에 입사되는 빛의 양이 감소될 수 있다. 제1 렌즈 패턴(510)의 제1 면(510a) 및 기판(100)의 제1 면(100a) 사이의 최대 간격(A)이 제1 반지름의 3.5배보다 큰 경우, 입사된 빛의 초점이 소자 분리 패턴(200) 또는 제1 게이트 패턴(G1)을 향할 수 있다. 이 경우, 빛이 소자 분리 패턴(200) 또는 제1 게이트 패턴(G1)에 의해 산란될 수 있다. 실시예들에 따르면, 제1 렌즈 패턴(510)의 제1 면(510a) 및 기판(100)의 제1 면(100a) 사이의 최대 간격(A)이 제1 반지름의 2.5배 내지 3.5 배이므로, 이미지 센서의 광학적 특성이 향상될 수 있다.
제1 렌즈 패턴(510)은 제1 렌즈 너비(W1) 및 제1 높이(H1)를 가질 수 있다. 제1 렌즈 너비(W1)는 제1 렌즈 패턴(510)의 하면의 너비일 수 있다. 제1 렌즈 패턴(510)의 하면은 가상의 면으로, 제1 렌즈 패턴(510)의 제1 면(510a) 몇 제2 렌즈 패턴(520)의 제2 면(520a)이 만나는 지점과 동일한 레벨에 배치될 수 있다. 제1 높이(H1)는 제1 렌즈 패턴(510)의 제1 면(510a)의 최상부 및 제1 렌즈 패턴(510)의 하면 사이의 간격일 수 있다. 예를 들어, 제1 높이(H1)는 제1 렌즈 패턴(510)의 최대 높이일 수 있다. 제1 높이(H1)는 제1 렌즈 패턴(510)의 제1 면(510a)의 최대 레벨과 최소 레벨의 차이에 해당할 수 있다. 제1 높이(H1)는 제1 렌즈 너비(W1)의 30% 내지 50%일 수 있다. 제1 높이(H1)가 제1 렌즈 너비(W1)의 30%보다 작거나 또는 50%보다 크면, 제1 광전 변환 영역(PD1)에 입사되는 빛의 양이 감소할 수 있다. 제1 높이(H1)가 제1 렌즈 너비(W1)의 30% 내지 50%이므로, 제1 렌즈 패턴(510)의 제1 면(510a) 및 기판(100)의 제1 면(100a) 사이의 최대 간격(A)이 제1 반지름의 2.5배 내지 3.5 배의 조건을 만족할 수 있다.
마이크로렌즈층(500)의 제2 렌즈 패턴(520)은 평탄화층(530) 상에 배치되고, 제1 렌즈 패턴(510)과 옆으로 배치될 수 있다. 제2 렌즈 패턴(520)은 제2 픽셀 영역(PX2) 상에 배치되고, 제2 광전 변환 영역(PD2)과 대응되는 위치에 제공될 수 있다. 제2 렌즈 패턴(520)은 제2 면(520a) 및 하면을 가질 수 있다. 제2 렌즈 패턴(520)의 제2 면(520a)은 기판(100)을 향하지 않을 수 있다. 제2 렌즈 패턴(520)의 제2 면(520a)은 기판(100)의 제1 면(100a)으로부터 멀어지도록 돌출될 수 있다. 제2 렌즈 패턴(520)의 제2 면(520a)은 곡면일 수 있다. 예를 들어, 제2 렌즈 패턴(520)은 반구형의 단면을 가질 수 있다. 빛은 제2 렌즈 패턴(520)에 의해 제2 광전 변환 영역(PD2)에 집광될 수 있다. 제2 렌즈 패턴(520)의 제2 면(520a)의 곡률에 의해 제2 광전 변환 영역(PD2)에 입사되는 빛의 양이 조절될 수 있다. 제2 렌즈 패턴(520)의 제2 면(520a)의 곡률은 제1 렌즈 패턴(510)의 제1 면(510a)의 곡률과 다를 수 있으나, 이에 제약되지 않는다.
제2 렌즈 패턴(520)은 제2 렌즈 너비(W2) 및 제2 높이(H2)를 가질 수 있다. 제2 렌즈 너비(W2)는 제2 렌즈 패턴(520)의 하면의 너비일 수 있다. 제2 렌즈 패턴(520)의 하면은 가상의 면으로, 제1 렌즈 패턴(510)의 제1 면(510a) 및 제2 렌즈 패턴(520)의 제2 면(520a)이 만나는 지점과 동일한 레벨에 배치될 수 있다. 제2 렌즈 패턴(520)의 하면은 기판(100)을 향할 수 있다. 제2 렌즈 너비(W2)는 제1 렌즈 너비(W1)보다 작을 수 있다. 예를 들어, 제2 렌즈 너비(W2)는 제1 렌즈 너비(W1)의 30% 내지 50%일 수 있다. 제2 높이(H2)는 제2 렌즈 패턴(520)의 최대 높이일 수 있다. 제2 높이(H2)는 제2 렌즈 패턴(520)의 제2 면의 최상부 및 제2 렌즈 패턴(520)의 하면 사이의 간격일 수 있다. 제2 높이(H2)는 제2 렌즈 패턴(520)의 제2 면(520a)의 최대 레벨과 최소 레벨의 차이에 해당할 수 있다. 제2 높이(H2)는 제1 높이(H1)보다 작을 수 있다. 예를 들어, 제2 높이(H2)는 제1 높이(H1)의 20% 내지 30%일 수 있다. 실시예들에 따르면, 제2 높이(H2)가 제1 높이(H1)의 20% 내지 30%이고, 제2 렌즈 너비(W2)가 제1 렌즈 너비(W1)의 30% 내지 50%이므로, 제2 광전 변환 영역(PD2)에 입사되는 빛의 양이 증가되고, 이미지 센서의 픽셀 영역들(PX1, PX2)이 배치가 고집적화될 수 있다.
도 2a와 같이 복수의 제2 렌즈 패턴들(520)은 제1 방향(D1)에서 제1 렌즈 패턴들(510) 사이에 각각 배치될 수 있다. 즉, 제1 렌즈 패턴들(510) 및 제2 렌즈 패턴들(520)은 제1 방향(D1)에서 번갈아가며 배치될 수 있다. 제2 렌즈 패턴들(520)은 제2 방향(D2)에서 제1 렌즈 패턴들(510) 사이에 각각 배치될 수 있다. 제1 렌즈 패턴들(510)은 제1 대각선 방향(D3)을 따라 배열되고, 제2 대각선 방향(D4)을 따라 배열될 수 있다. 복수의 제2 렌즈 패턴들(520) 각각은 평면적 관점에서 인접한 4개의 제1 렌즈 패턴들(510)에 의해 둘러싸일 수 있다. 제2 렌즈 너비(W2)가 제1 렌즈 너비(W1)보다 작으므로, 제2 렌즈 패턴들(520)은 제1 렌즈 패턴들(510)이 미 점유한 영역들(점유하지 못한 영역들)에 배치될 수 있다. 이에 따라, 제1 픽셀 영역들(PX1) 및 제2 픽셀 영역들(PX2)의 배치가 고집적화될 수 있다. 상기 미점유한 영역들은 제2 픽셀 영역들(PX2)일 수 있다.
마이크로렌즈층(500)의 평탄화층(530)은 제1 기판(100)과 제1 렌즈 패턴(510) 사이 및 제1 기판(100)과 제2 렌즈 패턴(520) 사이에 개재될 수 있다. 평탄화층(530)은 제3 높이(H3)를 가질 수 있다. 제3 높이(H3)는 평탄화층(530)의 하면 및 평탄화층(530)의 상면 사이의 간격일 수 있고, 평탄화층(530)의 상면은 가상의 면으로, 제1 렌즈 패턴들(510) 및 제2 렌즈 패턴들(520)이 만나는 지점과 동일한 레벨에 배치될 수 있다. 제3 높이(H3)는 제1 높이(H1)의 0.8배 내지 1.5배일 수 있다. 제3 높이(H3)가 제1 높이(H1)의 0.8 배 이상이므로, 제1 렌즈 패턴(510)의 초점이 평탄화층(530), 컬러 필터들(CF), 또는 절연층(400) 내에 제공되지 않을 수 있다. 제3 높이(H3)가 제1 높이(H1)의 1.5배 이하이므로, 제1 렌즈 패턴(510)을 통과한 빛이 소자 분리 패턴(220)에 의해 산란되는 현상이 방지될 수 있다. 제1 렌즈 패턴(510) 및 제2 렌즈 패턴(520)은 평탄화층(530)과 일체로 형성되며, 경계면 없이 연결될 수 있다.
마이크로렌즈층(500)은 투명하여, 빛을 투과시킬 수 있다. 마이크로렌즈층(500)은 폴리머와 같은 유기 물질을 포함할 수 있다. 예를 들어, 마이크로렌즈층(500)은 포토레지스트 물질 또는 열경화성 수지를 포함할 수 있다.
이미지 센서는 코팅층(미도시)을 더 포함할 수 있다. 코팅층(미도시)은 제1 렌즈 패턴(510)의 제1 면(510a) 및 제2 렌즈 패턴(520)의 제2 면(520a)을 콘포말하게 덮을 수 있다. 투명 코팅층은 유기물을 포함하고, 투명할 수 있다.
배선층(800)이 기판(100)의 제2 면(100b) 상에 배치될 수 있다. 배선층(800)은 제1 절연층(810), 제2 절연층들(820) 및 도전 구조체(830)를 포함할 수 있다. 제1 절연층(810)은 기판(100)의 제2 면(100b), 제1 게이트 패턴(G1)의 측벽, 및 제2 게이트 패턴(G2)의 측벽을 덮을 수 있다. 제2 절연층들(820)은 제1 절연층(810) 상에 적층될 수 있다. 제1 및 제2 절연층들(810, 820)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 및/또는 실리콘 산화질화물과 같은 실리콘계 절연물질을 포함할 수 있다.
도전 구조체(830)가 절연층들(810, 820) 내에 제공될 수 있다. 도전 구조체(830)는 콘택 플러그 부분, 배선 부분, 및 비아 부분을 포함할 수 있다. 도전 구조체(830)의 콘택 플러그는 제1 절연층(810) 내에 제공되고, 제1 플로팅 확산 영역(FD1), 제2 플로팅 확산 영역(FD2), 제1 게이트 패턴(G1), 및 제2 게이트 패턴(G2) 중 어느 하나와 전기적으로 연결될 수 있다. 도전 구조체(830)의 배선 부분은 2개의 인접한 절연층들(810, 820) 사이에 개재될 수 있다. 상기 배선 부분은 콘택 플러그 부분과 연결될 수 있다. 도전 구조체(830)의 비아 부분은 제2 절연층들(820) 중 적어도 하나를 관통하며, 배선 부분과 연결될 수 있다.
배선층(800)은 커패시터(840)를 더 포함할 수 있다. 상기 커패시터(840)는 제1 전극 패턴(831), 제2 전극 패턴(832), 및 유전층(820D)을 포함할 수 있다. 제1 전극 패턴(831)은 제2 절연층들(820) 내에 제공될 수 있다. 제1 전극 패턴(831)은 도전 구조체(830)를 통해 제2 플로팅 확산 영역(FD2)과 전기적으로 연결될 수 있다. 제2 전극 패턴(832)은 제2 절연층들(820) 내에 제공되며, 제1 전극 패턴(831)과 이격될 수 있다. 제1 전극 패턴(831) 및 제2 전극 패턴(832)은 금속 또는 전도성 폴리머를 포함할 수 있다. 일 예로, 제1 전극 패턴(831)은 도전 구조체(830)의 복수의 배선 부분들 중 어느 하나일 수 있다. 제2 전극 패턴(832)은 도전 구조체(830)의 복수의 배선 부분들 중 다른 하나일 수 있다. 유전층(820D)이 제1 전극 패턴(831) 및 제2 전극 패턴(832) 사이에 개재될 수 있다. 유전층(820D)은 제2 절연층들(820) 어느 하나의 일부일 수 있다. 예를 들어, 어느 하나의 제2 절연층(820)이 제1 전극 패턴(831) 및 제2 전극 패턴(832) 사이에 개재되어, 유전층(820D)를 형성할 수 있다. 이 경우, 유전층(820D)은 상기 어느 하나의 제2 절연층(820)과 경계면 없이 연결될 수 있다. 커패시터(840)는 제1 플로팅 확산 영역(FD1)과 연결되지 않을 수 있으나, 이에 제약되지 않는다.
실시예들에 따르면, 제2 광전 변환 영역(PD2)에서 전하를 축적시키는 시간은 제1 광전 변환 영역(PD1)에서 전하를 축적시키는 시간과 다를 수 있다. 제1 광전 변환 영역(PD1)에 축적된 전하가 제1 플로팅 확산 영역(FD1)으로 전달되는 제1 기간 동안, 제1 픽셀 영역(PX1)은 입사된 빛에 관한 정보를 획득하기 어려울 수 있다. 제1 기간 동안, 입사광에 의해 제2 광전 변환 영역(PD2)에 전하가 축적될 수 있다. 제1 광전 변환 영역(PD1) 및 제2 광전 변환 영역(PD2)은 단일 컬러 필터(CF)를 공유할 수 있다. 제1 픽셀 영역(PX1)에서 출력된 광전 신호는 제2 픽셀 영역(PX2)에서 출력된 광전 신호를 사용하여 보정될 수 있다. 이에 따라, 제1 기간 동안 빛에 관한 정보의 손실이 방지될 수 있다.
실시예들에 따르면, 제2 광전 변환 영역(PD2)의 저장 용량은 제1 광전 변환 영역(PD1)의 저장 용량보다 작을 수 있다. 커패시터(840)가 제2 픽셀 영역(PX2)의 제2 플로팅 확산 영역(FD2)과 연결되므로, 제2 광전 변환 영역(PD2)의 저장 용량이 보완될 수 있다. 이에 따라, 이미지 센서의 광학적 특성이 더욱 향상될 수 있다.
도 2a 및 도 2b의 도시와 달리, 기판(100)은 제2 픽셀 영역(PX2)을 포함하지 않고, 마이크로렌즈층(500)은 제2 렌즈 패턴(520)을 포함하지 않을 수 있다. 제2 게이트 패턴(G2) 및 제2 플로팅 확산 영역(FD2)와 같은 제2 픽셀 영역 (PX2) 상의 구성 요소들은 제공되지 않을 수 있다. 이 경우, 제1 픽셀 영역(PX1)은 평면적 관점에서 사각형의 형상을 가질 수 있다. 그럼에도, 제1 렌즈 패턴(510)의 제1 높이(H1)과 제1 렌즈 너비(W1), 및 제1 렌즈 패턴(510)의 제1 면(510a) 및 기판(100) 사이의 최대 간격(A)은 앞서 설명한 조건을 만족할 수 있다.
도 3a 내지 도 3g는 실시예들에 따른 이미지 센서의 제조 방법을 설명하기 위한 도면들이다. 이하, 앞서 설명한 바와 중복되는 내용은 생략한다.
도 3a를 참조하면, 제1 및 제2 픽셀 영역들(PX1, PX2)을 갖는 기판(100)이 준비될 수 있다. 기판(100)은 제1 도전형의 불순물로 도핑될 수 있다. 제2 도전형의 불순물을 기판(100) 내에 주입하여 제1 및 광전 변환 영역들(PD1, PD2)이 형성될 수 있다. 제2 트렌치(192) 및 소자 분리 패턴(220)이 기판(100)의 제2 면(100b) 상에 형성될 수 있다. 제1 트렌치(191) 및 분리 패턴(210)이 기판(100) 내에 형성될 수 있다. 기판(100)의 제2 면(100b) 상에 제1 도전형의 불순물을 주입하여, 제1 및 제2 플로팅 확산 영역들(FD1, FD2) 및 불순물 영역(111)이 형성될 수 있다. 제1 게이트 패턴(G1) 및 제2 게이트 패턴(G2)이 제1 픽셀 영역(PX1) 및 제2 픽셀 영역(PX2)에 각각 형성될 수 있다. 제1 및 제2 절연층들(810, 820) 및 도전 구조체들(230)을 기판(100)의 제2 면(100b) 상에 형성하여, 배선층(800)이 제조될 수 있다. 이 때, 커패시터(840)가 더 형성될 수 있다.
기판(100)의 제1 면(100a) 상에 그라인딩(grinding) 공정을 수행하여, 기판(100)이 박형화될 수 있다. 박형화된 기판(100)의 제1 면(100a) 상에 절연층(400), 펜스 패턴들(450), 보호막(430), 및 복수의 컬러 필터들(CF)이 형성될 수 있다.
예비 렌즈층(501)이 기판(100)의 제1 면(100a) 상에 형성되어, 컬러 필터들(CF)의 상면들을 덮을 수 있다. 예비 렌즈층(501)은 포토레지스트 물질 또는 열경화성 수지를 사용한 코팅 공정에 의해 형성될 수 있다. 예비 렌즈층(501)의 상면은 실질적으로 평평(flat)할 수 있다. 예를 들어, 예비 렌즈층(501)의 상면은 제1 방향(D1)과 평행할 수 있다.
제1 희생층(611)이 예비 렌즈층(501) 상에 형성될 수 있다. 제1 희생층(611)은 일 예로, 코팅 공정에 의해 형성될 수 있다. 제1 희생층(611)은 유기물을 포함할 수 있다. 예를 들어, 제1 레지스트층은 포토 레지스트와 같은 폴리머를 포함할 수 있다. 제1 희생층(611)은 예를 들어, 레지스트층일 수 있다.
도 3b을 참조하면, 제1 희생층(611)이 패터닝되어, 제1 예비 희생 패턴(610P)을 형성할 수 있다. 제1 희생층(611)의 패터닝은 노광 공정 및 현상 공정에 의해 진행될 수 있다. 예를 들어, 노광 공정 후, 제1 희생층(611)은 노광된 부분 및 비노광된 부분을 포함할 수 있다. 제1 희생층(611)의 노광된 부분은 비노광된 부분과 다른 화학 구조의 물질을 포함할 수 있다. 현상 공정 동안, 제1 희생층(611)의 노광된 부분 및 비노광된 부분 중 어느 하나가 제거되어, 제1 예비 희생 패턴(610P)을 형성할 수 있다. 제1 예비 희생 패턴(610P)은 복수 개로 제공될 수 있고, 복수의 제1 예비 희생 패턴들(610P)은 제1 및 제2 픽셀 영역들(PX1, PX2)에 각각 형성될 수 있다. 제1 예비 희생 패턴들(610P)은 서로 옆으로 이격 배치될 수 있다. 제1 예비 희생 패턴들(610P)은 서로 실질적으로 동일한 높이를 가질 수 있다. 제1 예비 희생 패턴들(610P)의 상면들은 제1 방향(D1)과 나란할 수 있으나, 이에 제약되지 않는다.
도 3c를 참조하면, 제1 예비 희생 패턴들(610P)이 리플로우(reflow)되어, 제1 희생 패턴들(610)을 각각 형성할 수 있다. 제1 예비 희생 패턴들(610P)을 리플로우하는 것은 대략 130℃ 내지 200℃의 온도에서 진행될 수 있다. 리플로우 공정 동안 제1 예비 희생 패턴들(610P)이 화살표로 도시한 바와 같이 예비 렌즈층(501)의 상면으로 흘러내릴 수 있다. 제1 예비 희생 패턴들(610P)의 상면들 및 측벽들은 제1 희생 패턴들(610)의 제1 면들(610a)을 형성할 수 있다. 제1 희생 패턴들(610)의 제1 면들(610a) 각각은 곡면일 수 있다. 제1 희생 패턴들(610)의 제1 면들(610a) 각각은 위로 볼록한 형상을 가질 수 있다. 제1 희생 패턴들(610)의 제1 면들(610a)은 예비 렌즈층(501)을 향하지 않고 노출될 수 있다. 예를 들어, 제1 희생 패턴들(610) 각각은 반구형의 형상을 가질 수 있다.
제1 희생 패턴들(610)은 기판(100)의 제1 및 제2 픽셀 영역들(PX1, PX2)에 대응되는 위치에 각각 제공될 수 있다. 제1 희생 패턴들(610)은 서로 옆으로 이격 배치될 수 있다. 제1 희생 패턴들(610)의 높이들은 서로 동일 또는 유사할 수 있다. 제1 희생 패턴들(610)의 너비들은 서로 동일 또는 유사할 수 있다.
도 3d를 참조하면, 제2 희생층(621)이 예비 렌즈층(501) 상에 형성되어, 제1 희생 패턴들(610)을 덮을 수 있다. 제2 희생층(621)의 형성은 유기물을 예비 렌즈층(501) 및 제1 희생 패턴들(610) 상에 코팅하는 것을 포함할 수 있다. 제2 희생층(621)은 포토 레지스트와 같은 폴리머를 포함할 수 있다. 제2 희생층(621)은 예를 들어, 레지스트층일 수 있다. 제2 희생층(621)은 제1 희생 패턴들(610)과 동일한 물질을 포함할 수 있다. 다른 예로, 제2 희생층(621)은 제1 희생 패턴들(610)과 상이한 물질을 포함할 수 있다.
도 3e를 참조하면, 제2 희생층(621)이 패터닝되어, 제2 예비 희생 패턴들(620P)을 형성할 수 있다. 제2 희생층(621)의 패터닝은 노광 공정 및 현상 공정에 의해 진행될 수 있다. 제2 예비 희생 패턴들(620P)은 서로 옆으로 이격 배치될 수 있다. 제2 예비 희생 패턴들(620P)은 기판(100)의 제1 픽셀 영역들(PX1) 상에 각각 형성되어, 제1 예비 희생 패턴들(610P)을 각각 덮을 수 있다. 예를 들어, 제2 예비 희생 패턴들(620P) 각각은 제1 희생 패턴들(610) 중 대응되는 것을 덮을 수 있다. 제2 예비 희생 패턴들(620P)은 제2 픽셀 영역들(PX2) 상에 형성되지 않을 수 있다. 제1 픽셀 영역들(PX1) 상의 제1 희생 패턴들(610)은 제2 예비 희생 패턴들(620P)에 의해 노출될 수 있다.
도 3f를 참조하면, 제2 예비 희생 패턴들(620P)이 리플로우되어, 제2 희생 패턴들(620)을 각각 형성할 수 있다. 이에 따라, 희생 구조체들(630)이 기판(100)의 제1 픽셀 영역들(PX1) 상에 각각 형성될 수 있다. 희생 구조체들(630) 각각은 제2 희생 패턴(620) 및 대응되는 제1 희생 패턴(610)을 포함할 수 있다. 희생 구조체들(630)은 제2 픽셀 영역(PX2)에 형성되지 않을 수 있다.
제2 예비 희생 패턴들(620P)을 리플로우하는 것은 대략 130℃ 내지 200℃의 온도에서 진행될 수 있다. 상기 리플로우 공정 동안 제2 예비 희생 패턴들(620P)이 화살표로 도시한 바와 같이 예비 렌즈층(501)의 상면으로 흘러내릴 수 있다. 제2 예비 희생 패턴들(620P)의 상면들 및 측벽들은 제2 희생 패턴들(620)의 제2 면들(620a)을 형성할 수 있다. 제2 희생 패턴들(620)의 제2 면들(620a)은 외부에 노출될 수 있다. 제2 희생 패턴들(620)의 제2 면들(620a)은 곡면들을 이룰 수 있다. 예를 들어, 제1 희생 패턴들(610)의 제2 면들은 위로 볼록한 형상을 가질 수 있다. 예를 들어, 희생 구조체들(630)) 각각은 반구형의 형상을 가질 수 있다.
제2 희생 패턴들(620)은 서로 옆으로 이격 배치될 수 있다. 제2 희생 패턴들(620)은 기판(100)의 제1 픽셀 영역들(PX1)에 대응되는 위치에 각각 제공될 수 있다. 제2 희생 패턴들(620)은 제2 픽셀 영역들(PX2) 상에 제공되지 않을 수 있다. 실시예들에 따르면, 제2 예비 희생 패턴들(620P)이 제1 희생 패턴들(610) 상에 형성되므로, 제2 예비 희생 패턴들(620P)의 제2 면들의 최상부들 비교적 높은 레벨에 배치될 수 있다. 이에 따라, 제2 희생 패턴들(620)의 제2 면들(620a)의 최상부들은 제1 픽셀 영역들(PX1) 상의 제1 희생 패턴들(610)의 제1 면들(610a)의 최상부들보다 더 높은 레벨에 배치될 수 있다. 제2 희생 패턴들(620)의 제2 면들(620a)의 곡률은 제1 희생 패턴들(610)의 제1 면들(610a)의 곡률과 다를 수 있다. 제2 희생 패턴들(620)의 높이들은 서로 실질적으로 동일할 수 있다. 제2 희생 패턴들(620)의 너비들은 서로 실질적으로 동일할 수 있다.
도 3g 및 도 2b를 차례로 참조하면, 에치백(etch-back) 공정이 제1 희생 패턴들(610) 및 제2 희생 패턴들(620) 상에 수행되어, 마이크로렌즈층(500)이 형성될 수 있다. 상기 에치백 공정에 의해 제1 희생 패턴들(610)의 형상이 예비 렌즈층(501)에 전사되어, 제2 렌즈 패턴들(520)을 형성할 수 있다. 희생 구조체들(630)의 형상이 예비 렌즈층(501)에 전사되어, 제1 렌즈 패턴들(510)을 형성할 수 있다.
단일 레지스트 패턴을 리플로우시켜 희생 패턴을 형성하는 경우, 희생 패턴의 높이가 특정값 이상을 가지기 어려울 수 있다. 상기 희생 패턴을 사용하여 제조된 렌즈 패턴의 곡률은 상기 희생 패턴의 곡률에 의해 제약될 수 있다.
희생 구조체들(630)은 제1 희생 패턴들(610) 및 제2 희생 패턴들(620)을 각각 포함하므로, 비교적 큰 높이들을 가질 수 있다. 도 3f에서 설명한 바와 같이 제1 희생 패턴들(610) 상에서 제2 예비 희생 패턴들(620P)이 리플로우되어, 제2 희생 패턴들(620)을 형성할 수 있다. 이에 따라, 제2 희생 패턴들(620)의 제2 면들(620a)의 곡률들은 단일 레지스트의 리플로우에 의한 희생 패턴의 곡률과 다를 수 있다. 제2 희생 패턴(620)의 제2 면들(620a)의 곡률에 의해 제1 렌즈 패턴들(510)의 제1 면들(510a)의 곡률들이 결정될 수 있다. 상기 에치백 공정은 제1 희생 패턴들(610) 및 희생 구조체들(630)의 제거가 완료될 때까지 수행될 수 있다. 상기 에치백 공정의 결과, 평탄화층(530), 제1 렌즈 패턴(510), 및 제2 렌즈 패턴(520)을 포함하는 마이크로렌즈층(500)이 제조될 수 있다. 도 2b와 같이, 제1 렌즈 패턴들(510) 각각의 제1 높이(H1)는 제1 렌즈 너비(W1)의 30% 내지 50%의 조건을 만족할 수 있다. 또한, 제1 렌즈 패턴(510)의 제1 면(510a) 및 기판(100)의 제1 면(100a) 사이의 최대 간격(A)이 제1 반지름의 2.5배 내지 3.5 배일 수 있다. 지금까지 설명한 예들에 의해 도 2a 및 도 2b에서 설명한 이미지 센서의 제조가 완성될 수 있다.
도시된 바와 달리, 기판(100)은 제2 픽셀 영역들(PX)을 포함하지 않고, 제2 픽셀 영역들(PX2) 상의 구성 요소들은 형성되지 않을 수 있다. 도 3f에서 설명한 제2 희생 패턴들(620)은 제1 희생 패턴들(610) 상에 각각 형성될 수 있다. 도 3g의 에치백 공정은 희생 구조체들(630) 상에 수행될 수 있다. 이에 따라, 제1 렌즈 패턴(510)의 제1 높이(H1)과 제1 렌즈 너비(W11), 및 제1 렌즈 패턴(510)의 제1 면(510a) 및 기판(100) 사이의 최대 간격(A)은 앞서 설명한 조건을 만족할 수 있다.
도 4a는 실시예들에 따른 이미지 센서를 도시한 도면으로, 도 2a의 Ⅱ-Ⅱ선을 따라 자른 단면에 대응된다.
도 4a를 참조하면, 이미지 센서는 기판(100), 분리 패턴(210A), 소자 분리 패턴(220), 제1 게이트 패턴(G1), 제2 게이트 패턴(G2), 배선층(800), 절연층(400), 보호막(430), 펜스 패턴(450), 컬러 필터들(CF), 및 마이크로렌즈층(500)을 포함할 수 있다.
분리 패턴(210A)이 기판(100) 내에 제공되어, 제1 및 제2 픽셀 영역들(PX1, PX2)을 정의할 수 있다. 분리 패턴(210A)은 도 2a 및 도 2b에서 설명한 분리 패턴(210)과 동일 또는 유사할 수 있다. 예를 들어, 분리 패턴(210A)은 제1 및 제2 픽셀 영역들(PX1, PX2)을 정의할 수 있다. 다만, 분리 패턴(210A)은 후면 트렌치(191A) 내에 제공되고, 후면 트렌치(191A)는 기판(100)의 제1 면(100a)을 관통할 수 있다. 후면 트렌치(191A)의 바닥면은 기판(100) 내에 제공될 수 있다. 분리 패턴(210A)의 하면은 기판(100)의 제2 면(100b)과 이격되고, 제2 면(100b)보다 높은 레벨에 배치될 수 있다. 이와 달리, 분리 패턴(210A)은 기판(100)의 제2 면(100b)을 더 관통할 수 있다. 분리 패턴(210A)의 상면의 너비(W21')는 분리 패턴(210A)의 하면의 너비(W22')보다 더 클 수 있다. 분리 패턴(210A)의 상면은 기판(100)의 제1 면(100a)과 실질적으로 동일한 레벨에 배치될 수 있다. 분리 패턴(210A)은 도 2b에서 설명한 도전성 분리 패턴(215) 및 캐핑 패턴(317)을 포함하지 않고, 절연 패턴(211)과 동일한 물질을 포함할 수 있다. 예를 들어, 분리 패턴(210A)은 후면 트렌치(191A) 내에 채워진 실리콘계 절연 물질을 포함할 수 있다.
도시된 바와 달리, 분리 패턴(210A)는 기판(100)의 제1 면(100a) 상으로 더 연장되어, 기판(100) 및 절연층(400) 사이에 더 제공될 수 있다.
다른 예로, 분리 패턴(210A)은 절연층(400)과 동일한 물질을 포함하고, 경계면 없이 연결될 수 있다. 분리 패턴(210A)은 절연층(400)과 일체로 형성될 수 있다.
픽셀 분리 영역(120)이 기판(100) 내에 더 제공될 수 있다. 픽셀 분리 영역(120)은 분리 패턴(210A)의 하면 및 기판(100)의 제1 면(100a) 사이에 제공될 수 있다. 픽셀 분리 영역(120)은 3족 원소를 포함할 수 있다. 예를 들어, 픽셀 분리 영역(120)은 제1 도전형(예를 들어, p형)의 불순물로 도핑된 영역일 수 있다. 픽셀 분리 영역(120)은 분리 패턴(210A)과 함께 제1 및 제2 픽셀 영역들(PX1, PX2)을 정의할 수 있다. 다른 예로, 기판(100)은 픽셀 분리 영역(120)을 포함하지 않을 수 있다.
제1 및 제2 게이트 패턴들(G1, G1)은 평면(planar) 게이트 구조를 가질 수 있다. 제1 및 제2 게이트 패턴들(G1, G2) 각각은 제2 부분(320)을 포함하되, 도 2b에서 설명한 제1 부분(310)을 포함하지 않을 수 있다. 제1 및 제2 게이트 패턴들(G1, G2)은 기판(100)의 제2 면(100b)과 동일하거나 더 낮은 레벨에 배치될 수 있다. 게이트 절연 패턴들(240)이 기판(100) 및 제1 및 제2 게이트 패턴들(G1, G2) 사이에 각각 개재될 수 있다. 게이트 절연 패턴들(240)은 기판(100) 내로 연장되지 않을 수 있다.
도 4b는 실시예들에 따른 이미지 센서를 도시한 도면으로, 도 2a의 Ⅱ-Ⅱ선을 따라 자른 단면에 대응된다.
도 4b를 참조하면, 이미지 센서는 기판(100), 제1 분리 패턴(210'), 제2 분리 패턴(210A'), 소자 분리 패턴(220), 제1 게이트 패턴(G1), 제2 게이트 패턴(G2), 배선층(800), 절연층(400), 보호막(430), 펜스 패턴(450), 컬러 필터들(CF), 및 마이크로렌즈층(500)을 포함할 수 있다.
제1 분리 패턴(210')이 기판(100) 내에 및 제1 및 제2 광전 변환 영역들(PD1, PD2) 사이에 제공될 수 있다. 제1 분리 패턴(210') 및 제1 트렌치(191')는 도 2b의 제1 분리 패턴(210) 및 제1 트렌치(191)에서 설명한 바와 각각 실질적으로 동일할 수 있다. 예를 들어, 제1 분리 패턴(210')은 절연 패턴(211), 도전성 분리 패턴(215), 및 캐핑 패턴(217)을 포함할 수 있다. 다만, 제1 분리 패턴(210')의 상면은 기판(100)의 제1 면(100a)보다 낮은 레벨에 배치될 수 있다.
제2 분리 패턴(210A')이 기판(100) 내에 제1 및 제2 광전 변환 영역들(PD1, PD2) 사이에 제공될 수 있다. 후면 트렌치(191A') 및 제2 분리 패턴(210A')은 도 4a의 후면 트렌치(191A) 및 분리 패턴(210A)에서 설명한 바와 각각 실질적으로 동일할 수 있다. 다만, 제2 분리 패턴(210A')은 제1 분리 패턴(210') 상에 배치될 수 있다. 제1 분리 패턴(210') 및 제2 분리 패턴(210A')은 서로 연결될 수 있다. 예를 들어, 제2 분리 패턴(210A')의 하면은 제1 분리 패턴(210')의 상면과 접촉할 수 있다. 이에 따라, 제1 분리 패턴(210') 및 제2 분리 패턴(210A')은 제1 및 제2 픽셀 영역들(PX1, PX2)을 정의할 수 있다.
도 4c는 실시예들에 따른 이미지 센서를 도시한 도면으로, 도 2a의 Ⅱ-Ⅱ선을 따라 자른 단면에 대응된다.
도 4c를 참조하면, 이미지 센서는 기판(100), 분리 패턴(210), 소자 분리 패턴(220), 제1 게이트 패턴(G1), 제2 게이트 패턴(G2), 배선층(800), 보호막(430), 펜스 패턴(450), 컬러 필터들(CF), 및 마이크로렌즈층(500)을 포함할 수 있다.
마이크로렌즈층(500)은 제1 렌즈 패턴(510) 및 제2 렌즈 패턴(520)을 포함할 수 있다. 제1 렌즈 패턴(510) 및 제2 렌즈 패턴(520)은 도 2a 및 도 2b의 예들에서 설명한 바와 실질적으로 동일할 수 있다. 다만, 마이크로렌즈층(500)은 도 2b에서 설명한 평탄화층(530)을 포함하지 않을 수 있다. 제2 렌즈 패턴(520)은 제1 렌즈 패턴(510)과 옆으로 이격 배치될 수 있다.
이미지 센서는 투명 보호층(470)을 더 포함할 수 있다. 투명 보호층 (470)이 컬러 필터들(CF) 및 마이크로렌즈층(500) 사이에 개재될 수 있다. 투명 보호층(470)은 절연성 물질을 포함할 수 있다. 투명 보호층(570)의 상면은 실질적으로 평평(flat)할 수 있다.
이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니며, 본 발명의 요지를 벗어나지 않는 범위 내에서 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 할 것이다.

Claims (20)

  1. 제1 픽셀 영역 및 제2 픽셀 영역을 갖는 기판; 및
    상기 기판의 제1 면 상에 배치된 마이크로렌즈층을 포함하되,
    상기 마이크로렌즈층은:
    상기 기판의 상기 제1 픽셀 영역 상에 제공된 제1 렌즈 패턴; 및
    상기 기판의 상기 제2 픽셀 영역 상에 제공된 제2 렌즈 패턴을 포함하고,
    상기 제1 픽셀 영역의 너비는 상기 제2 픽셀 영역의 너비보다 크고,
    상기 제1 렌즈 패턴의 높이는 상기 제2 렌즈 패턴의 높이보다 더 큰 이미지 센서.
  2. 제 1항에 있어서,
    상기 기판의 상기 제1 면 및 상기 마이크로렌즈층 사이에 개재된 컬러 필터를 더 포함하되,
    상기 컬러 필터는 상기 제1 렌즈 패턴 및 상기 제2 렌즈 패턴과 수직적으로 오버랩되는 이미지 센서.
  3. 제 1항에 있어서,
    상기 제1 렌즈 패턴은 곡면을 갖고,
    상기 제1 렌즈 패턴의 상기 곡면 및 상기 기판의 상기 제1 면 사이의 최대 간격은 제1 반지름의 2.5배 내지 3.5 배이고,
    상기 제1 반지름은 상기 제1 렌즈 패턴의 상기 곡면에서 선택된 적어도 3개의 점이 이루는 가상의 원의 반지름인 이미지 센서.
  4. 제 1항에 있어서,
    상기 기판의 상기 제1 픽셀 영역은 팔각형의 평면 형상을 가지고,
    상기 기판의 상기 제2 픽셀 영역은 상기 제1 픽셀 영역과 다른 평면 형상을 갖는 이미지 센서.
  5. 제 1항에 있어서,
    상기 마이크로렌즈층은 상기 기판과 상기 제1 렌즈 패턴 사이 및 상기 기판과 제2 렌즈 패턴 사이에 개재된 평탄화층을 더 포함하고,
    상기 제1 렌즈 패턴 및 상기 제2 렌즈 패턴은 상기 평탄화층과 연결되는 이미지 센서.
  6. 제 5항에 있어서,
    상기 평탄화층의 높이는 상기 제1 렌즈 패턴의 상기 높이의 0.8배 내지 1.5배인 이미지 센서.
  7. 제 1항에 있어서,
    상기 제1 렌즈 패턴의 상기 높이는 상기 제1 렌즈 패턴의 너비의 30% 내지 50%이고,
    상기 제1 렌즈 패턴의 상기 너비는 상기 제1 렌즈 패턴의 곡면 및 상기 제2 렌즈 패턴의 곡면이 만나는 지점에서의 너비인 이미지 센서.
  8. 제 1항에 있어서,
    상기 제2 렌즈 패턴의 상기 높이는 상기 제1 렌즈 패턴의 상기 높이의 20% 내지 30%인 이미지 센서.
  9. 제 1항에 있어서,
    상기 기판의 상기 제1 및 제2 픽셀 영역들 내에 각각 제공된 광전 변환 영역들; 및
    상기 기판 내에 제공되고, 상기 광전 변환 영역들 사이에 개재된 분리 패턴을 더 포함하는 이미지 센서.
  10. 제1 픽셀 영역 및 상기 제1 픽셀 영역과 다른 너비의 제2 픽셀 영역을 갖는 기판;
    상기 기판의 상기 제1 및 제2 픽셀 영역들 내에 각각 제공된 광전 변환 영역들; 및
    상기 기판의 제1 면 상에 배치되고, 상기 기판의 상기 제1 픽셀 영역 및 상기 제2 픽셀 영역을 덮는 마이크로렌즈층을 포함하되,
    상기 마이크로렌즈층은:
    상기 기판의 상기 제1 픽셀 영역 상에 제공되고, 제1 곡면을 갖는 제1 렌즈 패턴; 및
    상기 기판의 상기 제2 픽셀 영역 상에 제공되고, 제2 곡면을 갖는 제2 렌즈 패턴을 포함하고,
    상기 제1 곡면 및 상기 제2 곡면이 만나는 지점에서 제1 렌즈 패턴의 너비는 상기 제2 렌즈 패턴의 너비보다 더 크고,
    상기 제1 렌즈 패턴의 높이는 상기 제2 렌즈 패턴의 높이보다 더 큰 이미지 센서.
  11. 제 10항에 있어서,
    상기 기판의 상기 제1 면 상에 배치된 컬러 필터를 더 포함하되,
    상기 제1 렌즈 패턴 및 상기 제2 렌즈 패턴은 상기 컬러 필터 상에 배치되는 이미지 센서.
  12. 제 10항에 있어서,
    상기 기판의 상기 제1 픽셀 영역은 평면적 관점에서 팔각형이고,
    상기 기판의 상기 제2 픽셀 영역은 평면적 관점에서 사각형인 이미지 센서.
  13. 제 10항에 있어서,
    상기 제2 렌즈 패턴의 상기 너비는 상기 제1 렌즈 패턴의 상기 너비의 30% 내지 50%인 이미지 센서.
  14. 제 10항에 있어서,
    상기 제1 렌즈 패턴의 상기 제1 곡면 및 상기 기판의 상기 제1 면 사이의 최대 간격은 제1 반지름의 2.5배 내지 3.5 배이고,
    상기 제1 반지름은 상기 제1 렌즈 패턴의 상기 제1 곡면에서 선택된 적어도 3개의 점이 이루는 가상의 원의 반지름인 이미지 센서.
  15. 제 10항에 있어서,
    상기 기판은:
    상기 기판의 상기 제1 픽셀 영역 내에 제공된 제1 플로팅 확산 영역; 및
    상기 기판의 상기 제2 픽셀 영역 내에 제공된 제2 플로팅 확산 영역을 포함하는 이미지 센서.
  16. 제 10항에 있어서,
    상기 마이크로렌즈층은 상기 기판과 상기 제1 렌즈 패턴 사이 및 상기 기판과 상기 제2 렌즈 패턴 사이에 개재된 평탄화층을 더 포함하고, 상기 평탄화층은 상기 제1 렌즈 패턴 및 상기 제2 렌즈 패턴과 연결되는 이미지 센서.
  17. 제1 픽셀 영역 및 제2 픽셀 영역을 갖는 기판;
    상기 기판의 상기 제1 및 제2 픽셀 영역들 내에 각각 제공된 광전 변환 영역들;
    상기 기판 내에서 상기 광전 변환 영역들 사이에 개재된 분리 패턴; 및
    상기 제1 기판의 제1 면 상에 배치된 컬러 필터;
    상기 컬러 필터 상에 배치된 마이크로렌즈층;
    상기 기판의 상기 제1 픽셀 영역 내에 제공되고, 상기 기판의 제2 면 상에 배치된 제1 게이트 패턴;
    상기 기판의 상기 제2 픽셀 영역 내에 제공되고, 상기 기판의 상기 제2 면 상에 배치된 제2 게이트 패턴; 및
    상기 기판의 제2 면 상에 배치되고, 상기 제1 게이트 패턴 및 상기 제2 게이트 패턴을 덮는 배선층을 포함하되,
    상기 기판은:
    상기 기판의 상기 제1 픽셀 영역 내에 제공된 제1 플로팅 확산 영역; 및
    상기 기판의 상기 제2 픽셀 영역 내에 제공된 제2 플로팅 확산 영역을 포함하고,
    상기 마이크로렌즈층은:
    상기 기판의 상기 제1 픽셀 영역 상에 제공된 제1 렌즈 패턴;
    상기 기판의 상기 제2 픽셀 영역 상에 제공된 제2 렌즈 패턴; 및
    상기 컬러 필터와 상기 제1 렌즈 패턴 사이 및 상기 컬러 필터와 상기 제2 렌즈 패턴 사이에 개재되는 평탄화층을 포함하고,
    상기 제1 렌즈 패턴 및 상기 제2 렌즈 패턴은 상기 컬러 필터 상에 배치되고,
    상기 제1 픽셀 영역의 너비는 상기 제2 픽셀 영역의 너비보다 크고,
    상기 제1 렌즈 패턴의 높이는 상기 제2 렌즈 패턴의 높이보다 큰 이미지 센서.
  18. 제 17항에 있어서,
    상기 제1 렌즈 패턴의 상기 곡면 및 상기 제2 렌즈 패턴의 곡면이 만나는 지점에서, 상기 제2 렌즈 패턴의 너비는 상기 제1 렌즈 패턴의 너비의 30% 내지 50%이고,
    상기 제2 렌즈 패턴의 상기 높이는 상기 제1 렌즈 패턴의 상기 높이의 20% 내지 30%이고,
    상기 제1 렌즈 패턴의 상기 높이는 상기 제1 렌즈 패턴의 상기 너비의 30% 내지 50%이고,
    상기 평탄화층의 높이는 상기 제1 렌즈 패턴의 상기 높이의 0.8배 내지 1.5배인 이미지 센서.
  19. 제 17항에 있어서,
    상기 제1 렌즈 패턴은 복수의 제1 렌즈 패턴들을 포함하고,
    상기 제2 렌즈 패턴은 복수의 제2 렌즈 패턴들을 포함하고,
    평면적 관점에서 상기 제2 렌즈 패턴들은 제1 방향에서 상기 복수의 제1 렌즈 패턴들 사이에 각각 배치되고,
    평면적 관점에서 상기 제2 렌즈 패턴들이 제2 방향에서 상기 복수의 제1 렌즈 패턴들 사이에 각각 배치되고,
    상기 제2 방향은 상기 제1 방향과 교차하는 이미지 센서.
  20. 제 17항에 있어서,
    상기 제1 렌즈 패턴은 곡면을 갖고,
    상기 제1 렌즈 패턴의 상기 곡면 및 상기 기판의 상기 제1 면 사이의 최대 간격은 제1 반지름의 2.5배 내지 3.5 배이고,
    상기 제1 반지름은 상기 제1 렌즈 패턴의 상기 제1 곡면에서 선택된 적어도 3개의 점이 이루는 가상의 원의 반지름인 이미지 센서.
KR1020200128518A 2020-10-06 2020-10-06 이미지 센서 KR20220045665A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020200128518A KR20220045665A (ko) 2020-10-06 2020-10-06 이미지 센서
US17/323,449 US20220109020A1 (en) 2020-10-06 2021-05-18 Image sensor
TW110119672A TW202215077A (zh) 2020-10-06 2021-05-31 影像感測器
CN202111030677.6A CN114388542A (zh) 2020-10-06 2021-09-03 图像传感器
JP2021151341A JP2022061477A (ja) 2020-10-06 2021-09-16 イメージセンサー

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200128518A KR20220045665A (ko) 2020-10-06 2020-10-06 이미지 센서

Publications (1)

Publication Number Publication Date
KR20220045665A true KR20220045665A (ko) 2022-04-13

Family

ID=80932450

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200128518A KR20220045665A (ko) 2020-10-06 2020-10-06 이미지 센서

Country Status (5)

Country Link
US (1) US20220109020A1 (ko)
JP (1) JP2022061477A (ko)
KR (1) KR20220045665A (ko)
CN (1) CN114388542A (ko)
TW (1) TW202215077A (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102662144B1 (ko) * 2018-09-07 2024-05-07 삼성전자주식회사 이미지 센서 및 그 제조 방법
JPWO2021124964A1 (ko) * 2019-12-17 2021-06-24
US11362121B2 (en) * 2020-01-28 2022-06-14 Omnivision Technologies, Inc. Light attenuation layer fabrication method and structure for image sensor

Also Published As

Publication number Publication date
US20220109020A1 (en) 2022-04-07
TW202215077A (zh) 2022-04-16
CN114388542A (zh) 2022-04-22
JP2022061477A (ja) 2022-04-18

Similar Documents

Publication Publication Date Title
KR20200145978A (ko) 이미지 센서
US11670661B2 (en) Image sensor and method of fabricating same
US20210335862A1 (en) Image sensor
US20230040060A1 (en) Image sensor
KR20220045665A (ko) 이미지 센서
US20220216250A1 (en) Image sensor with pixel separation structure
US20220109014A1 (en) Image sensor with trench structures
US20220328553A1 (en) Image sensor
US11848342B2 (en) Image sensor including a fence pattern
US20220359596A1 (en) Image sensor
US20230352509A1 (en) Image sensor
US20240178253A1 (en) Image sensor
US20230402476A1 (en) Image sensor
KR20230138186A (ko) Cmos 이미지 센서
KR20220061302A (ko) 이미지 센서
KR20240079065A (ko) 이미지 센서
KR20230056409A (ko) 이미지 센서
KR20230143535A (ko) 이미지 센서
KR20230033963A (ko) 이미지 센서 및 그 제조 방법
KR20220034973A (ko) 이미지 센서
KR20220005888A (ko) 이미지 센서
CN118073383A (zh) 图像传感器
JP2023129260A (ja) イメージセンサー
KR20220084688A (ko) 이미지 센서