JP6896291B2 - タングステンとゲルマニウムの化合物膜及び半導体装置 - Google Patents

タングステンとゲルマニウムの化合物膜及び半導体装置 Download PDF

Info

Publication number
JP6896291B2
JP6896291B2 JP2018524013A JP2018524013A JP6896291B2 JP 6896291 B2 JP6896291 B2 JP 6896291B2 JP 2018524013 A JP2018524013 A JP 2018524013A JP 2018524013 A JP2018524013 A JP 2018524013A JP 6896291 B2 JP6896291 B2 JP 6896291B2
Authority
JP
Japan
Prior art keywords
germanium
tungsten
substrate
film
compound film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018524013A
Other languages
English (en)
Other versions
JPWO2017217512A1 (ja
Inventor
直也 岡田
直也 岡田
紀行 内田
紀行 内田
金山　敏彦
敏彦 金山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Publication of JPWO2017217512A1 publication Critical patent/JPWO2017217512A1/ja
Application granted granted Critical
Publication of JP6896291B2 publication Critical patent/JP6896291B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45557—Pulsed pressure or control pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、電気特性に優れた、タングステンとゲルマニウムの化合物膜、該タングステンとゲルマニウムの化合物膜を用いた半導体装置、並びに該タングステンとゲルマニウムの化合物膜の製造方法及び製造装置に関する。
半導体装置の技術分野では、シリコンで構成するデバイスの電極材料として、遷移金属とシリコンからなる遷移金属シリコン化合物が広く利用されている。遷移金属シリコン化合物は、遷移金属シリサイド膜又は遷移金属珪化物又は遷移金属珪素化合物とも呼ばれている。遷移金属シリコン化合物は、耐熱性、耐酸化性、耐食性、電気伝導特性等に優れている特徴を持つ。さらに、遷移金属シリコン化合物の作製プロセスは、シリコンを用いるＬＳＩ等の製造プロセスと高い親和性を持つ。
一方、シリコンよりも電気特性に優れているゲルマニウムで構成するデバイスの研究開発が、近年に進められている。例えば、デバイスの種類として、トランジスタ、発光素子、受光素子、太陽電池が挙げられる。シリコンのデバイスで遷移金属シリコン化合物を電極材料に利用する理由と同様に、ゲルマニウムのデバイスの電極材料として、遷移金属とゲルマニウムからなる遷移金属ゲルマニウム化合物が期待されている。遷移金属ゲルマニウム化合物は、遷移金属ジャーマナイド膜とも呼ばれている。
ゲルマニウム基板上に遷移金属膜を堆積した後に、熱処理を行うと、ゲルマニウム表面上で遷移金属とゲルマニウムが反応し、遷移金属とゲルマニウムの化合物を合成できる。この方法で用いる遷移金属の種類は、低い融点を有するニッケルなどである。一方、遷移金属の中で最も高い融点を持つタングステンは、ゲルマニウムの融点近くの９００℃程度まで熱処理しても、ゲルマニウムと反応しないことが知られている（非特許文献１参照）。
タングステンとゲルマニウムの化合物から構成される薄膜としては、ゲルマニウム／タングステン組成が０.１８以下の小さい比率でゲルマニウムを含有したタングステン膜が知られている（非特許文献２参照）。この膜は、ＧｅＨ４とＷＦ６の原料ガスを用いた気相反応成膜法により作製される。
タングステンゲルマニウムの１個のクラスターについて、第一原理計算で求めた理論上のＷとＧｅの組成比とＨＯＭＯ−ＬＵＭＯの関係（最高占有分子軌道（ＨＯＭＯ）と最低非占有分子軌道（ＬＵＭＯ）のギャップＥＨＬ）が知られている（非特許文献３参照）。
本発明者らは、先に、ＭＳｉｎ（但し、Ｍ：遷移金属、Ｓｉ：シリコン、ｎ＝７−１６）に係る遷移金属シリコン化合物膜を提案し、該遷移金属シリコン化合物膜を用いた半導体装置を提案した（特許文献１、特許文献２参照）。
また、本発明者らは、先に、ＭＳｉｎ（但し、Ｍ：タングステン、Ｓｉ：シリコン、ｎ≦１２）に係るタングステンシリコン化合物膜の製造方法を提案した（非特許文献４参照）。
本願に関連した先行文献調査をしたところ、半導体装置の電極材料としてタングステンゲルマニウム（ＷＧｅ）が例示されている特許文献があった（特許文献３参照）。
また、光学的エネルギーギャップの算出方法は知られている（非特許文献５参照）。
国際公開２００９／１０７６６９ 特開２０１１−６６４０１号公報 特開２０１４−０６７８０４号公報
Journal of Vacuum Science & Technology A 24, 474 (2006). Applied Surface Science 73,82(1993). The Journal of Physical Chemistry A 110, 12670 (2006). The Journal of Chemical Physics 144, 084703 (2016). Materials Research Bulletin 5, 721(1970)
タングステンとゲルマニウムの化合物膜、及び製造方法の課題を以下に示す。
タングステンとシリコンから構成されるタングステンシリコン化合物の場合は、シリコン基板上にタングステンを堆積させた後に８００℃程度で熱処理を行うことで、作製できる。一方、ゲルマニウム基板上にタングステンを堆積させた後に熱処理しても、タングステンとゲルマニウムから構成されるタングステンゲルマニウム化合物は、作製できない。これは、タングステンとゲルマニウムが反応する温度よりも、ゲルマニウム基板の融点が低いためである。つまり、タングステンとゲルマニウムの化合物の作製には、ゲルマニウム基板が融解する温度よりも高い温度で加熱する必要がある。従って、これまでは、ゲルマニウムを用いた電子デバイスに、タングステンとゲルマニウムの化合物を適用できていなかった。また、半導体装置として有用な特性を備えるタングステンゲルマニウム化合物膜は、実現できていなかった。
一方、高圧下で熱処理を行うことにより、タングステンとゲルマニウムから構成されるタングステンゲルマニウム化合物の作製が可能である。この方法では、単独のバルク材料を作製可能であるが、ナノメートルオーダーの厚さで制御した薄膜を基板上に作製することは困難である。
従来実現できている、タングステンゲルマニウム化合物から構成される薄膜（ゲルマニウム／タングステン組成が０.１８以下の小さい比率）（非特許文献２参照）では、タングステン膜中のゲルマニウムは、タングステン膜の電気特性を劣化させる不純物として扱われ、積極的にゲルマニウムを含有させて、タングステンゲルマニウム化合物の有用な特性を利用することはなかった。また、ゲルマニウム／タングステン組成比が０.１８を超えるタングステンとゲルマニウムの化合物膜は、実現できていなかった。
非特許文献３では、１個のクラスターの理論上の計算が行われたが、タングステンゲルマニウム化合物膜は、実現できておらず、ゲルマニウム／タングステン組成比が０.１８を超えるタングステンゲルマニウム化合物膜の特性は知られていない。
次に、ゲルマニウムを用いた半導体装置の課題を示す。ゲルマニウムを用いた半導体装置は、ゲルマニウムと金属電極の接触部を有する。この接触部では、接合界面にショットキー障壁と呼ばれるエネルギー障壁が形成され、電気伝導を阻害する要因となる。従来のｎ型ゲルマニウムと金属電極の接触部では、ゲルマニウムのバンドギャップと同等の高いエネルギー障壁を形成していた。電気特性の良好なゲルマニウムを用いた半導体装置を実現するには、このエネルギー障壁を低くする必要がある。
本発明は、これらの問題を解決しようとするものであり、本発明は、タングステンとゲルマニウムの化合物膜を提供することを目的とする。また、本発明は、半導体装置に有用なタングステンとゲルマニウムの化合物膜を備える半導体装置を提供することを目的とする。また、本発明は、タングステンとゲルマニウムの化合物膜の製造方法及び製造装置を提供することを目的とする。
本発明は、前記目的を達成するために、以下の特徴を有するものである。
（１）ゲルマニウム／タングステンの組成比が０.２以上で６未満で、光学的エネルギーギャップを有することを特徴とするタングステンとゲルマニウムの化合物膜。
（２）前記ゲルマニウム／タングステンの組成比が１以上で３.２以下であることを特徴とする前記（１）記載のタングステンとゲルマニウムの化合物膜。
（３）前記（１）または（２）に記載のタングステンとゲルマニウムの化合物膜を備える半導体装置。
（４）半導体基板と、前記タングステンとゲルマニウムの化合物膜との積層構造を備えることを特徴とする前記（３）記載の半導体装置。
（５）半導体基板、前記タングステンとゲルマニウムの化合物膜、金属電極の順で積層された積層構造を備えることを特徴とする前記（４）記載の半導体装置。
（６）半導体基板、ゲルマニウム／タングステンの組成比が１以上で３.２以下であるタングステンとゲルマニウムの化合物膜、金属電極の順で積層された積層構造を備えることを特徴とする半導体装置。
（７）前記半導体基板は、ゲルマニウム基板、シリコン基板、及びシリコンゲルマニウム基板のうちのいずれかであることを特徴とする前記（４）乃至（６）のいずれか１項記載の半導体装置。
（８）タングステンの原料ガスとゲルマニウムの原料ガスを、気相中および基板上の少なくともいずれかで化学反応させることにより、タングステンとゲルマニウムの化合物を前記基板上に作製することを特徴とする前記（１）記載のタングステンとゲルマニウムの化合物膜の製造方法。
（９）タングステンの原料ガスとゲルマニウムの原料ガスを１２０℃以上２７０℃以下の温度に保持することを特徴とする前記（８）記載のタングステンとゲルマニウムの化合物膜の製造方法。
（１０）タングステンの原料ガスとゲルマニウムの原料ガスを供給して、気相中および基板上の少なくともいずれかで化学反応させ、タングステンとゲルマニウムの化合物を作製する化合物膜の製造装置であって、前記タングステンの原料ガスと前記ゲルマニウムの原料ガスを１２０℃以上２７０℃以下の温度に保持する加熱機構を備えることを特徴とするタングステンとゲルマニウムの化合物膜の製造装置。
本発明では、ゲルマニウム／タングステンの組成比が０.２以上で６未満のタングステンとゲルマニウムの化合物を、初めて膜として実現し、光学的エネルギーギャップを有し、有用な化合物膜を実現できた。
ゲルマニウム／タングステンの組成比により、光学的エネルギーギャップが変化するので、適宜組成比を選択することにより、用途に応じた所望の特性の膜を得ることができる。
本発明は、ゲルマニウム／タングステンの組成比が１以上で３.２以下の場合、０.１２ｅＶ以上の大きな光学的エネルギーギャップを有するので、化合物膜として、より好ましい。
本発明のタングステンとゲルマニウムの化合物膜を、電極積層構造において電極層と半導体層との介在層として用いることで、電極積層構造を有する半導体装置の電気的特性が向上する。
本発明の製造方法は、基板の大面積化や複数枚の基板の同時処理に向いており、膜厚の制御性と均一性、段差構造に対する被覆性等に優れているので、微細化や集積化や大面積化が重要なＬＳＩやディスプレイの工業的製造に有利である。
第１の実施の形態における、ＧｅＨ４とＷＦ６の気相中での反応過程を示す模式図である。 第１の実施の形態における、前駆体ＷＧｅ６を凝集させてＧｅ／Ｗ組成比６のタングステンゲルマニウム化合物の薄膜を基板上に作製する過程を示した模式図である。 第１の実施の形態における、タングステンとゲルマニウムの化合物膜を作製するための製造装置の模式図である。 図３の製造装置における、ガス導入口側から見た成膜室の断面模式図である。 第２の実施の形態における、ＧｅＨ４とＷＦ６の基板表面上での反応過程を示す模式図である。 第２の実施の形態における、タングステンとゲルマニウムの化合物膜を作製するための製造装置の模式図である。 第３の実施の形態における、タングステンとゲルマニウムの化合物膜を電極構造に用いた半導体装置を説明する断面模式図である。 第３の実施の形態における、電極構造に組成傾斜のタングステンとゲルマニウムの化合物膜を用いた場合を説明する断面模式図である。 第３の実施の形態における、Ｎ−ＭＯＳトランジスタの断面模式図である。 第３の実施の形態における、ＳＯＩ基板を用いたソース／ドレイン構造を持つ無接合型トランジスタの断面模式図である。 第３の実施の形態における、ＧＯＩ基板を用いたソース／ドレイン構造を持つ無接合型トランジスタの断面模式図である。 第３の実施の形態における、立体型トランジスタのソース／ドレイン領域を示す要部の鳥瞰図である。 第３の実施の形態における、ナノワイヤー型トランジスタのソース／ドレイン領域を示す要部の鳥瞰図である。 第３の実施の形態における、タングステンとゲルマニウムの化合物膜のＧｅ／Ｗ組成比と光学ギャップの関係を説明する図である。 タングステンゲルマニウムクラスターの組成比とＨＯＭＯ−ＬＵＭＯギャップの関係を説明する図である。 第３の実施の形態における、Ｇｅ基板上のタングステンとゲルマニウムの化合物膜のＧｅ／Ｗ組成比と基板からの距離の関係を説明する図である。 第３の実施の形態における、タングステンとゲルマニウムの化合物膜の光学ギャップとショットキー障壁高さの関係を説明する図である。 第３の実施の形態における、タングステンとゲルマニウムの化合物膜とＧｅ基板との接触界面に形成されるショットキー障壁高さと固有接触抵抗の関係を説明する図である。
本発明の実施の形態について以下説明する。
本発明の実施の形態は、ゲルマニウム／タングステンの組成比が０.２以上で６未満のタングステンとゲルマニウムの化合物膜に関する。本実施の形態の化合物膜は、光学的エネルギーギャップを有する。本発明の実施の形態では、ゲルマニウム／タングステンの組成比が０.２以上で６未満のタングステンとゲルマニウムの化合物を、ＷＧｅｎ膜（但し、０.２≦ｎ＜６）と記す。
本発明の実施の形態のＷＧｅｎ膜（但し、０.２≦ｎ＜６）では、光学ギャップが０.０１ｅＶ以上で０.３３ｅＶ以下である。
ここで、光学的エネルギーギャップ（以下、光学ギャップともいう。）とは、薄膜の光学吸収特性の波長依存性から算出したエネルギーギャップをいう。特に、次式（式１）を用いて算出したエネルギーギャップを対象とする。
（式１） （αＥ）１／２＝Ａ（Ｅ−ＥＯ）
ここで、αは光吸収係数、Ｅは光子エネルギー、ＥＯは光学的エネルギーギャップ、Ａは定数である。式１を用いた光学的エネルギーギャップの算出方法として、例えば、化合物膜の光学吸収測定から光吸収係数の光子エネルギー依存性を求め、光子エネルギー（横軸）に対して、光吸収係数と光子エネルギーの積の平方根（縦軸）をプロットし、このプロットの接線と横軸の交点を光学的エネルギーギャップとして算出する。このようなプロットはＴａｕｃ（タウツ）プロットと呼ばれ、このように算出した光学的エネルギーギャップはＴａｕｃギャップとも呼ばれる（非特許文献５参照）。
本発明の実施の形態のＷＧｅｎ膜を製造するためには、第１及び第２の実施の形態のような方法がある。第１は、タングステンの原料ガスとゲルマニウムの原料ガスを供給して、タングステンとゲルマニウムの原料ガスを、気相中で化学反応させて前駆体を作製し、基板上や金属電極下に該前駆体を堆積して、ＷＧｅｎ膜を作製する方法である。第２は、タングステンの原料ガスとゲルマニウムの原料ガスを供給して、タングステンとゲルマニウムの原料ガスを、気相中で化学反応させることなく、基板上で化学反応させてＷＧｅｎ膜を作製する方法である。また、第１及び第２の方法を組み合わせて、気相中及び基板上で化学反応をさせてもよい。
タングステンの原料ガスとして、フッ素とタングステンから構成されるガス、塩素とタングステンから構成されるガス、有機物とタングステンから構成されるガスのうちの少なくともいずれかを用いることが好ましい。また、ゲルマニウムの原料ガスとして、水素とゲルマニウムから構成されるモノゲルマン、塩素とゲルマニウムから構成されるガス、有機物とゲルマニウムから構成されるガスのうちの少なくともいずれかを用いることが好ましい。
ＷＧｅｎ膜の組成比ｎの制御を行うために、ゲルマニウム原料ガスの圧力を、成膜室内で、０.１以上で２０００Ｐａ以下の範囲内で制御することが好ましい。ゲルマニウム原料ガスとタングステン原料ガスを気相中で衝突させることで化学反応を起こし、ＷＧｅｎ膜の前駆体を形成し、該前駆体とゲルマニウム原料ガスとが衝突を繰り返すことで、該前駆体のＧｅ／Ｗ組成比が増大する。ゲルマニウム原料ガスの圧力を増大させると、ゲルマニウム原料ガスと前駆体との衝突回数が増大し、ゲルマニウム原料ガスと前駆体が化学反応を起こす機会が増えるために、前駆体のＧｅ／Ｗ組成比が増大する。よって、ゲルマニウム原料ガスの圧力とＷＧｅｎ膜のＧｅ／Ｗ組成比ｎには正の相関がある。ＷＧｅｎ膜の組成を高精度に制御するためには、ガス圧力とガス温度を制御することが好ましい。基板には、ＳｉやＧｅなどの半導体、石英やサファイアや樹脂などの絶縁体、及び金属を用いることができる。
本発明の実施の形態のＷＧｅｎ膜を製造するための製造装置には、成膜室の外壁、内壁、成膜室内の堆積基板、堆積基板の支持機構、のいずれか１以上に加熱機構を設置することが好ましい。原料ガスを加熱するためには、特に、成膜室の内壁、あるいは外壁に加熱機構を取り付けた構造とすることが好ましい。原料ガスを加熱するためには、ガス導入配管の内壁、あるいは外壁に加熱機構を取り付けた構造とすることが好ましい。また、基板上で化学反応させる場合は、堆積基板に加熱機構を取り付けた構造とすることが好ましい。
（第１の実施の形態）
本発明の第１の実施の形態のタングステンゲルマニウム化合物膜について、図を参照して以下説明する。
まず、タングステンゲルマニウム化合物膜の製造方法について説明する。
タングステンゲルマニウム化合物膜の製造には、原料ガスにＷＦ６とＧｅＨ４を用いる。成膜室の壁に設置したヒーターを用いて、原料ガスに１２０℃以上２７０℃以下の範囲で熱を与えることにより、気相中でＷＦ６とＧｅＨ４を反応させて、タングステンゲルマニウム化合物の前駆体となるＷＧｅｎ（ｎ＝０.２−６）を合成する。１２０℃よりも低い温度で加熱すると、ＷＦ６とＧｅＨ４は反応しない。また、２７０℃よりも大きい温度で加熱すると、ＧｅＨ４同士が反応して、アモルファスゲルマニウム膜が形成される。
図１は、ＧｅＨ４とＷＦ６の反応過程を示した模式図である。左上に示すように、最初に、気相中でＧｅＨ４とＷＦ６が衝突して反応し（左上）、次に、順次矢印で示すように、前駆体ＷＧｅｎは、ＧｅＨ４と衝突を繰り返すことで、Ｇｅリッチ化、つまりｎ値の増大化が進む。衝突の際に、熱エネルギーによる援助を与えることにより、反応を促進させることができる。
図２は、前駆体ＷＧｅ６を凝集させて、Ｇｅ／Ｗ組成比６のタングステンゲルマニウム化合物の薄膜を基板上に作製する過程を示した模式図である。本図に示すように、気相中で合成したＷＧｅｎ前駆体を基板表面に堆積して、タングステンゲルマニウム化合物の薄膜を堆積する。この時、基板は１２０℃以上２７０℃以下の範囲で加熱すると、ＷＧｅｎ前駆体の凝集を促すことができる。また、１２０℃よりも低い温度で加熱すると、ＷＦ６とＧｅＨ４はうまく凝集しない。また、２７０℃よりも高い温度で加熱すると、ＧｅＨ４同士が反応して、アモルファスゲルマニウム膜が形成される。
本製造方法は、非特許文献４に示されたタングステンシリコン化合物膜の製造方法とは、原料ガスにＷＦ６を用いる点と、原料ガスを反応させるのに熱のエネルギーを用いる点で類似しているが、タングステンゲルマニウム化合物膜の製造であるので、原料ガスにＧｅＨ４を用いる点で異なるとともに、製造温度の範囲が異なる。本発明は、非特許文献４の製造方法よりも、低温で膜を作製することが可能である。本発明の低温プロセスは、電子デバイスを作製する際に、電子デバイスの性能を確保するのに有利となる。
本製造方法によれば、原料ガスに水素化物やフッ化物を利用するため、形成された膜中に水素やフッ素が不純物として含有する場合がある。この水素やフッ素は、膜を熱処理することで脱離させることができる。熱処理中の膜からの脱離物質の質量分析を行えば、脱離物質を同定することが可能である。
図３は、本実施の形態における製造装置の模式図である。製造装置は、タングステンの原料ガスとゲルマニウムの原料ガスが反応する成膜室２７と、タングステンの原料ガスとゲルマニウムの原料ガスを導入するガス配管２６と、タングステンの原料ガスとゲルマニウムの原料ガスのうちの少なくともいずれか一方の流量を制御するガス流量制御器２５等のガス流量制御機構と、タングステンの原料ガスとゲルマニウムの原料ガスの圧力を制御するガス圧制御機構（圧力計３２、バルブ３０）と、未反応のタングステンの原料ガスとゲルマニウムの原料ガスを排気する排気機構（排気口２９）と、成膜室２７の中に、前駆体を堆積するための基板３、基板を支持し移動させるためのヒーター付きの基板ステージ３１とを、備える。本図では、ヒーター２８が成膜室２７の外壁に設置される。ヒーター２８は成膜室２７内のガスを暖める機能を有する。成膜室の壁にヒーターを設置することで、図１の実施形態の気相中の反応を効率的に促すことができる。また、ガスの導入口と排気口の間に、基板を設置すると、効率的にＷＧｅｎ前駆体を基板上に堆積することができる。基板ステージ３１にも加熱機構を設置することにより、ガス温度の増大化を援助することができ、膜のゲルマニウムリッチ化を促進することができる。製造装置は、原料ガスや雰囲気ガス（希釈ガス）をそれぞれ貯蔵する複数のガスボンベ２４を備え、原料ガス及び雰囲気ガスは、それぞれのガス配管２６を経由して、成膜室２７に導入される。例えば、原料ガスとしてＧｅＨ４とＷＦ６を用いる。Ｇｅ原料としてＧｅ２Ｈ６やＧｅＣｌ４といった塩素系ガスを用いることもでき、Ｗ原料としてＷＣｌ６といった塩化物系ガスを用いることもできる。また、希釈ガスとしてＡｒやＨ２ガスを用いてもよい。図示のように、複数のガスボンベ（図中左からＷＦ６、ＧｅＨ４、Ａｒ、Ｈ２）からガスが供給される。ガス配管２６の途中にガス流量制御器２５を設置することにより、成膜室２７に導入するガス流量を制御する。成膜室２７内の圧力は、成膜室２７内に設置した圧力計３２で確認を行い、ガスの排気（図中の矢印）のための排気口２９に設置したバルブ３０の絞りを調整することにより、成膜室内の圧力を制御する。成膜室内でＧｅＨ４とＷＦ６の気相反応を起こすためには、反応空間を充分に確保する必要があり、ガスの排気口２９とガス導入口の距離が充分に離れていること、及び、成膜室の容量が充分に大きいことが望ましい。反応空間を大きくすることにより、成膜室内において充分な気相反応を起こすことができる。
図４は、図３の製造装置における、ガス導入口側から見た成膜室の断面模式図である。図中、ヒーター２８は成膜室２７の外壁に設置されており、成膜室２７の中心に基板３を設置することにより、気相温度を均一化でき、効率的にＷＧｅｎ前駆体を基板上に堆積することができる。
（第２の実施の形態）
本実施の形態は、基板表面上の反応のみで製造する場合である。
図５は、ＧｅＨ４とＷＦ６の基板表面上での反応過程を示す模式図である。図５に示すように、第１の実施の形態の気相中の反応を利用しなくても、タングステンゲルマニウム化合物の薄膜を作製することができる。この時、基板３を１２０℃以上２７０℃以下の範囲でヒーター４等により加熱すると、ＷＧｅｎ前駆体の凝集を促すことができる。また、１２０℃よりも低い温度で加熱すると、ＷＦ６とＧｅＨ４はうまく凝集しない。また、２７０℃よりも高い温度で加熱すると、ＧｅＨ４同士が反応して、アモルファスゲルマニウム膜が形成される。
図６は、本実施の形態における製造装置の模式図である。図６の製造装置は、図３の装置と比べて、成膜室の外壁にヒーターを設置していない点が異なる。成膜室の壁にヒーターを設置しない理由は、効率的にＷＧｅｎ前駆体を基板上に堆積するためであり、もしヒーターにより成膜室の壁が加熱されると、ＷＧｅｎ前駆体が成膜室の壁に堆積されてしまうからである。成膜室２７の中に、前駆体を堆積するための基板３と、ヒーター付きの基板ステージ３１とが配置される。
（第３の実施の形態）
本実施の形態では、タングステンゲルマニウム化合物膜を、半導体装置に適用した構造について図を参照して説明する。
図７は、タングステンゲルマニウム化合物膜を電極構造に用いた半導体装置の断面模式図である。タングステンゲルマニウム化合物を、半導体基板と金属電極の接触界面に介在させた積層構造である。本図に示すように、本実施の形態の半導体装置は、半導体基板１３上にタングステンとゲルマニウムの化合物であるＷＧｅｎ膜４２を有し、その上に金属電極４４を有する構造である。従来の半導体装置では、半導体基板の上に金属電極が直接に接触していたのに対して、本発明の実施の形態の積層構造により、金属電極と半導体基板の接触抵抗を低減することができる。
図８は、電極構造に組成傾斜のタングステンゲルマニウム化合物膜を用いた半導体装置の断面模式図である。本図に示すように、図７の実施形態における半導体基板にＧｅ基板３３、及び金属電極にＷ膜３６を用いる場合、タングステンゲルマニウム化合物の組成を、基板側から順にＷＧｅ２膜３４、ＷＧｅ膜３５のように段階的あるいは連続的に組成傾斜させる構造とすることが有効である。半導体基板から金属にかけて、組成比を段階的又は連続的に傾斜変化させることにより、エネルギー障壁を段階的あるいは連続的に変化させることができるため、エネルギー障壁に起因する寄生抵抗を低減できる効果がある。また、製造上、タングステンゲルマニウム化合物膜からＷ膜までを、同じ製造装置で連続的に作製できるという利点がある。
図９乃至図１３は、図１や２のＷＧｅｎ膜構造を利用した半導体装置の特有の構造である。
図９はＮ−ＭＯＳトランジスタの断面模式図である。図９は、金属電極４４と半導体基板（Ｎ型Ｓｉ基板４１）の接触界面にＷＧｅｎ膜４２を挿入したソース／ドレイン構造を持つ。なお、図示中央は、Ｐ型Ｓｉ基板４０上に、ゲート絶縁膜４３とゲート電極（金属電極４４）が積層されてなるゲート構造である。Ｇｅ組成比ｎの高いＷＧｅｎ膜（例えば、０.２≦ｎ＜６）を用いることにより、Ｓｉ基板とＷＧｅｎ膜の接触界面に生じる欠陥準位を低減することができ、金属とＳｉ基板の間で生じるエネルギー障壁の高さを制御して金属／Ｓｉ基板の接触抵抗を低減することが可能となる。ＷＧｅｎ膜を備える電極構造は、Ｎ−ＭＯＳトランジスタのみならず、Ｐ−ＭＯＳトランジスタにも有効であり、また、Ｓｉトランジスタのみならず、Ｇｅトランジスタにも有効である。
図１０は、ＳＯＩ基板を用いたソース／ドレイン構造を持つ無接合型トランジスタの断面模式図である。本図は、金属電極４４、及び、ＳｉとＳｉＯ２から構成されるＳｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ（ＳＯＩ）基板５０の接触界面にＷＧｅｎ膜４２を挿入したソース／ドレイン構造を持つ無接合型トランジスタの断面模式図である。図９のトランジスタと異なり、ソース／ドレイン領域にドーピングによるＰＮ接合が形成されていない。チャネルとソース／ドレイン領域のドーパント濃度が同じであるため、トランジスタ特性のばらつき抑制に効果的である。特に、ドーパント濃度を低くすると、短チャネル効果の一つであるＤｒａｉｎ―Ｉｎｄｕｃｅｄ Ｂａｒｒｉｅｒ Ｌｏｗｅｒｉｎｇ（ＤＩＢＬ）の抑制に効果的である。しかし、ドーパント濃度が低いと、金属とＳＯＩ基板の接触抵抗が高くなる。ＷＧｅｎ膜を金属とＳＯＩ基板の接触界面に挿入することにより、金属とＳＯＩ基板の間で生じるエネルギー障壁の高さを制御して、金属とＳＯＩ基板の接触抵抗を低減することが可能となる。
図１１は、図１０におけるＳＯＩ基板に替えてＧｅｒｍａｎｉｕｍ ｏｎ Ｉｎｓｕｌａｔｏｒ（ＧＯＩ）基板を用いたソース／ドレイン構造を持つ無接合型トランジスタの断面模式図である。
図１２は、立体型トランジスタのソース／ドレイン領域を示す要部の鳥瞰図である。本図では、ＳｉＯ２膜５７を表面に備えるＧｅ基板５２の一部に起立した立体型のＧｅ構造を形成して、該Ｇｅ構造の側面と立体型の金属電極４４の間にＷＧｅｎ膜４２を設けている。ＷＧｅｎ膜は、気相反応で形成するため、被覆性に優れており、立体構造に均一に堆積することができる。
図１３は、ナノワイヤー型トランジスタのソース／ドレイン領域を示す要部の鳥瞰図である。本図では、Ｇｅワイヤー５８とその周囲を囲む円柱状の金属電極４４との間に、ＷＧｅｎ膜４２からなる介在層が設けられている。ＷＧｅｎ膜４２は、気相反応で形成されるため、被覆性に優れており、立体構造に均一に堆積することができる。
タングステンゲルマニウム化合物膜は、Ｇｅ／Ｗ組成比が６よりも小さい範囲で作製することができる。図１４は、作製したタングステンゲルマニウム化合物のＧｅ／Ｗ組成比と光学ギャップの関係を説明する図である。図１４に示すように、作製したタングステンゲルマニウム化合物膜は、（タングステンゲルマニウム化合物のＧｅ／Ｗ組成比、光学的エネルギーギャップｅＶ）が、（１.０１、０.１２）（１.４９、０.３３）（１.８０、０.２７）（２.６０、０.２２）（３.１１、０.１５）（３.９７、０.０７）（５.４０、０.０９）であった。本図によれば、ＷＧｅｎ膜（但し、０.２≦ｎ＜６）が、光学的エネルギーギャップを有していることが明らかで、光学的エネルギーギャップが０.０１ｅＶ以上で０.３３ｅＶ以下である。また、本図によれば、タングステンゲルマニウム化合物膜のＧｅ／Ｗ組成比が１よりも小さくなると、タングステンゲルマニウム化合物膜は金属的な特性となる。Ｇｅ／Ｗ組成比が１以上で３.２以下において、０.１２ｅＶ以上の光学ギャップを有する。Ｇｅ／Ｗ組成比が１.５のときに光学ギャップが最大値の０.３３ｅＶを示す。また、本図によれば、Ｇｅ／Ｗ組成比が１.２以上で２.６以下において、０.２ｅＶ以上の光学ギャップを有する。Ｇｅ／Ｗ組成比が１.５よりも大きい範囲では、Ｇｅ／Ｗ組成比の増大に伴い、光学ギャップが小さくなる。
図１５は、理論計算から得られた１個のタングステンゲルマニウムクラスターの組成比とＨＯＭＯ−ＬＵＭＯギャップの値（非特許文献３参照）を、図にしたものである。図１４に示した結果は、この図から検証することができる。図１５において、タングステンゲルマニウムクラスターのＧｅ／Ｗ組成比が増大すると、ＨＯＭＯ−ＬＵＭＯギャップが減少する。この傾向は、図１４で説明したタングステンゲルマニウム化合物のＧｅ／Ｗ組成比の増大に伴い、光学ギャップが小さくなる結果と一致する。この結果は、作製したタングステンゲルマニウム化合物膜がタングステンゲルマニウムクラスターから構成されており、タングステンゲルマニウム化合物膜の特性が、タングステンゲルマニウムクラスターの特性によって決められていることを示している。
タングステンゲルマニウム化合物の組成比を、半導体基板から金属にかけて連続的に傾斜させて減少させて実際に作製した例について、表１及び図１６を参照して説明する。
Figure 0006896291
表１に、基板界面におけるＷＧｅｎ膜のＧｅ／Ｗ組成比が、０、０.５、１.９（試料番号（１））、２.４（試料番号（２））、３.３（試料番号（３））の場合を示した。図１６は、Ｇｅ基板上のタングステンゲルマニウム化合物膜のＧｅ／Ｗ組成比と基板からの距離の関係を、各（１）（２）（３）について示した図である。基板から離れるほど、タングステンゲルマニウム化合物膜の組成比は小さくなる。基板から最も離れた、タングステンゲルマニウム化合物膜の最表面のＧｅ／Ｗ組成比は、０.５程度である。
また、表１には、図１６の基板界面におけるタングステンゲルマニウム化合物膜の組成比と、Ｇｅ基板とタングステンゲルマニウム化合物膜の界面に形成されるショットキー障壁高さの関係を示した。組成比が、１.９と２.４のときに、ショットキー障壁高さが０.４６ｅＶと小さな値を示す。それ以外の組成比のときは、ショットキー障壁高さが０.５８ｅＶと大きな値を示す。図１４で示したように、組成比が１.９と２.４のときは、タングステンゲルマニウム化合物膜の光学ギャップは０.１２ｅＶよりも大きな値を示す。組成比が０.５と３.３のときは、光学ギャップは０.１２ｅＶよりも小さな値を示す。従って、基板界面におけるタングステンゲルマニウム化合物の組成比が、Ｇｅ基板とタングステンゲルマニウム化合物の界面に形成されるショットキー障壁高さを決めている。
図１７は、タングステンゲルマニウム化合物膜の光学ギャップと、Ｇｅ基板とタングステンゲルマニウム化合物膜の界面に形成されるショットキー障壁高さの関係を示す。ＣＮＬはＧｅの電荷中性準位を示している。従来の金属電極とＧｅの接合は、このＣＮＬに近い値のショットキー障壁高さを示す。白丸と黒四角のプロットの違いは、タングステンゲルマニウム化合物膜の作製条件の違いを示している。白丸はＧｅＨ４／ＷＦ６の流量が２／０.２（ＳＣＣＭ）であり、黒四角はＧｅＨ４／ＷＦ６の流量が２／０.０５（ＳＣＣＭ）である。成膜条件に関わらず、光学ギャップが０.１２ｅＶ程度以上の、さらには０.２ｅＶ以上の範囲において、光学ギャップの増大に伴い、ショットキー障壁高さが小さくなる。つまり、良好な接合特性を得るには、大きな光学ギャップを有しているタングステンゲルマニウム化合物膜が効果的であることを示している。
図１８は、タングステンゲルマニウム化合物膜とＧｅ基板との接触界面に形成されるショットキー障壁高さと固有接触抵抗の関係を説明する図である。本図に示すように、ショットキー障壁高さが小さくなると、Ｇｅ基板とタングステンゲルマニウム化合物膜の接触抵抗は小さくなる。この小さな接触抵抗は、図９から図１３で示した半導体装置で、優れた電気特性を得るのに有効である。基板は、Ｇｅのみならず、ＳｉやＳｉＧｅでも有効である。これは、ＩＶ族半導体とタングステンゲルマニウム化合物膜との界面でショットキー障壁が形成される機構が同じであるためである。
なお、上記実施の形態等で示した例は、発明を理解しやすくするために記載したものであり、この形態に限定されるものではない。
本発明のタングステンとゲルマニウムの化合物で構成される膜は、組成比により所望の光学的エネルギーギャップを有する膜を実現可能であり、各種半導体装置に適用可能であり、産業上有用である。
１ ＷＧｅｎ前駆体
２、４２ ＷＧｅｎ膜
３ 基板
４、２８ ヒーター
１１ ＷＧｅ６前駆体
１２ ＷＧｅ６膜
１３ 半導体基板
２４ ガスボンベ
２５ ガス流量制御器
２６ ガス配管
２７ 成膜室
２９ 排気口
３０ バルブ
３１ 基板ステージ
３２ 圧力計
３３、５２ Ｇｅ基板
３４ ＷＧｅ２膜
３５ ＷＧｅ膜
３６ Ｗ膜
４０ Ｐ型Ｓｉ基板
４１ Ｎ型Ｓｉ基板
４３ ゲート絶縁膜
４４ 金属電極
５０ ＳＯＩ基板
５１ ＧＯＩ基板
５７ ＳｉＯ２膜
５８ Ｇｅ

Claims (9)

  1. タングステンの原料ガスとゲルマニウムの原料ガスを供給し、その原料ガスまたは基板を１２０℃以上２７０℃以下で加熱して化学反応させて前記基板上にタングステンおよびゲルマニウムの化合物膜を前記基板上に形成することを含んでなる方法によって作製される、ゲルマニウム／タングステンの組成比が０.２以上で６未満で、光学的エネルギーギャップを有することを特徴とするタングステンとゲルマニウムの化合物膜。
  2. 前記ゲルマニウム／タングステンの組成比が１以上で３.２以下であることを特徴とする請求項１記載のタングステンとゲルマニウムの化合物膜。
  3. 請求項１または２に記載のタングステンとゲルマニウムの化合物膜を備える半導体装置。
  4. 半導体基板と、前記タングステンとゲルマニウムの化合物膜との積層構造を備えることを特徴とする請求項３記載の半導体装置。
  5. 半導体基板、前記タングステンとゲルマニウムの化合物膜、金属電極の順で積層された積層構造を備えることを特徴とする請求項４記載の半導体装置。
  6. 半導体基板、ゲルマニウム／タングステンの組成比が１以上で３.２以下であり、光学的エネルギーギャップが０.１２ｅＶ以上の前記タングステンとゲルマニウムの化合物膜、金属電極の順で積層された積層構造を備えることを特徴とする請求項５記載の半導体装置。
  7. 前記半導体基板は、ゲルマニウム基板、シリコン基板、及びシリコンゲルマニウム基板のうちのいずれかであることを特徴とする請求項４〜６のいずれか１項記載の半導体装置。
  8. タングステンの原料ガスとゲルマニウムの原料ガスを、該原料ガスまたは基板を１２０℃以上２７０℃以下で加熱して化学反応させることにより、タングステンとゲルマニウムの化合物膜を前記基板上に形成することを含み、該タングステンとゲルマニウムの化合物膜はゲルマニウム／タングステンの組成比が０.２以上で６未満で、光学的エネルギーギャップを有する、タングステンとゲルマニウムの化合物膜の製造方法。
  9. 前記タングステンとゲルマニウムの化合物膜は、ゲルマニウム／タングステンの組成比が１以上で３．２以下である、請求項８記載のタングステンとゲルマニウムの化合物膜の製造方法。
JP2018524013A 2016-06-17 2017-06-15 タングステンとゲルマニウムの化合物膜及び半導体装置 Active JP6896291B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016120390 2016-06-17
JP2016120390 2016-06-17
PCT/JP2017/022205 WO2017217512A1 (ja) 2016-06-17 2017-06-15 タングステンとゲルマニウムの化合物膜及び半導体装置

Publications (2)

Publication Number Publication Date
JPWO2017217512A1 JPWO2017217512A1 (ja) 2019-04-11
JP6896291B2 true JP6896291B2 (ja) 2021-06-30

Family

ID=60664016

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018524013A Active JP6896291B2 (ja) 2016-06-17 2017-06-15 タングステンとゲルマニウムの化合物膜及び半導体装置

Country Status (5)

Country Link
US (1) US10692986B2 (ja)
EP (1) EP3474315B1 (ja)
JP (1) JP6896291B2 (ja)
KR (1) KR102383369B1 (ja)
WO (1) WO2017217512A1 (ja)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3119237B2 (ja) 1998-05-22 2000-12-18 日本電気株式会社 Ｘ線マスクとその製造方法及び半導体デバイスとその製造方法
JPH03126836A (ja) 1989-10-11 1991-05-30 Hitachi Ltd 超伝導材料
EP1069610A2 (en) * 1990-01-08 2001-01-17 Lsi Logic Corporation Refractory metal deposition process for low contact resistivity to silicon and corresponding apparatus
US5162246A (en) * 1990-04-27 1992-11-10 North Carolina State University Selective germanium deposition on silicon and resulting structures
JPH04334019A (ja) 1991-05-09 1992-11-20 Hitachi Ltd 化合物半導体装置の製造方法
DE69513459T2 (de) * 1994-08-05 2000-10-26 Ibm Verfahren zur Herstellung einer Al-Ge Legierung mit einer WGe Polierstoppschicht
JP4900992B2 (ja) 2000-07-21 2012-03-21 株式会社東芝 スパッタリングターゲットとそれを用いたＧｅ層、Ｇｅ化合物層、Ｇｅ合金層および光ディスク、電気・電子部品、磁気部品
KR100621532B1 (ko) * 2003-01-22 2006-09-14 캐논 가부시끼가이샤 소결체 및 이것을 이용한 막형성방법
US7629212B2 (en) * 2007-03-19 2009-12-08 Texas Instruments Incorporated Doped WGe to form dual metal gates
JP5464570B2 (ja) 2008-02-28 2014-04-09 独立行政法人産業技術総合研究所 金属珪素化合物薄膜及びその製造方法
KR20090107669A (ko) 2008-04-10 2009-10-14 주식회사 비즈모델라인 콜택시 운영 방법과 이를 위한 콜택시 단말 및 기록매체
JP2010067387A (ja) * 2008-09-09 2010-03-25 Canon Inc 電子源および画像表示装置
JP4660743B1 (ja) 2009-08-21 2011-03-30 独立行政法人産業技術総合研究所 薄膜トランジスタ
JP2014067804A (ja) 2012-09-25 2014-04-17 Sharp Corp 光電変換素子
KR101882604B1 (ko) 2014-05-12 2018-08-24 내셔날 인스티튜트 오브 어드밴스드 인더스트리얼 사이언스 앤드 테크놀로지 결정 배향층 적층 구조체, 전자 메모리 및 결정 배향층 적층 구조체의 제조 방법

Also Published As

Publication number Publication date
JPWO2017217512A1 (ja) 2019-04-11
EP3474315A1 (en) 2019-04-24
US20190207007A1 (en) 2019-07-04
WO2017217512A1 (ja) 2017-12-21
KR102383369B1 (ko) 2022-04-05
US10692986B2 (en) 2020-06-23
EP3474315A4 (en) 2020-01-22
KR20190019914A (ko) 2019-02-27
EP3474315B1 (en) 2021-12-22

Similar Documents

Publication Publication Date Title
US20170372919A1 (en) Flowable Amorphous Silicon Films For Gapfill Applications
US9984868B2 (en) PEALD of films comprising silicon nitride
US11011384B2 (en) Gapfill using reactive anneal
CN103443901B (zh) 选择性沉积外延锗合金应力源的方法与设备
US20140154875A1 (en) Method of epitaxial germanium tin alloy surface preparation
US10580642B2 (en) Two-step process for silicon gapfill
CN103981568A (zh) 形成含碳外延硅层的方法
TW201812999A (zh) 使用沉積/蝕刻技術之無接縫溝道填充
CN107026070A (zh) 半导体装置的制作方法
JPWO2007139041A1 (ja) 金属化合物層の形成方法、半導体装置の製造方法及び金属化合物層の形成装置
CN111095481B (zh) 使用保形掺杂物膜沉积在3d结构中的保形卤素掺杂
TWI760481B (zh) 用於氧化鎢柱形成之簡化製程流程的鎢選擇性沉積
JP6503543B2 (ja) 遷移金属シリサイド膜、その製造方法及び製造装置並びに半導体装置
TWI521600B (zh) 在矽基材上形成高生長速率低電阻率的鍺膜之方法〈一〉
JP6896291B2 (ja) タングステンとゲルマニウムの化合物膜及び半導体装置
US10854511B2 (en) Methods of lowering wordline resistance
TWI757478B (zh) 形成鎢支柱的方法
TWI711716B (zh) 使用沉積-處理-蝕刻製程之矽的選擇性沉積

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20181024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181026

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181109

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201104

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20201221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210602

R150 Certificate of patent or registration of utility model

Ref document number: 6896291

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250