JP6886014B2 - 再構成可能な論理デバイス内の以前に記憶した論理へのアクセスの制御 - Google Patents
再構成可能な論理デバイス内の以前に記憶した論理へのアクセスの制御 Download PDFInfo
- Publication number
- JP6886014B2 JP6886014B2 JP2019517433A JP2019517433A JP6886014B2 JP 6886014 B2 JP6886014 B2 JP 6886014B2 JP 2019517433 A JP2019517433 A JP 2019517433A JP 2019517433 A JP2019517433 A JP 2019517433A JP 6886014 B2 JP6886014 B2 JP 6886014B2
- Authority
- JP
- Japan
- Prior art keywords
- logic
- partition
- logical
- reconfigurable
- host
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
- G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
- G06F15/7871—Reconfiguration support, e.g. configuration loading, configuration switching, or hardware OS
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/51—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems at application loading time, e.g. accepting, rejecting, starting or inhibiting executable software based on integrity or source reliability
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0635—Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/0644—Management of space entities, e.g. partitions, extents, pools
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/2143—Clearing memory, e.g. to prevent the data from being stolen
Description
1.システムであって、
1つ以上のプロセッサを備えるコンピューティングホストと、
複数の論理デバイス部分の中へ構成された単一のフィールドプログラマブルゲートアレイ(FPGA)であって、該部分が、
1つ以上のアプリケーション論理パーティションを備え、アプリケーション論理パーティションの各々が、該メモリデバイスが、アプリケーション論理パーティションの選択された1つに記憶されたデータを消去するように構成された、アプリケーション論理パーティションのそれぞれの再構成可能な論理、
ホスト論理パーティション、および
内部構成回路の動作によってアクセスされる、メモリデバイスと、を備える、単一のフィールドプログラマブルゲートアレイと、を備える、システム。
内部構成回路が、メモリデバイスに記憶されたデータを消去するようにさらに構成され、メモリデバイスが、FPGAの内部RAMを備える、付記1に記載のシステム。
再構成可能なハードウェアプラットフォームから、アプリケーションデータを消去する要求を受信することに応じて、
再構成可能な論理デバイス内の以前にプログラムされたリソースのパーティションを識別することと、
識別されたパーティションのメモリまたは記憶要素に新しい値を記憶することと、
プログラマブルリソースの識別されたパーティションと関連付けられた追加的なリソースを識別することと、
追加的なリソースのメモリまたは記憶要素に新しい値を記憶することと、を含む、方法。
識別されたパーティションのメモリまたは記憶要素に新しい値を記憶することを行う間に、他のパーティションの回路の動作を継続することをさらに含む、付記5〜12のいずれかに記載の方法。
識別されたパーティションに新しい値を記憶することが、クリアリングビットストリームを再構成可能な論理デバイスの内部または外部構成ポートに適用することを含む、付記5〜14のいずれかに記載の方法。
アプリケーション論理を含む構成データおよび内部構成回路を生成することと、
アプリケーション論理および内部構成回路の回路を形成するように、構成データによって再構成可能な論理デバイスをプログラムすることであって、内部構成回路が、識別された部分に新しい値を記憶すること、または追加的なリソースのメモリもしくは記憶要素に新しい値を記憶することを行うように構成されることと、をさらに含む、付記5〜15のいずれかに記載の方法。
識別されたパーティションによって、コンピュータネットワークを介してユーザから受信される命令において指定される動作を行うことと、
仮想マシンインスタンスを終了することであって、終了することが、識別された部分および追加的なリソースに新しい値を記憶することを行うことによってデータを消去することを含むことと、をさらに含む、付記5〜16のいずれかに記載の方法。
第1の仮想マシンインスタンスを終了することと、
第2の仮想マシンインスタンスを起動することであって、第2の起動することが、第2の起動することが開始されるまで、識別された部分および追加的なリソースに新しい値を記憶することを遅延させることによって、識別されたパーティションを消去することを含むことと、をさらに含む、付記5〜17のいずれかに記載の方法。
1つ以上のプロセッサを備えるコンピューティングホストと、
コンピューティングホストに結合された再構成可能な論理デバイスであって、再構成可能な論理デバイスが、複数のユーザ論理パーティションに分割された論理を有し、ユーザ論理パーティションの各々が、コンピューティングホストで実行する異なるプロセスによって制御される、再構成可能な論理デバイスと、
メモリおよび記憶装置(ストレージ)の値に上書きし、ユーザ論理パーティションのうちの選択された1つの論理構成をクリアすることによって、選択されたユーザ論理パーティションからデータを消去するように構成された再構成回路と、を備える、システム。
ブロックランダムアクセスメモリ(RAM)、
スタティックRAM、
ダイナミックRAM、
フラッシュメモリ、
内蔵DRAM、
構成メモリ、
分散RAM、または
ルックアップテーブルRAMを備え、
記憶装置が、
ラッチまたは
フリップフロップを備える、付記19〜23のいずれかに記載のシステム。
Claims (15)
- 方法であって、
ホスト論理パーティションが、再構成可能なハードウェアプラットフォームからアプリケーションデータを消去する要求を、受信することに応じて、
再構成可能な論理デバイス内の以前にプログラムされたリソースのパーティションを識別することと、
前記識別されたパーティションのメモリまたは記憶要素に新しい値を記憶することと、
プログラマブルリソースの前記識別されたパーティションと結合され、前記再構成可能な論理デバイス内のリソースとは別の追加的なリソースを識別することと、
前記追加的なリソースのメモリまたは記憶要素に新しい値を記憶することと、を含む、方法。 - 前記識別されたパーティションに新しい値を前記記憶することが、前記メモリまたは記憶要素の値を変化させるように、前記再構成可能な論理デバイスの構成ポートを通して、前記再構成可能な論理デバイスにおいてクリアリング動作を行うための論理を構成することを含む、請求項1に記載の方法。
- 前記要求が、前記再構成可能な論理デバイスを備える仮想マシンインスタンスを終了するときに生成される、請求項1または2のいずれかに記載の方法。
- 前記要求が、前記再構成可能な論理デバイスに結合されたホストコンピュータで実行するスーパーバイザプロセスから受信される、請求項1〜3のいずれかに記載の方法。
- 前記再構成可能な論理デバイスが、ホストコンピュータで実行するスーパーバイザプロセスによって制御されるホストパーティションを備え、前記識別されたパーティションに新しい値を前記記憶することを行うことが、前記識別されたパーティションに記憶された値をスクラブするように、前記ホストパーティション内の回路を動作させることを含む、請求項1〜4のいずれかに記載の方法。
- スクラバ回路を備えるように、前記識別されたパーティションの論理回路を再構成することをさらに含み、前記スクラバ回路が、前記識別されたパーティションのメモリもしくは記憶要素に新しい値を前記記憶すること、または前記追加的なリソースのメモリもしくは記憶要素に新しい値を前記記憶することを行う、請求項1〜5のいずれかに記載の方法。
- 前記識別されたパーティションが、前記追加的なリソースに結合されたスクラバ回路を備え、前記方法が、前記追加的なリソースに前記新しい値を前記記憶することを行うように、前記スクラバ回路を動作させることをさらに含む、請求項1〜6のいずれかに記載の方法。
- 前記再構成可能な論理デバイスが、前記識別されたパーティションを含む複数のパーティションを備え、前記方法が、
前記識別されたパーティションのメモリまたは記憶要素に新しい値を前記記憶することを行う間に、他のパーティションの回路の動作を継続することをさらに含む、請求項1〜7のいずれかに記載の方法。 - 前記方法が、前記再構成可能な論理デバイスを介して、論理リポジトリデータベースからクリアリングビットストリームを受信することをさらに含み、
前記識別されたパーティションに新しい値を前記記憶することが、前記クリアリングビットストリームを前記再構成可能な論理デバイスの内部または外部構成ポートに適用することを含む、請求項1〜8のいずれかに記載の方法。 - 前記再構成可能な論理デバイスに結合されたホストコンピュータから、前記識別されたパーティションにプログラムされるべきアプリケーション論理の記述を受信することと、
前記アプリケーション論理を含む構成データおよび内部構成回路を生成することと、
前記アプリケーション論理および前記内部構成回路の回路を形成するように、前記構成データによって前記再構成可能な論理デバイスをプログラムすることであって、前記内部構成回路が、前記識別されたパーティションに新しい値を前記記憶すること、または前記追加的なリソースのメモリもしくは記憶要素に新しい値を記憶することを行うように構成されることと、をさらに含む、請求項1〜9のいずれかに記載の方法。 - 前記再構成可能な論理デバイスおよび前記追加的なリソースの前記識別されたパーティションに結合された仮想マシンインスタンスを起動することと、
前記識別されたパーティションによって、コンピュータネットワークを介してユーザから受信される命令において指定される動作を行うことと、
前記仮想マシンインスタンスを終了することであって、前記終了することが、前記識別されたパーティションおよび前記追加的なリソースに新しい値を前記記憶することを行うことによって、データを消去することを含むことと、をさらに含む、請求項1〜10のいずれかに記載の方法。 - 前記再構成可能な論理デバイスおよび前記追加的なリソースの前記識別されたパーティションに結合された第1の仮想マシンインスタンスを起動することと、
前記第1の仮想マシンインスタンスを終了することと、
第2の仮想マシンインスタンスを起動することであって、前記第2の仮想マシンインスタンスを起動することが開始されるまで、前記識別されたパーティションおよび前記追加的なリソースに新しい値を前記記憶することを遅延させることによって、前記識別されたパーティションを消去することを含むことと、をさらに含む、請求項1〜11のいずれかに記載の方法。 - システムであって、
1つ以上のプロセッサを備えるコンピューティングホストと、
前記コンピューティングホストに結合された再構成可能な論理デバイスであって、前記再構成可能な論理デバイスが、複数のユーザ論理パーティションとホスト論理パーティションに分割された論理回路を有し、前記ユーザ論理パーティションの各々が、前記コンピューティングホストで実行する異なるプロセスによって制御される、再構成可能な論理デバイスと、
メモリおよび記憶装置の値に上書きし、前記ユーザ論理パーティションのうちの選択された1つの論理構成をクリアすることによって、前記選択されたユーザ論理パーティションからデータを消去するように構成されたスクラバ回路と、を備え、
前記ホスト論理パーティションは、前記スクラバ回路でデータを消去するように、前記複数のユーザ論理パーティションの動作を監視するように構成されている、システム。 - 前記スクラバ回路が、前記再構成可能な論理デバイスを備える集積回路に結合された追加的なリソースからデータを消去するようにさらに構成され、前記追加的なリソースが、前記選択されたユーザ論理パーティションと関連付けられる、請求項13に記載のシステム。
- 前記スクラバ回路が、構成ビットストリームを前記再構成可能な論理デバイスに適用することによって、前記選択されたユーザ論理パーティションからデータを消去するようにさらに構成される、請求項13または14に記載のシステム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/282,148 US10642492B2 (en) | 2016-09-30 | 2016-09-30 | Controlling access to previously-stored logic in a reconfigurable logic device |
US15/282,148 | 2016-09-30 | ||
PCT/US2017/054180 WO2018064419A1 (en) | 2016-09-30 | 2017-09-28 | Controlling access to previously-stored logic in a reconfigurable logic device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019534508A JP2019534508A (ja) | 2019-11-28 |
JP6886014B2 true JP6886014B2 (ja) | 2021-06-16 |
Family
ID=60162248
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019517433A Active JP6886014B2 (ja) | 2016-09-30 | 2017-09-28 | 再構成可能な論理デバイス内の以前に記憶した論理へのアクセスの制御 |
Country Status (5)
Country | Link |
---|---|
US (2) | US10642492B2 (ja) |
EP (1) | EP3519979A1 (ja) |
JP (1) | JP6886014B2 (ja) |
CN (1) | CN110088741A (ja) |
WO (1) | WO2018064419A1 (ja) |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11099894B2 (en) | 2016-09-28 | 2021-08-24 | Amazon Technologies, Inc. | Intermediate host integrated circuit between virtual machine instance and customer programmable logic |
US10338135B2 (en) | 2016-09-28 | 2019-07-02 | Amazon Technologies, Inc. | Extracting debug information from FPGAs in multi-tenant environments |
US10223317B2 (en) * | 2016-09-28 | 2019-03-05 | Amazon Technologies, Inc. | Configurable logic platform |
US10795742B1 (en) | 2016-09-28 | 2020-10-06 | Amazon Technologies, Inc. | Isolating unresponsive customer logic from a bus |
US10162921B2 (en) | 2016-09-29 | 2018-12-25 | Amazon Technologies, Inc. | Logic repository service |
US10282330B2 (en) | 2016-09-29 | 2019-05-07 | Amazon Technologies, Inc. | Configurable logic platform with multiple reconfigurable regions |
US10250572B2 (en) | 2016-09-29 | 2019-04-02 | Amazon Technologies, Inc. | Logic repository service using encrypted configuration data |
US10423438B2 (en) | 2016-09-30 | 2019-09-24 | Amazon Technologies, Inc. | Virtual machines controlling separate subsets of programmable hardware |
US10642492B2 (en) | 2016-09-30 | 2020-05-05 | Amazon Technologies, Inc. | Controlling access to previously-stored logic in a reconfigurable logic device |
US10855465B2 (en) * | 2016-11-10 | 2020-12-01 | Ernest Brickell | Audited use of a cryptographic key |
US11398906B2 (en) | 2016-11-10 | 2022-07-26 | Brickell Cryptology Llc | Confirming receipt of audit records for audited use of a cryptographic key |
US11405201B2 (en) | 2016-11-10 | 2022-08-02 | Brickell Cryptology Llc | Secure transfer of protected application storage keys with change of trusted computing base |
US11115293B2 (en) | 2016-11-17 | 2021-09-07 | Amazon Technologies, Inc. | Networked programmable logic service provider |
US10963001B1 (en) | 2017-04-18 | 2021-03-30 | Amazon Technologies, Inc. | Client configurable hardware logic and corresponding hardware clock metadata |
US11218368B2 (en) * | 2017-06-15 | 2022-01-04 | Telefonaktiebolaget Lm Ericsson (Publ) | Hardware platform based on FPGA partial reconfiguration for wireless communication device |
US11474555B1 (en) * | 2017-08-23 | 2022-10-18 | Xilinx, Inc. | Data-driven platform characteristics capture and discovery for hardware accelerators |
WO2019130396A1 (ja) * | 2017-12-25 | 2019-07-04 | 三菱電機株式会社 | 設計支援装置、設計支援方法及びプログラム |
EP3864500A4 (en) | 2018-10-12 | 2022-10-12 | Supermem, Inc. | ERROR CORRECTING MEMORY SYSTEMS |
CN111414129B (zh) * | 2019-01-07 | 2023-05-05 | 阿里巴巴集团控股有限公司 | 基于云的fpga控制数据的配置系统和方法以及电子设备 |
CN110502911A (zh) * | 2019-08-16 | 2019-11-26 | 苏州浪潮智能科技有限公司 | 一种基于Faas云服务配置vFPGA的方法、设备以及存储介质 |
CN110618827A (zh) * | 2019-08-26 | 2019-12-27 | 国网河南省电力公司洛阳供电公司 | 一种内置flash的fpga远程升级方法 |
US10957381B1 (en) * | 2019-08-28 | 2021-03-23 | Micron Technology, Inc. | Metadata grouping for un-map techniques |
CN110781506A (zh) * | 2019-10-18 | 2020-02-11 | 浪潮电子信息产业股份有限公司 | 一种虚拟化fpga的运行方法、运行装置及运行系统 |
US11687279B2 (en) * | 2020-01-27 | 2023-06-27 | Samsung Electronics Co., Ltd. | Latency and throughput centric reconfigurable storage device |
US20210303315A1 (en) * | 2020-03-31 | 2021-09-30 | Src Labs, Llc | Application logic architecture defining separate processing planes |
CN111459679B (zh) * | 2020-04-03 | 2023-10-27 | 宁波大学 | 一种用于5g通信测试仪表测试数据的并行处理方法 |
US20210399954A1 (en) * | 2020-06-18 | 2021-12-23 | F5 Networks, Inc. | Orchestrating configuration of a programmable accelerator |
US11468220B2 (en) * | 2020-07-24 | 2022-10-11 | Gowin Semiconductor Corporation | Method and system for enhancing programmability of a field-programmable gate array via a dual-mode port |
US11662923B2 (en) | 2020-07-24 | 2023-05-30 | Gowin Semiconductor Corporation | Method and system for enhancing programmability of a field-programmable gate array |
CN112596494B (zh) * | 2020-12-04 | 2023-02-10 | 中国航空工业集团公司成都飞机设计研究所 | 一种基于hmc码相关性分析的飞行器故障定位方法 |
US20220179929A1 (en) * | 2020-12-09 | 2022-06-09 | Synopsys, Inc. | Obfuscating encrypted register transfer logic model of a circuit |
CN113657061B (zh) * | 2021-08-19 | 2023-08-18 | 无锡中微亿芯有限公司 | 可实现不同配置应用过程间数据传递的fpga |
CN114237676B (zh) * | 2021-12-28 | 2023-12-08 | 湖南云箭智能科技有限公司 | 一种fpga逻辑更新方法、装置、设备及可读存储介质 |
CN116541898B (zh) * | 2023-07-07 | 2023-10-13 | 山东多次方半导体有限公司 | 一种基于fpga实现多算法可重配置的密码卡设计方法 |
Family Cites Families (158)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000513523A (ja) | 1996-06-21 | 2000-10-10 | オーガニック システムズ インコーポレイテッド | プロセスの即時制御を行う動的に再構成可能なハードウェアシステム |
GB2321322B (en) | 1996-10-28 | 2001-10-10 | Altera Corp | Remote software technical support |
US6011407A (en) | 1997-06-13 | 2000-01-04 | Xilinx, Inc. | Field programmable gate array with dedicated computer bus interface and method for configuring both |
US8686549B2 (en) | 2001-09-03 | 2014-04-01 | Martin Vorbach | Reconfigurable elements |
US6034542A (en) | 1997-10-14 | 2000-03-07 | Xilinx, Inc. | Bus structure for modularized chip with FPGA modules |
JP3809727B2 (ja) | 1998-06-17 | 2006-08-16 | 富士ゼロックス株式会社 | 情報処理システム、回路情報管理方法および回路情報記憶装置 |
DE69910826T2 (de) | 1998-11-20 | 2004-06-17 | Altera Corp., San Jose | Rechnersystem mit rekonfigurierbarer programmierbarer logik-vorrichtung |
US6539438B1 (en) | 1999-01-15 | 2003-03-25 | Quickflex Inc. | Reconfigurable computing system and method and apparatus employing same |
US6595921B1 (en) | 1999-09-14 | 2003-07-22 | Acuson Corporation | Medical diagnostic ultrasound imaging system and method for constructing a composite ultrasound image |
US7678048B1 (en) | 1999-09-14 | 2010-03-16 | Siemens Medical Solutions Usa, Inc. | Medical diagnostic ultrasound system and method |
US6678646B1 (en) | 1999-12-14 | 2004-01-13 | Atmel Corporation | Method for implementing a physical design for a dynamically reconfigurable logic circuit |
US6438737B1 (en) * | 2000-02-15 | 2002-08-20 | Intel Corporation | Reconfigurable logic for a computer |
US6785816B1 (en) | 2000-05-01 | 2004-08-31 | Nokia Corporation | System and method for secured configuration data for programmable logic devices |
US6826717B1 (en) | 2000-06-12 | 2004-11-30 | Altera Corporation | Synchronization of hardware and software debuggers |
WO2002001425A2 (en) | 2000-06-23 | 2002-01-03 | Xilinx, Inc. | Method for remotely utilizing configurable hardware |
US8058899B2 (en) | 2000-10-06 | 2011-11-15 | Martin Vorbach | Logic cell array and bus system |
US6802026B1 (en) | 2001-05-15 | 2004-10-05 | Xilinx, Inc. | Parameterizable and reconfigurable debugger core generators |
JP2002366597A (ja) | 2001-06-07 | 2002-12-20 | Pfu Ltd | Fpga設計システムおよびfpga設計プログラム |
GB0114317D0 (en) | 2001-06-13 | 2001-08-01 | Kean Thomas A | Method of protecting intellectual property cores on field programmable gate array |
US6476634B1 (en) | 2002-02-01 | 2002-11-05 | Xilinx, Inc. | ALU implementation in single PLD logic cell |
US6693452B1 (en) | 2002-02-25 | 2004-02-17 | Xilinx, Inc. | Floor planning for programmable gate array having embedded fixed logic circuitry |
US8914590B2 (en) | 2002-08-07 | 2014-12-16 | Pact Xpp Technologies Ag | Data processing method and device |
GB0304628D0 (en) | 2003-02-28 | 2003-04-02 | Imec Inter Uni Micro Electr | Method for hardware-software multitasking on a reconfigurable computing platform |
US6938488B2 (en) | 2002-08-21 | 2005-09-06 | Battelle Memorial Institute | Acoustic inspection device |
US7117481B1 (en) | 2002-11-06 | 2006-10-03 | Vmware, Inc. | Composite lock for computer systems with multiple domains |
US6907595B2 (en) | 2002-12-13 | 2005-06-14 | Xilinx, Inc. | Partial reconfiguration of a programmable logic device using an on-chip processor |
US7313794B1 (en) | 2003-01-30 | 2007-12-25 | Xilinx, Inc. | Method and apparatus for synchronization of shared memory in a multiprocessor system |
JPWO2004075056A1 (ja) | 2003-02-21 | 2006-06-01 | 独立行政法人産業技術総合研究所 | ウイルスチェック装置及びシステム |
US7177961B2 (en) | 2003-05-12 | 2007-02-13 | International Business Machines Corporation | Managing access, by operating system images of a computing environment, of input/output resources of the computing environment |
US7505891B2 (en) | 2003-05-20 | 2009-03-17 | Verisity Design, Inc. | Multi-user server system and method |
JP2005107911A (ja) | 2003-09-30 | 2005-04-21 | Daihen Corp | 書込情報生成用プログラム、ハードウェアへの情報書込用プログラム、これらのプログラムを記録したコンピュータ読み取り可能な記録媒体、書込情報生成装置及び情報書込装置 |
US7552426B2 (en) | 2003-10-14 | 2009-06-23 | Microsoft Corporation | Systems and methods for using synthetic instructions in a virtual machine |
US20050198235A1 (en) | 2004-01-29 | 2005-09-08 | Arvind Kumar | Server configuration and management |
US7243221B1 (en) | 2004-02-26 | 2007-07-10 | Xilinx, Inc. | Method and apparatus for controlling a processor in a data processing system |
US7281082B1 (en) | 2004-03-26 | 2007-10-09 | Xilinx, Inc. | Flexible scheme for configuring programmable semiconductor devices using or loading programs from SPI-based serial flash memories that support multiple SPI flash vendors and device families |
US20050223227A1 (en) | 2004-03-31 | 2005-10-06 | Deleeuw William C | Addressable authentication in a scalable, reconfigurable communication architecture |
US7721036B2 (en) | 2004-06-01 | 2010-05-18 | Quickturn Design Systems Inc. | System and method for providing flexible signal routing and timing |
US7987373B2 (en) | 2004-09-30 | 2011-07-26 | Synopsys, Inc. | Apparatus and method for licensing programmable hardware sub-designs using a host-identifier |
US8621597B1 (en) | 2004-10-22 | 2013-12-31 | Xilinx, Inc. | Apparatus and method for automatic self-erasing of programmable logic devices |
US8458467B2 (en) | 2005-06-21 | 2013-06-04 | Cisco Technology, Inc. | Method and apparatus for adaptive application message payload content transformation in a network infrastructure element |
US7886126B2 (en) | 2005-01-14 | 2011-02-08 | Intel Corporation | Extended paging tables to map guest physical memory addresses from virtual memory page tables to host physical memory addresses in a virtual machine system |
US7404023B1 (en) | 2005-01-14 | 2008-07-22 | Xilinx, Inc. | Method and apparatus for providing channel bonding and clock correction arbitration |
US7716497B1 (en) | 2005-06-14 | 2010-05-11 | Xilinx, Inc. | Bitstream protection without key storage |
US7451426B2 (en) | 2005-07-07 | 2008-11-11 | Lsi Corporation | Application specific configurable logic IP |
US7581117B1 (en) | 2005-07-19 | 2009-08-25 | Actel Corporation | Method for secure delivery of configuration data for a programmable logic device |
US7706417B1 (en) | 2005-10-25 | 2010-04-27 | Xilinx, Inc. | Method of and circuit for generating a plurality of data streams |
US8645712B1 (en) | 2005-10-27 | 2014-02-04 | Altera Corporation | Electronic circuit design copy protection |
US7739092B1 (en) | 2006-01-31 | 2010-06-15 | Xilinx, Inc. | Fast hardware co-simulation reset using partial bitstreams |
JP2007243671A (ja) | 2006-03-09 | 2007-09-20 | Kddi Corp | 論理プログラマブルデバイス保護回路 |
US7715433B2 (en) | 2006-07-14 | 2010-05-11 | Boren Gary W | Universal controller and signal monitor |
WO2008014494A2 (en) | 2006-07-28 | 2008-01-31 | Drc Computer Corporation | Fpga co-processor for accelerated computation |
US7809936B2 (en) | 2006-08-02 | 2010-10-05 | Freescale Semiconductor, Inc. | Method and apparatus for reconfiguring a remote device |
US7734859B2 (en) | 2007-04-20 | 2010-06-08 | Nuon, Inc | Virtualization of a host computer's native I/O system architecture via the internet and LANs |
US7564727B1 (en) | 2007-06-25 | 2009-07-21 | Xilinx, Inc. | Apparatus and method for configurable power management |
US8219989B2 (en) | 2007-08-02 | 2012-07-10 | International Business Machines Corporation | Partition adjunct with non-native device driver for facilitating access to a physical input/output device |
US7902866B1 (en) | 2007-08-27 | 2011-03-08 | Virginia Tech Intellectual Properties, Inc. | Wires on demand: run-time communication synthesis for reconfigurable computing |
US7904629B2 (en) | 2007-10-02 | 2011-03-08 | NVON, Inc. | Virtualized bus device |
JP4593614B2 (ja) | 2007-12-27 | 2010-12-08 | 富士通株式会社 | 画像データ検証方法及び画像データ検証システム |
US8145894B1 (en) | 2008-02-25 | 2012-03-27 | Drc Computer Corporation | Reconfiguration of an accelerator module having a programmable logic device |
US8954685B2 (en) * | 2008-06-23 | 2015-02-10 | International Business Machines Corporation | Virtualized SAS adapter with logic unit partitioning |
JP5246863B2 (ja) | 2008-11-14 | 2013-07-24 | 独立行政法人産業技術総合研究所 | 再構成可能論理デバイスの論理プログラムデータ保護システム及び保護方法 |
US9064058B2 (en) | 2008-12-24 | 2015-06-23 | Nuon, Inc. | Virtualized PCI endpoint for extended systems |
US20100174865A1 (en) * | 2009-01-06 | 2010-07-08 | International Business Machines Corporation | Dynamic data security erasure |
US8776090B2 (en) | 2009-02-17 | 2014-07-08 | Broadcom Corporation | Method and system for network abstraction and virtualization for a single operating system (OS) |
WO2010100871A1 (ja) | 2009-03-03 | 2010-09-10 | 日本電気株式会社 | 遅延ライブラリ生成システム |
WO2010106738A1 (ja) | 2009-03-18 | 2010-09-23 | 日本電気株式会社 | 再構成可能な論理回路 |
US8560758B2 (en) | 2009-08-24 | 2013-10-15 | Red Hat Israel, Ltd. | Mechanism for out-of-synch virtual machine memory management optimization |
US8626970B2 (en) | 2010-06-23 | 2014-01-07 | International Business Machines Corporation | Controlling access by a configuration to an adapter function |
US8516272B2 (en) * | 2010-06-30 | 2013-08-20 | International Business Machines Corporation | Secure dynamically reconfigurable logic |
US8516268B2 (en) | 2010-08-23 | 2013-08-20 | Raytheon Company | Secure field-programmable gate array (FPGA) architecture |
JP5646764B2 (ja) | 2010-10-22 | 2014-12-24 | サムスン ヘビー インダストリーズ カンパニー リミテッド | 動作中に再構成可能な制御システム及びその方法 |
US8561065B2 (en) | 2010-11-15 | 2013-10-15 | International Business Machines Corporation | Virtualization of vendor specific network interfaces of self-virtualizing input/output device virtual functions |
US8881141B2 (en) | 2010-12-08 | 2014-11-04 | Intenational Business Machines Corporation | Virtualization of hardware queues in self-virtualizing input/output devices |
CN102736945B (zh) | 2011-03-31 | 2016-05-18 | 国际商业机器公司 | 一种运行应用程序的多个实例的方法和系统 |
US9218195B2 (en) | 2011-05-17 | 2015-12-22 | International Business Machines Corporation | Vendor-independent resource configuration interface for self-virtualizing input/output device |
JP5653865B2 (ja) * | 2011-08-23 | 2015-01-14 | 日本電信電話株式会社 | データ処理システム |
KR20140061479A (ko) | 2011-08-31 | 2014-05-21 | 톰슨 라이센싱 | 엔드-유저 디바이스의 구성 데이터의 보안 백업 및 복원을 위한 방법, 및 상기 방법을 이용하는 디바이스 |
US8726337B1 (en) | 2011-09-30 | 2014-05-13 | Emc Corporation | Computing with presentation layer for multiple virtual machines |
KR101614859B1 (ko) | 2011-12-02 | 2016-04-22 | 엠파이어 테크놀로지 디벨롭먼트 엘엘씨 | 서비스로써의 집적 회로 |
US9448846B2 (en) | 2011-12-13 | 2016-09-20 | International Business Machines Corporation | Dynamically configurable hardware queues for dispatching jobs to a plurality of hardware acceleration engines |
US9116812B2 (en) * | 2012-01-27 | 2015-08-25 | Intelligent Intellectual Property Holdings 2 Llc | Systems and methods for a de-duplication cache |
US9465632B2 (en) | 2012-02-04 | 2016-10-11 | Global Supercomputing Corporation | Parallel hardware hypervisor for virtualizing application-specific supercomputers |
US8775576B2 (en) | 2012-04-17 | 2014-07-08 | Nimbix, Inc. | Reconfigurable cloud computing |
US9619292B2 (en) | 2012-04-30 | 2017-04-11 | Alcatel Lucent | Resource placement in networked cloud based on resource constraints |
US9009703B2 (en) | 2012-05-10 | 2015-04-14 | International Business Machines Corporation | Sharing reconfigurable computing devices between workloads |
US9104453B2 (en) | 2012-06-21 | 2015-08-11 | International Business Machines Corporation | Determining placement fitness for partitions under a hypervisor |
CN103577266B (zh) | 2012-07-31 | 2017-06-23 | 国际商业机器公司 | 用于对现场可编程门阵列资源进行分配的方法及系统 |
US8799992B2 (en) | 2012-10-24 | 2014-08-05 | Watchguard Technologies, Inc. | Systems and methods for the rapid deployment of network security devices |
WO2014116206A1 (en) | 2013-01-23 | 2014-07-31 | Empire Technology Development Llc | Management of hardware accelerator configurations in a processor chip |
US9361416B2 (en) | 2013-01-30 | 2016-06-07 | Empire Technology Development Llc | Dynamic reconfiguration of programmable hardware |
JP2014178784A (ja) * | 2013-03-13 | 2014-09-25 | Ricoh Co Ltd | 情報処理装置、情報処理システム及び情報処理プログラム |
US8928351B1 (en) | 2013-03-13 | 2015-01-06 | Xilinx, Inc. | Emulating power domains in an integrated circuit using partial reconfiguration |
US9396012B2 (en) | 2013-03-14 | 2016-07-19 | Qualcomm Incorporated | Systems and methods of using a hypervisor with guest operating systems and virtual processors |
US8745561B1 (en) | 2013-03-15 | 2014-06-03 | Cadence Design Systems, Inc. | System and method for common path pessimism reduction in timing analysis to guide remedial transformations of a circuit design |
US9747185B2 (en) | 2013-03-26 | 2017-08-29 | Empire Technology Development Llc | Acceleration benefit estimator |
JP6102511B2 (ja) | 2013-05-23 | 2017-03-29 | 富士通株式会社 | 集積回路、制御装置、制御方法、および制御プログラム |
WO2014189529A1 (en) | 2013-05-24 | 2014-11-27 | Empire Technology Development, Llc | Datacenter application packages with hardware accelerators |
US9672167B2 (en) | 2013-07-22 | 2017-06-06 | Futurewei Technologies, Inc. | Resource management for peripheral component interconnect-express domains |
US8910109B1 (en) | 2013-08-12 | 2014-12-09 | Altera Corporation | System level tools to support FPGA partial reconfiguration |
WO2015026373A1 (en) | 2013-08-23 | 2015-02-26 | Empire Technology Development, Llc | Detacenter-based hardware accelerator integration |
WO2015030731A1 (en) | 2013-08-27 | 2015-03-05 | Empire Technology Development Llc | Speculative allocation of instances |
US9098662B1 (en) | 2013-08-28 | 2015-08-04 | Altera Corporation | Configuring a device to debug systems in real-time |
WO2015042684A1 (en) | 2013-09-24 | 2015-04-02 | University Of Ottawa | Virtualization of hardware accelerator |
US9237165B2 (en) * | 2013-11-06 | 2016-01-12 | Empire Technology Development Llc | Malicious attack prevention through cartography of co-processors at datacenter |
US10461937B1 (en) | 2013-12-18 | 2019-10-29 | Amazon Technologies, Inc. | Hypervisor supported secrets compartment |
JP6190471B2 (ja) | 2013-12-27 | 2017-08-30 | 株式会社日立製作所 | パーティション実行制御装置、パーティション実行制御方法及び計算機に読み込み可能な記憶媒体 |
US9904749B2 (en) | 2014-02-13 | 2018-02-27 | Synopsys, Inc. | Configurable FPGA sockets |
US9483639B2 (en) | 2014-03-13 | 2016-11-01 | Unisys Corporation | Service partition virtualization system and method having a secure application |
US9298865B1 (en) | 2014-03-20 | 2016-03-29 | Altera Corporation | Debugging an optimized design implemented in a device with a pre-optimized design simulation |
US9503093B2 (en) | 2014-04-24 | 2016-11-22 | Xilinx, Inc. | Virtualization of programmable integrated circuits |
US9851998B2 (en) | 2014-07-30 | 2017-12-26 | Microsoft Technology Licensing, Llc | Hypervisor-hosted virtual machine forensics |
US10230591B2 (en) | 2014-09-30 | 2019-03-12 | Microsoft Technology Licensing, Llc | Network resource governance in multi-tenant datacenters |
US9672935B2 (en) | 2014-10-17 | 2017-06-06 | Lattice Semiconductor Corporation | Memory circuit having non-volatile memory cell and methods of using |
US9372956B1 (en) | 2014-11-10 | 2016-06-21 | Xilinx, Inc. | Increased usable programmable device dice |
US10394731B2 (en) | 2014-12-19 | 2019-08-27 | Amazon Technologies, Inc. | System on a chip comprising reconfigurable resources for multiple compute sub-systems |
US9703703B2 (en) | 2014-12-23 | 2017-07-11 | Intel Corporation | Control of entry into protected memory views |
WO2016118978A1 (en) | 2015-01-25 | 2016-07-28 | Objective Interface Systems, Inc. | A multi-session zero client device and network for transporting separated flows to device sessions via virtual nodes |
US9762392B2 (en) | 2015-03-26 | 2017-09-12 | Eurotech S.P.A. | System and method for trusted provisioning and authentication for networked devices in cloud-based IoT/M2M platforms |
US10574734B2 (en) | 2015-04-09 | 2020-02-25 | Rambus Inc. | Dynamic data and compute management |
US10027543B2 (en) | 2015-04-17 | 2018-07-17 | Microsoft Technology Licensing, Llc | Reconfiguring an acceleration component among interconnected acceleration components |
US9983938B2 (en) | 2015-04-17 | 2018-05-29 | Microsoft Technology Licensing, Llc | Locally restoring functionality at acceleration components |
EP3089035A1 (en) | 2015-04-30 | 2016-11-02 | Virtual Open Systems | Virtualization manager for reconfigurable hardware accelerators |
US20160323143A1 (en) * | 2015-05-02 | 2016-11-03 | Hyeung-Yun Kim | Method and apparatus for neuroplastic internet of things by cloud computing infrastructure as a service incorporating reconfigurable hardware |
US9678681B2 (en) * | 2015-06-17 | 2017-06-13 | International Business Machines Corporation | Secured multi-tenancy data in cloud-based storage environments |
US9684743B2 (en) | 2015-06-19 | 2017-06-20 | Synopsys, Inc. | Isolated debugging in an FPGA based emulation environment |
US10387209B2 (en) | 2015-09-28 | 2019-08-20 | International Business Machines Corporation | Dynamic transparent provisioning of resources for application specific resources |
US10013212B2 (en) | 2015-11-30 | 2018-07-03 | Samsung Electronics Co., Ltd. | System architecture with memory channel DRAM FPGA module |
US9590635B1 (en) | 2015-12-03 | 2017-03-07 | Altera Corporation | Partial reconfiguration of programmable devices |
US20170187831A1 (en) | 2015-12-29 | 2017-06-29 | Itron, Inc. | Universal Abstraction Layer and Management of Resource Devices |
US10069681B2 (en) | 2015-12-31 | 2018-09-04 | Amazon Technologies, Inc. | FPGA-enabled compute instances |
US9940483B2 (en) * | 2016-01-25 | 2018-04-10 | Raytheon Company | Firmware security interface for field programmable gate arrays |
US10778558B2 (en) | 2016-03-09 | 2020-09-15 | Intel Corporation | Methods and apparatus to improve computing resource utilization |
US10169065B1 (en) | 2016-06-29 | 2019-01-01 | Altera Corporation | Live migration of hardware accelerated applications |
US10833969B2 (en) | 2016-07-22 | 2020-11-10 | Intel Corporation | Methods and apparatus for composite node malleability for disaggregated architectures |
US10402566B2 (en) | 2016-08-01 | 2019-09-03 | The Aerospace Corporation | High assurance configuration security processor (HACSP) for computing devices |
US10846390B2 (en) | 2016-09-14 | 2020-11-24 | Oracle International Corporation | Single sign-on functionality for a multi-tenant identity and data security management cloud service |
US10511589B2 (en) | 2016-09-14 | 2019-12-17 | Oracle International Corporation | Single logout functionality for a multi-tenant identity and data security management cloud service |
US10528765B2 (en) | 2016-09-16 | 2020-01-07 | Intel Corporation | Technologies for secure boot provisioning and management of field-programmable gate array images |
US10223317B2 (en) | 2016-09-28 | 2019-03-05 | Amazon Technologies, Inc. | Configurable logic platform |
US11099894B2 (en) | 2016-09-28 | 2021-08-24 | Amazon Technologies, Inc. | Intermediate host integrated circuit between virtual machine instance and customer programmable logic |
US10338135B2 (en) | 2016-09-28 | 2019-07-02 | Amazon Technologies, Inc. | Extracting debug information from FPGAs in multi-tenant environments |
US10282330B2 (en) | 2016-09-29 | 2019-05-07 | Amazon Technologies, Inc. | Configurable logic platform with multiple reconfigurable regions |
US10250572B2 (en) | 2016-09-29 | 2019-04-02 | Amazon Technologies, Inc. | Logic repository service using encrypted configuration data |
US10162921B2 (en) | 2016-09-29 | 2018-12-25 | Amazon Technologies, Inc. | Logic repository service |
US10642492B2 (en) | 2016-09-30 | 2020-05-05 | Amazon Technologies, Inc. | Controlling access to previously-stored logic in a reconfigurable logic device |
US10423438B2 (en) | 2016-09-30 | 2019-09-24 | Amazon Technologies, Inc. | Virtual machines controlling separate subsets of programmable hardware |
US11115293B2 (en) | 2016-11-17 | 2021-09-07 | Amazon Technologies, Inc. | Networked programmable logic service provider |
US10691803B2 (en) * | 2016-12-13 | 2020-06-23 | Amazon Technologies, Inc. | Secure execution environment on a server |
US10747565B2 (en) | 2017-04-18 | 2020-08-18 | Amazon Technologies, Inc. | Virtualization of control and status signals |
US10764129B2 (en) | 2017-04-18 | 2020-09-01 | Amazon Technologies, Inc. | Logic repository service supporting adaptable host logic |
WO2018227518A1 (en) | 2017-06-16 | 2018-12-20 | Intel Corporation | Reconfigurable device bitstream key authentication |
US10469272B2 (en) | 2017-07-28 | 2019-11-05 | Netapp, Inc. | Methods for facilitating secure cloud compute environments and devices thereof |
US10902132B2 (en) | 2017-08-25 | 2021-01-26 | Graf Research Corporation | Private verification for FPGA bitstreams |
US10223014B1 (en) | 2017-09-28 | 2019-03-05 | Intel Corporation | Maintaining reconfigurable partitions in a programmable device |
US20200167506A1 (en) | 2019-09-27 | 2020-05-28 | Intel Corporation | Security Architecture for Partial Reconfiguration of a Configurable Integrated Circuit Die |
US11895201B2 (en) | 2020-03-27 | 2024-02-06 | Intel Corporation | Programmable integrated circuit configured as a remote trust anchor to support multitenancy |
US11537761B2 (en) | 2020-09-25 | 2022-12-27 | Intel Corporation | Transparent network access control for spatial accelerator device multi-tenancy |
US20210117246A1 (en) | 2020-09-25 | 2021-04-22 | Intel Corporation | Disaggregated computing for distributed confidential computing environment |
-
2016
- 2016-09-30 US US15/282,148 patent/US10642492B2/en active Active
-
2017
- 2017-09-28 EP EP17787996.2A patent/EP3519979A1/en not_active Ceased
- 2017-09-28 WO PCT/US2017/054180 patent/WO2018064419A1/en unknown
- 2017-09-28 CN CN201780060298.7A patent/CN110088741A/zh active Pending
- 2017-09-28 JP JP2019517433A patent/JP6886014B2/ja active Active
-
2020
- 2020-04-30 US US16/863,700 patent/US11275503B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US10642492B2 (en) | 2020-05-05 |
JP2019534508A (ja) | 2019-11-28 |
US11275503B2 (en) | 2022-03-15 |
CN110088741A (zh) | 2019-08-02 |
US20200257454A1 (en) | 2020-08-13 |
EP3519979A1 (en) | 2019-08-07 |
US20180095670A1 (en) | 2018-04-05 |
WO2018064419A1 (en) | 2018-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6886014B2 (ja) | 再構成可能な論理デバイス内の以前に記憶した論理へのアクセスの制御 | |
JP6814299B2 (ja) | マルチテナント環境のfpgaからのデバック情報の抽出 | |
US11860810B2 (en) | Configurable logic platform | |
US11182320B2 (en) | Configurable logic platform with multiple reconfigurable regions | |
US11704459B2 (en) | Logic repository service | |
CN110998555B (zh) | 支持可适应性主机逻辑的逻辑仓储服务 | |
US20240134811A1 (en) | Configurable logic platform |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190528 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7426 Effective date: 20190806 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20190806 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200825 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210420 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210513 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6886014 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |