JP6814299B2 - マルチテナント環境のfpgaからのデバック情報の抽出 - Google Patents
マルチテナント環境のfpgaからのデバック情報の抽出 Download PDFInfo
- Publication number
- JP6814299B2 JP6814299B2 JP2019538113A JP2019538113A JP6814299B2 JP 6814299 B2 JP6814299 B2 JP 6814299B2 JP 2019538113 A JP2019538113 A JP 2019538113A JP 2019538113 A JP2019538113 A JP 2019538113A JP 6814299 B2 JP6814299 B2 JP 6814299B2
- Authority
- JP
- Japan
- Prior art keywords
- logic
- application
- host
- circuit
- debug
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000605 extraction Methods 0.000 title 1
- 238000000034 method Methods 0.000 claims description 121
- 238000005192 partition Methods 0.000 claims description 109
- 230000008569 process Effects 0.000 claims description 73
- 230000015654 memory Effects 0.000 claims description 56
- 238000004891 communication Methods 0.000 claims description 32
- 230000008672 reprogramming Effects 0.000 claims description 11
- 230000002194 synthesizing effect Effects 0.000 claims description 3
- 238000005070 sampling Methods 0.000 claims description 2
- 238000013461 design Methods 0.000 description 61
- 239000008186 active pharmaceutical agent Substances 0.000 description 26
- 238000003860 storage Methods 0.000 description 26
- 238000012545 processing Methods 0.000 description 19
- 230000003068 static effect Effects 0.000 description 17
- 230000004044 response Effects 0.000 description 16
- 238000005516 engineering process Methods 0.000 description 15
- 230000006870 function Effects 0.000 description 15
- 230000015572 biosynthetic process Effects 0.000 description 11
- 239000000872 buffer Substances 0.000 description 11
- 238000003786 synthesis reaction Methods 0.000 description 10
- 230000036961 partial effect Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000037406 food intake Effects 0.000 description 8
- 238000012795 verification Methods 0.000 description 7
- 239000000523 sample Substances 0.000 description 6
- 230000009471 action Effects 0.000 description 5
- 230000006399 behavior Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000012544 monitoring process Methods 0.000 description 5
- 238000012360 testing method Methods 0.000 description 4
- 238000010200 validation analysis Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 3
- 230000036541 health Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 238000013475 authorization Methods 0.000 description 2
- 230000003542 behavioural effect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 238000013515 script Methods 0.000 description 2
- 230000008685 targeting Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 101000822695 Clostridium perfringens (strain 13 / Type A) Small, acid-soluble spore protein C1 Proteins 0.000 description 1
- 101000655262 Clostridium perfringens (strain 13 / Type A) Small, acid-soluble spore protein C2 Proteins 0.000 description 1
- 208000025103 Congenital isolated hyperinsulinism Diseases 0.000 description 1
- 101000655256 Paraclostridium bifermentans Small, acid-soluble spore protein alpha Proteins 0.000 description 1
- 101000655264 Paraclostridium bifermentans Small, acid-soluble spore protein beta Proteins 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000009118 appropriate response Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000013341 scale-up Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000010809 targeting technique Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31705—Debugging aspects, e.g. using test circuits for debugging, using dedicated debugging test circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3648—Software debugging using additional hardware
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3172—Optimisation aspects, e.g. using functional pin as test pin, pin multiplexing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3177—Testing of logic operation, e.g. by logic analysers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3648—Software debugging using additional hardware
- G06F11/3656—Software debugging using additional hardware using a specific debug interface
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
- G06F9/5044—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering hardware capabilities
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Stored Programmes (AREA)
- Logic Circuits (AREA)
- Debugging And Monitoring (AREA)
Description
1.システムであって、
スーパーバイザプロセスおよび2つ以上のユーザプロセスを実行するように構成された1つ以上のプロセッサを備えるコンピューティングホストと、
複数の論理デバイス部分の中へ構成された単一のフィールドプログラマブルゲートアレイ(FPGA)であって、該部分が、
コンピューティングホストで実行するスーパーバイザプロセスだけにアクセス可能なホスト論理パーティションと、
2つ以上の通信レーンであって、各々が、ユーザプロセスのそれぞれ1つと通信するように構成されている、2つ以上の通信レーンと、
2つ以上のアクセラレータパーティションであって、各々が、それぞれのアクセラレータパーティション内の論理回路によって生成された論理信号を収集する論理アナライザを含むように、および通信レーンのうちのその関連付けられた1つを介して、論理信号の値を示すデバッグデータをユーザプロセスのそれぞれ1つに送信するように構成される、2つ以上のアクセラレータパーティションと、を備える、単一のフィールドプログラマブルゲートアレイと、を備える、システム。
特権的なホストパーティションおよび1つ以上のユーザパーティションを実行する、ホストコンピューティングデバイスと、
1つ以上のアプリケーション論理ユニットを含むようにプログラムされた再構成可能な論理回路を有する再構成可能な論理デバイスであって、アプリケーション論理ユニットの各々が、割り当てられた通信レーンを介して、それぞれのアプリケーション論理ユニットを動作させることによって生成されたデバッグデータを、ユーザパーティションの異なるそれぞれ1つに通信するように構成される、再構成可能な論理デバイスと、を備える、システム。
アプリケーション回路およびデバッグ回路を備える回路を提供するように、プログラマブルロジックデバイスの第1の部分をプログラムすることであって、アプリケーション回路が、データを生成し、該データをホストコンピュータによって実行されるアプリケーションプロセスに送信するように構成され、デバッグ回路が、アプリケーション回路に結合され、かつアプリケーション回路を働かせることによって生成されたデバッグデータを捕捉するように構成されることと、
ホストコンピュータへのインターフェースを提供するように、プログラマブルロジックデバイスのホスト部分をプログラムすることであって、インターフェースが、デバッグデータを、デバッグ回路からホストコンピュータに伝送するように、および/または該ホストコンピュータからデバッグデータを受信するように構成され、プログラマブルロジックデバイスのホスト部分が、アプリケーションプロセスよりも、ホストコンピュータで実行する高い特権レベルのプロセスにアクセス可能であり、ホスト部分が、ホストコンピュータで実行するアプリケーションプロセスにアクセス不可能であることと、を含む、方法。
第2のアプリケーション回路および第2のデバッグ回路を備える異なる第2の回路を提供するように、プログラマブルロジックデバイスの第1の部分を再プログラムすることであって、ホスト部分のインターフェースが、第2のデバッグ回路からホストコンピュータにデバッグデータを伝送するように構成され、かつホスト部分を再プログラムすることを伴わないことをさらに含む、付記10に記載の方法。
アプリケーション回路およびデバッグ回路のための論理回路を合成することであって、合成した論理回路を使用して、プログラマブルロジックデバイスの第1の部分を構成することと、によって、デバッグ回路を生成することをさらに含む、付記10または17に記載の方法。
デバッグ回路のための論理回路を生成することであって、デバッグ回路が、指示されたデバッグデータを抽出するための回路を含むことと、によって、デバッグ回路を生成することをさらに含む、付記16〜18のいずれかに記載の方法。
第1の部分をプログラムすることが、低い特権レベルのホストで実行するプロセスによって開始され、
ホスト部分をプログラムすることが、高い特権レベルのホストで実行するプロセスによって開始される、付記16〜20のいずれかに記載の方法。
デバッグデータの少なくとも一部分を、ホストコンピュータで実行するユーザレベルプロセスに送信することであって、スーパーバイザレベルプロセスは、デバッグデータが許可されたユーザレベルプロセスだけに送信されることを確実にすることと、をさらに含む、付記16〜24のいずれかに記載の方法。
Claims (15)
- システムであって、
特権的なホストパーティションおよび1つ以上のユーザパーティションを実行する、ホストコンピューティングデバイスと、
1つ以上のアプリケーション論理ユニットを含むようにプログラムされた再構成可能な論理回路を有する再構成可能な論理デバイスであって、前記アプリケーション論理ユニットの各々が、割り当てられた異なる個別の通信レーンを介して、前記それぞれのアプリケーション論理ユニットを動作させることによって生成されたデバッグデータを、前記ユーザパーティションの異なるそれぞれ1つに通信するように構成され、各通信レーンは、異なるメモリアドレス範囲と関連付けられる、再構成可能な論理デバイスと、を備える、システム。 - 前記再構成可能な論理デバイスが、前記アプリケーション論理ユニットの動作を管理するためのホスト論理をさらに備え、前記ホスト論理が、前記ユーザパーティションよりも高い特権レベルで前記ホストコンピューティングデバイス上で実行するスーパーバイザパーティションによって制御される、請求項1に記載のシステム。
- 前記アプリケーション論理ユニットが、ネットワークインターフェースを介して、前記ホストコンピューティングデバイスに通信する、請求項2に記載のシステム。
- 前記アプリケーション論理ユニットが、前記ホスト論理によって提供される独立した通信チャネルを介して、前記ホストコンピューティングデバイスに通信する、請求項2または3に記載のシステム。
- 前記ホスト論理が、スーパーバイザとの通信チャネルを介して、前記アプリケーション論理ユニットのうちの2つ以上のためのデバッグデータを伝送する、請求項2〜4のいずれかのシステム。
- 前記アプリケーション論理ユニットのうちの少なくとも1つが、前記少なくとも1つのアプリケーション論理ユニット内の論理信号をサンプリングすることによって、前記デバッグデータの信号値を生成するように構成された論理アナライザをさらに備える、請求項2〜5のいずれかに記載のシステム。
- 前記ホスト論理が、前記アプリケーション論理ユニットの1つによって生成されたデバッグデータにアクセスすることを可能にする、請求項2〜6のいずれかに記載のシステム。
- 前記ユーザパーティションの各々を、前記ホストコンピューティングデバイスの異なる仮想マシンにおいて実行する、請求項1〜7のいずれかに記載のシステム。
- 前記再構成可能なデバイスが、次の構成要素:スキャンセルの入力、状態要素値を強制すること、イベントカウンタを所定の値に再設定もしくは設定すること、または割り込みブレークポイントを設定すること、のうちの1つ以上によって、前記アプリケーション論理ユニットを再構成する回路をさらに備える、請求項1〜8のいずれかに記載のシステム。
- 方法であって、
アプリケーション回路およびデバッグ回路を備える回路を提供するように、プログラマブルロジックデバイスの第1の部分をプログラムすることであって、前記アプリケーション回路が、データを生成し、該データをホストコンピュータによって実行されるアプリケーションプロセスに送信するように構成され、前記デバッグ回路が、前記アプリケーション回路に結合され、かつ前記アプリケーション回路を働かせることによって生成されたデバッグデータを捕捉するように構成されることと、
ホストコンピュータへのインターフェースを提供するように、前記プログラマブルロジックデバイスのホスト部分をプログラムすることであって、前記インターフェースが、前記デバッグデータを、異なるメモリアドレス範囲と関連付けられた異なるユーザ通信レーンを介して、前記デバッグ回路から前記ホストコンピュータで実行されるアプリケーションプロセスに伝送するように、および/または該ホストコンピュータからデバッグデータを受信するように構成され、前記プログラマブルロジックデバイスの前記ホスト部分が、前記アプリケーションプロセスよりも、前記ホストコンピュータで実行する高い特権レベルのプロセスにアクセス可能であり、前記ホスト部分が、前記ホストコンピュータで実行する前記アプリケーションプロセスにアクセス不可能であることと、を含む、方法。 - 前記アプリケーション回路が、第1のアプリケーション回路であり、前記デバッグ回路が、第1のデバッグ回路であり、前記方法が、前記ホスト部分の、および前記第1のアプリケーション回路をプログラムした後に、
第2のアプリケーション回路および第2のデバッグ回路を備える異なる第2の回路を提供するように、前記プログラマブルロジックデバイスの第2の部分をプログラムすることであって、前記第2のデバッグ回路から前記ホストコンピュータにデバッグデータを伝送し、かつ前記ホスト部分を再プログラムすることを伴わない、再プログラムすることをさらに含む、請求項10に記載の方法。 - 前記デバッグ回路のインスタンス化を含む前記アプリケーション回路のユーザ記述を受信することと、
前記アプリケーション回路および前記デバッグ回路のための論理回路を合成することであって、前記合成した論理回路を使用して、前記プログラマブルロジックデバイスの前記第1の部分を構成することと、によって、前記デバッグ回路を生成することをさらに含む、請求項10または11に記載の方法。 - 前記アプリケーション回路のユーザ記述、および前記アプリケーション回路から抽出するためのデバッグデータの指示を受信することと、
前記デバッグ回路のための論理回路を生成することであって、前記デバッグ回路が、前記指示されたデバッグデータを抽出するための回路を含むことと、によって、前記デバッグ回路を生成することをさらに含む、請求項10〜12のいずれかに記載の方法。 - 異なるデバッグデータを捕捉するように、前記デバッグ回路を動的に再構成することをさらに含む、請求項10〜13のいずれかに記載の方法。
- 前記プログラマブルロジックデバイスの前記ホスト部分が、前記プログラマブルロジックデバイスの前記第1の部分から前記デバッグデータを受信するように構成された論理アナライザを備える、請求項10〜14のいずれかに記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/279,276 | 2016-09-28 | ||
US15/279,276 US10338135B2 (en) | 2016-09-28 | 2016-09-28 | Extracting debug information from FPGAs in multi-tenant environments |
PCT/US2017/054171 WO2018064412A1 (en) | 2016-09-28 | 2017-09-28 | Extracting debug information from fpgas in multi-tenant environments |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019530941A JP2019530941A (ja) | 2019-10-24 |
JP6814299B2 true JP6814299B2 (ja) | 2021-01-13 |
Family
ID=60083492
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019538113A Active JP6814299B2 (ja) | 2016-09-28 | 2017-09-28 | マルチテナント環境のfpgaからのデバック情報の抽出 |
Country Status (5)
Country | Link |
---|---|
US (2) | US10338135B2 (ja) |
EP (1) | EP3519968B1 (ja) |
JP (1) | JP6814299B2 (ja) |
CN (1) | CN109791518B (ja) |
WO (1) | WO2018064412A1 (ja) |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10152566B1 (en) * | 2016-09-27 | 2018-12-11 | Altera Corporation | Constraint based bit-stream compression in hardware for programmable devices |
US10223317B2 (en) | 2016-09-28 | 2019-03-05 | Amazon Technologies, Inc. | Configurable logic platform |
US11099894B2 (en) | 2016-09-28 | 2021-08-24 | Amazon Technologies, Inc. | Intermediate host integrated circuit between virtual machine instance and customer programmable logic |
US10338135B2 (en) | 2016-09-28 | 2019-07-02 | Amazon Technologies, Inc. | Extracting debug information from FPGAs in multi-tenant environments |
US10795742B1 (en) | 2016-09-28 | 2020-10-06 | Amazon Technologies, Inc. | Isolating unresponsive customer logic from a bus |
US10250572B2 (en) | 2016-09-29 | 2019-04-02 | Amazon Technologies, Inc. | Logic repository service using encrypted configuration data |
US10162921B2 (en) | 2016-09-29 | 2018-12-25 | Amazon Technologies, Inc. | Logic repository service |
US10282330B2 (en) | 2016-09-29 | 2019-05-07 | Amazon Technologies, Inc. | Configurable logic platform with multiple reconfigurable regions |
US10642492B2 (en) | 2016-09-30 | 2020-05-05 | Amazon Technologies, Inc. | Controlling access to previously-stored logic in a reconfigurable logic device |
US10423438B2 (en) | 2016-09-30 | 2019-09-24 | Amazon Technologies, Inc. | Virtual machines controlling separate subsets of programmable hardware |
US11115293B2 (en) | 2016-11-17 | 2021-09-07 | Amazon Technologies, Inc. | Networked programmable logic service provider |
US11487585B1 (en) * | 2016-12-14 | 2022-11-01 | Xilinx, Inc. | Dynamic load balancing and configuration management for heterogeneous compute accelerators in a data center |
US11474555B1 (en) * | 2017-08-23 | 2022-10-18 | Xilinx, Inc. | Data-driven platform characteristics capture and discovery for hardware accelerators |
US10528768B2 (en) * | 2017-09-15 | 2020-01-07 | Intel Corporation | Methods and apparatus to provide user-level access authorization for cloud-based field-programmable gate arrays |
US10599553B2 (en) * | 2018-04-27 | 2020-03-24 | International Business Machines Corporation | Managing cloud-based hardware accelerators |
US11144357B2 (en) | 2018-05-25 | 2021-10-12 | International Business Machines Corporation | Selecting hardware accelerators based on score |
US10977098B2 (en) | 2018-08-14 | 2021-04-13 | International Business Machines Corporation | Automatically deploying hardware accelerators based on requests from users |
US10831975B2 (en) | 2018-11-29 | 2020-11-10 | International Business Machines Corporation | Debug boundaries in a hardware accelerator |
US10892944B2 (en) * | 2018-11-29 | 2021-01-12 | International Business Machines Corporation | Selecting and using a cloud-based hardware accelerator |
US11120188B2 (en) * | 2019-01-28 | 2021-09-14 | King Fahd University Of Petroleum And Minerals | FPGA virtualization |
CN109976876B (zh) * | 2019-03-20 | 2021-11-16 | 联想(北京)有限公司 | 加速器管理方法和装置 |
CN110069827B (zh) * | 2019-03-28 | 2020-02-21 | 广东高云半导体科技股份有限公司 | Fpga在线逻辑分析仪的布局布线方法与装置 |
CN112860332A (zh) * | 2019-11-12 | 2021-05-28 | 广东高云半导体科技股份有限公司 | 通过无线通信块对fpga编程及验证的方法 |
EP3882771A1 (en) * | 2020-03-16 | 2021-09-22 | Leica Microsystems CMS GmbH | Control system and method for operating a system |
US20210303315A1 (en) * | 2020-03-31 | 2021-09-30 | Src Labs, Llc | Application logic architecture defining separate processing planes |
US20210365591A1 (en) * | 2020-05-22 | 2021-11-25 | Intel Corporation | Secure debug of fpga design |
US10949586B1 (en) * | 2020-07-01 | 2021-03-16 | Xilinx, Inc. | Post-synthesis insertion of debug cores |
CN111737155B (zh) * | 2020-08-04 | 2020-12-08 | 北京燧原智能科技有限公司 | 一种芯片调试系统、方法、装置、设备及存储介质 |
US20220166762A1 (en) * | 2020-11-25 | 2022-05-26 | Microsoft Technology Licensing, Llc | Integrated circuit for obtaining enhanced privileges for a network-based resource and performing actions in accordance therewith |
US20220321403A1 (en) * | 2021-04-02 | 2022-10-06 | Nokia Solutions And Networks Oy | Programmable network segmentation for multi-tenant fpgas in cloud infrastructures |
CN115544069B (zh) * | 2022-09-26 | 2023-06-20 | 山东浪潮科学研究院有限公司 | 一种可重构数据库查询加速处理器及系统 |
Family Cites Families (143)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000513523A (ja) | 1996-06-21 | 2000-10-10 | オーガニック システムズ インコーポレイテッド | プロセスの即時制御を行う動的に再構成可能なハードウェアシステム |
US6120550A (en) | 1996-10-28 | 2000-09-19 | Altera Corporation | Design file templates for implementation of logic designs |
US6011407A (en) | 1997-06-13 | 2000-01-04 | Xilinx, Inc. | Field programmable gate array with dedicated computer bus interface and method for configuring both |
US8686549B2 (en) | 2001-09-03 | 2014-04-01 | Martin Vorbach | Reconfigurable elements |
US6034542A (en) | 1997-10-14 | 2000-03-07 | Xilinx, Inc. | Bus structure for modularized chip with FPGA modules |
JP3809727B2 (ja) | 1998-06-17 | 2006-08-16 | 富士ゼロックス株式会社 | 情報処理システム、回路情報管理方法および回路情報記憶装置 |
WO2000031652A2 (en) | 1998-11-20 | 2000-06-02 | Altera Corporation | Reconfigurable programmable logic device computer system |
US6539438B1 (en) | 1999-01-15 | 2003-03-25 | Quickflex Inc. | Reconfigurable computing system and method and apparatus employing same |
US6595921B1 (en) | 1999-09-14 | 2003-07-22 | Acuson Corporation | Medical diagnostic ultrasound imaging system and method for constructing a composite ultrasound image |
US7678048B1 (en) | 1999-09-14 | 2010-03-16 | Siemens Medical Solutions Usa, Inc. | Medical diagnostic ultrasound system and method |
US6785816B1 (en) | 2000-05-01 | 2004-08-31 | Nokia Corporation | System and method for secured configuration data for programmable logic devices |
US6826717B1 (en) * | 2000-06-12 | 2004-11-30 | Altera Corporation | Synchronization of hardware and software debuggers |
WO2002001425A2 (en) | 2000-06-23 | 2002-01-03 | Xilinx, Inc. | Method for remotely utilizing configurable hardware |
US8058899B2 (en) | 2000-10-06 | 2011-11-15 | Martin Vorbach | Logic cell array and bus system |
US6802026B1 (en) * | 2001-05-15 | 2004-10-05 | Xilinx, Inc. | Parameterizable and reconfigurable debugger core generators |
JP2002366597A (ja) | 2001-06-07 | 2002-12-20 | Pfu Ltd | Fpga設計システムおよびfpga設計プログラム |
US6476634B1 (en) | 2002-02-01 | 2002-11-05 | Xilinx, Inc. | ALU implementation in single PLD logic cell |
US6693452B1 (en) | 2002-02-25 | 2004-02-17 | Xilinx, Inc. | Floor planning for programmable gate array having embedded fixed logic circuitry |
US8914590B2 (en) | 2002-08-07 | 2014-12-16 | Pact Xpp Technologies Ag | Data processing method and device |
GB0304628D0 (en) * | 2003-02-28 | 2003-04-02 | Imec Inter Uni Micro Electr | Method for hardware-software multitasking on a reconfigurable computing platform |
US6938488B2 (en) | 2002-08-21 | 2005-09-06 | Battelle Memorial Institute | Acoustic inspection device |
US7117481B1 (en) * | 2002-11-06 | 2006-10-03 | Vmware, Inc. | Composite lock for computer systems with multiple domains |
US6907595B2 (en) | 2002-12-13 | 2005-06-14 | Xilinx, Inc. | Partial reconfiguration of a programmable logic device using an on-chip processor |
US7313794B1 (en) | 2003-01-30 | 2007-12-25 | Xilinx, Inc. | Method and apparatus for synchronization of shared memory in a multiprocessor system |
WO2004075056A1 (ja) | 2003-02-21 | 2004-09-02 | National Institute Of Advanced Industrial Science And Technology | ウイルスチェック装置及びシステム |
US7177961B2 (en) | 2003-05-12 | 2007-02-13 | International Business Machines Corporation | Managing access, by operating system images of a computing environment, of input/output resources of the computing environment |
US7505891B2 (en) | 2003-05-20 | 2009-03-17 | Verisity Design, Inc. | Multi-user server system and method |
JP2005107911A (ja) | 2003-09-30 | 2005-04-21 | Daihen Corp | 書込情報生成用プログラム、ハードウェアへの情報書込用プログラム、これらのプログラムを記録したコンピュータ読み取り可能な記録媒体、書込情報生成装置及び情報書込装置 |
US7552426B2 (en) * | 2003-10-14 | 2009-06-23 | Microsoft Corporation | Systems and methods for using synthetic instructions in a virtual machine |
US20050198235A1 (en) | 2004-01-29 | 2005-09-08 | Arvind Kumar | Server configuration and management |
US7243221B1 (en) | 2004-02-26 | 2007-07-10 | Xilinx, Inc. | Method and apparatus for controlling a processor in a data processing system |
US7492932B2 (en) * | 2004-03-05 | 2009-02-17 | Nortel Networks Ltd. | Method and apparatus for processing medical image data in a network environment |
US7281082B1 (en) | 2004-03-26 | 2007-10-09 | Xilinx, Inc. | Flexible scheme for configuring programmable semiconductor devices using or loading programs from SPI-based serial flash memories that support multiple SPI flash vendors and device families |
US20050223227A1 (en) | 2004-03-31 | 2005-10-06 | Deleeuw William C | Addressable authentication in a scalable, reconfigurable communication architecture |
US7721036B2 (en) | 2004-06-01 | 2010-05-18 | Quickturn Design Systems Inc. | System and method for providing flexible signal routing and timing |
US7987373B2 (en) | 2004-09-30 | 2011-07-26 | Synopsys, Inc. | Apparatus and method for licensing programmable hardware sub-designs using a host-identifier |
US8621597B1 (en) | 2004-10-22 | 2013-12-31 | Xilinx, Inc. | Apparatus and method for automatic self-erasing of programmable logic devices |
US8458467B2 (en) | 2005-06-21 | 2013-06-04 | Cisco Technology, Inc. | Method and apparatus for adaptive application message payload content transformation in a network infrastructure element |
US7404023B1 (en) | 2005-01-14 | 2008-07-22 | Xilinx, Inc. | Method and apparatus for providing channel bonding and clock correction arbitration |
US7886126B2 (en) * | 2005-01-14 | 2011-02-08 | Intel Corporation | Extended paging tables to map guest physical memory addresses from virtual memory page tables to host physical memory addresses in a virtual machine system |
US7716497B1 (en) | 2005-06-14 | 2010-05-11 | Xilinx, Inc. | Bitstream protection without key storage |
US7451426B2 (en) | 2005-07-07 | 2008-11-11 | Lsi Corporation | Application specific configurable logic IP |
US7706417B1 (en) | 2005-10-25 | 2010-04-27 | Xilinx, Inc. | Method of and circuit for generating a plurality of data streams |
US7739092B1 (en) * | 2006-01-31 | 2010-06-15 | Xilinx, Inc. | Fast hardware co-simulation reset using partial bitstreams |
JP2007243671A (ja) | 2006-03-09 | 2007-09-20 | Kddi Corp | 論理プログラマブルデバイス保護回路 |
US7715433B2 (en) | 2006-07-14 | 2010-05-11 | Boren Gary W | Universal controller and signal monitor |
WO2008014494A2 (en) | 2006-07-28 | 2008-01-31 | Drc Computer Corporation | Fpga co-processor for accelerated computation |
US7809936B2 (en) | 2006-08-02 | 2010-10-05 | Freescale Semiconductor, Inc. | Method and apparatus for reconfiguring a remote device |
US7734859B2 (en) | 2007-04-20 | 2010-06-08 | Nuon, Inc | Virtualization of a host computer's native I/O system architecture via the internet and LANs |
US7564727B1 (en) | 2007-06-25 | 2009-07-21 | Xilinx, Inc. | Apparatus and method for configurable power management |
US8219988B2 (en) | 2007-08-02 | 2012-07-10 | International Business Machines Corporation | Partition adjunct for data processing system |
US7902866B1 (en) | 2007-08-27 | 2011-03-08 | Virginia Tech Intellectual Properties, Inc. | Wires on demand: run-time communication synthesis for reconfigurable computing |
US7904629B2 (en) | 2007-10-02 | 2011-03-08 | NVON, Inc. | Virtualized bus device |
JP4593614B2 (ja) | 2007-12-27 | 2010-12-08 | 富士通株式会社 | 画像データ検証方法及び画像データ検証システム |
US8145894B1 (en) | 2008-02-25 | 2012-03-27 | Drc Computer Corporation | Reconfiguration of an accelerator module having a programmable logic device |
JP5246863B2 (ja) | 2008-11-14 | 2013-07-24 | 独立行政法人産業技術総合研究所 | 再構成可能論理デバイスの論理プログラムデータ保護システム及び保護方法 |
US9064058B2 (en) | 2008-12-24 | 2015-06-23 | Nuon, Inc. | Virtualized PCI endpoint for extended systems |
US8776090B2 (en) | 2009-02-17 | 2014-07-08 | Broadcom Corporation | Method and system for network abstraction and virtualization for a single operating system (OS) |
WO2010100871A1 (ja) | 2009-03-03 | 2010-09-10 | 日本電気株式会社 | 遅延ライブラリ生成システム |
US8390321B2 (en) | 2009-03-18 | 2013-03-05 | Nec Corporation | Reconfigurable logical circuit |
US8560758B2 (en) | 2009-08-24 | 2013-10-15 | Red Hat Israel, Ltd. | Mechanism for out-of-synch virtual machine memory management optimization |
US8626970B2 (en) | 2010-06-23 | 2014-01-07 | International Business Machines Corporation | Controlling access by a configuration to an adapter function |
US8516272B2 (en) | 2010-06-30 | 2013-08-20 | International Business Machines Corporation | Secure dynamically reconfigurable logic |
DE112010005955T5 (de) | 2010-10-22 | 2013-08-01 | Samsung Heavy Industries Co., Ltd. | Steuerungssystem das während des Betriebs rekonfigurierbar ist, und Verfahren dafür |
US8561065B2 (en) | 2010-11-15 | 2013-10-15 | International Business Machines Corporation | Virtualization of vendor specific network interfaces of self-virtualizing input/output device virtual functions |
US8881141B2 (en) | 2010-12-08 | 2014-11-04 | Intenational Business Machines Corporation | Virtualization of hardware queues in self-virtualizing input/output devices |
CN102736945B (zh) | 2011-03-31 | 2016-05-18 | 国际商业机器公司 | 一种运行应用程序的多个实例的方法和系统 |
US9218195B2 (en) | 2011-05-17 | 2015-12-22 | International Business Machines Corporation | Vendor-independent resource configuration interface for self-virtualizing input/output device |
JP5653865B2 (ja) | 2011-08-23 | 2015-01-14 | 日本電信電話株式会社 | データ処理システム |
CN104025542B (zh) | 2011-08-31 | 2018-07-03 | 汤姆逊许可公司 | 终端用户设备配置数据的备份和恢复的方法及设备 |
US8726337B1 (en) | 2011-09-30 | 2014-05-13 | Emc Corporation | Computing with presentation layer for multiple virtual machines |
CN103959245B (zh) | 2011-12-02 | 2016-08-24 | 英派尔科技开发有限公司 | 作为服务的集成电路 |
US9448846B2 (en) | 2011-12-13 | 2016-09-20 | International Business Machines Corporation | Dynamically configurable hardware queues for dispatching jobs to a plurality of hardware acceleration engines |
US9465632B2 (en) | 2012-02-04 | 2016-10-11 | Global Supercomputing Corporation | Parallel hardware hypervisor for virtualizing application-specific supercomputers |
US8775576B2 (en) | 2012-04-17 | 2014-07-08 | Nimbix, Inc. | Reconfigurable cloud computing |
US9619292B2 (en) | 2012-04-30 | 2017-04-11 | Alcatel Lucent | Resource placement in networked cloud based on resource constraints |
US9009703B2 (en) | 2012-05-10 | 2015-04-14 | International Business Machines Corporation | Sharing reconfigurable computing devices between workloads |
US9104453B2 (en) | 2012-06-21 | 2015-08-11 | International Business Machines Corporation | Determining placement fitness for partitions under a hypervisor |
CN103577266B (zh) | 2012-07-31 | 2017-06-23 | 国际商业机器公司 | 用于对现场可编程门阵列资源进行分配的方法及系统 |
US8799992B2 (en) | 2012-10-24 | 2014-08-05 | Watchguard Technologies, Inc. | Systems and methods for the rapid deployment of network security devices |
US20140380025A1 (en) | 2013-01-23 | 2014-12-25 | Empire Technology Development Llc | Management of hardware accelerator configurations in a processor chip |
WO2014120157A1 (en) | 2013-01-30 | 2014-08-07 | Empire Technology Development Llc | Dynamic reconfiguration of programmable hardware |
US9766910B1 (en) | 2013-03-07 | 2017-09-19 | Amazon Technologies, Inc. | Providing field-programmable devices in a distributed execution environment |
JP2014178784A (ja) | 2013-03-13 | 2014-09-25 | Ricoh Co Ltd | 情報処理装置、情報処理システム及び情報処理プログラム |
US8928351B1 (en) | 2013-03-13 | 2015-01-06 | Xilinx, Inc. | Emulating power domains in an integrated circuit using partial reconfiguration |
US9396012B2 (en) | 2013-03-14 | 2016-07-19 | Qualcomm Incorporated | Systems and methods of using a hypervisor with guest operating systems and virtual processors |
US8745561B1 (en) | 2013-03-15 | 2014-06-03 | Cadence Design Systems, Inc. | System and method for common path pessimism reduction in timing analysis to guide remedial transformations of a circuit design |
US9747185B2 (en) | 2013-03-26 | 2017-08-29 | Empire Technology Development Llc | Acceleration benefit estimator |
JP6102511B2 (ja) | 2013-05-23 | 2017-03-29 | 富士通株式会社 | 集積回路、制御装置、制御方法、および制御プログラム |
US20140351811A1 (en) | 2013-05-24 | 2014-11-27 | Empire Technology Development Llc | Datacenter application packages with hardware accelerators |
US9672167B2 (en) | 2013-07-22 | 2017-06-06 | Futurewei Technologies, Inc. | Resource management for peripheral component interconnect-express domains |
US8910109B1 (en) * | 2013-08-12 | 2014-12-09 | Altera Corporation | System level tools to support FPGA partial reconfiguration |
WO2015026373A1 (en) | 2013-08-23 | 2015-02-26 | Empire Technology Development, Llc | Detacenter-based hardware accelerator integration |
WO2015030731A1 (en) | 2013-08-27 | 2015-03-05 | Empire Technology Development Llc | Speculative allocation of instances |
US9098662B1 (en) * | 2013-08-28 | 2015-08-04 | Altera Corporation | Configuring a device to debug systems in real-time |
CN105579959B (zh) | 2013-09-24 | 2019-06-07 | 渥太华大学 | 硬件加速器虚拟化 |
US9298516B2 (en) * | 2013-10-01 | 2016-03-29 | Globalfoundries Inc. | Verification of dynamic logical partitioning |
WO2015069244A1 (en) | 2013-11-06 | 2015-05-14 | Empire Technology Development, Llc | Malicious attack prevention through cartography of co-processors at datacenter |
US10461937B1 (en) | 2013-12-18 | 2019-10-29 | Amazon Technologies, Inc. | Hypervisor supported secrets compartment |
US9841993B2 (en) | 2013-12-27 | 2017-12-12 | Hitachi, Ltd. | Realtime hypervisor with priority interrupt support |
US9904749B2 (en) | 2014-02-13 | 2018-02-27 | Synopsys, Inc. | Configurable FPGA sockets |
US9483639B2 (en) * | 2014-03-13 | 2016-11-01 | Unisys Corporation | Service partition virtualization system and method having a secure application |
US9298865B1 (en) * | 2014-03-20 | 2016-03-29 | Altera Corporation | Debugging an optimized design implemented in a device with a pre-optimized design simulation |
US9503093B2 (en) | 2014-04-24 | 2016-11-22 | Xilinx, Inc. | Virtualization of programmable integrated circuits |
US9851998B2 (en) | 2014-07-30 | 2017-12-26 | Microsoft Technology Licensing, Llc | Hypervisor-hosted virtual machine forensics |
US10230591B2 (en) | 2014-09-30 | 2019-03-12 | Microsoft Technology Licensing, Llc | Network resource governance in multi-tenant datacenters |
US9672935B2 (en) | 2014-10-17 | 2017-06-06 | Lattice Semiconductor Corporation | Memory circuit having non-volatile memory cell and methods of using |
US9372956B1 (en) | 2014-11-10 | 2016-06-21 | Xilinx, Inc. | Increased usable programmable device dice |
US10394731B2 (en) | 2014-12-19 | 2019-08-27 | Amazon Technologies, Inc. | System on a chip comprising reconfigurable resources for multiple compute sub-systems |
US9703703B2 (en) * | 2014-12-23 | 2017-07-11 | Intel Corporation | Control of entry into protected memory views |
WO2016118978A1 (en) | 2015-01-25 | 2016-07-28 | Objective Interface Systems, Inc. | A multi-session zero client device and network for transporting separated flows to device sessions via virtual nodes |
US9762392B2 (en) | 2015-03-26 | 2017-09-12 | Eurotech S.P.A. | System and method for trusted provisioning and authentication for networked devices in cloud-based IoT/M2M platforms |
US10574734B2 (en) | 2015-04-09 | 2020-02-25 | Rambus Inc. | Dynamic data and compute management |
US10027543B2 (en) | 2015-04-17 | 2018-07-17 | Microsoft Technology Licensing, Llc | Reconfiguring an acceleration component among interconnected acceleration components |
US9983938B2 (en) | 2015-04-17 | 2018-05-29 | Microsoft Technology Licensing, Llc | Locally restoring functionality at acceleration components |
EP3089035A1 (en) | 2015-04-30 | 2016-11-02 | Virtual Open Systems | Virtualization manager for reconfigurable hardware accelerators |
US20160323143A1 (en) | 2015-05-02 | 2016-11-03 | Hyeung-Yun Kim | Method and apparatus for neuroplastic internet of things by cloud computing infrastructure as a service incorporating reconfigurable hardware |
US9678681B2 (en) | 2015-06-17 | 2017-06-13 | International Business Machines Corporation | Secured multi-tenancy data in cloud-based storage environments |
US9684743B2 (en) * | 2015-06-19 | 2017-06-20 | Synopsys, Inc. | Isolated debugging in an FPGA based emulation environment |
US10387209B2 (en) | 2015-09-28 | 2019-08-20 | International Business Machines Corporation | Dynamic transparent provisioning of resources for application specific resources |
US10013212B2 (en) | 2015-11-30 | 2018-07-03 | Samsung Electronics Co., Ltd. | System architecture with memory channel DRAM FPGA module |
US9590635B1 (en) | 2015-12-03 | 2017-03-07 | Altera Corporation | Partial reconfiguration of programmable devices |
US20170187831A1 (en) | 2015-12-29 | 2017-06-29 | Itron, Inc. | Universal Abstraction Layer and Management of Resource Devices |
US10069681B2 (en) | 2015-12-31 | 2018-09-04 | Amazon Technologies, Inc. | FPGA-enabled compute instances |
US9940483B2 (en) | 2016-01-25 | 2018-04-10 | Raytheon Company | Firmware security interface for field programmable gate arrays |
CN105787164A (zh) * | 2016-02-19 | 2016-07-20 | 深圳市同创国芯电子有限公司 | 一种用于可编程逻辑器件的调试方法及系统 |
JP6620595B2 (ja) | 2016-02-25 | 2019-12-18 | 富士通株式会社 | 情報処理システム、情報処理装置、管理装置、処理プログラム、及び処理方法 |
US10169065B1 (en) | 2016-06-29 | 2019-01-01 | Altera Corporation | Live migration of hardware accelerated applications |
US11128555B2 (en) | 2016-07-22 | 2021-09-21 | Intel Corporation | Methods and apparatus for SDI support for automatic and transparent migration |
US10402566B2 (en) | 2016-08-01 | 2019-09-03 | The Aerospace Corporation | High assurance configuration security processor (HACSP) for computing devices |
US10511589B2 (en) | 2016-09-14 | 2019-12-17 | Oracle International Corporation | Single logout functionality for a multi-tenant identity and data security management cloud service |
US10846390B2 (en) | 2016-09-14 | 2020-11-24 | Oracle International Corporation | Single sign-on functionality for a multi-tenant identity and data security management cloud service |
US10528765B2 (en) | 2016-09-16 | 2020-01-07 | Intel Corporation | Technologies for secure boot provisioning and management of field-programmable gate array images |
US11099894B2 (en) | 2016-09-28 | 2021-08-24 | Amazon Technologies, Inc. | Intermediate host integrated circuit between virtual machine instance and customer programmable logic |
US10338135B2 (en) | 2016-09-28 | 2019-07-02 | Amazon Technologies, Inc. | Extracting debug information from FPGAs in multi-tenant environments |
US10223317B2 (en) | 2016-09-28 | 2019-03-05 | Amazon Technologies, Inc. | Configurable logic platform |
US10162921B2 (en) | 2016-09-29 | 2018-12-25 | Amazon Technologies, Inc. | Logic repository service |
US10250572B2 (en) | 2016-09-29 | 2019-04-02 | Amazon Technologies, Inc. | Logic repository service using encrypted configuration data |
US10282330B2 (en) | 2016-09-29 | 2019-05-07 | Amazon Technologies, Inc. | Configurable logic platform with multiple reconfigurable regions |
US10642492B2 (en) | 2016-09-30 | 2020-05-05 | Amazon Technologies, Inc. | Controlling access to previously-stored logic in a reconfigurable logic device |
US10423438B2 (en) | 2016-09-30 | 2019-09-24 | Amazon Technologies, Inc. | Virtual machines controlling separate subsets of programmable hardware |
US11023258B2 (en) | 2016-12-30 | 2021-06-01 | Intel Corporation | Self-morphing server platforms |
US20190123894A1 (en) | 2017-10-23 | 2019-04-25 | Zhichao Yuan | Programmable hardware based data encryption and decryption systems and methods |
-
2016
- 2016-09-28 US US15/279,276 patent/US10338135B2/en active Active
-
2017
- 2017-09-28 EP EP17784139.2A patent/EP3519968B1/en active Active
- 2017-09-28 WO PCT/US2017/054171 patent/WO2018064412A1/en unknown
- 2017-09-28 CN CN201780060407.5A patent/CN109791518B/zh active Active
- 2017-09-28 JP JP2019538113A patent/JP6814299B2/ja active Active
-
2019
- 2019-05-24 US US16/422,725 patent/US11119150B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US11119150B2 (en) | 2021-09-14 |
EP3519968B1 (en) | 2022-02-16 |
CN109791518A (zh) | 2019-05-21 |
JP2019530941A (ja) | 2019-10-24 |
EP3519968A1 (en) | 2019-08-07 |
US20180088174A1 (en) | 2018-03-29 |
US10338135B2 (en) | 2019-07-02 |
US20190293715A1 (en) | 2019-09-26 |
WO2018064412A1 (en) | 2018-04-05 |
CN109791518B (zh) | 2022-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6814299B2 (ja) | マルチテナント環境のfpgaからのデバック情報の抽出 | |
JP6886014B2 (ja) | 再構成可能な論理デバイス内の以前に記憶した論理へのアクセスの制御 | |
US11863406B2 (en) | Networked programmable logic service provider | |
US11704459B2 (en) | Logic repository service | |
EP3519980B1 (en) | Logic repository service using encrypted configuration data | |
US11533224B2 (en) | Logic repository service supporting adaptable host logic | |
JP2019530099A (ja) | 構成可能論理プラットフォーム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190527 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7426 Effective date: 20190806 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20190806 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200608 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200616 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200914 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201124 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201218 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6814299 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |