JP6876479B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6876479B2
JP6876479B2 JP2017057717A JP2017057717A JP6876479B2 JP 6876479 B2 JP6876479 B2 JP 6876479B2 JP 2017057717 A JP2017057717 A JP 2017057717A JP 2017057717 A JP2017057717 A JP 2017057717A JP 6876479 B2 JP6876479 B2 JP 6876479B2
Authority
JP
Japan
Prior art keywords
gas
film
chamber
trap
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017057717A
Other languages
English (en)
Other versions
JP2018159118A (ja
Inventor
政幸 北村
政幸 北村
坂田　敦子
敦子 坂田
啓 若月
啓 若月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2017057717A priority Critical patent/JP6876479B2/ja
Priority to US15/695,929 priority patent/US20180274092A1/en
Publication of JP2018159118A publication Critical patent/JP2018159118A/ja
Priority to JP2021071734A priority patent/JP7087157B2/ja
Application granted granted Critical
Publication of JP6876479B2 publication Critical patent/JP6876479B2/ja
Priority to US17/690,243 priority patent/US20220195594A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4412—Details relating to the exhausts, e.g. pumps, filters, scrubbers, particle traps
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4587—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially vertically
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45565—Shower nozzles

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明の実施形態は、半導体装置の製造方法に関する。
近年、半導体装置の三次元化が進み、製造工程の途中において半導体基板上に形成され
た構造物の表面積が増大している場合がある。例えばＣＶＤ(Ｃｈｅｍｉｃａｌ Ｖａｐ
ｏｒ Ｄｅｐｏｓｉｔｉｏｎ)法によって膜を形成する場合の反応ガス供給量は、表面積
が大きくなるほど多くなる。従って、大きな表面積を有する半導体基板に対して膜を形成
するためには大量の反応ガスを使用することとなり、半導体装置の製造コストの増大につ
ながっていた。
特開２００９-１３５１０６号公報
反応ガスの使用量を削減することを可能とし、ひいては半導体装置の製造コストの削減
を図る。
実施形態の半導体装置は、反応室内の半導体基板上に第１ガスを含む第１混合ガスを用いて第１膜を成膜し、成膜後の前記第１混合ガスを第２排気経路から排出し、前記第１膜上に前記第１ガスを含み、前記第１混合ガスと異なる第２混合ガスを用いて第２膜を成膜し、成膜後の前記第２混合ガスを、第１回収経路を用いてトラップに収容し、前記トラップで前記第１ガスを分離させ、前記分離した第１ガスを、第２回収経路を用いて回収し、前記第１ガスを除いた前記第２混合ガスを、第１排気経路を用いて排出する、ことにより製造される。
第１の実施形態に係る半導体製造装置の構成を模式的に示す図。 本実施形態に係る半導体装置の製造方法を説明するための図の一例であり、縦断面図を工程順に示したもの。 半導体装置の製造工程を説明するフローチャート。 第１の実施形態に係る半導体製造装置の変形例の構成を模式的に示す図。 第１の実施形態に係る半導体製造装置の変形例の構成を模式的に示す図。 第１の実施形態に係る半導体製造装置の変形例の構成を模式的に示す図。 第２の実施形態に係る半導体製造装置の構成を模式的に示す図。 第２の実施形態に係る半導体製造装置の変形例の構成を模式的に示す図。 第２の実施形態に係る半導体製造装置の変形例の構成を模式的に示す図。 第２の実施形態に係る半導体製造装置の変形例の構成を模式的に示す図。 第２の実施形態に係る半導体製造装置の変形例の構成を模式的に示す図。
以下に、実施形態について図面を参照しつつ説明する。以下の説明において、図面は模
式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは必ず
しも一致するわけではない。同じ部分を表す場合であっても、図面により互いの寸法や比
率が異なって表される場合がある。また、上下左右の方向についても、後述する半導体基
板における回路形成面側を上とした場合の相対的な方向を示し、必ずしも重力加速度方向
を基準としたものとは一致しない。本願明細書と各図において、既出の図に関して前述し
たものと同様の機能、構成を備えた要素については同一符号を付して、詳細な説明は適宜
省略する。
また、以下の説明において、説明の便宜上、ＸＹＺ直交座標系を使用する。この座標系
においては、半導体基板の表面に対して平行な方向であって相互に直交する２方向をＸ方
向およびＹ方向とする。Ｘ方向およびＹ方向の双方に対して直交する方向をＺ方向とる。
（第１の実施形態）
図１は第１の実施形態に係る半導体製造装置１００の構成を模式的に示す図の一例であ
る。半導体製造装置１００は、チャンバー（反応室）１０、トラップ２０、バルブ４０ａ
、４１ａ、５０ａ、５１ａ、回収ライン４０、４１、及び排気ライン５０、５１を備える
。
チャンバー１０は、半導体基板１１の表面上に例えばＣＶＤ法による成膜処理を行うた
めの反応室である。ただし、処理はＣＶＤ法に限定されない。チャンバー１０内には、例
えばシャワーヘッド１２、及びステージ１４を有している。ステージ１４は、半導体基板
１１を載置可能なステージであり、半導体基板１１の温度を制御するヒータとしての機能
を有していても良い。チャンバー１０には図示しない排気管が設けられており後に説明す
る回収ライン４０または排気ライン５０に接続されている。
シャワーヘッド１２は、図示しないガス供給管に接続され、流量を調整された反応ガス
（混合ガス）が、ガス供給管を通じてシャワーヘッド１２からチャンバー１０内に供給さ
れる。供給された反応ガスにより、半導体基板１１表面に膜が成膜される。未反応ガス及
び新たに生成された生成ガス（まとめて処理後のガスとする）は排気管を通過してチャン
バー１０外に排出される。
トラップ２０は、未反応ガスから所望のガス（第１ガス）を分離させるために設けられ
る。トラップ２０は加熱機構及び冷却機構を備える。トラップ２０はチャンバー１０の排
気管と回収ライン４０を介して接続されている。つまり、チャンバー１０内で成膜が行わ
れた後の未反応ガスを、回収ライン４０を通してトラップ２０に集めることができる。
また、トラップ２０は回収ライン４１にも接続されており、トラップ２０で分離させた
所望のガスを、回収ライン４１を通して、例えば図示しないタンク等に集めることができ
る。
さらに、トラップ２０は排気ライン５１とも接続し、トラップ２０内での処理によって
不要となった反応ガスを、排気ライン５１を通して装置外に排気することができる。
本実施形態において、チャンバー１０内での処理後のガスは、トラップ２０に回収せず
にチャンバー１０に接続された排気ライン５０を通じて直接排気することができる。
回収ライン４０、４１、及び排気ライン５０、５１にはそれぞれバルブ４０ａ、４１ａ
、５０ａ、５１ａが設けられる。バルブが開くことでガスが移動し、一方でバルブが閉じ
るとガスは移動することができない。なお、バルブが開いている状態を「開」状態とし、
バルブが閉じている状態を「閉」状態とする。
回収ライン及び排気ラインの末端にはそれぞれポンプ６０、６１が設けられ、ポンプ６
０、６１によって圧力差を生み出し反応ガスの移動を可能にしている。なお、本実施形態
において、ポンプ６０、６１を設けない場合も考えられる。例えばトラップ２０の加熱に
よる圧力差によって反応ガスを移動させることも可能である。
次に、本実施形態に係る半導体製造装置１００を用いた半導体装置の製造方法について
、図２及び図３を参照して説明する。図２（ａ）〜（ｃ）は、半導体装置の製造方法を説
明するための図の一例であり、縦断面図を工程順に示したものである。
図２（ａ）に示すように、半導体装置１は膜２を有している。膜２は半導体基板１１上
に形成されている。半導体基板１１としては例えばシリコン基板を用いることができる。
膜２としては、絶縁膜を用いてもよいし、導電膜を用いてもよい。また、複数の膜の積層
膜であってもよい。膜２としては、例えば、シリコン酸化膜を使用することができる。な
お、Ｘ方向にさらに別の膜が形成されていても良い。
膜２には縦方向（Ｚ方向）に延びる溝３ａと、溝３ａを中心として左右、横方向（Ｘ方
向）に延びる溝３ｂが複数設けられている。溝３ａ、３ｂは全体として、Ｚ方向に延伸す
る溝３ａと、これを中心として左右（Ｘ方向）に延伸する溝３ｂによって、例えば図２に
示すようにフィッシュボーン形状を構成している。溝３ａと溝３ｂは、Ｙ方向（図におい
て手前−奥行き方向）に長く延在している。溝３ａ及び溝３ｂにより、半導体装置１の表
面積、すなわち、半導体基板１１表面（膜２を含む。以下同じ。）の表面積は大きくなっ
ている。半導体基板１１表面の表面積は、溝３ａ及び溝３ｂ上面の表面積の和となってい
る。
なお、上述の溝３ａ及び溝３ｂによって構成されるフィッシュボーン形状は、表面積が
大きい形状の一例として示したものであり、本実施形態はこの形状に限定されるものでは
ない。例えば、縦方向に複数の溝が形成された形状を有していてもよい。
次に、溝３ａ及び溝３ｂが形成された膜２上に、例えばＣＶＤ法によって第１膜４を形
成する。第１膜４は、絶縁膜であってもよいし、導電膜であってもよい。ここでは、第１
膜４として導電膜を用いた一例を示し、導電膜としてＳｉまたはＢを添加物として含むタ
ングステン（Ｗ）を成膜した一例を示す。ここでのＣＶＤ法による成膜では、被覆性の良
好な条件を用いる。図２（ａ）の半導体基板１１上に第１膜４を形成していくと、図２（
ｂ）に示すように第１膜４は、溝３ａ、溝３ｂ表面、及び膜２の表面上にコンフォーマル
に成膜されていく。
次に、例えばＣＶＤ法を用いて第２膜５をさらに成膜する。ここでは、第２膜５として
導電膜を用いた一例を示し、導電膜としてタングステン（Ｗ）を成膜した一例を示す。図
２（ｃ）に示すように、溝３ａ及び溝３ｂが第２膜５により埋設され、さらに膜２の表面
上に第２膜５が形成されていく。なお、本実施形態においては、第１膜４及び第２膜５は
同じチャンバー１０内で成膜される。
膜構造をより明確にするため、図２（ｃ）の破線部を拡大した模式図を図２（ｄ）に示
す。なお、図２（ｄ）は、それぞれの膜の一部のみを示すものとする。図２（ｄ）に示す
ように、本実施形態の半導体装置は、膜２が複数層から形成される。膜２は、例えば、第
１膜４と接するバリアメタル膜（ＴｉＮ）２ａ、バリアメタル膜２ａと接するブロック膜
（Ａｌ２Ｏ３）２ｂを含む。
図３は本実施形態に係る半導体装置の製造方法の工程手順を示すフローチャートの一例
である。適宜、図１及び図２を参照する。
まず、半導体基板１１上の膜２に溝３ａ及び溝３ｂが形成された半導体装置１を、チャ
ンバー１０内のステージ１４に載置する。この時、バルブ４０ａは「閉」、５０ａは「開
」状態になっている。シャワーヘッド１２からチャンバー内に、溝３ａ及び溝３ｂに第１
膜４を成膜するための反応ガスを供給する。ここで、第１膜４とは、ＣＶＤ法によって成
膜され、ＳｉまたはＢを含むタングステン膜（例えばタングステンシリサイド膜）を一例
として説明する。第１膜４を成膜する場合、材料ガスとしてＷＦ６、還元ガスとしてＳｉ
Ｈ４、キャリアガスとしてＮ２やＡｒが用いられる。このときチャンバー１０内では以下
の化学式（１）で示される反応が生じている。
２ＷＦ６（ｇ） ＋ ２ＳｉＨ４（ｇ）→ Ｗ（ｓ）＋ ３ＳｉＦ４（ｇ）＋６Ｈ２ ・・
・（１）
上述の処理により、半導体基板１１上（溝３ａ及び溝３ｂ表面を含む膜２表面上）に第
１膜４が成膜される（Ｓ１）。
この時バルブ４０ａは「閉」、バルブ５０ａは「開」状態のままである。これにより、
チャンバー１０内で上記（１）の反応において、反応されずに残った未反応ガス及び生成
ガスが排気ライン５０を通して排出される（Ｓ２）。
次に、バルブ５０ａを「閉」状態、バルブ４０ａ及び５１ａを「開」状態にし、第２膜
５の成膜を行う。第２膜５は例えばＣＶＤ法で成膜するタングステン膜である。タングス
テン膜を成膜する場合、材料ガスとしてＷＦ６、還元ガスとしてＨ２、キャリアガスとし
てＮ２やＡｒが用いられる。このときチャンバー１０内では以下の化学式（２）で示され
る反応が生じている。
ＷＦ６（ｇ） ＋ ３Ｈ２（ｇ） → Ｗ（ｓ） ＋ ６ＨＦ（ｇ） ・・・（２）
上述の処理により、第１膜４上に第２膜５が成膜される（Ｓ３）。バルブ４０ａが「開
」状態のため、第２膜５の成膜で反応されずに残った未反応ガス及び新たに生成された生
成ガスが回収ライン４０を通じてトラップ２０へ移動する（Ｓ４）。
この時、トラップ２０は冷却機構を備えるため、トラップ２０内は例えば２℃以下に設
定される（Ｓ５）。ここで、例えばＷＦ６ガスは融点が２℃、沸点が１８℃である。チャ
ンバー１０内での成膜工程は例えば４００℃で行われるため、チャンバー１０内及び回収
ライン４０内では気体状態のＷＦ６ガスは、トラップ２０内で凝縮、凝固し固体状態とな
り、トラップ２０内に蓄積する。ただしその他のガスについてはＷＦ６ガスの融点よりも
低い融点を有するため、ＷＦ６ガスが固体状態となっても気体状態のままである。
つまり、トラップ２０へ移動した気体のうちＷＦ６ガスのみが固体となってトラップ２
０内に蓄積し、その他のガスはトラップ２０を通過し、排気ライン５１を通して排気され
る（Ｓ６）。
次にバルブ４０ａ、５１ａを「閉」状態にし、バルブ４１ａを「開」状態にする。トラ
ップ２０は、温熱機構によりトラップ２０内がＷＦ６ガスの沸点である１８度以上となる
ように加熱され、固体のＷＦ６ガスは再び気体状態となる（Ｓ７）。気体状態となったＷ
Ｆ６ガスは回収ライン４１を通して例えばタンク等に回収される（Ｓ８）。
なお、上述した排気及び回収は、各ラインの末端に設けられたポンプ６０、６１による
圧力差またはトラップ２０が加熱する際の蒸気圧により圧力差によって行われる。また、
図示しないが、これらの反応ガスの供給等の制御は装置内または外に設けられたＣＰＵに
よって行われる。
以上のようにして本実施形態の半導体製造装置１００を用いた半導体装置の製造が完了
する。
本実施形態に係る半導体製造装置１００によれば、装置内に温熱機構及び冷却機構を備
えたトラップ２０を有することで、所望のガスの融点及び沸点を考慮し、所望のガスのみ
を回収することができる。
さらに、トラップ２０への回収前に排気ライン５０への分離経路を供えるため、例えば
連続して成膜を行う場合に、第１膜の成膜で使用したガスの一部と第２膜の成膜で使用し
、回収したい所望のガスとが反応してしまうことにより、トラップ２０内での所望のガス
の回収率を低下させる恐れを回避できる。例えば本実施形態において、トラップ２０の前
に排気ライン５０がない場合、第１膜４の成膜で使用したＳｉＨ４がトラップ２０内に残
りＷＦ６と反応し不要な固体（例えば、ＷＳｉｘ：ｘは任意の数字）となり、再利用可能
なＷＦ６ガスの量が減少するおそれがある。
以上、本実施形態に係る半導体製造装置によれば、トラップに回収する前に排気ライン
への分岐機構を備えることで所望のガスの回収率を上げることが可能になる。
なお、本実施形態で示したトラップは一例であり、所望のガスを回収できる機構であれ
ばよい。また、本実施形態で説明した反応ガスは一例であり、第１膜及び第２膜の種類は
特に限定されない。
以下、本実施形態に係る半導体製造装置の変形例について図４乃至図６を用いて説明す
る。
図４に示すようにトラップを２つ設け、第１トラップ２１、第２トラップ２２としても
良い。トラップを２つ設けることで第１トラップ２１及び第２トラップ２２ぞれぞれで所
望のガスを回収できる。したがって、第１トラップ２１で所望のガスを回収するための加
熱処理をしている間に、チャンバー内で成膜処理を行うことが可能になり、回収効率が上
昇する。
図４において、チャンバー１０から第１トラップ２１に反応ガスを集めるときは、バル
ブ５０ａ及び４２ａを「閉」状態にする。一方で、第１トラップ２１が使用中のため使え
ないときはバルブ４０ａ、４２ａを「開」状態にし、バルブ５０ａ、４０ｂを「閉」状態
にすることで、チャンバー１０内の反応ガスを第２トラップ２２に集めることができる。
または、図５に示すように、トラップ２０から回収した所望のガスをタンク７０に一旦
回収した後、チャンバー１０に戻しても良い。例えば、タンク７０はチャンバー１０内に
ガスを供給するガス供給管と接続している。この時、トラップ２０から回収した所望のガ
スが回収ライン４１を通してタンク７０に移動し、さらにチャンバー１０に再び供給する
ために、タンク７０内の圧力が低くなるように設定する。例えば回収ライン４１に設けら
れた圧力計８０の圧力よりもタンク７０の圧力が低くなるようにすれば良い。
または、図６に示すように、トラップ２０に例えば液体が生じた場合に、排気ラインと
は別の排水ライン５３を設け、トラップ２０内で生じた不要な液体を排水するようにして
も良い。
なお、上述した装置フローは例えば装置内外に設けられたＣＰＵが行う。
また、上述した実施形態では、第１膜４及び第２膜５としてタングステンシリサイド膜
及びタングステン膜を例示して説明したが、これは一例であって、この例に限定されない
。また、成膜する物質、反応ガス等が異なれば、そこで生じる反応も異なるため、第１の
実施形態及び図４乃至図６に示した変形例を適宜組み合わせても良い。また、ＣＶＤ装置
に限らず例えば半導体基板にガスを供給するその他の装置にも応用できる。
（第２の実施形態）
上述のように、第１の実施形態においては、冷却機構及び加熱機構を有するトラップを
設けることで所望のガスを分離して回収し、反応ガスの使用量の削減を可能とした。これ
に対して、第２の実施形態では、チャンバー１０内での未反応ガスを別のチャンバーに送
ることでガスの再利用を可能とし、反応ガスの使用量の削減を図る。
図７は第２の実施形態に係る半導体製造装置２００の構成を説明する模式図である。半
導体製造装置２００は、第１チャンバー１５、第２チャンバー１６、第１チャンバー１５
及び第２チャンバー１６を接続する回収ライン４４、及び排気ライン５３を備える。回収
ライン４４にはＡＰＣ（自動圧力制御機器：Ａｕｔｏ ｐｒｅｓｓｕｒｅ ｃｏｎｔｒｏ
ｌｌｅｒ）９０が設けられる。排気ライン５３は第２チャンバー１６に接続され、ＡＰＣ
９１が設けられる。排気ライン５３の末端にはポンプ６２が設けられる。
第１及び第２チャンバー１５、１６は、半導体基板１１の表面上に例えばＣＶＤ法によ
る成膜処理を行うための反応室であり第１の実施形態に係るチャンバー１０と同様な構成
及び機能を有する。第１及び第２チャンバー１５、１６それぞれには排気管が設けられて
おり、回収ライン４４または排気ライン５３に接続されている。
ＡＰＣ９０、９１は第１及び第２チャンバー１５、１６内の圧力を調整する機能を有す
る。ＡＰＣは回収ライン４４及び排気ライン５３を通過させる反応ガスの流量を変化させ
ることによって第１及び第２チャンバー１５、１６内の圧力を調整する自動圧力制御機器
である。つまり、チャンバー内の圧力を所定の圧力に保つよう制御することができる。Ａ
ＰＣは内部にバルブ等を有しており、ＡＰＣのバルブの開度を変更することにより、チャ
ンバーから排出されるガスの流量を調節している。
以下、本実施形態に係る半導体製造装置２００を用いた成膜方法について説明する。
まず、第１チャンバー１５でたとえばＣＶＤ法による第１の成膜を行う。第１チャンバ
ー１５内での第１の成膜は、例えば第１の実施形態で示した第２膜５の成膜である（図２
参照）。第２膜５は例えばタングステン膜である。タングステン膜を成膜する場合、材料
ガスとしてＷＦ６、還元ガスとしてＨ２、キャリアガスとしてＮ２やＡｒが用いられる。
このとき第１チャンバー１５内では以下の化学式（２）で示される反応が生じている。
ＷＦ６（ｇ） ＋ ３Ｈ２（ｇ） → Ｗ（ｓ） ＋ ６ＨＦ（ｇ） ・・・（２）
例えば、第１チャンバー１５内に、半導体基板１１に対して２００ｓｃｃｍの材料ガス
（ＷＦ６）、４０００ｓｃｃｍの還元ガス（Ｈ２）、６０００ｓｃｃｍのキャリアガス（
Ａｒ）、の合計６２００ｓｃｃｍの反応ガスを供給することを想定する。この時、上記（
２）の反応を行うと材料ガス及び還元ガスが消費され、反応後のガス成分は、１６０ｓｃ
ｃｍの材料ガス（ＷＦ６）、３８８０ｓｃｃｍの還元ガス（Ｈ２）、６０００ｓｃｃｍの
キャリアガス（Ａｒ）、及び反応による副生成物（ＨＦ）２４０ｓｃｃｍを含む。つまり
、第１チャンバー１５内でのタングステン膜の成膜において、材料ガスとなるＷＦ６ガス
は１／５しか消費されていない。したがって、この未反応なガスは引き続きタングステン
膜の成膜が可能なガスの成分を有している。なお、ＡＰＣ９０、９１のバルブは「開」状
態であり、以降の説明でも「開」状態のままである。
次に、例えばポンプ６２によって圧力を調節することで、回収ライン４４を通して未反
応ガスを第２チャンバー１６に移動させる。第２チャンバー１６では、第１チャンバー１
５での未反応ガスを用いて、第２の成膜を行う。第２の成膜は、第１の成膜を行った半導
体基板と同じ半導体基板に対して行っても良いし、別の半導体基板に対して行っても良い
。
第２の成膜は、第１の成膜と比較してＷＦ６ガスの割合が少ないため、例えば図２で示
す第２膜の成膜のようなガス条件が精密な処理よりも、例えばベタ膜（平坦な膜）のよう
に比較的ガス条件が精密でない処理を行うことが望ましい。
第２チャンバーでの第２の成膜を終えると、ポンプ６２によって圧力を調節し第２チャ
ンバー２２内のガスを排気する。
以上、本実施形態に係る半導体製造装置２００によれば、第１チャンバーでの第１の成
膜後に残った未反応ガスを第２チャンバーに回収し、第２チャンバー内での第２の成膜二
利用することで、反応ガス（例えば材料ガス）の消費を抑制し、コストを削減することが
可能になる。
以下、第２の実施形態に係る半導体製造装置２００の変形例について説明する。
図８（ａ）に示すように、ＡＰＣ９０と第２チャンバーとの間に第１チャンバーから回
収されたガスの成分を分析する、質量分析器１１０を設置しても良い。質量分析器１１０
によってガスの成分が所望の成分に満たない場合、回収ライン４４から分岐した排気ライ
ン５４を通してガスを排気することができる。なお、図８（ａ）において、回収ライン４
４にはバルブ４４ａ、排気ラインにはバルブ５４ａが設けられ、バルブの開閉によって第
２チャンバーへの回収、または排気できるようにしている。または、排気ライン５４を設
けることで例えば第２チャンバーに半導体基板がない場合に第２チャンバーに未反応ガス
を回収せずに排気することができる。
また、図８（ｂ）に示すように、回収ライン４４に冷却機構１２０を備え、回収ライン
４４の温度を例えば１００℃以下に設定しても良い。第１チャンバーでの成膜温度は例え
ば４００℃である。そのため気体の温度が高くなり、回収ライン４４を通過する間に気体
同士が反応して不要な生成物となり、所望のガスを消費してしまう可能性を低減する。
さらには、図９（ａ）に示すように、第２チャンバー１６に還元ガスまたはキャリアガ
スを供給する供給ライン１３０を設けても良い。これにより例えば第１の成膜後の還元ガ
スまたはキャリアガスの割合が所望の割合未満だった場合でも、ガスを排気することなく
第２の成膜に利用できる。図９（ｂ）に示すように、回収ライン４４にフィルター１４０
を設けてバーティクルを除去しても良い。これにより、第２チャンバー１６での成膜中に
バーティクルが入るのを防ぐ。
図１０に示すように、第１チャンバー１５ａ、１５ｂ及び第２チャンバー１６ａ、１６
ｂ、１６ｃをそれぞれ複数個設けて、ポンプ６４を共有しても良い。なお、第１及び第２
チャンバーを接続する回収ラインを共有しても良い。つまり、第１チャンバー１５ａでの
未反応ガスは、第２チャンバー１６ａ、１６ｂ、１６ｃのいずれかに回収することができ
る。第１及び第２チャンバーを複数個設けることで製造効率が上昇する。
最後に、図１１に示すように、第１及び第２チャンバー１５、１６をそれぞれ別の装置
内に設けても良い。例えば、第１製造装置２１０に第１チャンバー１５を配置し、第２製
造装置２２０に第２チャンバー１６を配置し、それぞれを回収ライン４４で接続する。
なお、上述した第２の実施形態及び変形例はそれぞれを組み合わせても良い。
以上説明したように、第２の実施形態によれば、第１の成膜での未反応ガスを回収して
第２の成膜を行うことで、所望のガス（例えば材料ガス）の消費を抑え製造コストを低減
することができる。さらには、第１の成膜及び第２の成膜で異なるチャンバーを用いるこ
とで未反応ガスの回収を容易にし、より効率的に成膜を行うことが可能になる。
（他の実施形態）
上記に説明した実施形態は、様々な半導体装置に適用することができる。例えば、ＮＡ
ＮＤ型又はＮＯＲ型のフラッシュメモリ、ＥＰＲＯＭ、あるいはＤＲＡＭ、ＳＲＡＭ、そ
の他の半導体記憶装置、あるいは種々のロジックデバイス、その他の半導体装置に適用し
ても良い。
なお、第１及び第２の実施形態において、「回収」「分離」「排気」「排出」との記載
は、任意のガスが完全に１００％「回収」「分離」「排気」「排出」されずに僅かに残る
場合も含まれ、それにより実施形態の効果が損なわれることはない。
上述のように、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例と
して提示したものであり、発明の範囲を限定することは意図していない。これら新規な実
施形態は、その他の様々な形態で実施することが可能であり、発明の要旨を逸脱しない範
囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、
発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範
囲に含まれる。
１、半導体装置
２、膜
３ａ、３ｂ、溝
４、第１膜
５、第２膜
１０、チャンバー
１１、半導体基板
１２、シャワーヘッド
１４、ステージ
１５、１５ａ、１５ｂ、第１チャンバー
１６、１６ａ、１６ｂ、１６ｃ、第２チャンバー
２０、２１、２２、トラップ
４０〜４４、回収ライン
５０〜５４、排気ライン
４０ａ〜４４ａ、５０ａ〜５４ａ、バルブ
６０〜６４、ポンプ
７０、タンク
８０、圧力計
９０、９１、ＡＰＣ
１００、２００、２１０、２２０、半導体製造装置
１１０、質量分析器
１２０、冷却機構
１３０、供給ライン、
１４０、フィルター

Claims (1)

  1. 反応室内の半導体基板上に第１ガスを含む第１混合ガスを用いて第１膜を成膜し、
    成膜後の前記第１混合ガスを第２排気経路から排出し、
    前記第１膜上に前記第１ガスを含み、前記第１混合ガスと異なる第２混合ガスを用いて第２膜を成膜し、
    成膜後の前記第２混合ガスを、第１回収経路を用いてトラップに収容し、前記トラップで前記第１ガスを分離させ、
    前記分離した第１ガスを、第２回収経路を用いて回収し、
    前記第１ガスを除いた前記第２混合ガスを、第１排気経路を用いて排出する、
    半導体装置の製造方法。
JP2017057717A 2017-03-23 2017-03-23 半導体装置の製造方法 Active JP6876479B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017057717A JP6876479B2 (ja) 2017-03-23 2017-03-23 半導体装置の製造方法
US15/695,929 US20180274092A1 (en) 2017-03-23 2017-09-05 Semiconductor manufacturing apparatus and method of manufacturing semiconductor device
JP2021071734A JP7087157B2 (ja) 2017-03-23 2021-04-21 半導体製造装置
US17/690,243 US20220195594A1 (en) 2017-03-23 2022-03-09 Semiconductor manufacturing apparatus and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017057717A JP6876479B2 (ja) 2017-03-23 2017-03-23 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021071734A Division JP7087157B2 (ja) 2017-03-23 2021-04-21 半導体製造装置

Publications (2)

Publication Number Publication Date
JP2018159118A JP2018159118A (ja) 2018-10-11
JP6876479B2 true JP6876479B2 (ja) 2021-05-26

Family

ID=63582213

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017057717A Active JP6876479B2 (ja) 2017-03-23 2017-03-23 半導体装置の製造方法
JP2021071734A Active JP7087157B2 (ja) 2017-03-23 2021-04-21 半導体製造装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021071734A Active JP7087157B2 (ja) 2017-03-23 2021-04-21 半導体製造装置

Country Status (2)

Country Link
US (2) US20180274092A1 (ja)
JP (2) JP6876479B2 (ja)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2845422B2 (ja) * 1994-06-03 1999-01-13 住友金属鉱山株式会社 プラズマｃｖｄ装置
JP3547799B2 (ja) * 1994-07-19 2004-07-28 富士通株式会社 コールドトラップ及び半導体装置の製造装置
JP3617575B2 (ja) * 1996-05-23 2005-02-09 株式会社荏原製作所 真空排気システム
JP3553310B2 (ja) * 1997-03-11 2004-08-11 株式会社荏原製作所 真空排気システム
JP3321729B2 (ja) * 1998-04-03 2002-09-09 株式会社高純度化学研究所 トリメチル（エチルシクロペンタジエニル）白金とそ の製造方法及びそれを用いた白金含有薄膜の製造方法
US6773687B1 (en) * 1999-11-24 2004-08-10 Tokyo Electron Limited Exhaust apparatus for process apparatus and method of removing impurity gas
JP4113755B2 (ja) * 2002-10-03 2008-07-09 東京エレクトロン株式会社 処理装置
KR20060093611A (ko) * 2005-02-22 2006-08-25 삼성전자주식회사 화학기상증착설비와 잔류가스 배기방법
CN101406108B (zh) * 2006-03-26 2011-06-22 罗特斯应用技术公司 原子层沉积系统以及用于涂覆柔性衬底的方法
KR20080029497A (ko) * 2006-09-29 2008-04-03 삼성전자주식회사 플라즈마 공정 장비와 이를 이용한 기판 가공 방법
US20100075037A1 (en) * 2008-09-22 2010-03-25 Marsh Eugene P Deposition Systems, ALD Systems, CVD Systems, Deposition Methods, ALD Methods and CVD Methods
JP6336866B2 (ja) * 2013-10-23 2018-06-06 株式会社日立国際電気 半導体デバイスの製造方法、基板処理装置およびプログラム

Also Published As

Publication number Publication date
JP2021130874A (ja) 2021-09-09
US20180274092A1 (en) 2018-09-27
JP2018159118A (ja) 2018-10-11
JP7087157B2 (ja) 2022-06-20
US20220195594A1 (en) 2022-06-23

Similar Documents

Publication Publication Date Title
TWI757516B (zh) 蝕刻方法及殘渣去除方法
TWI710015B (zh) 基板處理方法
JP2022551965A (ja) モリブデン充填
TW201931455A (zh) 用於形成高深寬比之開口之方法、用於形成高深寬比之特徵之方法、及相關半導體裝置
TWI740014B (zh) 基板處理方法及記憶媒體
US20150262939A1 (en) Semiconductor Device and Method Of Manufacturing the Same
US11107699B2 (en) Semiconductor manufacturing process
KR20160107333A (ko) 3d 플래시 메모리 애플리케이션을 위한 유전체-금속 스택
TW200832555A (en) Substrate processing method and substrate processing system
JP7087157B2 (ja) 半導体製造装置
CN106245002B (zh) 消除在原子层沉积中二氧化硅膜的接缝的系统和方法
US8492295B2 (en) On-chip cooling for integrated circuits
JP6946463B2 (ja) ワードライン抵抗を低下させる方法
CN107564800B (zh) 一种氮化硅层的制备方法
JP2020150225A (ja) 半導体装置の製造方法
JP7463238B2 (ja) 半導体製造装置および半導体装置の製造方法
KR100497474B1 (ko) 반도체소자의 게이트전극 형성방법
JP7368545B2 (ja) 基板処理装置および方法
KR100543653B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR19990043658A (ko) 화학 기상 증착 방법을 이용한 반도체 소자의 박막 형성 방법
JP6896291B2 (ja) タングステンとゲルマニウムの化合物膜及び半導体装置
KR100437619B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100668738B1 (ko) 티타늄 질화막의 형성 방법 및 티타늄 질화막의 증착 장치
KR20150122433A (ko) 고압 원자층 증착 방법
JP2005054274A (ja) ＣＶＤ−Ｔｉ膜の成膜方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170531

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20170821

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180907

RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20180907

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190307

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210426

R150 Certificate of patent or registration of utility model

Ref document number: 6876479

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150