JP6875470B2 - 配線基板、実装基板及び実装基板の製造方法 - Google Patents

Description

本発明は、配線基板に部品を実装する実装基板に関する。

プリント基板の部品配置設計においては、実装される集積回路のノイズ対策を行いつつ、二極性部品の必要な信号近傍への配置や、デザインガイドの要求に忠実な配置を、物理的制限を受けながら行う必要がある。ここで、二端子素子は、コンデンサ、抵抗器、インダクタなどの二端子の電気部品である。

また、プリント基板の製造のコストの削減やプリント基板の縮小化に対応するためには、部品点数をプリント基板の表裏で均等にすることが有効である。

ここで、特許文献１は、周囲に円形状のパッドが形成されたプリント基板のテーパーを有する開口部に、円錐台形のボディとその上面部及び下面部に一対の電極が設けられた電気部品を挿入し、前記パッドと電極とをはんだ付けする回路基板の製造方法を開示する。

特開平０１−３２１６８４号公報

しかしながら、特許文献１が開示する方法は、基板表面から電気部品の一部が突出するため、当該突出部分には他の部品を設置することができない。そのため、部品の配置に制限が多く、実装面積が大きくなるという課題がある。更に、特許文献１が開示する方法は、ノイズ対策用の二極性部品を、ノイズ対策対象の集積回路の近傍に設置することが困難な場合があり、その場合は、信号品質が低下する。

本発明は、部品の実装面積を抑え得る配線基板等の提供を目的とする。

本発明の配線基板は、第一面と前記第一面に略平行な第二面とを有し、第一配線及び前記第一配線より前記第二面よりに形成された第二配線を備え、二端子素子を挿入するための穴である被挿入穴が形成されており、前記挿入が行われた場合に、前記二端子素子の第一電極は前記第一電極の近傍に位置し、前記二端子素子の第二電極は前記第二電極の近傍に位置し、前記第一電極の高さは、前記第一面の高さに等しいか、前記第一面の高さより低い。

本発明の配線基板等は部品の実装面積を抑え得る。

本実施形態の実装基板の構成例を表す概念図である。 配線基板を表す概念図である。 二端子素子を表す概念図である。 実装基板の製造工程（その１）を表す概念図である。 はんだの形状を表す概念図である。 実装基板の製造工程（その２）を表す概念図である。 実装基板の製造工程（その３）を表す概念図である。 実装基板の製造工程（その４）を表す概念図である。 実装基板の製造工程（その５）を表す概念図である。 実装基板の製造工程（その６）を表す概念図である。 実施形態の実装基板の最小限の構成を表す概念図である。

図１は本実施形態の実装基板の例である実装基板５００の構成を表す概念図である。ここで、実装基板は、電気部品や電気素子が実装された配線基板である。また、配線基板は、配線が形成された基板である。図２は、図１に表される配線基板１０１を表す概念図である。また、図３は、図１に表される二端子素子２００を表す概念図である。

図２に表されるように配線基板１０１には、配線１０３及び１０４が形成されている。配線１０３は、配線基板１０１の上面８０１と下面８０２との間の上面８０１近傍に設けられている。一方、配線１０４は、配線基板１０１の下面８０２と配線１０４の下面との高さが一致するように設けられている。

配線基板１０１には、また、二端子素子２００が挿入されるための被挿入穴１０２が形成されている。被挿入穴１０２は略円錐台形状である。配線１０３及び１０４は、被挿入穴１０２に露出している。

一方、図３に表されるように、二端子素子２００は、電極２０６及び２０７と、本体部２０８とを備える。二端子素子２００は、典型的には、抵抗、コンデンサ又はインダクタである。

二端子素子２００が抵抗である場合は、本体部２０８の中に抵抗線が形成されており、当該抵抗線の一方の端部が電極２０６に、他方の端部が電極２０７に、各々接続されている。当該抵抗線の周囲は、樹脂等により覆われている。

二端子素子２００がコンデンサである場合は、本体部２０８の中に誘電体を介して対向電極が形成されており、当該対向電極の一方が電極２０６に、他方が電極２０７に、各々接続されている。誘電体を介した対向電極の周囲は、樹脂等により覆われている。

二端子素子２００がインダクタである場合は、本体部２０８の中にコイルが形成されており、当該コイルの一方の端部が電極２０６に、他方の端部が電極２０７に、各々接続されている。、当該コイルの周囲は、樹脂等により覆われている。

図１に表される実装基板５００においては、二端子素子２００は、配線基板１０１の被挿入穴１０２に挿入されている。この状態において、二端子素子２００の電極２０６は、第一はんだ３００により、配線基板１０１の配線１０３に溶着されている。また、電極２０７は、はんだ３１０により配線１０４に溶着されている。

二端子素子２００が配線基板１０１に固定された状態で、電極２０６の上面の高さは、配線基板１０１の上面の高さ以下になっている。また、第一はんだ３００の上面の高さも、配線基板１０１の上面の高さ以下になっている。

実装基板５００における二端子素子２００が設置されている箇所の上には電気部品３０１が設置されている。電気部品３０１は、電極３０２ａ及び３０２ｂを備えている。電極３０２ａ及び３０２ｂは、配線基板１０１上に露出した図示されない配線にはんだにより溶着されている。なお、電気部品３０１が備える図１に表される電極の数は二本だが、電気部品３０１が備える電極の数は任意である。

電気部品３０１は、例えば、集積回路である。

前述のように電極２０６の上面の高さ及び第一はんだ３００の上面の高さが、ともに、配線基板１０１の上面の高さ以下なため、図１に表すような、電気部品３０１の二端子素子２００上への設置が可能になる。

また、二端子素子２００は、電気部品３０１のノイズ対策部品である場合も想定され得る。その場合は、ノイズ対策部品を、電気部品３０１の下方に設置することにより、電気部品３０１の近くに配置することが容易になる。その場合、実装基板５００は、電気部品３０１の信号品質を向上させ得る。

次に、図１に表される実装基板５００の製造工程について説明する。図４及び図６乃至図１０は、実装基板５００の製造工程を表す概念図である。また、図５は、図４に表される第一はんだ３００及び第二はんだ３１０を表す概念図である。

まず、図４に表されるように、図２に表される配線基板１０１に、第一はんだ３００及び第二はんだ３１０が設置される。

ここで、図４の説明を中断して、図５を参照して第一はんだ３００及び第二はんだ３１０について説明する。

図５（ａ）は、第一はんだ３００を表す断面図である。図５（ｂ）は、第一はんだ３００を図５（ａ）に表す矢印９９１の向きに見た図である。第一はんだ３００は、外側が厚部３００ａであり、内側が厚部３００ａより厚みが薄い、うす部３００ｂである。うす部３００ｂには第二穴９０１が形成されている。

図５（ｃ）は、はんだ３１０を表す断面図である。図５（ｂ）は、第一はんだ３００を図５（ｃ）に表す矢印９９２の向きに見た図である。はんだ３１０ｂには第三穴９０２が形成されている。

ここで、図４の説明に話を戻す。第一はんだ３００は、配線基板１０１の上面８０１の被挿入穴１０２の周囲に設置されている。また、はんだ３１０は、配線基板１０１の下面８０２の被挿入穴１０２の周囲に設置されている。第一はんだ３００及び第二はんだ３１０は、例えば、はんだ用フラックス等により配線基板１０１に接着されている。

次に、図６に表されるように、二端子素子の電極１０７が第一はんだ３００の第二穴９０１に挿入されるように、配線基板１０１に対して、二端子素子２００を相対的に下方に移動させる。

その結果、図７に表されるように、二端子素子２００は配線基板１０１の被挿入穴１０２に挿入される。この状態において、第一はんだ３００のうす部３００ｂは変形して被挿入穴１０２に挿入され、その一部は、配線１０３と電極２０６との間に位置し、電極２０６と配線１０３の近傍にある。また、はんだ３１０の一部は、電極２０７及び配線１０４の近傍に位置する。また、電極２０６の上面の高さは、配線基板１０１の上面の高さ以下になっている。

次に、図７に表される構成全体を、第一はんだ３００及び３１０の融点以上の温度に加熱する。ここで、配線基板１０１及び二端子素子２００は、当該温度において損傷しないことを前提とする。

すると、第一はんだ３００及び３１０は溶融し、図８に表されるような形状になる。この状態において、電極２０６と配線１０３とは、第一はんだ３００により溶着されている。また、電極２０７と配線１０４とは、はんだ３１０により溶着されている。

この状態で、第一はんだ３００の、配線基板１０１の上面から上に突出した突出部分を除去する。当該除去は、例えば、グラインダーで、当該突出部分を削り取ることにより行う。図９は、当該突出部分を削り取った状態を表す概念図である。

次に、図１０に表されるように、配線基板１０１上に電気部品１０９を設置する。当該設置は、例えば、配線基板１０１が備える、はんだが溶着された図示されない電極上に電極３０２ａ及び３０２ｂを載置した構成全体を当該はんだの融点以上に加熱することにより行われる。

なお、以上説明した例では、配線基板に形成される被挿入穴及びその被挿入穴に挿入される二端子素子の形状はともに略円錐台形状である。しかしながら、これらの形状は任意である。ただし、以下の条件が満たされるものとする。すなわち、上記条件は、一つには、二端子素子が被挿入穴に挿入可能であることである。上記条件は、二つには、挿入された状態で、二端子素子の幅の広い方の面が配線基板の上面の下方に位置し得るということである。ここで、二端子素子は、幅の狭い方を上方から被挿入穴に挿入することを前提としている。上記条件は、３つには、二端子素子の上方の電極及び下方の電極が、配線基板に設けられた二つの電極の各々の近傍に位置することである。

また、上記条件ではないが、二端子素子が挿入された状態で、二端子素子が被挿入穴を通過せずに、配線基板にひっかかる方がより望ましい。その理由は、引っかかった状態で、二端子素子の上方及び下方の電極が、配線基板に設けられた二つの電極に溶着できるため、溶着の作業性が向上するためである。
［効果］
本発明の実装基板においては、二端子素子は配線基板に設けられた穴に挿入された状態で、その二つの電極の各々が、配線基板に設けられた二つの配線にはんだにより溶着されている。前記実装基板は、このように二端子素子が配線基板に設置された状態において、その上面において、二端子素子及びはんだのいずれもの高さが、前記上面の高さ以下になっている。そのため、前記実装基板においては、二端子素子上や二端子素子の近傍に他の電気部品を設置することができ、部品の実装面積を抑えることができる。

更に、二端子素子はノイズ対策部品である場合がある。その場合、ノイズ対策部品である二端子素子上にノイズ対策対象の電気部品を設置することができることから、ノイズ対策部品を電気部品の近傍に設置することができる。その場合、前記実装基板は、より良好なノイズ対策を行うことができることから、ノイズ対策対象の電気部品の信号品質を向上させ得る。

図１１は、実施形態の配線基板の最小限の構成である配線基板１０１ｘの構成を表す概念図である。

配線基板１０１ｘは、第一面９２１ａｘと第一面９２１ａｘに略平行な第二面９２１ｂｘとを有する。配線基板１０１ｘは、また、図示されない第一配線及び前記第一配線より第二面９２１ｂｘよりに形成された図示されない第二配線を備える。配線基板１０１ｘには、二端子素子を挿入するための穴である図示されない被挿入穴が形成されている。

前記挿入が行われた場合に、前記二端子素子の第一電極は前記第一電極の近傍に位置し、前記二端子素子の第二電極は前記第二電極の近傍に位置し、前記第一電極の高さは、前記第一面の高さに等しいか、前記第一面の高さより低い。

前記第一電極の高さは、前記第一面の高さに等しいか、前記第一面の高さより低いので、回路基板１０１ｘに前記二端子素子を設置した場合に、前記二端子素子の上に他の部品を設置することが可能である。そのため、回路基板１０１ｘは、部品の実装面積を抑え得る。

そのため、回路基板１０１ｘは、前記構成により、［発明の効果］の項に記載した効果を奏する。

以上、本発明の各実施形態を説明したが、本発明は、前記した実施形態に限定されるものではなく、本発明の基本的技術的思想を逸脱しない範囲で更なる変形、置換、調整を加えることができる。例えば、各図面に示した要素の構成は、本発明の理解を助けるための一例であり、これらの図面に示した構成に限定されるものではない。

また、前記の実施形態の一部又は全部は、以下の付記のようにも記述され得るが、以下には限られない。
（付記１）
第一面と前記第一面に略平行な第二面とを有し、第一配線及び前記第一配線より前記第二面よりに形成された第二配線を備え、二端子素子を挿入するための穴である被挿入穴が形成されており、
前記挿入が行われた場合に、前記二端子素子の第一電極は前記第一電極の近傍に位置し、前記二端子素子の第二電極は前記第二電極の近傍に位置し、前記第一電極の高さは、前記第一面の高さに等しいか、前記第一面の高さより低い、
配線基板。
（付記２）
前記被挿入穴は、前記第一面に近い部分が前記第二面に近い部分より広がっている、付記１に記載された配線基板。
（付記３）
前記第一配線及び前記第二配線は、前記被挿入穴に露出している、付記１又は付記２に記載された配線基板。
（付記４）
前記二端子素子が、抵抗、コンデンサ及びインダクタのうちのいずれかである、付記１乃至付記３のうちのいずれか一に記載された配線基板。
（付記５）
前記第一配線は、前記配線基板の中に形成されている、付記１乃至付記４のうちのいずれか一に記載された配線基板。
（付記６）
付記１乃至付記５のうちのいずれか一に記載された配線基板と前記二端子素子とを備え、
前記第一電極は前記第一配線に第一はんだにより溶着されており、
前記第二電極は前記第二配線に第二はんだにより溶着されており、
前記第一はんだの高さは、前記第一面の高さに等しいか、前記第一面の高さより低い、
実装基板。
（付記７）
前記二端子素子は、前記第一面に近い部分が前記第二面に近い部分より広がっている、付記６に記載された実装基板。
（付記８）
前記二端子素子のうちの前記第一電極及び前記第二電極を除外した部分は略円錐台形状である、付記６又は付記７に記載された実装基板。
（付記９）
前記二端子素子の上方に電気部品が設置されている、付記６乃至付記８のうちのいずれか一に記載された実装基板。
（付記１０）
前記電気部品が集積回路である、付記９に記載された実装基板。
（付記１１）
前記二端子素子が、前記電気部品のノイズ対策部品である、付記９又は付記１０に記載された実装基板。
（付記１２）
第一面と前記第一面に略平行な第二面とを有し、第一配線及び前記第一配線より前記第二面よりに形成された第二配線とを備える配線基板に形成された穴である被挿入穴の周囲の前記第一面の少なくとも一部への第一はんだの設置と前記周囲の前記第二面の少なくとも一部への第二はんだの設置とを行い、
前記被挿入穴に対して、二端子素子を、前記第一面の側から、前記二端子素子の第一電極の高さが前記第一面の高さより低くなるように第一挿入し、
前記第一電極の、前記第一電極の近傍の前記第一配線への第一はんだによる溶着と、前記二端子素子の第二電極の、前記第二電極の近傍の前記第二配線への第二はんだによる溶着とを行い、
前記第一はんだの前記第一面より高い部分を除去する、
実装基板の製造方法。
（付記１３）
前記第一はんだの一部が、前記第一挿入により、前記第一配線と前記第一電極との間に位置する、付記１２に記載された実装基板の製造方法。
（付記１４）
前記第一はんだは、厚部と厚部より厚みの薄い、うす部とからなり、前記うす部の一部が、前記第一挿入により、前記第一配線と前記第一電極との間に位置する、付記１２又は付記１３に記載された実装基板の製造方法。
（付記１５）
前記うす部には第二穴があり、前記うす部の周りに前記厚部が形成されており、前記第一はんだの設置により前記厚部が前記第一面に接触する、付記１４に記載された実装基板の製造方法。
（付記１６）
前記第一挿入の際に前記二端子素子の先端部の前記第二穴に第二挿入される、付記１５に記載された実装基板の製造方法。
（付記１７）
前記二端子素子の上方に電気部品を設置する、付記１２乃至付記１６のうちのいずれか一に記載された実装基板の製造方法。

１０１、１０１ｘ 配線基板
１０２ 被挿入穴
１０３、１０４ 配線
２００ 二端子素子
２０６、２０７、３０２ａ、３０２ｂ 電極
２０８ 本体部
３００ 第一はんだ
３１０ 第二はんだ
３００ａ 厚部
３００ｂ うす部
３０１ 電気部品
５００ 実装基板
８０１ 上面
８０２ 下面
９０１ 第二穴
９０２ 第三穴
９２１ａｘ 第一面
９２１ｂｘ 第二面
９９１、９９２ 矢印

Claims (3)

1. 第一面と前記第一面に略平行な第二面とを有し、第一配線及び前記第一配線より前記第二面よりに形成された第二配線とを備える配線基板に形成された穴である被挿入穴の周囲の前記第一面の少なくとも一部への第一はんだの設置と前記周囲の前記第二面の少なくとも一部への第二はんだの設置とを行い、
   前記被挿入穴に対して、二端子素子を、前記第一面の側から、前記二端子素子の第一電極の高さが前記第一面の高さより低くなるように第一挿入し、
   前記第一電極の、前記第一電極の近傍の前記第一配線への第一はんだによる溶着と、前記二端子素子の第二電極の、前記第二電極の近傍の前記第二配線への第二はんだによる溶着とを行い、
   前記第一はんだの前記第一面より高い部分を除去する、
   実装基板の製造方法。
2. 前記第一はんだの一部が、前記第一挿入により、前記第一配線と前記第一電極との間に位置する、請求項１に記載された実装基板の製造方法。
3. 前記第一はんだは、厚部と厚部より厚みの薄い、うす部とからなり、前記うす部の一部が、前記第一挿入により、前記第一配線と前記第一電極との間に位置する、請求項１又は請求項２に記載された実装基板の製造方法。

Images