JP6871732B2 - 送信装置及び受信装置 - Google Patents
送信装置及び受信装置 Download PDFInfo
- Publication number
- JP6871732B2 JP6871732B2 JP2016245905A JP2016245905A JP6871732B2 JP 6871732 B2 JP6871732 B2 JP 6871732B2 JP 2016245905 A JP2016245905 A JP 2016245905A JP 2016245905 A JP2016245905 A JP 2016245905A JP 6871732 B2 JP6871732 B2 JP 6871732B2
- Authority
- JP
- Japan
- Prior art keywords
- bit
- code
- ldpc
- coding
- coding rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012937 correction Methods 0.000 claims description 124
- 238000000034 method Methods 0.000 claims description 124
- 230000005540 biological transmission Effects 0.000 claims description 115
- 239000011159 matrix material Substances 0.000 claims description 66
- 238000007689 inspection Methods 0.000 claims description 33
- 238000013507 mapping Methods 0.000 claims description 29
- 239000000470 constituent Substances 0.000 claims description 24
- 230000008569 process Effects 0.000 claims description 8
- 238000012545 processing Methods 0.000 claims description 7
- 238000000638 solvent extraction Methods 0.000 description 32
- 238000004364 calculation method Methods 0.000 description 27
- 238000006243 chemical reaction Methods 0.000 description 15
- 238000013461 design Methods 0.000 description 9
- 230000006872 improvement Effects 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 5
- 238000005192 partition Methods 0.000 description 5
- 230000010363 phase shift Effects 0.000 description 4
- 238000004904 shortening Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000005094 computer simulation Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000009432 framing Methods 0.000 description 2
- 230000036039 immunity Effects 0.000 description 2
- 230000002452 interceptive effect Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Landscapes
- Error Detection And Correction (AREA)
Description
デジタルデータの伝送を行う送信装置において、全体の平均符号化率を4/5としたLDPC符号による符号化後のシンボルについて、64APSKの変調方式における信号点配置として、表1に示すIQ信号のマッピングを行うマッピング手段を備えるよう構成されることにある。この信号点配置は、所定の信号電力対雑音電力比(実施例では、C/N=16dB)を基準に伝送路容量が最大化するものとなっている。これによりC/N=16dBにおいて、DVB−S2Xの64APSKの伝送路容量を上回ることが可能である。
前記信号点配置に対する前記シンボルを構成する各ビットのビット割り当てが、表2に示すよう構成されることにある。
前記信号点配置及び前記シンボルを構成する各ビットのビット割り当てを構成するデジタルデータの伝送を行う送信装置において、変調方式として64APSK及びLDPC平均符号化率として96/120(即ち、4/5)を適用することとし、LDPC符号及びBCH符号から構成される連接符号と、変調に用いる信号点へのシンボルの割り当てを行い、当該連接符号はシンボルを構成する各ビットの所要訂正能力に応じて定められた所定数の符号化率を有し、当該集合分割法におけるシンボル構成ビットの各ビットに対してLDPC符号の符号化をするにあたり、第1ビット(最上位ビット)から第6ビット(最下位ビット)の順に、第1ビットから第5ビットについては、各ビットのBER特性に応じた符号化率を有するLDPC符号により符号化し、第6ビットについてはLDPC符号を適用せず所定のBCH符号で符号化するよう構成することにある。これにより、集合分割法における周波数利用効率を高めることが可能となる。
前記LDPC符号において、LDPC符号の符号長が44880ビットとすることにある。これにより、MPEG−2 TS(Motion Pictures Expert Group 2 Transport Stream)との整合性の高い伝送が可能となる。
前記LDPC符号及びBCH符号の連接符号において、BCH符号がBCH(65535,65343)短縮符号、又はBCH(65535,65167)短縮符号とすることにある。これにより、周波数利用効率向上のために内符号パリティを付加しない場合においても十分なエラー耐性を得ることが可能となる。
前記BCH符号がBCH(65535,65343)短縮符号である場合に、符号系列を構成する情報ビットがすべてバイト単位で構成されることにある。これにより、TLV等のバイト単位で構成される可変長パケットの切れ目を符号系列の情報ビット領域においても、バイト単位で区切ることが可能である。
前記LDPC符号は、平均符号化率96/120(即ち、4/5)の64APSKの変調シンボルを構成する6ビットについて、第1ビットに46/120、第2ビットに80/120、第3ビットに97/120、第4ビットに117/120、第5ビットに116/120、第6ビットに120/120(LDPCパリティなし)の符号化率とすることにある。このようにビット毎の所要訂正能力に応じて定められた符号化率を有することにより、集合分割法における周波数利用効率を高めることが可能となる。
三点目〜七点目の特徴より構成された送信装置において、送信装置側で用いるLDPC符号及びBCH符号のうち1以上の符号化率に関する情報を、伝送多重制御信号によって伝送することにある。これにより、用いる符号化率に応じて、符号化及び復号の整合がとれた送受信装置を提供することができる。
三点目〜七点目の特徴により構成された送信装置により送信された信号を受信する受信装置において、当該シンボルを構成する各ビットをLDPC復号する際に、第1ビット、第2ビット、第3ビット、第4ビット、第5ビット、第6ビットの順に、ビット毎の訂正能力に応じたLDPC符号に用いた検査行列によりLDPC復号処理を行うことにある。
三点目〜七点目の特徴により構成された送信装置により送信された信号を受信する受信装置において、送信側で符号化に用いた符号化率のLDPC符号及びBCH符号に対応する復号を行うことにある。これにより、効率の良い誤り訂正復号が可能となる。
八点目の特徴により構成された送信装置により送信された信号を受信する受信装置において、LDPC符号及びBCH符号のうち1以上の符号化率情報について、伝送多重制御信号に基づいて判別することにある。これにより、用いる符号化率に応じて、符号化及び復号の整合がとれた送受信装置を提供することができる。
〔送信装置〕
図1を参照するに、本実施形態の送信装置10は、前方向誤り訂正方式の送信装置であり、シリアル/パラレル変換部11と、誤り訂正符号化部12と、符号化率設定部13と、マッピング部14と、直交変調部15と、符号化率判別信号多重部16とを備える。即ち、送信装置10の機能ブロック構成は、集合分割法による符号化変調送信装置と変わらないが、誤り訂正符号化部12の処理、符号化率設定部13及び、附随するマッピング部14が従来技法と異なる。
本実施形態の受信装置20は、前方向誤り訂正方式の受信装置であり、直交復調部21と、第1〜第6ビット対数尤度比計算部22‐1〜22‐6と、第1〜第6ビット誤り訂正復号部23‐1〜23‐6と、パラレル/シリアル変換部24と、符号化率判別部25とを備える。即ち、受信装置20の機能ブロック構成は、集合分割法による符号化変調受信装置と変わらないが、直交復調部21及び、第1〜第6ビット誤り訂正復号部23‐1〜23‐6の処理が従来技法と異なる。
ここで、マッピング部14における64APSKの信号点配置とビット割り当てについて詳細に説明する。解決すべき課題として上述したように、将来において、伝送する映像の高解像度化等に伴い、12GHz帯衛星放送で1つの衛星中継器につき利用可能な帯域幅である34.5MHzを満たしつつ、64APSKを用いて伝送する際に伝送ビットレートとして150Mbps以上となる伝送システムが要求されている観点から、DVB−S2Xの64APSKよりも性能向上させる技法が望まれている。
ここで、図6のBER特性よりC/N=16dBにおける第6ビット(a6)のBERは2.54×10−7であり、BCH外符号のみでエラーフリーが達成できる。最終的に、本発明では信号全体のLDPC平均符号化率4/5を満たしつつ、第1ビット(a1) から第5ビット(a5)に適用するLDPC符号化率を調整し、白色雑音の下で所要C/N(BER=1×10−11 相当のC/N と定義)が最小となるLDPC符号を設計した。
11 シリアル/パラレル変換部
12 誤り訂正符号化部
12‐1 第1誤り訂正符号化部
12‐2 第2誤り訂正符号化部
12‐3 第3誤り訂正符号化部
12‐4 第4誤り訂正符号化部
12‐5 第5誤り訂正符号化部
12‐6 第6誤り訂正符号化部
13 符号化率設定部
14 マッピング部
15 直交変調部
16 符号化率判別信号多重部
20 受信装置
21 直交復調部
22‐1 第1ビット対数尤度比計算部
22‐2 第2ビット対数尤度比計算部
22‐3 第3ビット対数尤度比計算部
22‐4 第4ビット対数尤度比計算部
22‐5 第5ビット対数尤度比計算部
22‐6 第6ビット対数尤度比計算部
23‐1 第1ビット誤り訂正復号部
23‐2 第2ビット誤り訂正復号部
23‐3 第3ビット誤り訂正復号部
23‐4 第4ビット誤り訂正復号部
23‐5 第5ビット誤り訂正復号部
23‐6 第6ビット誤り訂正復号部
24 パラレル/シリアル変換部
25 符号化率判別部
Claims (19)
- 前記マッピング手段により前記信号点配置及び前記シンボルを構成する各ビットのビット割り当てを行うデジタルデータの伝送を行う送信装置であって、
変調方式として64APSK及びLDPC平均符号化率として96/120を適用することとし、LDPC符号及びBCH符号から構成される連接符号と、変調に用いる信号点へのシンボルの割り当てを行い、当該連接符号はシンボルを構成する各ビットの所要訂正能力に応じて定められた所定数の符号化率を有し、当該集合分割法におけるシンボル構成ビットの各ビットに対してLDPC符号の符号化をするにあたり、第1ビット(最上位ビット)から第6ビット(最下位ビット)の順に、第1ビットから第5ビットについては、各ビットのBER特性に応じた符号化率を有するLDPC符号により符号化し、第6ビットについてはLDPC符号を適用せず所定のBCH符号で符号化するよう構成したことを特徴とする、請求項2に記載の送信装置。 - 前記LDPC符号の符号長が44880ビットであることを特徴とする、請求項3に記載の送信装置。
- 前記BCH符号がBCH(65535,65343)短縮符号、又はBCH(65535,65167)短縮符号であることを特徴とする、請求項3又は4に記載の送信装置。
- 前記BCH符号がBCH(65535,65343)短縮符号である場合に、符号系列を構成する情報ビットがすべてバイト単位で構成されることを特徴とする、請求項3から5のいずれか一項に記載の送信装置。
- 前記LDPC符号は、前記LDPC平均符号化率96/120の64APSK用のシンボル構成ビットの6ビットについて、最上位ビットである第1ビットに46/120、第2ビットに80/120、第3ビットに97/120、第4ビットに117/120、第5ビットに116/120、最下位ビットである第6ビットに120/120(LDPCパリティなし)の符号化率を有することを特徴とする、請求項3から6のいずれか一項に記載の送信装置。
- 前記直交変調手段は、前記LDPC符号及びBCH符号のうち1以上の符号化率に関する情報を、伝送多重制御信号により伝送する符号化率判別信号多重手段を備えることを特徴とする、請求項3から7のいずれか一項に記載の送信装置。
- 請求項1から13のいずれか一項に記載の送信装置により送信された64APSKのIQ信号に基づく変調波信号を受信し、前記64APSKの信号点配置に対応する直交復調処理を施す手段を備えることを特徴とする受信装置。
- デジタルデータの受信装置であって、集合分割法によりLDPC符号及びBCH符号から構成される連接符号化を施した64APSKの変調波信号を直交復調し、受信信号点系列を出力する直交復調手段と、前記64APSKを構成可能なよう、6ビットで分割可能な複数の符号系列からなるシンボル構成ビットを前記受信信号点系列から取得し、ビット毎に定められたLDPC符号の符号化率を用いてLDPC復号処理を施すとともに、BCH復号処理を施す復号手段とを備え、
前記ビット毎に定められたLDPC符号の符号化率は、前記シンボル構成ビットの最上位ビットから最下位ビットへのビット順に当該集合分割法により分割されるシンボルの所要訂正能力に応じて該ビット毎に定められ、且つ該ビット毎に定められたLDPC符号の符号化率のLDPC平均符号化率が96/120となるよう構成されていることを特徴とする、請求項14に記載の受信装置。 - 前記復号手段は、当該シンボルを構成する各ビットをLDPC復号する際に、第1ビット、第2ビット、第3ビット、第4ビット、第5ビット、第6ビットの順に、ビット毎の訂正能力に応じたLDPC符号に用いた検査行列によりLDPC復号処理を行うことを特徴とする、請求項15に記載の受信装置。
- 前記復号手段は、前記LDPC符号及びBCH符号のうち1以上の符号化率情報について、伝送多重制御信号に基づいて判別する符号化率判別手段を備えることを特徴とする、請求項15又は16に記載の受信装置。
- 請求項3から13のいずれか一項に記載の送信装置から送信された変調波信号を受信して、前記集合分割法におけるシンボル構成ビットの各ビットに対して個別に設定された前記LDPC符号の符号化率に基づいて復号することを特徴とする受信装置。
- 請求項9から13のいずれか一項に記載の送信装置から送信された変調波信号を受信して、前記集合分割法におけるシンボル構成ビットの各ビットに対して個別に設定された前記LDPC符号の符号化率と前記検査行列に基づいて復号することを特徴とする受信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016245905A JP6871732B2 (ja) | 2016-12-19 | 2016-12-19 | 送信装置及び受信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016245905A JP6871732B2 (ja) | 2016-12-19 | 2016-12-19 | 送信装置及び受信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018101857A JP2018101857A (ja) | 2018-06-28 |
JP6871732B2 true JP6871732B2 (ja) | 2021-05-12 |
Family
ID=62715670
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016245905A Active JP6871732B2 (ja) | 2016-12-19 | 2016-12-19 | 送信装置及び受信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6871732B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6820192B2 (ja) * | 2016-12-19 | 2021-01-27 | 日本放送協会 | 送信装置及び受信装置 |
JP6820193B2 (ja) * | 2016-12-19 | 2021-01-27 | 日本放送協会 | 送信装置及び受信装置 |
JP7132725B2 (ja) * | 2017-08-10 | 2022-09-07 | 日本放送協会 | 送信装置及び受信装置 |
JP7132724B2 (ja) * | 2017-08-10 | 2022-09-07 | 日本放送協会 | 送信装置及び受信装置 |
JP7132723B2 (ja) * | 2017-08-10 | 2022-09-07 | 日本放送協会 | 送信装置、受信装置、ldpc符号化器及びldpc復号器 |
WO2021199409A1 (ja) | 2020-04-02 | 2021-10-07 | 三菱電機株式会社 | 誤り訂正符号化装置、誤り訂正復号装置、制御回路、記憶媒体、誤り訂正符号化方法および誤り訂正復号方法 |
-
2016
- 2016-12-19 JP JP2016245905A patent/JP6871732B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018101857A (ja) | 2018-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6871732B2 (ja) | 送信装置及び受信装置 | |
RU2518410C2 (ru) | Устройство для передачи и приема сигнала и способ передачи и приема сигнала | |
EP2804337B1 (en) | PLS Header Coding for Efficient Signaling of Modulation and Coding Schemes for Broadband Satellite Communications Systems | |
JP5771134B2 (ja) | 送信装置及び受信装置 | |
JP2013502094A (ja) | 低密度パリティ検査符号および配位図マッピングを使ったデータ受信 | |
RU2497294C2 (ru) | Устройство для передачи и приема сигнала и способ передачи и приема сигнала | |
JP6820192B2 (ja) | 送信装置及び受信装置 | |
JP6820193B2 (ja) | 送信装置及び受信装置 | |
KR102411614B1 (ko) | 송신 장치 및 그의 쇼트닝 방법 | |
JP6078367B2 (ja) | 送信装置及び受信装置 | |
JP7132723B2 (ja) | 送信装置、受信装置、ldpc符号化器及びldpc復号器 | |
CN1151672C (zh) | 一种采用多层分组乘积码的信道编码调制方法 | |
JP6778059B2 (ja) | 送信装置及び受信装置 | |
WO2010024914A1 (en) | System and method for reusing dvb-s2 ldpc codes in dvb-c2 | |
JP6970519B2 (ja) | 送信装置及び受信装置 | |
JP6970518B2 (ja) | 送信装置及び受信装置 | |
JP6856991B2 (ja) | 送信装置及び受信装置 | |
JP7132725B2 (ja) | 送信装置及び受信装置 | |
JP6770373B2 (ja) | 送信装置及び受信装置 | |
JP6654909B2 (ja) | 送信装置及び受信装置 | |
JP6487698B2 (ja) | 送信装置及び受信装置 | |
JP2016134872A (ja) | 送信装置及び受信装置 | |
JP6626350B2 (ja) | 送信装置及び受信装置 | |
JP6487697B2 (ja) | 送信装置及び受信装置 | |
JP7299792B2 (ja) | 送信装置及び受信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191028 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210323 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210416 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6871732 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |