JP6836569B2 - 誤り率測定装置および誤り率測定方法 - Google Patents

Description

本発明は、被測定物（ＤＵＴ：Device Under Test ）に既知パターンのテスト信号を入力し、このテスト信号の入力に伴って被測定物から受信した入力データのビット誤り率（ＢＥＲ：Bit Error Rate）を測定する誤り率測定装置および誤り率測定方法に関する。

近年の各種ディジタル通信装置は、利用者数の増加やマルチメディア通信の普及に伴い、より大容量の伝送能力が求められており、これらのディジタル通信装置におけるディジタル信号の品質評価の指標の一つとして、受信データのうち符号誤りが発生した数と受信データの総数との比較として定義されるビット誤り率が知られている。

このため、所望のディジタル通信装置を被測定物とし、この被測定物におけるビット誤り率を測定する場合には、例えば、下記特許文献１や特許文献２に開示されるような誤り率測定装置が用いられる。この種の誤り率測定装置では、被測定物が電気的なストレスをどの程度許容できるかを測定するため、パターン発生器から既知パターンの電気的ストレス信号をテスト信号として被測定物に印可し、このテスト信号を被測定物内部又は外部でループバックして受信し、受信した信号とテスト信号との比較により、テスト信号の印可量に対してエラーの有無を測定するジッタ耐力測定を行っている。

ところで、近年、世界中のインターネットトラフィックは増加の一途をたどっており、その影響で高ビットレートの通信規格が次々と策定されている。

このため、次々と策定される通信規格で定められた高ビットレートに対応した通信装置やデバイスを被測定物とする試験に用いられる誤り率測定装置にも、高ビットレートへの対応が求められるようになり、誤り率測定装置の内部で使用されているデバイスも高周波性能を追求するようになっている。

特開２００７−２７４４７４号公報 特開平１１−１３６２１７号公報

しかしながら、一般的に入手しやすい高周波デバイスは、高域の周波数特性を向上させるほど良好な動作が可能な帯域が狭帯域になることが知られている。このため、誤り率測定装置の送信側であるパルスパターン発生器と、受信側である誤り率測定器において、最適なパルスパターン発生器の出力クロックレートおよび／または誤り率測定器の入力クロック周波数範囲を周波数別に選択する必要があった。なお、誤り率測定器の入力クロック周波数範囲は、ビットレートの高帯域化に伴う個々のデバイスの対応ビットレートの制約上、複数デバイスを選択する必要がある。

さらに具体的な数値を示して説明すると、従来の誤り率測定器の最高クロック周波数が１６．０５ＧＨｚの場合、例えば３２．１ＧＨｚに拡張することが必要となった。この場合、誤り率測定器のフロントエンドには、１／１（１６．０５ＧＨｚ入力時）または１／２（３２．１ＧＨｚ入力時）を分周比とする分周器を入れる必要があり、１／１または１／２を選択して分周比を設定する必要がある。

なお、分周器の分周比は上記に限られず、１／４，１／８などもある。また、分周器に限らず、所定の逓倍比でクロックを逓倍する逓倍器を入れることもあり得る。

このため、ユーザが誤り率測定装置の多種多様なモジュールの組み合わせや、多種多様なビットレート等に対応する被測定物に応じて、パルスパターン発生器が出力するクロックのクロックレート、誤り率測定器に入力されるクロックのクロックレートをそれぞれ設定する必要があった。そのため、誤り率測定器の入力クロック周波数範囲を手動により適宜切り替えて適切なクロックレートに設定する作業が煩雑であり、その改善が求められていた。

また、外部からの制御によって自動測定を行なう場合においても、上述したパルスパターン発生器のクロックレート、誤り率測定器のクロックレートや入力クロック周波数範囲を設定する制御が新たに必要となってしまう。このため、従来の誤り率測定装置との制御の互換性が低くなってしまう問題があった。

そこで、本発明は上記問題点に鑑みてなされたものであって、適切なクロックレートに自動的に切り替えることができる誤り率測定装置および誤り率測定方法を提供することを目的としている。

上記目的を達成するため、本発明の請求項１に記載された誤り率測定装置は、入力するクロックを分周／逓倍する分周／逓倍部３ｂを備えたパルスパターン発生器モジュール３と、誤り率測定器モジュール４とを任意に組み合わせた複数のモジュールが装置本体１ａのスロット１ｃに装着され、前記パルスパターン発生器モジュールから被測定物Ｗに既知パターンのテスト信号を入力し、このテスト信号の入力に伴って前記誤り率測定器モジュールが前記被測定物から受信した入力データのビット誤り率を測定する誤り率測定装置１であって、
前記誤り率測定器モジュールの測定ビットレートに対応するクロックレートを満足するように、前記パルスパターン発生器モジュールの分周／逓倍部を制御する第１の制御部３ｆと、
前記パルスパターン発生器モジュールと前記誤り率測定器モジュールとのクロック周波数を比較し、互いが自然数倍（但し、０は除く）の関係を満足するパルスパターン発生器モジュールと誤り率測定器モジュールとを同一のクロック源が入力しているモジュールと判断し、それ以外のモジュールをクロックレートの自動切り替え制御の対象から除外する測定制御部５ｂとを備えたことを特徴とする。

請求項２に記載された誤り率測定装置は、入力するクロックを分周／逓倍する分周／逓倍部３ｂを備えたパルスパターン発生器モジュール３と、誤り率測定器モジュール４とを任意に組み合わせた複数のモジュールが装置本体１ａのスロット１ｃに装着され、前記パルスパターン発生器モジュールから被測定物Ｗに既知パターンのテスト信号を入力し、このテスト信号の入力に伴って前記誤り率測定器モジュールが前記被測定物から受信した入力データのビット誤り率を測定する誤り率測定装置１であって、
前記誤り率測定器モジュールの測定ビットレートに応じて前記誤り率測定器モジュールの入力クロック周波数範囲を選択的に切り替え制御する第２の制御部４ｆと、
前記パルスパターン発生器モジュールと前記誤り率測定器モジュールとのクロック周波数を比較し、互いが自然数倍（但し、０は除く）の関係を満足するパルスパターン発生器モジュールと誤り率測定器モジュールとを同一のクロック源が入力しているモジュールと判断し、それ以外のモジュールをクロックレートの自動切り替え制御の対象から除外する測定制御部５ｂとを備えたことを特徴とする。

請求項３に記載された誤り率測定装置は、入力するクロックを分周／逓倍する分周／逓倍部３ｂを備えたパルスパターン発生器モジュール３と、誤り率測定器モジュール４とを任意に組み合わせた複数のモジュールが装置本体１ａのスロット１ｃに装着され、前記パルスパターン発生器モジュールから被測定物Ｗに既知パターンのテスト信号を入力し、このテスト信号の入力に伴って前記誤り率測定器モジュールが前記被測定物から受信した入力データのビット誤り率を測定する誤り率測定装置１であって、
前記誤り率測定器モジュールの測定ビットレートに対応するクロックレートを満足するように、前記パルスパターン発生器モジュールの分周／逓倍部を制御する第１の制御部３ｆと、
前記誤り率測定器モジュールの測定ビットレートに応じて前記誤り率測定器モジュールの入力クロック周波数範囲を選択的に切り替え制御する第２の制御部４ｆと、
前記パルスパターン発生器モジュールと前記誤り率測定器モジュールとのクロック周波数を比較し、互いが自然数倍（但し、０は除く）の関係を満足するパルスパターン発生器モジュールと誤り率測定器モジュールとを同一のクロック源が入力しているモジュールと判断し、それ以外のモジュールをクロックレートの自動切り替え制御の対象から除外する測定制御部５ｂとを備えたことを特徴とする。

請求項４に記載された誤り率測定方法は、入力するクロックを分周／逓倍する分周／逓倍部３ｂと第１の制御部３ｆを備えたパルスパターン発生器モジュール３と、誤り率測定器モジュール４とを任意に組み合わせた複数のモジュールが誤り率測定装置１の装置本体１ａのスロット１ｃに装着され、前記パルスパターン発生器モジュールから被測定物Ｗに既知パターンのテスト信号を入力し、このテスト信号の入力に伴って前記誤り率測定器モジュールが前記被測定物から受信した入力データのビット誤り率を測定する誤り率測定方法であって、
前記誤り率測定器モジュールの測定ビットレートに対応するクロックレートを満足するように、前記第１の制御部にて前記パルスパターン発生器モジュールの分周／逓倍部を制御するステップと、
測定制御部５ｂにより前記パルスパターン発生器モジュールと前記誤り率測定器モジュールとのクロック周波数を比較し、互いが自然数倍（但し、０は除く）の関係を満足するパルスパターン発生器モジュールと誤り率測定器モジュールとを同一のクロック源が入力しているモジュールと判断し、それ以外のモジュールをクロックレートの自動切り替え制御の対象から除外するステップとを含むことを特徴とする。

請求項５に記載された誤り率測定方法は、入力するクロックを分周／逓倍する分周／逓倍部３ｂを備えたパルスパターン発生器モジュール３と、第２の制御部４ｆを備えた誤り率測定器モジュール４とを任意に組み合わせた複数のモジュールが誤り率測定装置１の装置本体１ａのスロット１ｃに装着され、前記パルスパターン発生器モジュールから被測定物Ｗに既知パターンのテスト信号を入力し、このテスト信号の入力に伴って前記誤り率測定器モジュールが前記被測定物から受信した入力データのビット誤り率を測定する誤り率測定方法であって、
前記第２の制御部により前記誤り率測定器モジュールの測定ビットレートに応じて前記誤り率測定器モジュールの入力クロック周波数範囲を選択的に切り替え制御するステップと、
測定制御部５ｂにより前記パルスパターン発生器モジュールと前記誤り率測定器モジュールとのクロック周波数を比較し、互いが自然数倍（但し、０は除く）の関係を満足するパルスパターン発生器モジュールと誤り率測定器モジュールとを同一のクロック源が入力しているモジュールと判断し、それ以外のモジュールをクロックレートの自動切り替え制御の対象から除外するステップとを含むことを特徴とする。

請求項６に記載された誤り率測定方法は、入力するクロックを分周／逓倍する分周／逓倍部３ｂと第１の制御部３ｆを備えたパルスパターン発生器モジュール３と、第２の制御部４ｆを備えた誤り率測定器モジュール４とを任意に組み合わせた複数のモジュールが誤り率測定装置１の装置本体１ａのスロット１ｃに装着され、前記パルスパターン発生器モジュールから被測定物Ｗに既知パターンのテスト信号を入力し、このテスト信号の入力に伴って前記誤り率測定器モジュールが前記被測定物から受信した入力データのビット誤り率を測定する誤り率測定方法であって、
前記誤り率測定器モジュールの測定ビットレートに対応するクロックレートを満足するように、前記第１の制御部にて前記パルスパターン発生器モジュールの分周／逓倍部を制御するステップと、
前記第２の制御部により前記誤り率測定器モジュールの測定ビットレートに応じて前記誤り率測定器モジュールの入力クロック周波数範囲を選択的に切り替え制御するステップと、
測定制御部５ｂにより前記パルスパターン発生器モジュールと前記誤り率測定器モジュールとのクロック周波数を比較し、互いが自然数倍（但し、０は除く）の関係を満足するパルスパターン発生器モジュールと誤り率測定器モジュールとを同一のクロック源が入力しているモジュールと判断し、それ以外のモジュールをクロックレートの自動切り替え制御の対象から除外するステップとを含むことを特徴とする。

請求項７に記載された誤り率測定装置は、請求項１〜３の何れかの誤り率測定装置において、
前記パルスパターン発生器モジュール３の分周／逓倍部３ｂにて分周または逓倍されるクロックのクロック周波数を計測し、計測したクロック周波数を前記測定制御部５ｂに出力する第１のクロックカウント部３ｅと、
前記誤り率測定器モジュール４の分周／逓倍部４ｄにて分周または逓倍されるクロックのクロック周波数を計測し、計測したクロック周波数を前記測定制御部５ｂに出力する第２のクロックカウント部４ｅとを備えたことを特徴とする。

請求項８に記載された誤り率測定装置は、請求項１〜３，７の何れかの誤り率測定装置において、
前記測定制御部５ｂは、前記複数のモジュールの組み合わせにおいて、前記パルスパターン発生器モジュール３の分周／逓倍部３ｂと前記誤り率測定器モジュール４の分周／逓倍部４ｄの分周または逓倍の回数が最小で、前記誤り率測定器モジュールの測定ビットレートに対応するクロックレートを満足するように、前記パルスパターン発生器モジュールの出力クロックレートを制御するための指示と前記誤り率測定器モジュールの入力クロック周波数範囲を選択するための指示を出力することを特徴とする。

請求項９に記載された誤り率測定方法は、請求項４〜６の何れかの誤り率測定方法において、
前記パルスパターン発生器モジュール３の分周／逓倍部３ｂにて分周または逓倍されるクロックのクロック周波数を第１のクロックカウント部３ｅにて計測し、計測したクロック周波数を前記測定制御部５ｂに出力するステップと、
前記誤り率測定器モジュール４の分周／逓倍部４ｄにて分周または逓倍されるクロックのクロック周波数を第２のクロックカウント部４ｅにて計測し、計測したクロック周波数を前記測定制御部５ｂに出力するステップとを含むことを特徴とする。

請求項１０に記載された誤り率測定方法は、請求項４〜６，９の何れかの誤り率測定方法において、
前記複数のモジュールの組み合わせにおいて、前記パルスパターン発生器モジュール３の分周／逓倍部３ｂと前記誤り率測定器モジュール４の分周／逓倍部４ｄの分周または逓倍の回数が最小で、前記誤り率測定器モジュールの測定ビットレートに対応するクロックレートを満足するように、前記測定制御部５ｂから前記パルスパターン発生器モジュールの出力クロックレートを制御するための指示と前記誤り率測定器モジュールの入力クロック周波数範囲を選択するための指示を出力するステップを含むことを特徴とする。

本発明によれば、従来のような手動設定による作業の煩雑さを解消して適切なクロックレートに自動的に切り替えることができ、パルスパターン発生器の出力クロックレートの誤った選択による誤動作や誤り率測定器の入力クロック周波数範囲を誤ることによる測定エラーを防止することが可能となる。しかも、手動による煩雑なパルスパターン発生器の出力クロックレートや誤り率測定器の入力クロック周波数範囲を選択する必要が無いので、従来の誤り率測定装置との制御の互換性を高めることが可能である。

また、任意に組み合わせた複数のモジュールが装置本体のスロットに装着されている場合には、パルスパターン発生器モジュールと誤り率測定器モジュールのクロック周波数を比較し、その比較結果に基づいて同一クロック源のパルスパターン発生器モジュールと誤り率測定器モジュールとの組み合わせを判別して最適なクロックレートに切り替えるので、異なるクロックで動作するパルスパターン発生器モジュールと誤り率測定器モジュールとの間の誤動作を防止することが可能である。

本発明に係る誤り率測定装置の概略構成を示すブロック図である。 本発明に係る誤り率測定装置の外観を示す斜視図である。 本発明に係る誤り率測定装置に用いられるＥＤモジュールの仕様の一例を示す図である。 本発明に係る誤り率測定装置におけるクロックレートの自動切り替え方法の一例を示すフローチャートである。 本発明に係る誤り率測定装置のスロットに装着される複数のモジュールの組み合わせの一例を示す概略図である。 本発明に係る誤り率測定装置におけるクロックレートの自動切り替え方法の他の例を示すフローチャートである。

以下、本発明を実施するための形態について、添付した図面を参照しながら詳細に説明する。

［誤り率測定装置の構成］
図１に示すように、誤り率測定装置１は、クロック発生器モジュール（以下、ＣＧモジュールと言う）２、パルスパターン発生器モジュール（以下、ＰＰＧモジュールと言う）３、誤り率測定器モジュール（以下、ＥＤモジュールと言う）４、メイン基板５を備えて概略構成される。

誤り率測定装置１は、ＣＧモジュール２が発生するクロックを基準とする所定周波数のタイミング信号により、ＰＰＧモジュール３から被測定物Ｗに既知パターンのテスト信号を入力し、このテスト信号の入力に伴って被測定物ＷからＥＤモジュール４が受信した入力データのビット誤り率（ＢＥＲ）を測定する。

図２に示すように、誤り率測定装置１は、装置本体１ａが矩形状の筐体からなり、装置本体１ａの側面部に開口部１ｂが形成される。また、装置本体１ａの開口部１ｂ内には、図５に示すように、複数のスロット１ｃが設けられる。

ＣＧモジュール２、ＰＰＧモジュール３、ＥＤモジュール４は、装置本体１ａのスロット１ｃに着脱可能であり、ユーザが任意に組み合わせて様々な形態で通信規格に基づく被測定物Ｗの各種測定を行うため、測定内容に応じてスロット１ｃに装着され、増設、取り外し、組み換えが可能である。

また、複数のモジュール（ＣＧモジュール２、ＰＰＧモジュール３、ＥＤモジュール４の組み合わせ）は、装置本体１ａのスロット１ｃに装着された状態で、メイン基板５と適宜配線接続される。さらに、メイン基板５には操作部６や表示部７なども配線接続される。

操作部６は、例えば表示部７の表示画面上のポインタやアイコンを操作するマウスやタッチスクリーンなどのポインティングデバイス、装置本体１ａに設けられるキー、スイッチ、ボタンなどを含む。操作部６は、被測定物Ｗの測定開始や停止の指示、測定パラメータを設定する測定チャネルの指定、設定画面上の測定パラメータの設定／変更／参照などの各種測定に関わる操作を行う。

［クロック発生器］
ＣＧモジュール２は、クロック発生器で構成され、ＰＰＧモジュール３に入力するための基準となる周波数のクロックを発生する。

なお、クロック発生器として機能するＣＧモジュール２は、装置本体１ａのスロット１ｃに着脱可能な構成に限定されるものではなく、誤り率測定装置１とは別体の外部のクロック発生器を用いることもできる。

［ＰＰＧモジュール］
ＰＰＧモジュール３は、被測定物Ｗにテスト信号として入力されるパルスパターン信号を発生するパルスパターン発生器で構成される。ＰＰＧモジュール３は、図１に示すように、クロック入力部３ａ、分周／逓倍部３ｂ、信号発生部３ｃ、クロック出力部３ｄ、ＰＰＧクロックカウント部３ｅ、ＰＰＧ制御部３ｆを備える。

クロック入力部３ａは、ＣＧモジュール２と接続され、ＣＧモジュール２が発生するクロックを入力とし、入力したクロックを分周／逓倍部３ｂに出力する。

分周／逓倍部３ｂは、後述する測定制御部５ｂからの指示に基づくＰＰＧ制御部３ｆの制御により、クロックの入力対象となるＥＤモジュール４の制御仕様（例えば図３）の測定ビットレートに対応するクロックレートを満足し、ジッタが少なくなるように、クロック入力部３ａからのクロックを最小の回数で分周または逓倍する。なお、クロックを最小の回数で分周または逓倍するとは、ジッタによる波形の悪化を防ぐため、クロックに対する分周または逓倍をなるべく行わないことを意味する。

信号発生部３ｃは、分周／逓倍部３ｂにて分周または逓倍されたクロックをタイミング信号として、所望のパルスパターン信号を発生する。この信号発生部３ｃにて発生したパルスパターン信号は、各種測定を行う際に既知パターンのテスト信号として被測定物Ｗに入力される。

クロック出力部３ｄは、分周／逓倍部３ｂにて分周または逓倍されたクロックを出力する。

ＰＰＧクロックカウント部３ｅは、周波数カウンタで構成され、分周／逓倍部３ｂにて分周または逓倍されるクロックのクロック周波数を計測し、計測したクロック周波数をメイン基板５の後述する測定制御部５ｂに出力する。

ＰＰＧ制御部３ｆは、後述する測定制御部５ｂからの指示により、クロックの入力対象となるＥＤモジュール４の制御仕様（例えば図３）の測定ビットレートに対応するクロックレートを満足し、ジッタが少なくなるように、分周／逓倍部３ｂの分周または逓倍を最小の回数で制御する。

［ＥＤモジュール］
ＥＤモジュール４は、誤り率を測定する誤り率測定器で構成され、モジュール毎に測定ビットレートに応じてクロックレートが決められている。例えばＥＤモジュール４ＡとＥＤモジュール４ＢがＥＤモジュール４として使用され、クロック入力がＥｘｔｅｒｎａｌ Ｃｌｏｃｋの場合には、図３に示すクロックレートに決められている。すなわち、ＥＤモジュール４Ａは、測定ビットレートが２．４〜１６．０５ＧＨｚ、１６．０５〜３２．１ＧＨｚにおいてクロックレートが１／１に決められている。また、ＥＤモジュール４Ｂは、測定ビットレートが２．４〜３２．１ＧＨｚ、３２．１〜６４．２ＧＨｚにおいてクロックレートが１／２に決められている。

ＥＤモジュール４は、図１に示すように、クロック入力部４ａ、信号受信部４ｂ、クロック再生部４ｃ、分周／逓倍部４ｄ、ＥＤクロックカウント部４ｅ、ＥＤ制御部４ｆを備える。

クロック入力部４ａは、入力クロック周波数範囲が異なる２つのクロック入力部４ａＡ，４ａＢを備える。クロック入力部４ａＡ，４ａＢは、ＰＰＧモジュール３のクロック出力部３ｄから出力されるクロックを入力とし、入力したクロックを分周／逓倍部４ｄに出力する。

なお、図１の例では、クロック入力部４ａが２つのクロック入力部４ａＡ，４ａＢを備えた構成であるが、その数が限定されるものではなく、入力クロック周波数範囲が異なる複数のクロック入力部を備えた構成であればよい。

信号受信部４ｂは、分周／逓倍部４ｄにて分周または逓倍されたクロックをタイミング信号として、ＰＰＧモジュール３の信号発生部３ｃから被測定物Ｗへのテスト信号の入力に伴う被測定物Ｗからの信号を受信する。

クロック再生部４ｃは、信号受信部４ｂにて受信した信号からクロックを再生する。

分周／逓倍部４ｄは、後述する測定制御部５ｂからの指示に基づくＥＤ制御部４ｆの制御により、クロック入力部４ａまたはクロック再生部４ｃからのクロックを分周または逓倍する。

ＥＤクロックカウント部４ｅは、周波数カウンタで構成され、分周／逓倍部４ｄにて分周または逓倍されるクロックのクロック周波数を計測し、計測したクロック周波数をメイン基板５の後述する測定制御部５ｂに出力する。

ＥＤ制御部４ｆは、後述する測定制御部５ｂからの指示により、分周／逓倍部５ｄを制御するとともに、制御仕様（例えば図３）の測定ビットレートに対応する入力クロック周波数範囲のクロック入力部４ａ（４ａＡまたは４ａＢ）を選択するようにクロック入力部４ａを切り替え制御する。その際、ＥＤ制御部４ｆは、分周／逓倍部５ｄの分周や逓倍の回数を最小にし、ジッタが小さくなる組み合わせになる入力クロック周波数範囲のクロック入力部４ａ（４ａＡまたは４ａＢ）を選択するように切り替え制御する。

［メイン基板］
メイン基板５は、装置本体１ａのスロット１ｃに装着された複数のモジュール（ＣＧモジュール２、ＰＰＧモジュール３、ＥＤモジュール４の組み合わせ）と電気的に接続される回路基板であり、記憶部５ａ、測定制御部５ｂを備える。

記憶部５ａは、装置本体１ａのスロット１ｃに装着される各モジュールの情報を記憶する。すなわち、ＣＧモジュール２、ＰＰＧモジュール３、ＥＤモジュール４がどのスロット１ｃに装着されているかを示す情報を記憶する。

また、誤り率測定装置１に用いるＥＤモジュール４は、例えば図３に示すように、測定ビットレートに対応するクロックレートがＥＤモジュール４毎に決まっている制御仕様となっている。このため、記憶部５ａは、ＥＤモジュール４（ＥＤモジュール４Ａ、ＥＤモジュール４Ｂ）毎の制御仕様（クロック入力、測定ビットレート、周波数、クロックレート）を記憶する。

測定制御部５ｂは、複数のモジュール（ＣＧモジュール２、ＰＰＧモジュール３、ＥＤモジュール４）の組み合わせにおいて、ＰＰＧモジュール３の分周／逓倍部３ｂとＥＤモジュール４の分周／逓倍部４ｄの分周または逓倍の回数が最小で、ＥＤモジュール４の制御仕様（図３における測定ビットレートに対応するクロックレート）を満足するように、ＰＰＧモジュール３の出力クロックレートを制御するための指示とＥＤモジュール４の入力クロック周波数範囲を選択するための指示を出力する。

また、測定制御部５ｂは、ＰＰＧモジュール３のＰＰＧクロックカウント部３ｅとＥＤモジュール４のＥＤクロックカウント部４ｅそれぞれからクロック周波数が入力しており、これらのクロック周波数を比較し、互いが自然数倍（但し、０は除く）の関係を満足するＰＰＧモジュール３とＥＤモジュール４とを同一のクロック源が入力しているモジュールの組み合わせと判断し、それ以外のモジュールを本クロックレートの自動切り替え方法の制御対象から除外する。

さらに、測定制御部５ｂは、通信規格で定められた高ビットレートに対応した通信装置やデバイスを被測定物Ｗとしてビット誤り率（ＢＥＲ）を含む各種測定を行う際にＰＰＧモジュール３やＥＤモジュール４を統括制御する。例えば、測定制御部５ｂには、ＰＰＧモジュール３の信号発生部３ｃが発生して被測定物Ｗに入力するパルスパターン信号がＰＰＧ制御部３ｆを介して入力し、ＥＤモジュール４の信号受信部４ｂが受信するデータがＥＤ制御部４ｆを介して入力している。これにより、測定制御部５ｂは、信号発生部３ｃが発生するパルスパターン信号を既知パターンのテスト信号として被測定物Ｗに入力したときに、このテスト信号の入力に伴って被測定物ＷからＥＤモジュール４の信号受信部４ｂが受信した入力データのビット誤り率（ＢＥＲ）を測定する。

［クロックレートの自動切り替え方法１］
次に、上記のように構成される誤り率測定装置１のＰＰＧモジュール３とＥＤモジュール４のクロックレートの自動切り替え方法について図４を参照しながら説明する。

まず、被測定物Ｗの測定内容に応じて装置本体１ａのスロット１ｃに複数のモジュール（ＣＧモジュール２、ＰＰＧモジュール３、ＥＤモジュール４の組み合わせ）が装着されると、このスロット１ｃに装着された複数のモジュールの情報をメイン基板５の記憶部５ａに記憶する（ＳＴ１）。複数のモジュールの情報は、例えばＣＧモジュール２、ＰＰＧモジュール３、ＥＤモジュール４がどのスロット１ｃに装着されているかを示す情報や図３のＥＤモジュール４毎の制御仕様などである。

そして、装置本体１ａのスロット１ｃに装着された複数のモジュールの組み合わせにおいて、ＥＤモジュール４の制御仕様の測定ビットレートに対応するクロックレートを満足し、ジッタが少なくなるように、ＰＰＧモジュール３の分周／逓倍部３ｂの分周または逓倍の回数を最小にし、ＰＰＧモジュール３の出力クロックレートを自動的に切り替え制御する（ＳＴ２）。

続いて、ＥＤモジュール４の制御仕様の測定ビットレートに対応する入力クロック周波数範囲を選択するように、クロック入力部４ａをクロック入力部４ａＡまたはクロック入力部４ａＢに切り替え制御する（ＳＴ３）。

なお、上述した図４に基づくクロックレートの自動切り替え方法において、最適なクロックレートの自動切り替えを行うため、ＳＴ２とＳＴ３の両方の制御を行うのが好ましいが、ＳＴ２とＳＴ３の何れか一方の制御のみを行うようにしてもよい。

［具体例１］
さらに、上述した図４のフローチャートに基づくクロックレートの自動切り替え方法の具体例について説明する。

今、図５に示すように、ＣＧモジュール２、ＰＰＧモジュール３、２つのＥＤモジュール４（ＥＤモジュール４Ａ、ＥＤモジュール４Ｂ）が装置本体１ａのスロット１ｃに装着されているものとする。また、ＰＰＧモジュール３のクロック入力端子は、ＣＧモジュール２の出力端子に接続され、ＥＤモジュール４Ａのクロック入力端子は、ＰＰＧモジュール３のクロック出力端子と接続されているものとする。

そして、ＥＤモジュール４Ａのクロック入力端子には、デバイスの対応ビットレートの制約上、クロックレートを１／１または１／２にしてクロックを入力する必要があるものとする。

この場合、従来、ＰＰＧモジュール３のクロック出力端子は、クロックレートが１／１または１／２のクロックがＥＤモジュール４Ａのクロック入力端子に入力されるように、手動によりクロックレートを１／１または１／２に指定しなければならなかった。

例えば、３２Ｇｂｉｔ／ｓのデータ信号をＰＰＧモジュール３で出力し、ＥＤモジュール４ＡまたはＥＤモジュール４Ｂでデータ信号とＥｘｔｅｒｎａｌ Ｃｌｏｃｋを受信する場合、図３に示すＥＤモジュール４の制御仕様のクロックレートを満足するように、下記の条件で手動によりクロックレートを設定しなければならなかった。

なお、Ｅｘｔｅｒｎａｌ Ｃｌｏｃｋモードとは、ＰＰＧモジュール３が出力したクロック信号を受信するモードである。また、Ｒｅｃｏｖｅｒｄ Ｃｌｏｃｋモードとは、信号受信部４ｂにて受信した信号からクロックを再生し、受信するモードである。

（１）ＥＤモジュール４ＡがＥｘｔｅｒｎａｌ Ｃｌｏｃｋモードで受信する場合は、１／１クロックを入力する。
（２）ＥＤモジュール４ＡがＲｅｃｏｖｅｒｄ Ｃｌｏｃｋモードで受信する場合は、１／２クロックを再生する。
（３）ＥＤモジュール４ＢがＥｘｔｅｒｎａｌ Ｃｌｏｃｋモードで受信する場合は、１／２クロックを入力する。
（４）ＥＤモジュール４ＢがＲｅｃｏｖｅｒｄ Ｃｌｏｃｋモードで受信する場合は、１／２クロックを再生する。

そこで、本実施の形態では、複数のモジュールの組み合わせにおいて、ＥＤモジュール４の制御仕様の測定ビットレートに対応するクロックレートを満足し、ジッタが少なくなるように、ＰＰＧモジュール３の分周／逓倍部３ｂの分周または逓倍の回数を最小にするとともに、ＥＤモジュール４の制御仕様の測定ビットレートに対応する入力クロック周波数範囲を選択するようにクロック入力部４ａを切り替え制御し、上記（１）〜（４）の何れかの条件でクロックレートを自動的に切り替える。

ところで、上述したクロックレートの自動切り替え方法では、クロックを入れずに動作していないＰＰＧモジュール３、ＥＤモジュール４や、別のクロックで動作しているＰＰＧモジュール３、ＥＤモジュール４が存在する場合に誤動作する可能性がある。

［クロックレートの自動切り替え方法］
そこで、この問題を解消する場合には、図６のフローチャートに基づくクロックレートの自動切り替え方法を採用する。

このクロックレートの自動切り替え方法では、まず、被測定物Ｗの測定内容に応じて装置本体１ａのスロット１ｃに複数のモジュール（ＣＧモジュール２、ＰＰＧモジュール３、ＥＤモジュール４の組み合わせ）が装着されると、このスロット１ｃに装着された複数のモジュールの情報をメイン基板５の記憶部５ａに記憶する（ＳＴ１１）。複数のモジュールの情報は、例えばＣＧモジュール２、ＰＰＧモジュール３、ＥＤモジュール４がどのスロット１ｃに装着されているかを示す情報や図３のＥＤモジュール４毎の制御仕様などである。

装置本体１ａのスロット１ｃにＰＰＧモジュール３とＥＤモジュール４の何れかが２つ以上装着されている場合、ＰＰＧモジュール３のＰＰＧクロックカウント部３ｅのクロック周波数と、ＥＤモジュール４のＥＤクロックカウント部４ｅのクロック周波数とを比較し、互いが自然数倍（０は除く）であれば、そのＰＰＧモジュール３とＥＤモジュール４とを同一のクロック源で動作しているモジュールの組み合わせと判断し、それ以外のモジュールを排除する。すなわち、別のクロック源で動作しているモジュールと、クロックが入力されていないモジュールを本クロックレートの自動切り替え方法の制御対象から排除する（ＳＴ１２）。

そして、装置本体１ａのスロット１ｃに装着された複数のモジュールの組み合わせにおいて、ＥＤモジュール４の制御仕様の測定ビットレートに対応するクロックレートを満足し、ジッタが少なくなるように、ＰＰＧモジュール３の分周／逓倍部３ｂとＥＤモジュール４の分周／逓倍部４ｄの分周または逓倍の回数を最小にし、ＰＰＧモジュール３とＥＤモジュール４のクロックレートを自動的に切り替え制御する（ＳＴ１３）。

続いて、ＥＤモジュール４の制御仕様の測定ビットレートに対応する入力クロック周波数範囲を選択するように、クロック入力部４ａをクロック入力部４ａＡまたはクロック入力部４ａＢに切り替え制御する（ＳＴ３）。

なお、上述した図６に基づくクロックレートの自動切り替え方法において、最適なクロックレートの自動切り替えを行うため、ＳＴ１３とＳＴ１４の両方の制御を行うのが好ましいが、ＳＴ１３とＳＴ１４の何れか一方の制御のみを行うようにしてもよい。

［具体例２］
さらに、上述した図６のフローチャートに基づくクロックレートの自動切り替え方法の具体例について説明する。

今、図５に示すように、ＣＧモジュール２、ＰＰＧモジュール３、ＥＤモジュール４Ａ、ＥＤモジュール４Ｂが装置本体１ａのスロット１ｃに装着されているものとする。また、ＰＰＧモジュール３のクロック入力端子は、ＣＧモジュール２の出力端子に接続され、ＥＤモジュール４Ａのクロック入力端子は、ＰＰＧモジュール３のクロック出力端子と接続されているものとする。さらに、ＥＤモジュール４Ｂのクロック入力端子は、いずれのモジュールにも接続されていないものとする。

例えば３２Ｇｂｉｔ／ｓのデータ信号をＰＰＧモジュール３で出力し、ＥＤモジュール４Ａでデータ信号とＥｘｔｅｒｎａｌ Ｃｌｏｃｋを受信するものとする。

ＰＰＧモジュール３とＥＤモジュール４のクロックレートの切り替えを自動で行う際、ＥＤモジュール４ＡとＥＤモジュール４Ｂが装置本体１ａの装着されているため、クロックレートの選択が適切に行われない可能性がある。

そこで、図１に示す測定制御部５ｂは、ＰＰＧモジュール３のＰＰＧクロックカウント部３ｅのクロック周波数と、ＥＤモジュール４ＡとＥＤモジュール４ＢそれぞれのＥＤクロックカウント部４ｅのクロック周波数を読み出し、読み出したクロック周波数を比較する。

その結果、ＰＰＧモジュール３とＥＤモジュール４Ａのクロック周波数が互いに自然数倍の関係であれば、ＰＰＧモジュール３の出力端子に接続されているＥＤモジュール４Ａを検出し、上記（１）〜（４）の条件の中から（１）の条件でＥＤモジュール４の制御仕様の測定ビットレートに対応するクロックレートを満足し、ジッタが少なくなるように、ＰＰＧモジュール３の分周／逓倍部３ｂの分周または逓倍の回数を最小にし、ＰＰＧモジュール３の出力クロックレートを自動的に切り替え制御する。また、ＥＤモジュール４の制御仕様の測定ビットレートに対応する入力クロック周波数範囲を選択するようにクロック入力部４ａを切り替え制御する。

このように、クロックを入力せずに動作していないＰＰＧモジュール、ＥＤモジュールや、別のクロックで動作しているＰＰＧモジュール、ＥＤモジュールが存在する場合には誤動作する可能性がある。このため、図５に示すＰＰＧモジュール３のＰＰＧクロックカウント部３ｅとＥＤモジュール４のＥＤクロックカウント部４ｅから得られるクロック周波数を比較し、互いが自然数倍（０は除く）の関係であれば、そのＰＰＧモジュール３とＥＤモジュール４とを同一のクロック源が入っているモジュールの組み合わせと判断する。そして、それ以外のモジュール、例えば別のクロック源で動作しているモジュールやクロックが入力されていないモジュールを本クロックレートの自動切り替え方法の制御対象から除外する。

以上説明したように、本実施の形態によれば、複数のモジュール（ＰＰＧモジュール３、ＥＤモジュール４）の組み合わせにおいて、ＥＤモジュール４の制御仕様のクロックレートを満足し、ジッタが少なくなるように、自動で内部回路を切り替えて最適なＰＰＧモジュール３の出力クロックレート、ＥＤモジュール４の入力クロック周波数範囲を選択して自動的に最適なクロックレートに切り替え制御するので、従来のようなクロックレートを手動設定する作業の煩雑さを解消することができる。しかも、ＰＰＧモジュール３の出力クロックレートの誤った選択による誤動作やＥＤモジュール４の入力クロック周波数範囲を誤ることによる測定エラーを防止することが可能となる。

また、ＰＰＧモジュール３の出力クロックレートやＥＤモジュール４の入力クロック周波数範囲を手動により選択して設定する煩雑な作業を行う必要が無いので、従来の誤り率測定装置との制御の互換性を高めることが可能である。

さらに、任意に組み合わせた複数のモジュール（ＰＰＧモジュール３、ＥＤモジュール４）が装置本体１ａのスロット１ｃに装着されている場合には、ＰＰＧモジュール３のクロック周波数とＥＤモジュール４のクロック周波数とを比較し、その比較結果に基づいて同一クロック源のＰＰＧモジュール３とＥＤモジュール４との組み合わせを判別して自動的に最適なクロックレートに切り替えるので、異なるクロックで動作するＰＰＧモジュール３とＥＤモジュール４との間の誤動作を防止することが可能である。

また、ジッタの観点で波形が悪くならないように余計な分周や逓倍を行うことなく最適な１つのクロックレートを選択して切り替えるので、どのようなモジュールの組み合わせであっても、ジッタを抑えた測定条件で測定することができ、測定結果の精度を向上することが可能となる。

以上、本発明に係る誤り率測定装置および誤り率測定方法の最良の形態について説明したが、この形態による記述および図面により本発明が限定されることはない。すなわち、この形態に基づいて当業者等によりなされる他の形態、実施例および運用技術などはすべて本発明の範疇に含まれることは勿論である。

１ 誤り率測定装置
１ａ 装置本体
１ｂ 開口部
１ｃ スロット
２ クロック発生器モジュール（ＣＧモジュール）
３ パルスパターン発生器モジュール（ＰＰＧモジュール）
３ａ クロック入力部
３ｂ 分周／逓倍部
３ｃ 信号発生部
３ｄ クロック出力部
３ｅ ＰＰＧクロックカウント部
３ｆ ＰＰＧ制御部
４（４Ａ，４Ｂ） 誤り率測定器モジュール（ＥＤモジュール）
４ａ（４ａＡ，４ａＢ） クロック入力部
４ｂ 信号受信部
４ｃ クロック再生部
４ｄ 分周／逓倍部
４ｅ ＥＤクロックカウント部
４ｆ ＥＤ制御部
５ メイン基板
５ａ 記憶部
５ｂ 測定制御部
６ 操作部
７ 表示部
Ｗ 被測定物

Claims (10)

1. 入力するクロックを分周／逓倍する分周／逓倍部（３ｂ）を備えたパルスパターン発生器モジュール（３）と、誤り率測定器モジュール（４）とを任意に組み合わせた複数のモジュールが装置本体（１ａ）のスロット（１ｃ）に装着され、前記パルスパターン発生器モジュールから被測定物（Ｗ）に既知パターンのテスト信号を入力し、このテスト信号の入力に伴って前記誤り率測定器モジュールが前記被測定物から受信した入力データのビット誤り率を測定する誤り率測定装置（１）であって、
   前記誤り率測定器モジュールの測定ビットレートに対応するクロックレートを満足するように、前記パルスパターン発生器モジュールの分周／逓倍部を制御する第１の制御部（３ｆ）と、
   前記パルスパターン発生器モジュールと前記誤り率測定器モジュールとのクロック周波数を比較し、互いが自然数倍（但し、０は除く）の関係を満足するパルスパターン発生器モジュールと誤り率測定器モジュールとを同一のクロック源が入力しているモジュールと判断し、それ以外のモジュールをクロックレートの自動切り替え制御の対象から除外する測定制御部（５ｂ）とを備えたことを特徴とする誤り率測定装置。
2. 入力するクロックを分周／逓倍する分周／逓倍部（３ｂ）を備えたパルスパターン発生器モジュール（３）と、誤り率測定器モジュール（４）とを任意に組み合わせた複数のモジュールが装置本体（１ａ）のスロット（１ｃ）に装着され、前記パルスパターン発生器モジュールから被測定物（Ｗ）に既知パターンのテスト信号を入力し、このテスト信号の入力に伴って前記誤り率測定器モジュールが前記被測定物から受信した入力データのビット誤り率を測定する誤り率測定装置（１）であって、
   前記誤り率測定器モジュールの測定ビットレートに応じて前記誤り率測定器モジュールの入力クロック周波数範囲を選択的に切り替え制御する第２の制御部（４ｆ）と、
   前記パルスパターン発生器モジュールと前記誤り率測定器モジュールとのクロック周波数を比較し、互いが自然数倍（但し、０は除く）の関係を満足するパルスパターン発生器モジュールと誤り率測定器モジュールとを同一のクロック源が入力しているモジュールと判断し、それ以外のモジュールをクロックレートの自動切り替え制御の対象から除外する測定制御部（５ｂ）とを備えたことを特徴とする誤り率測定装置。
3. 入力するクロックを分周／逓倍する分周／逓倍部（３ｂ）を備えたパルスパターン発生器モジュール（３）と、誤り率測定器モジュール（４）とを任意に組み合わせた複数のモジュールが装置本体（１ａ）のスロット（１ｃ）に装着され、前記パルスパターン発生器モジュールから被測定物（Ｗ）に既知パターンのテスト信号を入力し、このテスト信号の入力に伴って前記誤り率測定器モジュールが前記被測定物から受信した入力データのビット誤り率を測定する誤り率測定装置（１）であって、
   前記誤り率測定器モジュールの測定ビットレートに対応するクロックレートを満足するように、前記パルスパターン発生器モジュールの分周／逓倍部を制御する第１の制御部（３ｆ）と、
   前記誤り率測定器モジュールの測定ビットレートに応じて前記誤り率測定器モジュールの入力クロック周波数範囲を選択的に切り替え制御する第２の制御部（４ｆ）と、
   前記パルスパターン発生器モジュールと前記誤り率測定器モジュールとのクロック周波数を比較し、互いが自然数倍（但し、０は除く）の関係を満足するパルスパターン発生器モジュールと誤り率測定器モジュールとを同一のクロック源が入力しているモジュールと判断し、それ以外のモジュールをクロックレートの自動切り替え制御の対象から除外する測定制御部（５ｂ）とを備えたことを特徴とする誤り率測定装置。
4. 入力するクロックを分周／逓倍する分周／逓倍部（３ｂ）と第１の制御部（３ｆ）を備えたパルスパターン発生器モジュール（３）と、誤り率測定器モジュール（４）とを任意に組み合わせた複数のモジュールが誤り率測定装置（１）の装置本体（１ａ）のスロット（１ｃ）に装着され、前記パルスパターン発生器モジュールから被測定物（Ｗ）に既知パターンのテスト信号を入力し、このテスト信号の入力に伴って前記誤り率測定器モジュールが前記被測定物から受信した入力データのビット誤り率を測定する誤り率測定方法であって、
   前記誤り率測定器モジュールの測定ビットレートに対応するクロックレートを満足するように、前記第１の制御部にて前記パルスパターン発生器モジュールの分周／逓倍部を制御するステップと、
   測定制御部（５ｂ）により前記パルスパターン発生器モジュールと前記誤り率測定器モジュールとのクロック周波数を比較し、互いが自然数倍（但し、０は除く）の関係を満足するパルスパターン発生器モジュールと誤り率測定器モジュールとを同一のクロック源が入力しているモジュールと判断し、それ以外のモジュールをクロックレートの自動切り替え制御の対象から除外するステップとを含むことを特徴とする誤り率測定方法。
5. 入力するクロックを分周／逓倍する分周／逓倍部（３ｂ）を備えたパルスパターン発生器モジュール（３）と、第２の制御部（４ｆ）を備えた誤り率測定器モジュール（４）とを任意に組み合わせた複数のモジュールが誤り率測定装置（１）の装置本体（１ａ）のスロット（１ｃ）に装着され、前記パルスパターン発生器モジュールから被測定物（Ｗ）に既知パターンのテスト信号を入力し、このテスト信号の入力に伴って前記誤り率測定器モジュールが前記被測定物から受信した入力データのビット誤り率を測定する誤り率測定方法であって、
   前記第２の制御部により前記誤り率測定器モジュールの測定ビットレートに応じて前記誤り率測定器モジュールの入力クロック周波数範囲を選択的に切り替え制御するステップと、
   測定制御部（５ｂ）により前記パルスパターン発生器モジュールと前記誤り率測定器モジュールとのクロック周波数を比較し、互いが自然数倍（但し、０は除く）の関係を満足するパルスパターン発生器モジュールと誤り率測定器モジュールとを同一のクロック源が入力しているモジュールと判断し、それ以外のモジュールをクロックレートの自動切り替え制御の対象から除外するステップとを含むことを特徴とする誤り率測定方法。
6. 入力するクロックを分周／逓倍する分周／逓倍部（３ｂ）と第１の制御部（３ｆ）を備えたパルスパターン発生器モジュール（３）と、第２の制御部（４ｆ）を備えた誤り率測定器モジュール（４）とを任意に組み合わせた複数のモジュールが誤り率測定装置（１）の装置本体（１ａ）のスロット（１ｃ）に装着され、前記パルスパターン発生器モジュールから被測定物（Ｗ）に既知パターンのテスト信号を入力し、このテスト信号の入力に伴って前記誤り率測定器モジュールが前記被測定物から受信した入力データのビット誤り率を測定する誤り率測定方法であって、
   前記誤り率測定器モジュールの測定ビットレートに対応するクロックレートを満足するように、前記第１の制御部にて前記パルスパターン発生器モジュールの分周／逓倍部を制御するステップと、
   前記第２の制御部により前記誤り率測定器モジュールの測定ビットレートに応じて前記誤り率測定器モジュールの入力クロック周波数範囲を選択的に切り替え制御するステップと、
   測定制御部（５ｂ）により前記パルスパターン発生器モジュールと前記誤り率測定器モジュールとのクロック周波数を比較し、互いが自然数倍（但し、０は除く）の関係を満足するパルスパターン発生器モジュールと誤り率測定器モジュールとを同一のクロック源が入力しているモジュールと判断し、それ以外のモジュールをクロックレートの自動切り替え制御の対象から除外するステップとを含むことを特徴とする誤り率測定方法。
7. 前記パルスパターン発生器モジュール（３）の分周／逓倍部（３ｂ）にて分周または逓倍されるクロックのクロック周波数を計測し、計測したクロック周波数を前記測定制御部（５ｂ）に出力する第１のクロックカウント部（３ｅ）と、
   前記誤り率測定器モジュール（４）の分周／逓倍部（４ｄ）にて分周または逓倍されるクロックのクロック周波数を計測し、計測したクロック周波数を前記測定制御部（５ｂ）に出力する第２のクロックカウント部（４ｅ）とを備えたことを特徴とする請求項１〜３の何れかに記載の誤り率測定装置。
8. 前記測定制御部（５ｂ）は、前記複数のモジュールの組み合わせにおいて、前記パルスパターン発生器モジュール（３）の分周／逓倍部（３ｂ）と前記誤り率測定器モジュール（４）の分周／逓倍部（４ｄ）の分周または逓倍の回数が最小で、前記誤り率測定器モジュールの測定ビットレートに対応するクロックレートを満足するように、前記パルスパターン発生器モジュールの出力クロックレートを制御するための指示と前記誤り率測定器モジュールの入力クロック周波数範囲を選択するための指示を出力することを特徴とする請求項１〜３，７の何れかに記載の誤り率測定装置。
9. 前記パルスパターン発生器モジュール（３）の分周／逓倍部（３ｂ）にて分周または逓倍されるクロックのクロック周波数を第１のクロックカウント部（３ｅ）にて計測し、計測したクロック周波数を前記測定制御部（５ｂ）に出力するステップと、
   前記誤り率測定器モジュール（４）の分周／逓倍部（４ｄ）にて分周または逓倍されるクロックのクロック周波数を第２のクロックカウント部（４ｅ）にて計測し、計測したクロック周波数を前記測定制御部（５ｂ）に出力するステップとを含むことを特徴とする請求項４〜６の何れかに記載の誤り率測定方法。
10. 前記複数のモジュールの組み合わせにおいて、前記パルスパターン発生器モジュール（３）の分周／逓倍部（３ｂ）と前記誤り率測定器モジュール（４）の分周／逓倍部（４ｄ）の分周または逓倍の回数が最小で、前記誤り率測定器モジュールの測定ビットレートに対応するクロックレートを満足するように、前記測定制御部（５ｂ）から前記パルスパターン発生器モジュールの出力クロックレートを制御するための指示と前記誤り率測定器モジュールの入力クロック周波数範囲を選択するための指示を出力するステップを含むことを特徴とする請求項４〜６，９の何れかに記載の誤り率測定方法。

Images