JP6834424B2 - 半導体素子及びその製造方法 - Google Patents

半導体素子及びその製造方法 Download PDF

Info

Publication number
JP6834424B2
JP6834424B2 JP2016234596A JP2016234596A JP6834424B2 JP 6834424 B2 JP6834424 B2 JP 6834424B2 JP 2016234596 A JP2016234596 A JP 2016234596A JP 2016234596 A JP2016234596 A JP 2016234596A JP 6834424 B2 JP6834424 B2 JP 6834424B2
Authority
JP
Japan
Prior art keywords
reflective layer
oxide
semiconductor
nitride
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016234596A
Other languages
English (en)
Other versions
JP2018093035A (ja
Inventor
修司 塩路
修司 塩路
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2016234596A priority Critical patent/JP6834424B2/ja
Priority to US15/825,106 priority patent/US10615312B2/en
Publication of JP2018093035A publication Critical patent/JP2018093035A/ja
Priority to US16/803,893 priority patent/US10868219B2/en
Application granted granted Critical
Publication of JP6834424B2 publication Critical patent/JP6834424B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials

Description

本開示は、半導体素子及びその製造方法に関するものである。
例えば、基板上に半導体発光素子構造及び電極を形成した半導体発光素子を、共晶半田を介して、実装基板に実装した半導体発光装置が知られている。半導体発光素子において、光の出力を増大させるために、例えば、発光素子の基板側を実装基板に固定する場合、基板裏面に反射層を設け、素子構造側への光の反射率を向上させて、光の取り出し効率を向上させるという方法がある。
例えば、特許文献１には、サファイアやＳｉＣ等の結晶基板の裏面に、Ａｇ等の金属材料からなる反射層と、結晶基板と反射層との間に設けられた密着層と、反射層における密着層の反対側に設けられた保護層と、を備える窒化物系半導体素子が開示されている。
特開２００５−７２１４８号公報
ＳｉＣなどの炭化物基板の反射層としてＡｇを用いると、炭化物基板と反射層との密着性が低くなり、炭化物基板と反射層との界面において、反射層の剥がれが生じやすくなる。また、炭化物基板と反射層との間に密着層を用いた場合には、反射率が低下する。
本開示に係る実施形態は、炭化物基板と反射層との密着性が高い半導体素子及びその製造方法を提供することを課題とする。
本開示の実施形態に係る半導体素子は、半導体層と、炭化物基板と、酸化物、窒化物から選択される少なくとも１種の粒子を含有するＡｇを主成分とする反射層と、がこの順に配置されている。
本開示の実施形態に係る半導体素子の製造方法は、第１の主面と前記第１の主面に向かい合う第２の主面とを有する炭化物基板の前記第１の主面上に半導体層を形成する工程と、前記第２の主面上に酸化物、窒化物から選択される少なくとも１種の粒子を含有するＡｇを主成分とする反射層を形成する工程と、を含む。
本開示に係る実施形態の半導体素子によれば、炭化物基板と反射層との密着性が高く、反射層の剥がれが生じにくい。また、本開示に係る実施形態の半導体素子の製造方法によれば、炭化物基板と反射層との密着性が高く、反射層の剥がれが生じにくい半導体素子を製造することができる。
第１実施形態に係る半導体発光素子の構成を模式的に示す底面図である。 第１実施形態に係る半導体発光素子の構成を模式的に示す断面図であり、図１ＡのＩＢ−ＩＢ‘線における断面を示す。 第２実施形態に係る半導体発光素子の構成を模式的に示す底面図である。 第２実施形態に係る半導体発光素子の構成を模式的に示す断面図であり、図２ＡのＩＩＢ−ＩＩＢ‘線における断面を示す。 第１、第２実施形態に係る半導体発光素子の炭化物基板と反射層との界面及び酸化物あるいは窒化物の状態を模式的に示す拡大断面図である。 第１、第２実施形態に係る半導体発光素子の炭化物基板と反射層との界面及び酸化物あるいは窒化物の状態を模式的に示す拡大断面図である。 第１実施形態に係る半導体発光素子の製造方法の流れを示すフローチャートである。 実施例１におけるサンプルを成膜面側から撮影した写真である。 実施例２におけるサンプルを成膜面側から撮影した写真である。 実施例３におけるサンプルを成膜面側から撮影した写真である。 実施例４におけるサンプルを成膜面側から撮影した写真である。 実施例５におけるサンプルを成膜面側から撮影した写真である。 実施例６におけるサンプルを成膜面側から撮影した写真である。 比較例１におけるサンプルを成膜面側から撮影した写真である。 比較例２におけるサンプルを成膜面側から撮影した写真である。
＜第１実施形態＞
実施形態を、以下に図面を参照しながら説明する。但し、以下に示す形態は、本実施形態の技術思想を具現化するための半導体素子を例示するものであって、以下に限定するものではない。また、実施の形態に記載されている構成部品の寸法、材質、形状、その相対的配置等は、特定的な記載がない限り、本発明の範囲をそれのみに限定する趣旨ではなく、単なる例示に過ぎない。なお、各図面が示す部材の大きさや位置関係等は、説明を明確にするために誇張していることがある。
（半導体素子）
まず、第１実施形態に係る半導体素子について説明する。第１本実施形態に係る半導体素子は半導体発光素子である。
図１Ａは、第１実施形態に係る半導体発光素子の構成を模式的に示す底面図である。図１Ｂは、第１実施形態に係る半導体発光素子の構成を模式的に示す断面図であり、図１ＡのＩＢ−ＩＢ‘線における断面を示す。図３Ａ、図３Ｂは、第１、第２実施形態に係る半導体発光素子の炭化物基板と反射層との界面及び酸化物あるいは窒化物の状態を模式的に示す拡大断面図である。なお、図３Ａ、図３Ｂでは、反射層中の酸化物あるいは窒化物の状態をわかりやすいように模式的に図示している。また、図３Ａ、図３Ｂ中、符号Ｂは擬似的な遷移層を概略的に示したものである。
（半導体層及び電極）
半導体発光素子１００は、炭化物基板１の第１の主面上に、ｎ型窒化物半導体層２、発光層３、ｐ型窒化物半導体層４及びｐ側全面電極５を備える。また、半導体発光素子１００は、ｐ側全面電極５上の一部の領域にｐ側パッド電極６を備える。ｐ型窒化物半導体層４、ｐ側全面電極５及びｐ側パッド電極６は、電気的に接続されている。また、炭化物基板１の第１の主面に向かい合う第２の主面上に、ｎ側全面電極を兼ねる反射層７を備える。ｎ側全面電極を兼ねる反射層７とｎ型窒化物半導体層２とは電気的に接続されている。
半導体層の材料としては、例えば、ＩｎＸＡｌＹＧａ１−Ｘ−ＹＮ（０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ＜１）等が好適に用いられる。ｐ側全面電極５は、導電性酸化物から形成される。導電性酸化物としては、例えば、Ｚｎ，Ｉｎ，Ｓｎ，Ｍｇからなる群から選択された少なくとも一種を含む酸化物、具体的にはＺｎＯ，Ｉｎ２Ｏ３，ＳｎＯ２，インジウム・スズ酸化物（ＩＴＯ）が挙げられる。ｐ側パッド電極６の材料としては、例えば、Ａｇ、Ａｌ、Ｎｉ、Ｒｈ、Ｔｉ、Ｐｔ、Ｐｄ、Ｍｏ、Ｃｒ、Ｗ、Ｃｕ、Ａｕ等の単体金属又はこれらの金属を主成分とする合金を用いることができる。或いは、前記の単体金属や、これらの金属を主成分とする合金を用いた積層構造とすることもできる。
（炭化物基板）
炭化物基板１としては特に限定されるものではなく、例えば、窒化物半導体を成長させる基板として、ＳｉＣ基板等が挙げられる。
なお、炭化物基板１は、その表面（第１の主面）又は裏面（第２の主面）が平坦でも良いが、凹凸形状に加工されて、光取り出し効率を高める構造を有していてもよい。また、炭化物基板１の第１の主面上にマスク層、バッファ層、中間層等を介して半導体層が形成されていてもよい。
（反射層）
反射層７は、酸化物、窒化物から選択される少なくとも１種の粒子を含有する銀合金層であり、素子構造側への光の反射率を向上させて、光の取り出し効率を向上させる層である。また、反射層７はｎ側全面電極としての機能を兼ねる。銀合金層に含有される粒子は、酸化物の粒子のみ、窒化物の粒子のみ、でも良いが、酸化物の粒子と窒化物の粒子の混合物でもよい。ここでは「酸化物あるいは窒化物９」と表記して説明する。反射層７は、炭化物基板１の下面の全領域に設けられていることが好ましい。酸化物あるいは窒化物９、反射層７中に均一に分散されている。反射層７が酸化物あるいは窒化物９を含むことにより、反射層７と炭化物基板１との界面において、酸化物あるいは窒化物９と、反射層７中のＡｇとが並存する擬似的な遷移層が形成される。このような擬似的な遷移層が形成されることにより、反射層７の炭化物基板１との密着性を高めることができ、信頼性の高い半導体発光素子１００が得られる。
ここで、反射層７と炭化物基板１との界面において、酸化物あるいは窒化物９と、反射層７中のＡｇとが並存するとは、酸化物あるいは窒化物９の一部が界面に存在し、酸化物あるいは窒化物９がＡｇと共に炭化物基板１に接している状態をいう。また、擬似的な遷移層とは、実際には層を形成しているものではないが、界面での酸化物あるいは窒化物９とＡｇとの存在により、これらが界面において層状に疑似できる状態であることをいう。
また、反射層７中に酸化物あるいは窒化物９が存在することにより、ピンニング効果を発現し、反射層７の主成分となるＡｇの結晶粒の成長を抑制することができる。これにより、半導体装置のアッセンブリ工程の熱履歴による結晶粒の成長が抑えられ、反射層７の表面の平滑性を維持したり、反射層７内の空隙（ボイド）の発生を抑えたりすることができる。したがって、反射層７は、高い反射率や放熱性を維持しやすいものとなる。
なお、酸化物あるいは窒化物９は、反射層７中に粒状の形態で分散されていたり、反射層７と炭化物基板１との界面に付着していたりする。ここで、反射層７と炭化物基板１との界面に付着する酸化物あるいは窒化物９が、酸化物あるいは窒化物９のみで層状とならず、Ａｇの一部が炭化物基板１に接していることが必要である。但し、Ａｇの一部が炭化物基板１に接していれば、酸化物あるいは窒化物９が繋がって網目状になっていてもよい。なお、酸化物あるいは窒化物９の添加量が少ない場合は、界面における酸化物あるいは窒化物９の付着量が少なく、酸化物あるいは窒化物９が島状に形成された擬似的な遷移層となりやすい。島状とは、酸化物あるいは窒化物９が繋がらず、酸化物あるいは窒化物９が点在したような状態をいう。この場合も、酸化物あるいは窒化物９とＡｇとが並存しているため、擬似的な遷移層を形成しているといえる。
反射層７中の酸化物あるいは窒化物９は、Ｓｉ３Ｎ４、ＺｎＯ、ＴｉＯ２、Ｔａ２Ｏ５、ＨｆＯ２、Ｉｎ２Ｏ３、Ｎｂ２Ｏ５、ＳｉＯ２、ＡｌＮ、ＳｎＯ２、ＮｉＯ、Ａｌ２Ｏ３、ＺｒＯ２、Ｇａ２Ｏ３、ＧａＮから選択される少なくとも１つの物質であることが好ましい。反射層７中の酸化物あるいは窒化物９は、炭化物基板１との密着性の観点からは、Ｓｉ３Ｎ４、ＺｎＯ、ＴｉＯ２、Ｔａ２Ｏ５、ＨｆＯ２、Ｉｎ２Ｏ３から選択される少なくとも１つの物質であることがより好ましい。
反射層７中の酸化物あるいは窒化物９の含有量は、反射層７全質量に対し、０．００１質量％より多ければ良い。酸化物あるいは窒化物９が０．００１質量％超であることで、反射層７と炭化物基板１との密着性が向上する。反射層７中の酸化物あるいは窒化物９の含有量は、炭化物基板１との密着性の観点からは、好ましくは０．０１質量％以上、より好ましくは０．０２質量％以上である。また、反射層７中の酸化物あるいは窒化物９の含有量は、反射層７の反射率（初期反射率）の観点からは、好ましくは５質量％以下、より好ましくは４質量％以下、更に好ましくは２．５質量％以下である。
なお、反射層７は、含有する酸化物あるいは窒化物９の透明度が高いほど反射率が高くなるため、酸化物９の透明度が高いほど、酸化物あるいは窒化物９の含有量は多くてもよい。
反射層７中の酸化物あるいは窒化物９の含有量の測定は、誘導結合プラズマ発光分析法（Inductively coupled plasma atomic emission spectrometry;ＩＣＰ−ＡＥＳ）等により行うことができる。
［半導体発光素子の動作］
次に、半導体発光素子１００の動作について、図１Ｂを参照して説明する。
半導体発光素子１００は、反射層７及びｐ側パッド電極６を介して半導体層２０に電流が供給されると、発光層３が発光する。発光層３が発光した光は、半導体層２０や炭化物基板１内を伝搬し、図において上方へ進む光は半導体層２０側（素子構造側）から外部に取り出される。また、図において下方へ進む光は、反射層７により上方に反射され、半導体層２０側から外部に取り出される。
＜半導体発光素子の製造方法＞
次に、第１実施形態に係る半導体発光素子の製造方法について説明する。図４は、第１実施形態に係る半導体発光素子の製造方法の流れを示すフローチャートである。
第１実施形態の半導体発光素子１００の製造方法は、一例として、半導体層形成工程Ｓ１０１と、電極形成工程Ｓ１０２と、レーザースクライブ工程Ｓ１０３と、反射層形成工程Ｓ１０４と、ウェハ分割工程Ｓ１０５と、を含み、この順に行う。なお、各部材の材質や配置等については、前記した半導体発光素子１００の説明で述べた通りであるので、ここでは適宜、説明を省略する。
（半導体層形成工程、電極形成工程）
半導体層形成工程Ｓ１０１は、第１の主面と第１の主面に向かい合う第２の主面とを有する炭化物基板１の第１の主面上に半導体層２０を形成する工程である。電極形成工程Ｓ１０２は、半導体層２０上に電極、例えばｐ側全面電極５、ｐ側パッド電極６を形成する工程である。半導体層２０及び電極は、公知の製造方法によって形成され、一例として、以下の方法により形成することができる。
半導体層２０は、炭化物基板１の第１の主面上に、ＭＯＶＰＥ反応装置にて、ｎ型窒化物半導体層２、発光層３、ｐ型窒化物半導体層４を構成するそれぞれの半導体を順次成長させる。
その後、ウェハの全面に、ｐ側全面電極５として、例えばＩＴＯ膜をスパッタリング装置にて成膜する。そして、ｐ型窒化物半導体層４上のほぼ全面にＩＴＯ膜が残るように、レジストマスクを形成してエッチングを行い、その後、レジストを除去する。次に、ｐ側全面電極５上のそれぞれにおける所定領域を空けたマスクをフォトレジストにて形成する。そして、スパッタリング装置にて、ウェハ上に、パッド電極用の金属膜を連続的に順次成膜する。そして、レジストを除去し（リフトオフ）、ｐ側パッド電極６を形成する。その後、ｐ側パッド電極６が形成された側と異なる側のウェハを研削又は研磨し、凹凸を小さくする。
（レーザースクライブ工程）
レーザースクライブ工程Ｓ１０３は、レーザー照射によりウェハをチップ化する際の切断する部位（切断領域部）を作製する工程である。まず、チップ化する際のウェハを切断領域部において炭化物基板１の内部を焦点とするように、レーザー光を炭化物基板１側から照射する。これにより、基板１の内部に変質部を形成する。この変質部は基板１の厚み方向、つまり基板１の主面に対して略垂直な方向に延伸する割断溝である。レーザー光としては、例えばフェムト秒レーザーが挙げられる。
（反射層形成工程）
反射層形成工程Ｓ１０４は、炭化物基板1の第２の主面側に、Ａｇを主成分とし酸化物あるいは窒化物９を含有する反射層７を形成する工程である。
反射層７に酸化物を含有させる場合を例に説明する。なお、窒化物を含有させる場合は酸化物を窒化物に置き換えればよい。例えばＡｇターゲットと酸化物ターゲットとを用いた同時スパッタリング法、Ａｇ及び酸化物を含む合金ターゲットを用いたスパッタリング法、又は、Ａｇ及び酸化物を含む合金蒸着材料を用いた蒸着法により形成することができる。これらのスパッタリング法や蒸着法を用いることで、反射層７中に酸化物が分散された反射層７を形成することができる。
合金ターゲットや合金蒸着材料に用いる合金は、Ａｇを主成分とし、Ａｇ中に酸化物９を含むことで合金としたものである。ここでは、酸化物９は、ナノサイズでＡｇ中に分散させている。また、蒸着法としては、合金蒸着材料を用いる場合の他、Ａｇからなる蒸着材料と、酸化物９からなる蒸着材料とを用いて、これらの蒸着材料を同時に蒸着させて反射層７を形成する方法を用いることもできる。スパッタリング法や蒸着法で使用するＡｇは純銀の場合も含む。
スパッタリング法や蒸着法のその他の条件や手順等は、公知の方法で行うことができる。
（ウェハ分割工程）
次に、切断領域部でウェハを切断し、個々の半導体発光素子をチップ状に分割する。ウェハ分割工程Ｓ１０５は、半導体層２０、電極及び反射層７が形成されたウェハをチップに分割する工程である。
以上の工程を経て、半導体発光素子１００を製造することができる。
＜第２実施形態＞
つぎに、第２実施形態に係る半導体素子について説明する。第２実施形態に係る半導体素子は半導体発光素子である。図２Ａは、第２実施形態に係る半導体発光素子の構成を模式的に示す底面図である。図２Ｂは、第２実施形態に係る半導体発光素子の構成を模式的に示す断面図であり、図２ＡのＩＩＢ−ＩＩＢ‘線における断面を示す。図３Ａ、図３Ｂは、第１、第２実施形態に係る半導体発光素子の炭化物基板と反射層との界面及び酸化物あるいは窒化物の状態を模式的に示す断面図である。
なお、第１実施形態と同様の構成を採るところについては、説明を省略することもある。
（半導体層及び電極）
半導体発光素子２００は、炭化物基板１０１の第１の主面上に、接合層１１０を介して、ｐ型窒化物半導体層１０４と、発光層１０３と、ｎ型窒化物半導体層１０２とを積層して備える。更に、半導体発光素子２００は、ｎ型窒化物半導体層１０２上の一部の領域にｎ側パッド電極１０８を備える。また、炭化物基板１０１の第１の主面に向かい合う第２の主面上に、ｐ側全面電極を兼ねる反射層１０７を備える。
半導体層の材料としては、第１実施形態と同様に、例えば、ＩｎＸＡｌＹＧａ１−Ｘ−ＹＮ（０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ＜１）等が好適に用いられる。ｎ側パッド電極１０８の材料としては、例えば、Ａｇ、Ａｌ、Ｎｉ、Ｒｈ、Ｔｉ、Ｐｔ、Ｐｄ、Ｍｏ、Ｃｒ、Ｗ、Ｃｕ、Ａｕ等の単体金属又はこれらの金属を主成分とする合金を用いることができる。或いは、前記の単体金属や、これらの金属を主成分とする合金を用いた積層構造とすることもできる。
（炭化物基板）
炭化物基板１０１は、結晶成長用基板から分離した素子構造に接合させる接合用基板である。基板が導電性を有することで、上下電極（対向電極）構造を採用することができる。また、素子構造に面内均一に給電しやすく、電力効率を高めやすい。炭化物基板１０１としては、熱伝導性や導電性に優れたＳｉＣ基板などが挙げられる。
（接合層１１０）
接合層１１０は、上述の接合用基板である炭化物基板１０１と、結晶成長用基板から分離した半導体層１２０と、を接合させる層である。この接合層１１０は、金属反射膜又は誘電体多層膜を含んでいることが好ましい。これにより、半導体発光素子２００では、素子構造から出射される光を接合層１１０の金属反射膜又は誘電体多層膜によって上方に効率良く反射させ、素子構造から出射される光が基板内部に進行することを抑制して、光の取り出し効率を高めることができる。なお、接合層１１０の金属反射膜又は誘電体多層膜は、素子構造に接して、又は、素子構造に接して設けられた導電性酸化物膜などの透光膜に接して、設けられることが、その光反射機能を発揮しやすいので好ましい。接合層に用いられる金属反射膜は、銀、アルミニウム、ロジウム、プラチナ、金、又はこれらの合金を用いることができ、なかでも光反射性に優れる銀又は銀合金が好ましい。接合層に用いられる誘電体多層膜は、例えばＮｂ２Ｏ５とＳｉＯ２とのの積層構造など、シリコン、チタン、ジルコニウム、ニオブ、タンタル、アルミニウムのうちのいずれか一種の酸化物又は窒化物の少なくとも２つを繰り返し積層したものを用いることができる。金属反射膜は、接合層の一部又は全部に設けられ、誘電体多層膜は、接合層の一部に設けられる。金属反射膜や誘電体多層膜が接合層の一部に設けられる場合、接合層の他の部位は、金、錫、プラチナ、パラジウム、ロジウム、ニッケル、タングステン、モリブデン、クロム、チタン、又はこれらの合金やそれらの組み合わせにより構成することができる。なお、接合層は、接合用基板である基板と、結晶成長用基板から分離した素子構造と、を表面活性化接合や熱圧着などにより直接接合する場合には、省略することができる。
（反射層１０７）
反射層１０７は、第１実施形態と同様である。酸化物、窒化物から選択される少なくとも１種の粒子を含有する銀合金層であり、素子構造側への光の反射率を向上させて、光の取り出し効率を向上させる層である。また、ｐ側全面電極としての機能を兼ねる。反射層１０７は、単層膜でも多層膜でもよい。反射層１０７は、スパッタ法、めっき法、蒸着法などにより形成することができる。反射層１０７に含有される酸化物あるいは窒化物１０９は、反射層１０７中に粒状の形態で分散されていたり、反射層１０７と炭化物基板１０１との界面に付着していたりする。
以下、実施例について説明する。図５Ａ〜図５Ｈは、それぞれ、実施例１〜６及び比較例１，２における成膜面に対してクロスカット法を施した後、成膜面側から撮影した写真である。
［実施例１］
密着性評価用サンプルを以下のようにして作製した。
まず、ＳｉＣ単結晶基板Ｃ面上に、ＡｇターゲットとＳｉ３Ｎ４ターゲットを用いた同時スパッタリング法により、Ｓｉ３Ｎ４を含有する反射層を１２０ｎｍの厚さで成膜した。なお、同時スパッタリングのＲＦパワーはともに２５０Ｗとした。更にスパッタリング法により、反射層上に、第１金属層としてＮｉ膜を１００ｎｍの厚さで、第２金属層としてＲｈ膜を２００ｎｍの厚さで、第３金属層としてＡｕ膜を５００ｎｍの厚さでこの順に成膜した。このようにして、ＳｉＣ単結晶基板Ｃ面上に積層膜を形成した。
［実施例２］
実施例２の製造工程では、実施例１のＳｉ３Ｎ４を含有する反射層の代わりに、ＺｎＯを含有する反射層を形成した以外は、実施例１と同様にして、実施例２の半導体発光素子を製造した。なお、ＺｎＯを含有する反射層はＡｇターゲットとＺｎＯターゲットを用いた同時スパッタリング法により形成した。なお、同時スパッタリングのＲＦパワーはともに２５０Ｗとした。
［実施例３］
実施例３の製造工程では、実施例１のＳｉ３Ｎ４を含有する反射層の代わりに、ＴｉＯ２を含有する反射層を形成した以外は、実施例１と同様にして、実施例３の半導体発光素子を製造した。なお、ＴｉＯ２を含有する反射層はＡｇターゲットとＴｉＯ２ターゲットを用いた同時スパッタリング法により形成した。なお、同時スパッタリングのＲＦパワーはともに２５０Ｗとした。
［実施例４］
実施例４の製造工程では、実施例１のＳｉ３Ｎ４を含有する反射層の代わりに、Ｔａ２Ｏ５を含有する反射層を形成した以外は、実施例１と同様にして、実施例４の半導体発光素子を製造した。なお、Ｔａ２Ｏ５を含有する反射層はＡｇターゲットとＴａ２Ｏ５ターゲットを用いた同時スパッタリング法により形成した。なお、同時スパッタリングのＲＦパワーはともに２５０Ｗとした。
［実施例５］
実施例５の製造工程では、実施例１のＳｉ３Ｎ４を含有する反射層の代わりに、ＨｆＯ２を含有する反射層を形成した以外は、実施例１と同様にして、実施例５の半導体発光素子を製造した。なお、ＨｆＯ２を含有する反射層はＡｇターゲットとＨｆＯ２ターゲットを用いた同時スパッタリング法により形成した。なお、同時スパッタリングのＲＦパワーはともに２５０Ｗとした。
［実施例６］
実施例６の製造工程では、実施例１のＳｉ３Ｎ４を含有する反射層の代わりに、Ｉｎ２Ｏ３を含有する反射層を形成した以外は、実施例１と同様にして、実施例６の半導体発光素子を製造した。なお、Ｉｎ２Ｏ３を含有する反射層はＡｇターゲットとＩｎ２Ｏ３ターゲットを用いた同時スパッタリング法により形成した。なお、同時スパッタリングのＲＦパワーはともに２５０Ｗとした。
［比較例１］
比較例１の製造工程では、実施例１のＳｉ３Ｎ４を含有する反射層の代わりに、純銀層を形成した以外は、実施例１と同様にして、比較例１の半導体発光素子を製造した。なお、純銀層はＡｇターゲットのみを用いたスパッタリング法により形成した。なお、スパッタリングのＲＦパワーは５００Ｗとした。
［比較例２］
比較例２の製造工程では、実施例１のＳｉ３Ｎ４を含有する反射層の代わりに、ＴｉＣを含有する反射層を形成した以外は、実施例１と同様にして、比較例２の半導体発光素子を製造した。なお、ＴｉＣを含有する反射層はＡｇターゲットとＴｉＣターゲットを用いた同時スパッタリング法により形成した。なお、同時スパッタリングのＲＦパワーはともに２５０Ｗとした。
上記実施例１、実施例２、実施例３、実施例４、実施例５、実施例６及び比較例１、比較例２のサンプルの成膜面に対して、クロスカット法（ＪＩＳ Ｋ５６００）を行った。テープ引き剥がし後の外観を成膜面側から観察した。観察は、キーエンス デジタルマイクロスコープＶＨＸ−７００Ｆ装置を用い、２５倍の条件で行った。
その結果、比較例１、比較例２ではＳｉＣ単結晶基板と反射層との界面で多く剥れていたのに対して、実施例１、実施例２、実施例３、実施例４、実施例５、実施例６では、それぞれＳｉ３Ｎ４を含有する反射層、ＺｎＯを含有する反射層、ＴｉＯ２を含有する反射層、Ｔａ２Ｏ５を含有する反射層、ＨｆＯ２を含有する反射層、Ｉｎ２Ｏ３を含有する反射層の剥れが無かった。なお、図５Ｇ、Ｈの比較例１、２の写真において、図５Ａ〜Ｆの実施例１〜６の写真と比較してクロスカット部以外の明度の異なる部位が、剥がれが生じた部位である。
以上、本発明に係る半導体素子及びその製造方法について、発明を実施するための形態により具体的に説明したが、本発明の趣旨はこれらの記載に限定されるものではなく、特許請求の範囲の記載に基づいて広く解釈されなければならない。また、これらの記載に基づいて種々変更、改変等したものも本発明の趣旨に含まれることはいうまでもない。
本開示の実施形態に係る半導体素子は、各種照明器具、車両搭載用照明、ディスプレイ、インジケータ等の発光素子を用いる全ての半導体発光装置に利用することができる。また、受光装置等の光素子を用いた装置の他、パワートランジスタ等の半導体装置、半導体電子デバイスにも応用することができる。
１、１０１ 炭化物基板
２、１０２ ｎ型窒化物半導体層
３、１０３ 発光層
４、１０４ ｐ型窒化物半導体層
５ ｐ側全面電極
６ ｐ側パッド電極
７、１０７ 反射層
１０８ ｎ側パッド電極
９、１０９ 酸化物あるいは窒化物
１１０ 接合層
２０、１２０ 半導体層
１００、２００ 半導体発光素子（半導体素子）
Ｂ 擬似的な遷移層

Claims (13)

  1. 半導体層と、
    炭化物基板と、
    酸化物、窒化物から選択される少なくとも１種の粒子を含有するＡｇを主成分とする反射層と、がこの順に配置され、
    前記酸化物、窒化物から選択される少なくとも１種の粒子は、前記炭化物基板と接し、若しくは、前記炭化物基板に近い側に配置されているか、又は前記炭化物基板側に偏在されている半導体素子。
  2. 前記酸化物、窒化物から選択される少なくとも１種の粒子は、前記反射層中に分散されている請求項１に記載の半導体素子。
  3. 前記酸化物、窒化物から選択される少なくとも１種の粒子の含有量は、前記反射層全質量に対し、０．０１質量％以上５質量％以下である請求項１又は請求項２に記載の半導体素子。
  4. 前記反射層は、Ｓｉ３Ｎ４、ＺｎＯ、ＴｉＯ２、Ｔａ２Ｏ５、ＨｆＯ２、Ｉｎ２Ｏ３から選択される少なくとも１種である前記酸化物、窒化物を含有する請求項１から請求項３の何れか１項に記載の半導体素子。
  5. 前記半導体素子は、半導体発光素子である請求項１から請求項４の何れか１項に記載の半導体素子。
  6. 炭化物基板上に半導体層を形成する工程と、
    前記炭化物基板における前記半導体層が設けられた面と反対側の面に、酸化物、窒化物から選択される少なくとも１種の粒子を含有するＡｇを主成分とする反射層を形成する工程と、を含み、
    前記反射層を形成する工程は、前記酸化物、窒化物から選択される少なくとも１種の粒子を、前記炭化物基板と接し、若しくは、前記炭化物基板に近い側に配置するか、又は前記炭化物基板側に偏在させる半導体素子の製造方法。
  7. 前記反射層を形成する工程は、スパッタリング法、又は、蒸着法である請求項６に記載の半導体素子の製造方法。
  8. 前記反射層を形成する工程は、Ａｇターゲットと酸化物ターゲットとを用いた同時スパッタリング法、Ａｇ及び酸化物を含む合金ターゲットを用いたスパッタリング法、又は、Ａｇ及び酸化物を含む合金蒸着材料を用いた蒸着法により形成される請求項６又は請求項７に記載の半導体素子の製造方法。
  9. 前記反射層を形成する工程は、Ａｇターゲットと窒化物ターゲットとを用いた同時スパッタリング法、Ａｇ及び窒化物を含む合金ターゲットを用いたスパッタリング法、又は、Ａｇ及び窒化物を含む合金蒸着材料を用いた蒸着法により形成される請求項６から請求項８の何れか１項に記載の半導体素子の製造方法。
  10. 前記酸化物、窒化物から選択される少なくとも１種の粒子は、前記反射層中に分散されている請求項６から請求項９の何れか１項に記載の半導体素子の製造方法。
  11. 前記酸化物、窒化物から選択される少なくとも１種の粒子の含有量は、前記反射層全質量に対し、０．０１質量％以上５質量％以下である請求項６から請求項１０の何れか１項に記載の半導体素子の製造方法。
  12. 前記反射層は、Ｓｉ３Ｎ４、ＺｎＯ、ＴｉＯ２、Ｔａ２Ｏ５、ＨｆＯ２、Ｉｎ２Ｏ３から選択される少なくとも１種である前記酸化物を含有する請求項６から請求項１１の何れか１項に記載の半導体素子の製造方法。
  13. 前記半導体素子は、半導体発光素子である請求項６から請求項１２の何れか１項に記載の半導体素子の製造方法。
JP2016234596A 2016-12-02 2016-12-02 半導体素子及びその製造方法 Active JP6834424B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016234596A JP6834424B2 (ja) 2016-12-02 2016-12-02 半導体素子及びその製造方法
US15/825,106 US10615312B2 (en) 2016-12-02 2017-11-29 Semiconductor element and method for manufacturing the same
US16/803,893 US10868219B2 (en) 2016-12-02 2020-02-27 Method for manufacturing semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016234596A JP6834424B2 (ja) 2016-12-02 2016-12-02 半導体素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2018093035A JP2018093035A (ja) 2018-06-14
JP6834424B2 true JP6834424B2 (ja) 2021-02-24

Family

ID=62244114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016234596A Active JP6834424B2 (ja) 2016-12-02 2016-12-02 半導体素子及びその製造方法

Country Status (2)

Country Link
US (2) US10615312B2 (ja)
JP (1) JP6834424B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11476399B2 (en) * 2017-11-29 2022-10-18 Panasonic Intellectual Property Management Co., Ltd. Jointing material, fabrication method for semiconductor device using the jointing material, and semiconductor device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005072148A (ja) 2003-08-21 2005-03-17 Mitsubishi Cable Ind Ltd 窒化物系半導体装置
US8174037B2 (en) * 2004-09-22 2012-05-08 Cree, Inc. High efficiency group III nitride LED with lenticular surface
JP2009245981A (ja) * 2008-03-28 2009-10-22 Toyota Central R&D Labs Inc Ｌｅｄ発光装置
JP2010263050A (ja) * 2009-05-01 2010-11-18 Showa Denko Kk 発光ダイオード及びその製造方法、並びに発光ダイオードランプ
JP2013021252A (ja) * 2011-07-14 2013-01-31 Toshiba Corp 半導体発光素子
JP2015516239A (ja) * 2012-05-09 2015-06-11 アメディカ コーポレイション 生体用インプラント及び関連器具の表面の化学的性質を変化させる方法
CN102709420B (zh) * 2012-06-21 2014-07-30 安徽三安光电有限公司 一种氮化镓基发光二极管
US9121100B2 (en) * 2012-12-14 2015-09-01 Intermolecular, Inc. Silver based conductive layer for flexible electronics
JP2014179063A (ja) * 2013-02-13 2014-09-25 Panasonic Corp タッチパネル
JP6187201B2 (ja) 2013-11-29 2017-08-30 日亜化学工業株式会社 発光装置用反射膜、並びに、それを備えるリードフレーム、配線基板、ワイヤ、及び発光装置
JP6176224B2 (ja) * 2013-12-25 2017-08-09 日亜化学工業株式会社 半導体素子及びそれを備える半導体装置、並びに半導体素子の製造方法
JP6197696B2 (ja) 2014-02-28 2017-09-20 日亜化学工業株式会社 発光装置の製造方法及び発光装置
JP6409457B2 (ja) 2014-09-29 2018-10-24 日亜化学工業株式会社 半導体発光素子及び発光装置
JP6398541B2 (ja) 2014-09-29 2018-10-03 日亜化学工業株式会社 リードフレーム及び発光装置

Also Published As

Publication number Publication date
US20200203575A1 (en) 2020-06-25
JP2018093035A (ja) 2018-06-14
US10615312B2 (en) 2020-04-07
US20180158991A1 (en) 2018-06-07
US10868219B2 (en) 2020-12-15

Similar Documents

Publication Publication Date Title
US6960485B2 (en) Light-emitting device using a group III nitride compound semiconductor and a method of manufacture
CN104409588B (zh) 半导体发光元件
CN101099223B (zh) 具有导电性金属衬底的发光二极管
KR101064020B1 (ko) 발광 소자 및 그 제조방법
TWI361500B (en) Nitride-based light emitting device and manufacturing method thereof
JP5073917B2 (ja) 電気的なコンタクトを有する光電子半導体チップならびに該光電子半導体チップを製造するための方法
JP2007335793A (ja) 半導体発光素子及びその製造方法
JP2009260316A (ja) 半導体発光素子およびそれを用いる照明装置
JP2008205005A (ja) ＧａＮ系ＬＥＤ素子
JP2007103690A (ja) 半導体発光装置及びその製造方法
US9640730B2 (en) Light emitting device
JP5258853B2 (ja) 半導体発光素子及びその製造方法
CN106449955A (zh) 一种垂直结构发光二极管及其制造方法
JP2008218878A (ja) ＧａＮ系ＬＥＤ素子および発光装置
JP2008182050A (ja) ＧａＮ系発光ダイオード素子
JP2010272592A (ja) 半導体発光素子
JP6040769B2 (ja) 発光素子及びその製造方法
JP6834424B2 (ja) 半導体素子及びその製造方法
CN100490193C (zh) 发光元件以及使用发光元件的照明装置
JP2006086254A (ja) 発光素子およびその製造方法ならびにその発光素子を用いた照明装置
KR101510382B1 (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법
CN103247732A (zh) 具有平整表面的电流扩散层的发光元件
JP6806446B2 (ja) 半導体素子及びその製造方法
JP6119906B2 (ja) 発光素子
JP2008192825A (ja) 半導体発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200820

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210118

R150 Certificate of patent or registration of utility model

Ref document number: 6834424

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250