JP6825989B2

JP6825989B2 - 発光装置

Info

Publication number: JP6825989B2
Application number: JP2017105856A
Authority: JP
Inventors: 照彦市村; 横山　良一; 良一横山; 雅彦西出; 鈴木　隆信; 隆信鈴木; 茂樹北村
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2017-05-29
Filing date: 2017-05-29
Publication date: 2021-02-03
Anticipated expiration: 2037-05-29
Also published as: JP2018200845A

Description

本発明は、有機ＬＥＤ（Organic Light Emitting diode：ＯＬＥＤ)素子等の発光ダイオード素子を備えた発光装置に関するものである。

従来の発光装置の１例を図４に示す。図４（ａ）は発光装置の全体の平面図、（ｂ）は（ａ）のＡ部及びＩＣ，ＬＳＩ等から成る駆動素子３４を拡大して示す回路図である。この発光装置は、有機ＬＥＤプリンタヘッド（ＯＬＥＤＰＨ）に適用されるものであり、ガラス基板等から成る長板状の基板３１の一面に、複数の発光ダイオード素子３３の発光（点灯）をそれぞれ駆動する複数の駆動回路ブロック３２と、基板３１の長手方向に沿って２列（２行または２段）に並べられて配置された複数の発光ダイオード素子３３と、駆動回路ブロック３２を構成する配線及び駆動回路ブロック３２と発光ダイオード素子３３を接続する配線とが、ＣＶＤ（Chemical Vapor Deposition）法等の薄膜形成法によって形成されている。複数の駆動回路ブロック３２は、複数の発光ダイオード素子３３の列に沿って列状に並べられており、例えば１つの駆動回路ブロック３２が４００個の発光ダイオード素子３３を駆動するものであり、その駆動回路ブロック３２が２０個並べられている。従って、発光ダイオード素子３３は合計で８０００個ある。また、基板３１の一面の一端部には駆動回路ブロック３２及び発光ダイオード素子３３を駆動し発光ダイオード素子３３の発光を制御する駆動素子３４が、チップオングラス（Chip On Glass：ＣＯＧ）方式等の実装方法によって、設置されている。また、基板３１の一面における駆動素子３４設置部の近傍の縁部に、フレキシブル回路基板（Flexible Printed Circuit：ＦＰＣ）３５が設置されている。このＦＰＣ３５は、駆動素子３４との間で駆動信号、制御信号等を入出力する。なお、図４において、符号３７で示す部位は、駆動素子３４と駆動回路ブロック３２を接続するデータ配線等の配線である。

図４（ｂ）に示すように、２列を成す２個の発光ダイオード素子３３ａ，３３ｂに対して１組の駆動回路が形成されており、１組の駆動回路は、シフトレジスタ４０、論理和否定（ＮＯＲ）回路４１、インバータ４２、ＣＭＯＳトランスファゲート素子４３ａ，４３ｂ、薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）４４ａ，４４ｂを有している。ＴＦＴ４４ａ，４４ｂの各ドレイン電極に有機ＬＥＤ素子等から成る発光ダイオード素子３３ａ，３３ｂがそれぞれ接続されている。また、ＴＦＴ４４ａ，４４ｂのそれぞれは、ゲート電極とソース電極との間の接続線上に容量素子４５ａ，４５ｂが接続されている。

１組の駆動回路は、以下のように順次動作する。シフトレジスタ４０は、クロック端子（ＣＬＫ）にハイ（「１」）のクロック信号（ＣＬＫ）が入力されるとともに入力端子（ｉｎ）にハイの同期信号（Ｖｓｙｎｃ）が入力されたときに、出力端子（Ｑ）からハイ（Ｈ：「１」）の信号が出力されるとともに反転出力端子（ＸＱ）からロー（Ｌ：「０」）の信号が出力される。次に、ＮＯＲ回路４１は、反転出力端子（ＸＱ）からローの信号が入力されるとともに反転イネーブル信号（ＸＥＮＢ）であるローの信号が入力されて、ハイの信号を出力する。次に、インバータ４２はローの信号を出力する。次に、ＣＭＯＳトランスファゲート素子４３ａは、ｎ型ＭＯＳトランジスタのゲート電極にＮＯＲ回路４１からのハイの信号が入力されるとともにｐ型ＭＯＳトランジスタのゲート電極にインバータ４２からローの信号が入力されてオン状態となり、データ信号（ＤＡＴＡ１１）を出力する。次に、データ信号（ＤＡＴＡ１１）がＴＦＴ４４ａのゲート電極に入力されてＴＦＴ４４ａがオン状態となり、データ信号（ＤＡＴＡ１１）に応じた電源電圧（ＶＤＤ）による電源電流が発光ダイオード素子３３ａに供給される。同時に、ＣＭＯＳトランスファゲート素子４３ｂは、ｎ型ＭＯＳトランジスタのゲート電極部にＮＯＲ回路４１からのハイの信号が入力されるとともにｐ型ＭＯＳトランジスタのゲート電極部にインバータ４２からローの信号が入力されてオン状態となり、データ信号（ＤＡＴＡ１２）を出力する。次に、データ信号（ＤＡＴＡ１２）がＴＦＴ４４ｂのゲート電極に入力されてＴＦＴ４４ｂがオン状態となり、データ信号（ＤＡＴＡ１２）に応じた電源電圧（ＶＤＤ）による電源電流が発光ダイオード素子３３ｂに供給される。以上の一連の動作が、次段の駆動回路によって順次実行されていき、すべての発光ダイオード素子３３が順次発光していく。

また図５は、他の従来例を示す図であり、基板３１の長手方向に沿って４列（４行または４段）に並べられて配置された複数の発光ダイオード素子３３を有する構成を示す。この場合、上側２列の発光ダイオード素子３３群に電源電流を供給する上側の駆動回路ブロック３２群と、下側２列の発光ダイオード素子３３群に電源電流を供給する下側の駆動回路ブロック３２群と、を有している。

また、図４、図５に示すように、基板３１の発光ダイオード素子搭載面の周縁部と、封止基板３６の基板３１に対向する面の周縁部とが、シール部材３８によって接着され封止されている。そして、シール部材３８の内側の空間には、アクリル樹脂等から成る絶縁層（図７の絶縁層５９に相当する）が、駆動回路ブロック３２、発光ダイオード素子３３、配線３７等のほとんどを覆うように配置されている。

図６は、図５のＢ部を拡大して示す部分拡大平面図、図７は、図６のＣ１−Ｃ２線における断面図である。これらの図に示すように、発光装置は、ガラス基板等の透光性を有する基板５１上に形成されたＴＦＴ６２と、ＴＦＴ６２上にアクリル樹脂、窒化シリコン（ＳｉＮ_x）等から成る絶縁層５７を挟んで積層された有機発光体部７１、及び有機発光体部７１とＴＦＴ６２のドレイン電極５６ｂとを導電接続するコンタクトホール７２を含んでいる。有機発光体部７１は、ＴＦＴ６２の側からコンタクトホール７２に電気的に接続された第１電極層５８、有機発光層６０、第２電極層６１が積層されており、絶縁層５７及び第１電極層５８上に有機発光層６０を囲むようにアクリル樹脂等から成る他の絶縁層５９が形成されている。

また、図５、図６において、符号３３Ｌで示す部位は第１電極層５８及び第２電極層６１によって有機発光層６０に直接的に電界が印加されて発光する発光部である。発光ダイオード素子３３は、平面視で、発光部３３Ｌ、その周囲の第１電極層５８及び有機発光層６０を含む部位である。また、第１電極層５８が陽極であってインジウム錫酸化物（Indium Tin Oxide ：ＩＴＯ）等の透明電極から成り、第２電極層６１が陰極であってＡｌ，Ａｌ−Ｌｉ合金，Ｍｇ−Ａｇ合金（Ａｇを５〜１０重量％程度含む），Ｍｇ−Ｃｕ合金（Ｃｕを５〜１０重量％程度含む）等の仕事関数が約４．０Ｖ以下と低く遮光性、光反射性を有する金属、合金から成る場合、有機発光層６０で発光した光は基板５１側から出射される。即ち、発光方向（図７の白抜き矢印で示す方向）が下方（底部方向）であるボトムエミッション型の発光装置となる。一方、第１電極層５８が陰極であって上記の遮光性、光反射性を有する金属またはそれらの合金から成り、第２電極層６１が陽極であって透明電極から成る場合、発光方向が上方（頂部方向）であるトップエミッション型の発光装置となる。

ＴＦＴ６２は、基板５１側から、ゲート電極５２、ゲート絶縁膜５３、チャネル部としてのポリシリコン膜５４及びポリシリコンに不純物をチャネル部よりも高濃度に含有させた高濃度不純物領域５４ａから成る半導体膜、窒化シリコン（ＳｉＮ_x），酸化シリコン（ＳｉＯ₂）等から成る絶縁膜５５、ソース電極５６ａ及びドレイン電極５６ｂが、順次積層された構成を有している。なお、図５において、符号５６ａＬで示す部位はソース電極５６ａにソース信号（電源電流）を伝達するソース信号線（電源配線）であり、符号５２Ｌで示す部位はゲート電極５２にゲート信号を伝達するゲート信号線である。各ゲート信号線５２Ｌに入力するゲート信号の電圧を制御することにより、各有機発光層６０の発光強度を制御することができる。すなわち、ソース信号線５６ａＬは電源配線として機能する。

また、図８は図４（ｂ）のＤ部を拡大して示す回路図であり、発光ダイオード素子３３ａと、そのカソード側（正電圧側）に配置された駆動用のＴＦＴ４４ａと、を示す。図８（ａ）に示すように、ＴＦＴ４４ａは、ゲート電極に駆動素子３４からゲート電圧（ＤＡＴＡ１２）Ｖｇが入力されており、ゲート電圧Ｖｇの電圧値によって発光ダイオード素子３３ａに印加される駆動電圧Ｖｓおよび駆動電流Ｉｄが制御される。なお、ゲート電圧Ｖｇは、駆動素子３４に含まれるＤＡＣ（Digital to Analog Convertor）回路部から供給される。

図８（ｂ）に示すように、発光ダイオード素子３３ａを発光させないオフ期間において、ゲート電圧Ｖｇはゲートオフ電圧Ｖｇｏｆｆであり、Ｖｇｏｆｆはアノード電圧Ｖａ（ＶＤＤ）に等しく一定であり、例えば１４Ｖである。発光ダイオード素子３３ａを発光させるオン期間において、ゲート電圧Ｖｇは、ゲート電圧オフゾーンＶｇｏｆｆｚ（１４Ｖ〜１２Ｖ）およびゲート電圧オンゾーンＶｇｏｎｚ（１２Ｖ〜８Ｖ）において電圧値が制御される。

図８（ｃ）に示すように、オフ期間において、駆動電圧Ｖｓは駆動オフ電圧Ｖｓｏｆｆであり、カソード電圧Ｖｃ（ＶＳＳ）に等しく一定であり、０Ｖである。オン期間において、駆動電圧Ｖｓは、駆動電圧オフゾーンＶｓｏｆｆｚ（０Ｖ〜２Ｖ）および駆動電圧オンゾーンＶｓｏｎｚ（２Ｖ〜６Ｖ）において電圧値が制御される。

また他の従来例として、１ラインに配列される複数の発光ダイオード素子と、電源側の給電点に接続される薄膜配線で形成した第１の電源線と、接地側の給電点に接続される薄膜配線で形成した第２の電源線とを備え、各発光ダイオード素子を第１の電源線および第２の電源線間に接続するラインヘッドであって、第１の電源線と第２の電源線間に、電源線の電圧変動抑制手段（コンデンサ）を接続したラインヘッドが提案されている（例えば、特許文献１を参照）。

特開２００５−１５３３７２号公報

しかしながら、図４〜図８に示す上記従来の発光装置においては、以下の問題点があった。図８（ｃ）に示すように、詳細な原因は不明であるが、発光装置がオフ期間からオン期間に切り替わった直後に、駆動電圧Ｖｓが駆動電圧オンゾーンＶｓｏｎｚ（４Ｖ〜６Ｖ）を超えた電圧値となるオーバーシュートが、２００μｓｅｃ（マイクロ秒）程度の期間発生していた。このオーバーシュートの期間には、駆動電流Ｉｄの最大値よりも大きい過電流が発光ダイオード素子３３ａに流れるために、発光装置を用いて感光ドラム等の感光部材を露光し印刷して得られた画像、印字に周期的な印刷ムラ、印字ムラが発生するという問題点があった。なお、上記オーバーシュートが発生する原因としては、Ｐ型半導体（ＰＭＯＳ）に特有のスロートラップ現象等が考えられる。

また、特許文献１に開示された電圧変動抑制手段はコンデンサであり、経時的にオーバーシュートの絶対値が大きくなったり、期間が長くなるという変動に対して対応することが非常に難しいという問題点があった。

本発明は、上記の問題点に鑑みて完成されたものであり、その目的は、発光ダイオード素子の駆動電圧がオフ期間からオン期間に切り替わった直後にオーバーシュートすることを効果的に抑えること、さらには経時的にオーバーシュートの絶対値が大きくなったり、オーバーシュートの期間が長くなるという変動があったとしても、対応できるようにすることである。

本発明の発光装置は、アノード電極およびカソード電極を有する発光ダイオード素子と、前記アノード電極に接続され、前記発光ダイオード素子に印加される駆動電圧を制御することによって前記発光ダイオード素子のオン、オフを制御するスイッチ素子と、を有す
る発光装置であって、前記スイッチ素子は、前記発光ダイオード素子のオフ時に、前記発光ダイオード素子の順方向電圧以下の電圧を前記発光ダイオード素子に印加するｐチャネル薄膜トランジスタであり、そのゲート電極にゲート電圧を制御するゲート電圧制御手段が接続されており、前記ゲート電圧制御手段は、前記発光ダイオード素子のアノード電圧（ただし、アノード電圧は電源電圧に等しい）をＶ１、前記順方向電圧をＶ２としたとき、前記オフ時に（Ｖ１−Ｖ２）以上でＶ１未満の前記ゲート電圧を前記ゲート電極に印加する構成である。

本発明の発光装置は、好ましくは、前記アノード電圧は１４Ｖであり、前記順方向電圧は０．５Ｖ〜２Ｖである。

また本発明の発光装置は、好ましくは、前記発光ダイオード素子と前記スイッチ素子を接続する接続線に前記発光ダイオード素子と並列に接続されたバイパス回路を有しており、前記バイパス回路は、前記発光ダイオード素子のオフ時に前記発光ダイオード素子よりも低抵抗であり、前記発光ダイオード素子のオン時に前記発光ダイオード素子よりも高抵抗である。

また本発明の発光装置は、好ましくは、前記バイパス回路は、ｎチャネル薄膜トランジスタを有しており、前記ｎチャネル薄膜トランジスタは、ドレイン電極が前記発光ダイオード素子の前記カソード電極に接している。

本発明の発光装置は、アノード電極およびカソード電極を有する発光ダイオード素子と、前記アノード電極に接続され、前記発光ダイオード素子に印加される駆動電圧を制御することによって前記発光ダイオード素子のオン、オフを制御するスイッチ素子と、を有する発光装置であって、前記スイッチ素子は、前記発光ダイオード素子のオフ時に、前記発光ダイオード素子の順方向電圧以下の電圧を前記発光ダイオード素子に印加するｐチャネル薄膜トランジスタであり、そのゲート電極にゲート電圧を制御するゲート電圧制御手段が接続されており、前記ゲート電圧制御手段は、前記発光ダイオード素子のアノード電圧（ただし、アノード電圧は電源電圧に等しい）をＶ１、前記順方向電圧をＶ２としたとき、前記オフ時に（Ｖ１−Ｖ２）以上でＶ１未満の前記ゲート電圧を前記ゲート電極に印加する構成であることから、以下の効果を奏する。スイッチ素子は、発光ダイオード素子のオフ時に、０Ｖを超え発光ダイオード素子の順方向電圧以下の電圧を発光ダイオード素子に印加しているので、オフ期間に発光ダイオード素子に印加される電圧と、オン期間に発光ダイオード素子に印加される駆動電圧との電位差が、従来よりも小さくなる。その結果、オフ期間からオン期間に切り替わった直後に駆動電圧がオーバーシュートすることを効果的に抑えることができる。また、経時的にオーバーシュートの絶対値が大きくなったり、オーバーシュートの期間が長くなるという変動があったとしても、ｐチャネル薄膜トランジスタのゲート電圧を制御することによって、オーバーシュートの変動に対応してオーバーシュートを効果的に抑えることができる。

本発明の発光装置は、前記アノード電圧は１４Ｖであり、前記順方向電圧は０．５Ｖ〜２Ｖである場合、経時的にオーバーシュートの絶対値が大きくなったり、オーバーシュー
トの期間が長くなるという変動があったとしても、ｐチャネル薄膜トランジスタのゲート電圧を制御することによって、オーバーシュートの変動に対応してオーバーシュートを確実に抑えることができる。

また本発明の発光装置は、前記発光ダイオード素子と前記スイッチ素子を接続する接続線に前記発光ダイオード素子と並列に接続されたバイパス回路を有しており、前記バイパス回路は、前記発光ダイオード素子のオフ時に前記発光ダイオード素子よりも低抵抗であり、前記発光ダイオード素子のオン時に前記発光ダイオード素子よりも高抵抗である場合、発光ダイオード素子のオフ時に、主にバイパス回路に上記電圧によって生じた電流が流れ、発光ダイオード素子に電流が殆ど流れないようにすることができる。その結果、発光ダイオード素子のオフ時に発光ダイオード素子が発光することを抑えることができる。また、発光ダイオード素子のオン時に、主に発光ダイオード素子に駆動電流が流れ、バイパス回路に電流が殆ど流れないようにすることができる。その結果、発光ダイオード素子のオン時に発光ダイオード素子を効率的に駆動することができる。上記の動作は、発光ダイオード素子は、順方向電圧（０．５Ｖ〜２Ｖ程度）以下の印加電圧では殆ど電流が流れない高抵抗状態となり、順方向電圧を超える印加電圧では急激に電流が流れ出す低抵抗状態となるという特性によって、実現できる。

また本発明の発光装置は、前記バイパス回路は、ｎチャネル薄膜トランジスタを有しており、前記ｎチャネル薄膜トランジスタは、ドレイン電極が前記発光ダイオード素子の前記カソード電極に接している場合、ｎチャネル薄膜トランジスタのドレイン電極に接続される配線を省くことができるとともに、カソード電極の面積が大きくなる。その結果、小型化された発光装置となるとともに、カソード電極が低抵抗化されてカソード電圧が安定する。そうすると、発光ダイオード素子およびその周辺の回路におけるインダクタンス等の回路定数が経時的に変動することを抑えて、オーバーシュートの発生を抑えることができる。

図１（ａ），（ｂ），（ｃ）は、本発明の発光装置について実施の形態の１例を示す図であり、（ａ）は発光ダイオード素子およびスイッチ素子の回路図、（ｂ）はオフ期間及びオン期間における、ｐチャネル薄膜トランジスタから成るスイッチ素子のゲート電圧を示すグラフ、（ｃ）はオフ期間及びオン期間における、発光ダイオード素子に印加される駆動電圧を示すグラフである。図２は、本発明の発光装置について実施の形態の他例を示す図であり、図１の構成において発光ダイオード素子と並列にバイパス回路が接続された構成の回路図である。図３は、本発明の発光装置について実施の形態の他例を示す図であり、図２の構成においてバイパス回路を構成するｎチャネル薄膜トランジスタのドレイン電極が発光ダイオード素子のカソード電極に接している構成の回路図である。図４（ａ），（ｂ）は、従来の発光装置の１例を示すものであり、（ａ）は発光装置の平面図、（ｂ）は発光装置の回路図である。図５は、従来の発光装置の他例を示すものであり、発光装置の平面図である。図６は、図５のＢ部を拡大して示す部分拡大平面図である。図７は、図６のＣ１−Ｃ２線における断面図である。図８（ａ），（ｂ），（ｃ）は、図４の発光装置を示すものであり、（ａ）は図４のＤ部を拡大して示す回路図、（ｂ）はオフ期間およびオン期間における駆動用のＴＦＴのゲート電圧Ｖｇを示すグラフ、（ｃ）はオフ期間およびオン期間における発光ダイオード素子の駆動電圧Ｖｓを示すグラフである。

以下、本発明の発光装置の実施の形態について、図面を参照しながら説明する。但し、以下で参照する各図は、本発明の発光装置の実施の形態における構成部材のうち、本発明の発光装置を説明するための主要な構成部材を示している。従って、本発明の発光装置は、図に示されていない回路基板、配線導体、制御ＩＣ，ＬＳＩ等の周知の構成部材を備えていてもよい。なお、本発明の発光装置を示す図１〜図３において、従来例を示す図８と同じ部位には同じ符号を付しており、それらの詳細な説明は省く。

図１（ａ）は、本発明の発光装置について実施の形態の１例を示す図であり、発光装置を構成する発光ダイオード素子およびスイッチ素子の回路図である。同図に示すように、本発明の発光装置は、アノード電極３３ａａおよびカソード電極３３ａｃを有する発光ダイオード素子３３ａと、発光ダイオード素子３３ａのアノード電極３３ａａに接続され、発光ダイオード素子３３ａに印加される駆動電圧を制御することによって発光ダイオード素子３３ａのオン、オフを制御するスイッチ素子としてのＴＦＴ４４ａと、を有する発光装置であって、ＴＦＴ４４ａは、発光ダイオード素子３３ａのオフ時に、０Ｖを超え発光ダイオード素子３３ａの順方向電圧（０．５Ｖ〜２Ｖ程度）以下の電圧を発光ダイオード素子３３ａに印加する構成である。この構成により以下の効果を奏する。ＴＦＴ４４ａは、発光ダイオード素子３３ａのオフ時に、０Ｖを超え発光ダイオード素子３３ａの順方向電圧以下の電圧Ｖｓｏｆｆａ（図１（ｃ）に記載）を発光ダイオード素子３３ａに印加しているので、オフ期間に発光ダイオード素子３３ａに印加される電圧Ｖｓｏｆｆａと、オン期間に発光ダイオード素子３３ａに印加される駆動電圧Ｖｓとの電位差が、従来よりも小さくなる。その結果、オフ期間からオン期間に切り替わった直後に駆動電圧Ｖｓがオーバーシュートすることを効果的に抑えることができる。

本発明の発光装置は、ＴＦＴ４４ａは、ｐチャネルＴＦＴであり、そのゲート電極にゲート電圧を制御するゲート電圧制御手段が接続されている。これにより、経時的にオーバーシュートの絶対値が大きくなったり、オーバーシュートの期間が長くなるという変動があったとしても、ｐチャネルＴＦＴのゲート電圧を制御することによって、オーバーシュートの変動に対応してオーバーシュートを効果的に抑えることができる。図１（ａ）に示すゲート電圧制御手段は、駆動素子３４に含まれるＤＡＣ回路部と、ＤＡＣ回路部の出力の電位を制御する可変抵抗１と、から成るが、この構成に限らず、駆動素子３４に含まれるＲＡＭ，ＲＯＭ等のプログラマブル領域から成る、ＤＡＣ回路部の制御部であってもよい。あるいは、ゲート電圧制御手段は、ＩＣ，ＬＳＩ等の他の駆動素子であってもよく、さらには基板上にＣＶＤ法等の薄膜形成法によって形成された、低温ポリシリコン（Low-Temperature Poly Silicon：ＬＴＰＳ）から構成された薄膜回路であってもよい。

図１（ｂ）はオフ期間及びオン期間における、ｐチャネルＴＦＴから成るスイッチ素子４４ａのゲート電圧Ｖｇを示すグラフである。同図に示すように、オフ期間において、ゲート電圧Ｖｇはアノード電圧（ＶＤＤ：１４Ｖ）よりも小さいゲート低電圧Ｖｇｏｆｆａ（例えば、１２Ｖ）とされる。これにより、オフ期間に発光ダイオード素子３３ａに電圧Ｖｓｏｆｆａ（例えば、２Ｖ）を印加することができる。電圧Ｖｓｏｆｆａは、０Ｖを超え発光ダイオード素子３３ａの順方向電圧（０．５Ｖ〜２Ｖ程度）以下の電圧であることから、ゲート電圧Ｖｇｏｆｆａは、（アノード電圧−順方向電圧）以上でアノード電圧未満の範囲内の電圧値となる。なお、図１（ｂ）において、Ｖｇｏｆｆｚはオン期間におけるゲート電圧オフゾーン（１２Ｖ〜１０Ｖ）、Ｖｇｏｎｚはオン期間におけるゲート電圧オンゾーン（１０Ｖ〜８Ｖ）である。

図１（ｃ）はオフ期間及びオン期間における、発光ダイオード素子３３ａに印加される駆動電圧Ｖｓを示すグラフである。同図に示すように、オフ期間において、電圧Ｖｓｏｆｆａ（例えば、２Ｖ）が発光ダイオード素子３３ａに印加される。その結果、電圧Ｖｓｏｆｆａと、オン期間に発光ダイオード素子３３ａに印加される駆動電圧Ｖｓとの電位差が、最大で４Ｖとなり、図８に示す従来の最大値６Ｖよりも小さくなる。なお、図１（ｃ）において、Ｖｓｏｆｆｚはオン期間における駆動電圧オフゾーン（２Ｖ〜４Ｖ）、Ｖｓｏｎｚはオン期間における駆動電圧オンゾーン（４Ｖ〜６Ｖ）である。

本発明の発光装置において、電圧Ｖｓｏｆｆａは、１Ｖ〜２Ｖ程度であることが好ましい。１Ｖ未満では、オーバーシュートの発生を抑えにくくなる傾向がある。２Ｖを超えると、発光ダイオード素子３３ａのオフ時にその順方向電圧を超える電圧が発光ダイオード素子３３ａに印加されるために、発光ダイオード素子３３ａの発光がオフ時に目立ちやすくなる傾向がある。

本発明の発光装置は、図２に示すように、発光ダイオード素子３３ａとＴＦＴ４４ａを接続する接続線３に発光ダイオード素子３３ａと並列に接続されたバイパス回路２を有しており、バイパス回路２は、発光ダイオード素子３３ａのオフ時に発光ダイオード素子３３ａよりも低抵抗であり、発光ダイオード素子３３ａのオン時に発光ダイオード素子３３ａよりも高抵抗であることが好ましい。この場合、発光ダイオード素子３３ａのオフ時に、主にバイパス回路２に電圧Ｖｓｏｆｆａによって生じた電流Ｉｄａ（２μＡ〜４μＡ程度）が流れ、発光ダイオード素子３３ａに電流が殆ど流れないようにすることができる。その結果、発光ダイオード素子３３ａのオフ時に発光ダイオード素子３３ａが発光することを抑えることができる。また、発光ダイオード素子３３ａのオン時に、主に発光ダイオード素子３３ａに駆動電流が流れ、バイパス回路２に電流が殆ど流れないようにすることができる。その結果、発光ダイオード素子３３ａのオン時に発光ダイオード素子３３ａを効率的に駆動することができる。上記の動作は、発光ダイオード素子３３ａは、順方向電圧（０．５Ｖ〜２Ｖ程度）以下の印加電圧では殆ど電流が流れない高抵抗状態となり、順方向電圧を超える印加電圧では急激に電流が流れ出す低抵抗状態となるという特性によって、実現できる。

バイパス回路２は、接続線３に発光ダイオード素子３３ａと並列に接続されたｎチャネルＴＦＴ２ａと、ｎチャネルＴＦＴ２ａのゲート電極に接続され、ｎチャネルＴＦＴ２ａに電流Ｉｄａが流れる程度の正電圧をゲート電極に印加する電源２ｂと、から構成される。

また本発明の発光装置は、バイパス回路２は、発光ダイオード素子３３ａのオフ時に電圧Ｖｓｏｆｆａによって生じた電流Ｉｄａが流れ、発光ダイオード素子３３ａのオン時に電流が流れないことが好ましい。この場合、発光ダイオード素子３３ａのオフ時に発光ダイオード素子３３ａが発光することを防ぐことができ、発光ダイオード素子３３ａのオン時に発光ダイオード素子３３ａをより効率的に駆動することができる。

また本発明の発光装置は、図３に示すように、バイパス回路２は、ｎチャネルＴＦＴ２ａを有しており、ｎチャネルＴＦＴ２ａは、ドレイン電極２ａｄが発光ダイオード素子３３ａのカソード電極３３ａｃに接していることが好ましい。この場合、ｎチャネルＴＦＴ２ａのドレイン電極２ａｄに接続される配線を省くことができるとともに、カソード電極３３ａｃの面積が大きくなる。その結果、小型化された発光装置となるとともに、カソード電極３３ａｃが低抵抗化されてカソード電圧が安定する。そうすると、発光ダイオード素子３３ａおよびその周辺の回路におけるインダクタンス等の回路定数が経時的に変動することを抑えて、オーバーシュートの発生を抑えることができる。

ｎチャネルＴＦＴ２ａのドレイン電極２ａｄが発光ダイオード素子３３ａのカソード電極３３ａｃに接している構成は、図７に示すＴＦＴ６２（図１〜図３のＴＦＴ４４ａに相当する）と同様の構成である。すなわち、ｎチャネルＴＦＴ２ａのドレイン電極２ａｄが、コンタクトホールを介して発光ダイオード素子３３ａのカソード電極３３ａｃ（図７の第２の電極層６１に相当し、Ａｌ等から成る）に接続されている構成である。この構成は、ｎチャネルＴＦＴ２ａのドレイン電極２ａｄを覆う絶縁層に、コンタクトホールとなる貫通孔をドレイン電極２ａｄに達するように形成し、貫通孔を通してドレイン電極２ａｄの一部が露出した状態とする。その状態で、露出したドレイン電極２ａｄの一部と、貫通孔の側面と、を覆うカソード電極３３ａｃを蒸着法等によって成膜する。これにより、ドレイン電極２ａｄがカソード電極３３ａｃに接している構成となる。

本発明の発光装置は、例えばその発光ダイオード素子３３ａの発光部が有機発光層を有するものであるが、発光部は、第１の電極層、有機発光層、第２の電極層が積層されて構成される。陽極である第１の電極層に用いられる透明電極は、インジウム錫酸化物（ＩＴＯ）、インイジウム亜鉛酸化物（ＩＺＯ）、酸化珪素を添加したインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）、リン，ボロンを含むシリコン（Ｓｉ）等の導電性材料であって透光性を有する材料から成る。陰極である第２の電極層は、Ａｌ，Ａｌ−Ｌｉ合金，Ｍｇ−Ａｇ合金（Ａｇを５〜１０重量％程度含む），Ｍｇ−Ｃｕ合金（Ｃｕを５〜１０重量％程度含む）等の仕事関数が約４．０Ｖ以下と低く遮光性、光反射性を有する金属、合金から成る。

有機発光層は、バックライトが不要な自発光型の有機電界発光性を有するものである。例えば有機発光層は数１００ｎｍ程度の厚みを有する積層構造体であり、陰極側から電子輸送層、発光層、正孔輸送層、正孔注入層、陽極を積層したものである。電極層間の各層の厚みは数ｎｍ〜数１００ｎｍ程度である。電極層を含む厚みは１μｍ程度である。有機発光層の発光層の発光材料としては、低分子蛍光色素材料、蛍光性の高分子材料、金属錯体材料等が採用し得る。

発光層に正孔を注入しやすくするためには発光層のイオン化エネルギーが６．０ｅＶ以下であることがよく、発光層に電子を注入しやすくするためには発光層の電子親和力が２．５ｅＶ以上であることがよい。発光層の発光材料としては、トリス（8-キノリノラト）アルミニウム錯体（Ａｌｑ）、ビス（ベンゾキノリノラト）ベリリウム錯体（ＢｅＢｑ）、トリ（ジベンゾイルメチル）フェナントロリンユーロピウム錯体（Ｅｕ（ＤＢＭ）₃（Ｐｈｅｎ））、ジトルイルビニルビフェニル（ＤＴＶＢｉ）などがある。高分子材料としては、蛍光性のポリ（p−フェニレンビニレン）、ポリアルキルチオフェン等のπ共役高分子があり、これらの高分子材料は置換基の導入によってキャリア輸送性を制御することができる。電子輸送層の材料としては、アントラキノジメタン誘導体、ジフェニルキノン誘導体、オキサジアゾール誘導体、ペリレンテトラカルボン酸誘導体等が採用し得る。正孔輸送層の材料としては、1,1-ビス（4-ジ-p-アミノフェニル）シクロヘキサン、トリフェニルアミン誘導体、カルバゾール誘導体等が採用し得る。正孔輸送層に正孔を注入する正孔注入層の材料としては、銅フタロシアニン、無金属フタロシアニン、芳香族ジアミン等が採用し得る。

第１の電極層、有機発光層、第２の電極層は、蒸着法、スパッタリング法等の薄膜形成法等によって形成され得る。例えば、第１の電極層はスパッタリング法等によって形成でき、有機発光層は真空蒸着法、インクジェット法、スピンコート法、印刷法等によって形成でき、第２の電極層は電子ビーム（Electron Beam：ＥＢ）蒸着法、スパッタリング法等によって形成できる。

発光ダイオード素子３３ａを駆動制御等する各ＴＦＴは、基板側から、ゲート電極、ゲート絶縁膜、チャネル部としてのポリシリコン膜及びポリシリコンに不純物をチャネル部よりも高濃度に含有させた高濃度不純物領域から成る半導体膜、窒化シリコン（ＳｉＮ_x），酸化シリコン（ＳｉＯ₂）等から成る絶縁膜、ソース電極及びドレイン電極が、順次積層された構成を有している。ＴＦＴを構成する半導体は低温ポリシリコン（Low-Temperature Poly Silicon：ＬＴＰＳ）、アモルファスシリコン、インジウムガリウム亜鉛酸化物（Indium Gallium Zinc Oxide：ＩＧＺＯ）等の酸化物半導体などから成っていてもよい。またＴＦＴは、ゲート電極がチャネル部の下方にあるボトムゲート型のＴＦＴであるか、またはゲート電極がチャネル部の上方にあるトップゲート型のＴＦＴであってもよく、さらにゲート電極がチャネル部の下方及び上方の双方にあるダブルゲート型のＴＦＴであってもよい。トップゲート型のＴＦＴ、ダブルゲート型のＴＦＴは、一般に遮光性を有する金属等から成るゲート電極がチャネル部の上方にあるので、チャネル部に光が入り込むことをより抑えることができ好適である。

なお、本発明の発光装置は、上記実施の形態に限定されるものではなく、適宜の変更、改良が施されていてもよい。

本発明の発光装置は、高速のスイッチング動作が要求される、有機ＬＥＤプリンタヘッド（ＯＬＥＤＰＨ）、光通信装置等に好適に用いられる。本発明の発光装置は、例えばＯＬＥＤＰＨとして構成する場合、長板状の基板の長手方向に複数の発光ダイオード素子を列状に並ぶように形成する。また、基板上に複数の発光ダイオード素子を２次元的（平面的）に並ぶように配置することによって有機ＥＬ表示装置として構成し得る。さらに本発明の発光装置を用いた有機ＥＬ表示装置は、各種の電子機器に適用できる。その電子機器としては、照明装置、自動車経路誘導システム（カーナビゲーションシステム）、船舶経路誘導システム、航空機経路誘導システム、自動車等の乗り物の計器用インジケータ、インスツルメントパネル、スマートフォン端末、携帯電話、タブレット端末、パーソナルデジタルアシスタント（ＰＤＡ）、ビデオカメラ、デジタルスチルカメラ、電子手帳、電子書籍、電子辞書、パーソナルコンピュータ、複写機、ゲーム機器の端末装置、テレビジョン、商品表示タグ、価格表示タグ、産業用のプログラマブル表示装置、カーオーディオ、デジタルオーディオプレイヤー、ファクシミリ、プリンター、現金自動預け入れ払い機（ＡＴＭ）、自動販売機、医療用表示装置、ヘッドマウントディスプレイ（ＨＭＤ）、デジタル表示式腕時計、スマートウォッチなどがある。

１可変抵抗
２バイパス回路
２ａｎチャネルＴＦＴ
２ａｄドレイン電極
２ｂ電源
３接続線
３３ａ発光ダイオード素子
３３ａａアノード電極
３３ａｃカソード電極
４６ａｐチャネルＴＦＴ
Ｖｓｏｆｆａ電圧
Ｉｄａ電流

Claims

アノード電極およびカソード電極を有する発光ダイオード素子と、
前記アノード電極に接続され、前記発光ダイオード素子に印加される駆動電圧を制御することによって前記発光ダイオード素子のオン、オフを制御するスイッチ素子と、を有する発光装置であって、
前記スイッチ素子は、前記発光ダイオード素子のオフ時に、前記発光ダイオード素子の順方向電圧以下の電圧を前記発光ダイオード素子に印加するｐチャネル薄膜トランジスタであり、そのゲート電極にゲート電圧を制御するゲート電圧制御手段が接続されており、
前記ゲート電圧制御手段は、前記発光ダイオード素子のアノード電圧（ただし、アノード電圧は電源電圧に等しい）をＶ１、前記順方向電圧をＶ２としたとき、前記オフ時に（Ｖ１−Ｖ２）以上でＶ１未満の前記ゲート電圧を前記ゲート電極に印加する発光装置。
前記アノード電圧は１４Ｖであり、前記順方向電圧は０．５Ｖ〜２Ｖである請求項１に記載の発光装置。
前記発光ダイオード素子と前記スイッチ素子を接続する接続線に前記発光ダイオード素子と並列に接続されたバイパス回路を有しており、
前記バイパス回路は、前記発光ダイオード素子のオフ時に前記発光ダイオード素子よりも低抵抗であり、前記発光ダイオード素子のオン時に前記発光ダイオード素子よりも高抵抗である請求項１または請求項２に記載の発光装置。
前記バイパス回路は、ｎチャネル薄膜トランジスタを有しており、
前記ｎチャネル薄膜トランジスタは、ドレイン電極が前記発光ダイオード素子の前記カソード電極に接している請求項３に記載の発光装置。