JP6823669B2 - ２つの回路支持体の間に配置されたデバイスを有する電子モジュールおよびこのような電子モジュールの接合方法 - Google Patents

２つの回路支持体の間に配置されたデバイスを有する電子モジュールおよびこのような電子モジュールの接合方法 Download PDF

Info

Publication number
JP6823669B2
JP6823669B2 JP2018560067A JP2018560067A JP6823669B2 JP 6823669 B2 JP6823669 B2 JP 6823669B2 JP 2018560067 A JP2018560067 A JP 2018560067A JP 2018560067 A JP2018560067 A JP 2018560067A JP 6823669 B2 JP6823669 B2 JP 6823669B2
Authority
JP
Japan
Prior art keywords
circuit support
mounting surface
contact region
module
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018560067A
Other languages
English (en)
Other versions
JP2019515512A5 (ja
JP2019515512A (ja
Inventor
ビーグル，トマス
ヘンスラー，アレクサンダー
ノイゲバウアー，シュテファン
プフェッファーライン，シュテファン
シュトロギース，ヨルク
ヴィルケ，クラウス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JP2019515512A publication Critical patent/JP2019515512A/ja
Publication of JP2019515512A5 publication Critical patent/JP2019515512A5/ja
Application granted granted Critical
Publication of JP6823669B2 publication Critical patent/JP6823669B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/164—Material
    • H01L2924/1659—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明は、次の構成要素を有し、すなわち
電子デバイスのための第１の実装面を有する第１の回路支持体と、
電子デバイスのための第２の実装面を有する第２の回路支持体であって、第２の実装面が第１の回路支持体の第１の実装面の方向に向けられて第１の実装面に結合されている、第２の回路支持体と、
第１の実装面にも第２の実装面にも結合されている少なくとも１つの電子デバイスと、を有する電子モジュールに関する。
さらに、本発明はこのような電子モジュールの接合方法に関する。
冒頭に述べた如きモジュールは、例えば特許文献１から公知である。この特許文献１に記載されているデバイスは、上面と下面に接触面を有するパワーデバイスである。そのデバイスの下面はセラミック基板に導電接続されている。蓋の形をした第２の回路支持体がそのデバイスの上面での接触を可能にし、この回路支持体は導体路を有し、これらの導体路が第１の回路支持体での接触、即ち異なる平面での接触を可能にする。従って、その蓋状の回路支持体は空洞部を形成するのに適しており、その空洞部において、異なる配線平面が生じるように、前記デバイスを両回路支持体の間に保持することができる。この場合に、異なる配線平面および異なる部品における接触が必要であるために、静的に過剰決定された系が生じ、従って信頼性のある接触のためには、公差補償が必要である。
類似の形をしたモジュールにおいて公差補償をするために、特許文献２によれば、その解決策が示されている。この特許文献によれば蓋状の回路支持体が塑性変形可能な複数の層から構成されており、これらの層間には配線および接触のための層も設けられている。この蓋状の回路支持体がデバイス実装後に第１の回路支持体上に載置され、接触部のはんだ付けの間、その蓋状の回路支持体に接合力が加えられる。その際に蓋状の回路支持体は変形し、同時に公差が補償される。はんだ付けに必要な熱は、同時に蓋状の回路支持体の材料が硬化することをもたらし、同時にデバイスのための封止された空洞部が生じ得る。
さらに、特許文献３から、蓋部によって形成される空洞部において、デバイスも周辺から封止できることは公知である。蓋部が封止材によりデバイス用の基板上に取り付けられており、それによって空洞部は周辺から封止されている。さらに、デバイスと蓋部との間に熱結合材料を設けることができ、この熱結合材料は、デバイス内に生じる熱を吸収することができる。
明らかのように、上述の解決策が複雑であればあるほど、それだけ一層多い機能を回路支持体内に組み込まなければならない。同時に、信頼性の高い接触は、上述の系の静的な過剰決定が原因で問題を引き起こす。
独国特許出願公開第１０２０１４２０６６０１号明細書 独国特許出願公開第１０２０１４２０６６０８号明細書 米国特許出願公開第２０１１／０１２７６６３号明細書
従って、本発明の課題は、デバイスが２つの回路支持体の間に保持されて電気的に接触させられなければならない電子モジュールを、一方ではデバイスの信頼性の高い接触が可能にされ、他方では構成要素のコスト効率のよい製造および組立が可能であるように改善することにある。
この課題は、冒頭に述べた電子モジュールにより、本発明によれば、第１の回路支持体が、第１の回路支持体と前記デバイスとの間に形成された接触領域において、該接触領域を取り囲んでいる第１の回路支持体に比べても第２の回路支持体に比べても第１の実装面に対して垂直な方向に撓みやすく形成されていることによって達成される。本発明によれば、このように撓みやすく形成されていることによって、次のことを達成することができる。即ち、関係している接合部品同士（即ち、両回路支持体、デバイスおよび接合補助材料、例えばはんだ材料または焼結材料からなるデポー）の寸法公差および位置公差が、接合時に、接合方向に、従って第１の実装面に対して垂直な方向に、好ましくは第２の実装面に対して垂直な方向にも、接触領域が撓むことによって補償できることである。その際に複数または１つのデバイスと第１および／または第２の回路支持体との結合は、電気的および／または熱的に行われ得る。以下において１つの回路支持体または両回路支持体を問題にする場合には、常に第１の回路支持体および第２の回路支持体を意味し、もしくは第１の回路支持体か第２の回路支持体かが重要でないならこれらの回路支持体のうちの一方を意味する。
従って、撓みやすい接触領域による、即ちデバイスが場合によっては接合補助物質の助けにより装着されている領域による公差の補償は、非常に重要である。というのも、電子モジュールが多数の形成すべき接続のために静的に過剰決定されているからである。それゆえ接合部品同士のもとでさまざまの結果になり得る公差は、これらの複数の接合部品の少なくとも一部の可撓性によって補償されなければならない。この可撓性は、最も簡単な場合、第１の回路支持体において実現するのが有利である。モジュールは簡単に接合可能であり、その接合個所は有利に高い信頼性で形成される。
本発明の有利な実施形態によれば、前記接触領域が嵌め合い部材上にあって、その嵌め合い部材が第１の回路支持体における切り抜き部への嵌め合わせにより取り付けられており、前記嵌め合い部材が前記切り抜き部内で第１の実装面に対して垂直に移動可能である。前記接触領域の可撓性は、この実施形態の場合には、次によって有利に実現されている。即ち、一方では超過サイズを有する嵌め合わせが第１の回路支持体内での嵌め合い部材の固定をもたらし、他方ではその嵌め合い部材が公差を補償するべく第１の実装面に対して垂直に移動可能であることによって有利に実現されている。それに代えて、隙間ばめまたは中間ばめによって、嵌め合い部材の非常に軽快な移動可能性が保証される。この構成は、構造が簡単であるという点で有利であり、電子モジュールは、接合後に切り抜き部内での嵌め合い部材の滑動によって殆ど無力状態で存在するので、電気的な接続が負担にならず有利である。
本発明の他の実施形態によれば、前記接触領域が、前記接触領域を取り囲んでいる第１の回路支持体に比べても、第２の回路支持体に比べても、第１の実装面に対して垂直の方向に撓みやすく形成されている。「撓みやすく」は、換言するならば、前記接触領域が、少なくとも部分領域、特に縁部領域において、第１の回路支持体の残り部分および第２の回路支持体よりも小さい弾性係数が与えられていることを意味しており、それによって前記接触領域の可撓性は、材料特性によっていわば固有に生じさせられる。これは、有利なことに、元に戻せる公差補償を生じさせ、その公差補償はデバイス交換のためのはんだ付け修理後にも、再び使用することができる。
弾性のある接触領域の実施形態によれば、前記接触領域が台座を有し、その台座の材料が第１の回路支持体の残りの部分の材料よりも大きい弾性を有する。例えば、弾性台座がポリシロキサンからなるとよい。その弾性の台座は、有利には簡単にフィルムとして少なくとも第１の回路支持体の接触領域内に形成され、その際にデバイス用の基板を成し、その基板上でデバイスも接触させられ得る。回路支持体を有利に簡単に作製することができる。というのも、弾性台座の形成は１つの付加的な組立工程しか必要としないからである。
それに代えて、前記接触領域内において、第１の回路支持体の材料が、前記接触領域を取り囲んでいる回路支持体に比べて厚さが薄くされてもよい。これは、この領域内での回路支持体の材料厚さが、前記接触領域を取り囲んでいる回路支持体区域での厚さよりも薄いことを意味している。このようにして前記接触領域内で大きな弾性を発生させることができ、これは簡単に実行できる製造工程によって、例えば切削加工またはエッチング加工によって有利に達成することができる。
厚さが薄くされる領域の材料を第１の回路支持体中に積層形成し、前記接触領域内では被覆層を剥がしてむき出し状態にすることによって、厚さが薄くされた領域を有利に形成することができる。上述の構造のための半製品としては、例えば積層されたプリント基板が使用され、これらの積層された層が、むき出し状態にされることによって厚さが薄くされた領域として使用される。この場合に、技術的に広く普及しているためコスト効率良く調達することができる半製品を、第１の回路支持体の製造のために有利に使用することができる。その材料がポリイミドであると有利である。フレキシブルである部分領域と、それに比べてリジッドである部分領域とを有するいわゆるフレックス・リジッド・プリント基板を作製するための公知の製造技術を利用することができる。本発明によれば、フレキシブルな部分領域がデバイス用の接触領域として使用される。
本発明の他の実施形態によれば、前記接触領域の縁部が切り抜き部によって弱められている。前記接触領域の縁部が弱められることは、前記接触領域が第１の実装面に対して垂直に実装方向にずれた際に、切り抜き部によって機械的に弱められた縁部が弾性変形させられることにより、前記接触領域が全体として撓むことをもたらす。切り抜き部は、例えば切削加工またはエッチング加工によって有利に作製することができ、それゆえ簡単で信頼性のある製造方法を有利に使用することができる。
本発明の特別な実施形態によれば、前記切り抜き部が第１の回路支持体を突き抜けるスリットからなり、それらのスリットの間に、前記接触領域を第１の回路支持体の残りの部分に結合するブリッジ部が設けられている。このようにして、ブリッジ部は弾性領域として使用することができるカンチレバーを形成している。ブリッジ部の端部は、それぞれ前記接触領域と、第１の回路支持体の残りの部分とに結合されている。スリットは回路支持体を突き抜けており、従って換言するならば回路支持体内で貫通口を生じるので、力案内がそれぞれカンチレバーの端部でのみ可能である。
前記ブリッジ部が第１の実装面の平面内に分岐および／または少なくとも１つの方向変更を持つ経路を有すると有利である。これによって、前記ブリッジ部によって形成されたカンチレバーの曲げ剛性が有利に影響を及ぼされ、前記ブリッジ部を前記接触領域のジオメトリに適合させることができる。
本発明の他の特別な実施形態では、前記切り抜き部が溝からなる。これらの溝は、回路支持体を完全には突き抜けておらず、第１の実装面および／またはその第１の実装面と反対の方を向いている反対側に形成されている。従って、これらの溝は、回路支持体の断面の厚さが薄くし、このようにして、特に前記接触領域の縁部に配置することができる弾性領域を生じさせる。複数の平行に延びる溝が設けられ、これらの溝が、交互に第１の実装面と、これに向かい合った反対側とに形成されているならば、格別に有利である。これによって１つの蛇腹の弾性構造に類似した格別に弾性のある構造が生じる。特に溝によって強化繊維の突き抜けが行われる繊維強化プリント基板の場合には、第１の回路支持体の残りの部分に比べて遥かに弾性が増大する。
本発明の他の実施形態では、第１の回路支持体が第１の実装面に、および／または第２の回路支持体が第２の実装面に、前記デバイスが配置される凹部を有する。これによって、前記デバイスは、その凹部の領域内において第１の回路支持体と第２の回路支持体とによって形成される封止された空洞部の中に有利に収納することができる。この空洞部は、付加的に電気絶縁材料によって塞がれるとよい。
さらに、前記デバイスが第１の実装面および／または第２の実装面に材料結合されていると有利である。この場合に、例えば、はんだ結合または焼結結合または接着結合を使用することができる。これらの結合は、電流伝達のために利用され、または熱伝達のためにも利用される。
さらに、前記デバイスが第１の実装面および／または第２の実装面と摩擦結合されていると有利である。この場合に、摩擦結合部に力を作用させるために、前記接触領域において可撓性、特に弾性が利用される。このような結合は、電流および／または熱エネルギーを伝達するのに適している。これによって電子モジュールの組立工程が有利に簡略化される。というのは摩擦結合において接合補助物質が節約できるからである。
さらに、前記課題は、本発明によれば、電子モジュールの接合方法によっても解決される。この方法は、第１の回路支持体または第２の回路支持体に前記デバイスが実装されることを特徴とする。しかる後に、第１の回路支持体が第２の回路支持体に接合される。その際に前記デバイスと第１の回路支持体および／または第２の回路支持体との間に結合が形成される。この際に、既に説明したように電子モジュールが生じ、既述の利点がもたらされる。
方法の一実施形態によれば、第１の回路支持体と、第２の回路支持体と、前記デバイスとの間の結合の少なくとも一部が、焼結および／またははんだ付けおよび／または導電接着剤によって形成される。これによって、電流および／または熱エネルギーの伝達を可能にする非常に信頼性のある結合が有利に提供される。
さらに、第１の回路支持体と第２の回路支持体とを結合する際に、撓みやすい接触領域に接合力Ｆが加えられる。その接合力により、接触領域は、それの撓みやすさの範囲内で、例えば接合部品同士の寸法公差に基づく間隙を克服するべく、第１の実装面に対して垂直な接合方向に移動することができる。さらに、この方法で、形成される電気接続部において接合力が増大され、このことは、例えば焼結結合を形成する際に有利である。
以下において本発明の更なる詳細を図面に基づいて説明する。図面における同じまたは対応する要素は、それぞれ同じ参照符号を付しており、個々の図の間で相違が生じない限り繰り返して説明しない。
図１は本発明による電子モジュールの実施例を概略断面図で示す。 図２は本発明による電子モジュールの他の実施例の接触領域のみを断面図で示し、この接触領域は図１によるモジュールの構造内に設けることができる。 図３は本発明による電子モジュールの他の実施例の接触領域のみを上面図として示し、この接触領域は図１によるモジュールの構造内に設けることができる。 図４は本発明による電子モジュールの他の実施例の接触領域のみを断面図で示し、この接触領域は図１によるモジュールの構造内に設けることができる。 図５は本発明による電子モジュールの他の実施例の接触領域のみを断面図で示し、この接触領域は図１によるモジュールの構造内に設けることができる。 図６は本発明による電子モジュールの他の実施例の接触領域のみを断面図で示し、この接触領域は図１によるモジュールの構造内に設けることができる。 図７は本発明による方法の実施例を製造状態において概略断面図で示す。 図８は本発明による方法の実施例を製造状態において概略断面図で示す。
図１によれば、例えばＦＲ４のようなエポキシ樹脂系のプリント基板材料からなり第１の実装面１２を有する第１の回路支持体１１と、例えばＡｌ２Ｏ３、Ｓｉ３Ｎ４またはＡｌＮのようなセラミックスからなり第２の実装面１４を有する第２の回路支持体１３とが示されている。これらの両回路支持体１１，１３は空洞部１５を形成しており、この空洞部１５内に２つのデバイス１６が挿設されている。これらのデバイス１６は、はんだ結合部１７を介して、それぞれ第１の実装面１２および第２の実装面１４に接続されている。このために両実装面１２，１４には電気接触のために接触パッド１８が使用される。さらに、第１の回路支持体１１は接着結合部１９を介して第２の回路支持体１３に導電接続されており、それによって空洞部１５は外部に対して封止される。
空洞部１５は、第１の回路支持体１１における凹部２０に配置される。この凹部内にデバイス１６が収容されている。さらに、これらのデバイス１６のために接触領域２１が設けられており、これらの接触領域２１は実装面１２において接触パッド１８を支持している。さらに、これらの接触領域２１は、回路支持体１１の残りの部分よりも高い弾性によって撓みやすく形成されており、このことは、図１によればプリント基板材料の厚さを薄くすることによって達成される。これにより、回路支持体１１の実装面に向き合っている面には、接触領域２１を規定する凹部が生じる。図１には、実装時に例えば質量片２２を置くとよいことが示されており、これらの質量片２２は組み立てを支援するために第１の回路支持体１１に重力Ｇを及ぼす。
図２では、第１の回路支持体１１が、当該回路支持体の材料２４の中に積層されている複数の層２３からなる積層板で形成されていることが認識できる。層２３のうちの１つの層の厚さが薄くされた接触領域２１を形成しており、その接触領域２１上には接触パッド１８がデバイス１６と共に配置されている。さらに、当該領域を外部から保護するために、厚さが薄くされた部分にカバー２５が設けられている。
図３によれば、接触領域２１は、実装面１２におけるスリット２６によって回路支持体１１の残りの部分から仕切られている。スリット間にはカンチレバーとして作用するブリッジ部２７が形成されており、これによって非常に弾力性のある領域が生じる。さらに、これらのブリッジ部は実装領域２１を回路支持体１１の残りの部分に接続する。実装領域２１は、図示されていないデバイスを実装するために使用することができる。スリット２６は回路支持体１１における貫通口として実施されており、従って、両回路支持体１１，１３により形成される空洞部が外側に対して封止されていなければならない場合には、図示されていないやり方でカバー２５を図２と同様に設けることができる。
さらに、図３による構造は、図１または図２に従って厚さが薄くされた実装領域２１に、付加的な弾性向上を達成するために導入することができる。これは、以下において説明しようとする図４による構造にも当てはまる。
図４においては、接触領域２１が溝２８の縁で取り囲まれており、これらの溝２８が、回路支持体１１の第１の実装面１２と、この実装面１２に対向する反対側２９とに、交互に設けられていることが認識できる。これによって、ベローズまたはスピーカ膜の縁部構造に相当しかつ極めて僅かの曲げ剛性を有する構造が生じる。それゆえ、接触領域２１は容易に接合方向に対して垂直に移動可能である。
図５には接触領域２１として嵌め合い部材３０が切り抜き部３１に挿入されており、接触領域２１の可撓性は、この実施例では、嵌め合い部材３０が切り抜き部３１内で第１の実装面１２の方向に対して垂直に移動可能であることによって保証されている。その場合に、嵌め合い部材の超過サイズによってもたらされる締まりばめまたは中間ばめで摩擦に起因して生じる抵抗が克服されなければならない。
結局、図６においては、接触領域２１がポリシロキサンからなる弾性の台座３２によって形成されており、該台座３２は、凹部内において回路支持体１１上に載置され、この回路支持体１１に（例えば、図示されていないが接着によって）取り付けられ、第１の実装面１１を形成している。その台座は、例えばプリント基板材料によって形成されている回路支持体１１の残りの部分よりも弾性に富む。
図７には電子モジュールのための組立工程が示されている。電子モジュールが前もって組み立てられた状態では、所望の計画された製造工程に起因して、または接合部品同士（特に、両回路支持体１１，１３、デバイス１６および焼結成形部材３３）の寸法公差に起因して、接合間隙３４が残っていることが明らかである。回路支持体１１，１３のどれにデバイス１６が前もって取り付けられたかに応じて、関連した焼結成形部材３３と対面する接合間隙が生じる（しかし、これとは異なった構成も考えられ得る）。
この接合間隙を橋絡するために焼結中に第１の回路支持体１１に接合力Ｆが作用し、その結果、弾性接触領域２１が、鎖線で示す撓み曲線３５に従って変形し、それによって接合間隙３４が塞がれる。同時に、接合力Ｆによって、焼結成形部材３３により焼結結合を生じさせるに十分な圧力が形成される（もちろん、適切な接合温度も維持されなければならない）。
図８では、デバイス１６が超過サイズである場合に（または図示のはんだ結合部の代わりに配置することができる焼結成形部材（図７参照）が超過サイズである場合にも）、接合力Ｆが部品接合部に加えられる際に、弾性に形成された実装面１２がどのように変形するかを認識することができる。後続のはんだ付け工程において、台座３２の弾性変形を介して接合力Ｆが、形成されるはんだ結合部に少なくとも部分的に伝達され、これによって、はんだ結合部を高い信頼性で形成することができる。
１１ 第１の回路支持体
１２ 第１の実装面
１３ 第２の回路支持体
１４ 第２の実装面
１５ 空洞部
１６ 電子デバイス
１７ はんだ結合部
１８ 接触パッド
１９ 接着結合部
２０ 凹部
２１ 接触領域
２２ 質量片
２３ 層
２４ 回路支持体の材料
２５ カバー
２６ スリット
２７ ブリッジ部
２８ 溝
２９ 反対側
３０ 嵌め合い部材
３１ 切り抜き部
３２ 台座
３３ 焼結成形部
３４ 接合間隙
３５ たわみ曲線
Ｆ 接合力
Ｇ 重力

Claims (20)

  1. 電子デバイスのための第１の実装面（１２）を有する第１の回路支持体（１１）と、
    電子デバイスのための第２の実装面（１４）を有する第２の回路支持体（１３）であって、前記第２の実装面（１４）を前記第１の回路支持体（１１）の第１の実装面（１２）の方向に向けられて前記第１の回路支持体に結合されている第２の回路支持体（１３）と、
    前記第１の実装面（１２）にも前記第２の実装面（１４）にも結合されている少なくとも１つの電子デバイス（１６）と、
    を有する電子モジュールであって、
    前記第１の回路支持体（１１）が、前記第１の回路支持体（１１）と前記デバイス（１６）との間に形成された接触領域（２１）において、
    前記接触領域（２１）を取り囲んでいる前記第１の回路支持体（１１）に比べても、前記第２の回路支持体（１３）に比べても、
    前記第１の実装面（１２）に対して垂直の方向に撓みやすく形成されていることを特徴とするモジュール。
  2. 前記接触領域（２１）が嵌め合い部材（３０）上にあり、前記嵌め合い部材が、前記第１の回路支持体（１１）における切り抜き部（３１）への嵌め合わせにより取り付けられており、前記嵌め合い部材（３０）が前記切り抜き部（３１）内で前記第１の実装面（１２）に対して垂直に移動可能であることを特徴とする請求項１記載のモジュール。
  3. 前記接触領域（２１）が、前記接触領域（２１）を取り囲んでいる前記第１の回路支持体（１１）に比べても、前記第２の回路支持体（１３）に比べても、前記第１の実装面（１２）に対して垂直の方向に撓みやすく形成されていることを特徴とする請求項１または２記載のモジュール。
  4. 前記接触領域（２１）が台座（３２）を有し、前記台座の材料が前記第１の回路支持体（１１）の残りの部分の材料よりも大きい弾性を有することを特徴とする請求項３記載のモジュール。
  5. 弾性の前記台座（３２）がポリシロキサンからなることを特徴とする請求項４記載のモジュール。
  6. 前記接触領域（２１）内において、前記第１の回路支持体（１１）の材料が、前記接触領域を取り囲んでいる回路支持体に比べて厚さが薄くなっていることを特徴とする請求項３から５のいずれか１項に記載のモジュール。
  7. 厚さが薄くなった領域の材料が、前記第１の回路支持体（１１）内で積層されており、前記接触領域（２１）内で露出していることを特徴とする請求項６記載のモジュール。
  8. 厚さが薄くなった領域の材料がポリイミドであることを特徴とする請求項７記載のモジュール。
  9. 前記接触領域（２１）の縁部が切り抜き部によって弱められていることを特徴とする請求項３から８のいずれか１項に記載のモジュール。
  10. 前記切り抜き部が前記第１の回路支持体（１１）を突き抜けるスリット（２６）からなり、前記スリット（２６）の間に、前記接触領域（２１）を前記第１の回路支持体（１１）の残りの部分に結合するブリッジ部（２７）が設けられていることを特徴とする請求項９記載のモジュール。
  11. 前記ブリッジ部（２７）が前記第１の実装面（１２）の平面内に分岐および少なくとも１つの方向変更を持った経路の少なくとも一方を有することを特徴とする請求項１０記載のモジュール。
  12. 前記切り抜き部が溝（２８）からなることを特徴とする請求項９記載のモジュール。
  13. 複数の平行に延びる溝（２８）が設けられており、前記溝が、前記第１の実装面（１２）と、前記第１の実装面（１２）と反対の方向を向いている前記第１の回路支持体（１１）の反対側（２９）とに、交互に形成されていることを特徴とする請求項１２記載のモジュール。
  14. 前記第１の回路支持体（１１）が前記第１の実装面（１２）、および、前記第２の回路支持体（１３）が前記第２の実装面（１４）の少なくとも一方に、前記デバイス（１６）が配置される凹部（２０）を有することを特徴とする請求項１から１３のいずれか１項に記載のモジュール。
  15. 前記第１の回路支持体（１１）と前記第２の回路支持体（１３）とが、外部に対して封止された空洞部（１５）を形成していることを特徴とする請求項１４記載のモジュール。
  16. 前記デバイス（１６）が、前記第１の実装面（１２）および前記第２の実装面（１４）の少なくとも一方と材料結合されていることを特徴とする請求項１から１５のいずれか１項に記載のモジュール。
  17. 前記デバイス（１６）が、前記第１の実装面（１２）または前記第２の実装面（１４）と摩擦結合されていることを特徴とする請求項１から１２のいずれか１項に記載のモジュール。
  18. 前記デバイス（１６）が、前記第１の回路支持体（１１）または前記第２の回路支持体（１３）に実装され、
    その後、前記第１の回路支持体（１１）が前記第２の回路支持体（１３）と接合され、
    前記デバイスと前記第１の回路支持体（１１）および前記第２の回路支持体（１３）の少なくとも一方との間の結合が形成されることを特徴とする請求項１から１７のいずれか１項に記載の電子モジュールの接合方法。
  19. 前記第１の回路支持体（１１）、前記第２の回路支持体（１３）および前記デバイス（１６）の間の結合の少なくとも一部が、焼結、はんだ付けおよび導電接着剤の少なくとも一つによって形成されることを特徴とする請求項１８記載の方法。
  20. 前記第１の回路支持体（１１）と前記第２の回路支持体（１３）とを結合する際に、接合力Ｆが、撓みやすい前記接触領域（２１）に加えられることを特徴とする請求項１８または１９記載の方法。
JP2018560067A 2016-05-18 2017-05-02 ２つの回路支持体の間に配置されたデバイスを有する電子モジュールおよびこのような電子モジュールの接合方法 Active JP6823669B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP16170185.9 2016-05-18
EP16170185.9A EP3246941A1 (de) 2016-05-18 2016-05-18 Elektronische baugruppe mit einem zwischen zwei schaltungsträgern angeordneten bauelement und verfahren zum fügen einer solchen baugruppe
PCT/EP2017/060361 WO2017198447A1 (de) 2016-05-18 2017-05-02 Elektronische baugruppe mit einem zwischen zwei schaltungsträgern angeordneten bauelement und verfahren zum fügen einer solchen baugruppe

Publications (3)

Publication Number Publication Date
JP2019515512A JP2019515512A (ja) 2019-06-06
JP2019515512A5 JP2019515512A5 (ja) 2019-07-11
JP6823669B2 true JP6823669B2 (ja) 2021-02-03

Family

ID=56068705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018560067A Active JP6823669B2 (ja) 2016-05-18 2017-05-02 ２つの回路支持体の間に配置されたデバイスを有する電子モジュールおよびこのような電子モジュールの接合方法

Country Status (5)

Country Link
US (1) US10420220B2 (ja)
EP (2) EP3246941A1 (ja)
JP (1) JP6823669B2 (ja)
CN (1) CN109219875B (ja)
WO (1) WO2017198447A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3246941A1 (de) 2016-05-18 2017-11-22 Siemens Aktiengesellschaft Elektronische baugruppe mit einem zwischen zwei schaltungsträgern angeordneten bauelement und verfahren zum fügen einer solchen baugruppe
DE102017211330A1 (de) * 2017-07-04 2019-01-10 Siemens Aktiengesellschaft Toleranzausgleichselement für Schaltbilder

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4563725A (en) * 1983-01-06 1986-01-07 Welwyn Electronics Limited Electrical assembly
US5904499A (en) * 1994-12-22 1999-05-18 Pace; Benedict G Package for power semiconductor chips
US7906376B2 (en) 2008-06-30 2011-03-15 Intel Corporation Magnetic particle-based composite materials for semiconductor packages
US8033014B2 (en) * 2008-07-07 2011-10-11 Unimicron Technology Corp. Method of making a molded interconnect device
JP5637156B2 (ja) * 2012-02-22 2014-12-10 トヨタ自動車株式会社 半導体モジュール
US9355997B2 (en) * 2014-03-12 2016-05-31 Invensas Corporation Integrated circuit assemblies with reinforcement frames, and methods of manufacture
DE102014206601A1 (de) 2014-04-04 2015-10-08 Siemens Aktiengesellschaft Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube
DE102014206608A1 (de) 2014-04-04 2015-10-08 Siemens Aktiengesellschaft Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube
DE102014115201A1 (de) * 2014-10-20 2016-04-21 Infineon Technologies Ag Verfahren zum verlöten eines schaltungsträgers mit einer trägerplatte
DE102014115815B4 (de) 2014-10-30 2022-11-17 Infineon Technologies Ag Verfahren zur herstellung eines schaltungsträgers, verfahren zur herstellung einer halbleiteranordung, verfahren zum betrieb einer halbleiteranordnung und verfahren zur herstellung eines halbleitermoduls
EP3246941A1 (de) 2016-05-18 2017-11-22 Siemens Aktiengesellschaft Elektronische baugruppe mit einem zwischen zwei schaltungsträgern angeordneten bauelement und verfahren zum fügen einer solchen baugruppe

Also Published As

Publication number Publication date
EP3246941A1 (de) 2017-11-22
CN109219875A (zh) 2019-01-15
EP3443589B1 (de) 2021-09-29
US10420220B2 (en) 2019-09-17
EP3443589A1 (de) 2019-02-20
JP2019515512A (ja) 2019-06-06
CN109219875B (zh) 2020-06-19
US20190191566A1 (en) 2019-06-20
WO2017198447A1 (de) 2017-11-23

Similar Documents

Publication Publication Date Title
KR100849592B1 (ko) 파워 모듈 구조 및 이것을 이용한 솔리드 스테이트 릴레이
US7291914B2 (en) Power semiconductor module
JP6068649B2 (ja) 電子素子実装用基板および電子装置
US8878072B2 (en) High reliability fluid-tight low-profile electrically conductive interconnects for large scale frame attachment
US10306750B2 (en) Circuit board and method for manufacturing a circuit board
JP2008147254A (ja) 多層基板及び多層基板の製造方法
KR20080083359A (ko) 복합 기판 및 복합 기판의 제조 방법
JP6823669B2 (ja) ２つの回路支持体の間に配置されたデバイスを有する電子モジュールおよびこのような電子モジュールの接合方法
JP5426730B2 (ja) 光モジュール用パッケージ
JP6592102B2 (ja) 電子素子実装用基板および電子装置
JP6433604B2 (ja) 非可逆回路素子、非可逆回路装置およびこれらの製造方法
JP6702019B2 (ja) 半導体装置
JP2018512724A (ja) 電子コンポーネントおよびその製造方法
US9516750B2 (en) Control unit for a motor vehicle
KR20180054618A (ko) 특히 변속기 제어 모듈용 전자 어셈블리, 그리고 상기 전자 어셈블리의 제조 방법
JP2017152521A (ja) 撮像素子実装用基板および撮像装置
JP6560076B2 (ja) 撮像装置
JP2020505791A (ja) 電子構成素子を機械的に接続させる方法及び電子構成素子アセンブリ
CN110168721B (zh) 半导体装置以及半导体装置的制造方法
JP2016134552A (ja) パワーモジュール構造
JP5800076B2 (ja) 電子装置および電子装置の取付構造
JP2021115637A (ja) Ｍｅｍｓ装置
WO2023227266A1 (en) Method of attaching a terminal to a metal substrate structure for a semiconductor power module and semiconductor power module
JP2013026280A (ja) 素子内蔵配線基板、及びその製造方法
JP2020088156A (ja) プリント基板、電子装置及びそれらの製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190530

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210108

R150 Certificate of patent or registration of utility model

Ref document number: 6823669

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250