JP6811899B2 - リミッティング増幅回路 - Google Patents

Description

本発明は、リミッティング増幅回路に関する。

近年、一本の光ファイバを複数の利用者で共有できるＰＯＮ（Passive Optical Network）システムと呼ばれる一対多数のアクセス系光通信システムが広く用いられている。ＰＯＮシステムは、局側装置である１台のＯＬＴ（Optical Line Terminal：光加入者線終端装置）と、複数の加入者側端末装置であるＯＮＵ（Optical Network Unit：光ネットワーク装置）と、ＯＬＴとＯＮＵとを接続する受動素子である光スターカプラと、ＯＬＴ、ＯＮＵ、および光スターカプラを接続する光ファイバとで構成される。

ＰＯＮシステムの収容数を増加させるために、ＯＬＴとＯＮＵとの間の最大接続距離の長延化、またはＯＮＵの分岐数の増加が要求されている。このため、ＯＬＴとＯＮＵとの間の距離は一定とならず、ＯＬＴは信号強度差の大きいパケット信号を受信しなければならない。一般的に、光ファイバを介して伝送された光信号は、フォトディテクタと呼ばれる光電気変換素子で光信号から電流信号に変換される。変換された電流信号は、トランスインピーダンスアンプと呼ばれる高利得を持つプリアンプで増幅される。プリアンプの出力振幅は、入力光パワーに依存する。プリアンプの出力信号は、リミッティング増幅回路と呼ばれる回路を用いることで一定の電圧振幅に制限される。入力光パワーに依存しない一定の電圧振幅の信号の生成は、リミッティング増幅回路の後段のクロックデータリカバリ回路での安定した信号識別のためには必要不可欠な処理である。一方で、無信号区間において、プリアンプから出力される雑音は、リミッティング増幅回路により高利得で増幅されてクロックデータリカバリ回路に入力されることになる。このため、クロックデータリカバリ回路は、増幅された雑音により誤検知を起こすことがある。

特許文献１に開示されているリミッティング増幅回路は、増幅された雑音によるクロックデータリカバリ回路における誤検知を回避するために、無信号区間においてリミッティング増幅回路の出力電圧を一定値に固定するスケルチ回路を備えている。

特許第４９５６６３９号公報

しかしながら、特許文献１に記載のリミッティング増幅回路は、スケルチ回路を主増幅段の後段に追加するため消費電力が増加するという問題があった。

本発明は、上記に鑑みてなされたものであって、消費電力の増加を抑制しつつ、スケルチ機能を備えるリミッティング増幅回路を得ることを目的とする。

上述した課題を解決し、目的を達成するために、本発明に係るリミッティング増幅回路は、入力される第１の差動信号の直流電圧成分の差を電圧オフセットとして調整可能であり、第１の差動信号を増幅して第２の差動信号として出力する第１の差動増幅回路と、第２の差動信号の直流電圧成分の差に応じた増幅率で第２の差動信号を増幅する第２の差動増幅回路と、第２の差動信号の振幅を検知し、振幅が閾値より大きいか否かを判定し判定結果を出力する信号検出回路と、信号検出回路が閾値よりも大きい判定結果を出力したときは第１の差動信号の差が０であるように電圧オフセットを制御し、信号検出回路が閾値よりも小さい判定結果を出力したときは第１の差動信号に直流電圧差があるように電圧オフセットを制御するオフセット制御回路と、を備えることを特徴とする。

本発明にかかるリミッティング増幅回路は、消費電力の増加を抑制しつつ、スケルチ機能を備えることができるという効果を奏する。

本発明の実施の形態１にかかるリミッティング増幅回路の構成を示す図 本発明の実施の形態１にかかるリミッティング増幅回路が備える制御回路の一例を示す図 本発明の実施の形態１にかかるリミッティング増幅回路において判定結果が第１の値である場合の第１の差動増幅回路の入出力特性を示す図 本発明の実施の形態１にかかるリミッティング増幅回路において判定結果が第１の値である場合の第２の差動増幅回路の入出力特性を示す図 本発明の実施の形態１にかかるリミッティング増幅回路において判定結果が第２の値である場合の第１の差動増幅回路の入出力特性を示す図 本発明の実施の形態１にかかるリミッティング増幅回路において判定結果が第２の値である場合の第２の差動増幅回路の入出力特性を示す図 本発明の実施の形態２にかかるリミッティング増幅回路の構成を示す図 本発明の実施の形態３にかかるリミッティング増幅回路の構成を示す図

以下に、本発明の実施の形態にかかるリミッティング増幅回路を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。

実施の形態１．
図１は、本発明の実施の形態１にかかるリミッティング増幅回路の構成を示す図である。リミッティング増幅回路１０は、第１の差動増幅回路１１と、第２の差動増幅回路１２と、信号検出回路１３と、オフセット制御回路１４とを備える。

第１の差動増幅回路１１は、信号入力端子１１１と、信号入力端子１１２と、信号出力端子１１３と、信号出力端子１１４とを備える。信号入力端子１１１には入力信号Ｖｉｎ１が入力される。信号入力端子１１２には入力信号Ｖｉｎ２が入力される。入力信号Ｖｉｎ１および入力信号Ｖｉｎ２は、第１の差動信号とも呼ばれる。信号出力端子１１３は入力信号Ｖｉｎ１を増幅して出力信号Ｖｏｕｔ１を出力する。信号出力端子１１４は、入力信号Ｖｉｎ２を増幅して出力信号Ｖｏｕｔ２を出力する。出力信号Ｖｏｕｔ１および出力信号Ｖｏｕｔ２は、第２の差動信号とも呼ばれる。また、第１の差動増幅回路１１は、第１の差動信号の直流電圧成分の差を電圧オフセットとして調整する。第２の差動増幅回路１２は、信号入力端子１２１と、信号入力端子１２２と、信号出力端子１２３と、信号出力端子１２４とを備える。信号入力端子１２１には入力信号Ｖｉｎ３が入力される。信号入力端子１２２には入力信号Ｖｉｎ４が入力される。信号出力端子１２３は出力信号Ｖｏｕｔ３を出力する。信号出力端子１２４は、出力信号Ｖｏｕｔ４を出力する。また、第２の差動増幅回路１２は、第２の差動信号の直流電圧成分の差に応じた増幅率で第２の差動信号を増幅する。信号検出回路１３は、第２の差動信号の振幅を検知し、振幅が閾値より大きいか否かを判定し、閾値より大きい第２の差動信号の振幅を検知した時には信号を検出したと判定し、判定結果をオフセット制御回路１４に出力する。また、信号検出回路１３は、閾値以下の第２の差動信号の振幅を検知した時には信号は未検出であると判定し、判定結果をオフセット制御回路１４に出力する。オフセット制御回路１４は、信号検出回路１３の判定結果を基に第１の差動増幅回路１１の電圧オフセットを制御する。また、オフセット制御回路１４は、静的な消費電力が微小なデジタル回路として設計される。このため、オフセット制御回路１４は、一般的なスケルチ回路よりも消費電力が微小である。

実施の形態にかかる信号検出回路１３およびオフセット制御回路１４は、各処理を行う電子回路である処理回路により実現される。

本処理回路は、専用のハードウェアであっても、メモリ及びメモリに格納されるプログラムを実行するＣＰＵ（Central Processing Unit、中央演算装置）を備える制御回路であってもよい。ここでメモリとは、例えば、ＲＡＭ（Random Access Memory）、ＲＯＭ（Read Only Memory）、フラッシュメモリなどの、不揮発性または揮発性の半導体メモリ、磁気ディスク、光ディスクなどが該当する。本処理回路がＣＰＵを備える制御回路である場合、この制御回路は例えば、図２に示す構成の制御回路２００となる。

図２に示すように、制御回路２００は、ＣＰＵであるプロセッサ２００ａと、メモリ２００ｂとを備える。図２に示す制御回路２００により実現される場合、プロセッサ２００ａがメモリ２００ｂに記憶された、各処理に対応するプログラムを読みだして実行することにより実現される。また、メモリ２００ｂは、プロセッサ２００ａが実施する各処理における一時メモリとしても使用される。

リミッティング増幅回路１０の動作について説明する。リミッティング増幅回路１０に入力された第１の差動信号は、第１の差動増幅回路１１により増幅される。信号検出回路１３は、第１の差動増幅回路１１により増幅された信号の振幅を抽出し、信号の振幅を閾値と比較する。比較した結果、信号の振幅が閾値よりも大きい場合、信号検出回路１３は信号を検出したと判定し、判定結果として第１の値を出力する。また、信号検出回路１３は比較した結果、信号の振幅が閾値以下である場合、信号を検出していないと判定し、判定結果として第２の値を出力する。信号検出回路１３は判定結果をオフセット制御回路１４に伝える。オフセット制御回路１４は、信号検出回路１３の判定結果を受け第１の差動増幅回路１１の第２の差動信号間の電圧オフセットを制御する。第１の差動増幅回路１１の出力は、小信号振幅から大信号振幅までを一定の振幅で出力するために、第２の差動増幅回路１２で増幅される。次に、信号検出回路１３の判定結果が、第１の値である場合と第２の値である場合とで分けてリミッティング増幅回路１０の動作を詳細に説明する。

信号検出回路１３の判定結果が第１の値である場合の動作について説明する。図３は、本発明の実施の形態１にかかるリミッティング増幅回路１０において判定結果が第１の値である場合の第１の差動増幅回路１１の入出力特性を示す図である。図３に示される横軸は、入力信号Ｖｉｎ１から入力信号Ｖｉｎ２を減算した値を示す入力端子電圧差を表す。図３に示される縦軸は、出力信号Ｖｏｕｔ１または出力信号Ｖｏｕｔ２の電圧を表す。図３では、実線の曲線は、入力端子電圧差と出力信号Ｖｏｕｔ１との特性を示し、破線の曲線は入力端子電圧差と出力信号Ｖｏｕｔ２との特性を示す。信号検出回路１３の判定結果が第１の値である場合、第１の差動増幅回路１１は、オフセット制御回路１４により図３に示すように、入力信号Ｖｉｎ２と入力信号Ｖｉｎ１との差が０である状態で動作する。図４は、本発明の実施の形態１にかかるリミッティング増幅回路１０において判定結果が第１の値である場合の第２の差動増幅回路１２の入出力特性を示す図である。第２の差動増幅回路１２は、第１の差動増幅回路１１と同様に入力信号Ｖｉｎ３と入力信号Ｖｉｎ４との差が０である状態で動作する。ここで、入力電圧に対する出力電圧の変化量、つまり増倍率はリミッティング増幅回路１０としての動作に対して十分大きいものとする。

信号検出回路１３の判定結果が第２の値である場合の動作について説明する。図５は、本発明の実施の形態１にかかるリミッティング増幅回路１０において判定結果が第２の値である場合の第１の差動増幅回路１１の入出力特性を示す図である。図５に示される横軸、縦軸、実線、および破線が表す内容は、図３と同様である。第１の差動増幅回路１１は、オフセット制御回路１４により、入力信号Ｖｉｎ１と入力信号Ｖｉｎ２との間に直流電圧差がある状態で動作するよう調整される。

図６は、本発明の実施の形態１にかかるリミッティング増幅回路１０において判定結果が第２の値である場合の第２の差動増幅回路１２の入出力特性を示す図である。第１の差動増幅回路１１で生じさせた出力端子間の直流電圧差により、第２の差動増幅回路１２は、２つの入力端子間に直流電圧差がある状態で動作する。

第１の差動増幅回路１１は、図３および図５のいずれの状態、つまり判定結果が第１の値である場合、および判定結果が第２の値である場合のいずれにおいても増幅率の差はほとんどない。これは、信号の検出状態によらず信号検出回路１３までの増幅率を一定とすることで安定した信号を検出するためである。第２の差動増幅回路１２は、判定結果が第２の値である時、小振幅の入力に対する増幅率がほとんど０とみなせる範囲で動作させる。このため、判定結果が第２の値である時、つまり入力振幅が雑音程度に小さい時の第２の差動増幅回路１２の出力は、一定の直流レベルへ固定されているとみなせる。また、第２の差動増幅回路１２の判定結果が第２の値である時の増幅率を第１の増幅率とし、第２の差動増幅回路１２の判定結果が第１の値である時の増幅率を第２の増幅率とすると、第２の差動増幅回路１２は、判定結果が第１の値である時には第１の増幅率よりも大きい第２の増幅率にすると言える。つまり、判定結果が第２の値である時の第２の差動増幅回路の増幅率は、判定結果が第１の値である時の第２の差動増幅回路１２の増幅率より小さいと言える。

以上説明したように、第１の差動増幅回路１１の電圧オフセットを調節するという方法により、リミッティング増幅回路１０にスケルチ回路を設けることなくスケルチ機能が実現できる。また、リミッティング増幅回路１０は、オフセット制御回路１４を備える必要があるが、オフセット制御回路１４は静的な消費電力が微小なデジタル回路として設計できるため、消費電力の増加の抑制という本来の目的を損なうことはない。なお、本実施の形態では、第１の差動増幅回路１１の入力端子間、つまり第１の差動信号間の直流電圧差を調整した場合について記述したが、第１の差動増幅回路１１の出力端子間、つまり第２の差動信号間の直流電圧差を調整しても良い。また、リミッティング増幅回路１０は、外部レートセレクト信号に応じたフィルタの透過帯域を変更可能な増幅器としても良い。フィルタの透過帯域を変更可能な増幅器とした場合、帯域を変更可能とするための信号検出の閾値の切り替え等の各回路調整も構成として含む。ここでフィルタとはハイパスフィルタおよびローパスフィルタを含み、フィルタはリミッティング増幅回路１０に備えられる。

実施の形態２．
図７は、本発明の実施の形態２にかかるリミッティング増幅回路の構成を示す図である。なお、実施の形態１と同一の機能を有する構成要素は、実施の形態１と同一の符号を付して重複する説明を省略する。リミッティング増幅回路１０ａは、リミッティング増幅回路１０と比べて、信号検出回路１３の代わりに信号検出回路１３ａを備える点が異なる。信号検出回路１３ａの切替動作を高速で行うために、リミッティング増幅回路１０ａの外部からリセット信号を信号検出回路１３ａが受信する。信号検出回路１３ａは、リセット信号に応じて、判定結果をリセットし、リセット信号による解除後ただちに信号を検出する動作に移行する。ここで、リセットとは強制的に判定結果を第１の値にすること、または強制的に判定結果を第２の値にすることをいう。

以上説明したように、本実施の形態では、リミッティング増幅回路１０ａは、消費電力の増加を抑制しつつスケルチ機能を備えることができる。また、リミッティング増幅回路１０ａは、リセット信号を用いることで切替動作を高速で行うことができる。

実施の形態３．
図８は、本発明の実施の形態３にかかるリミッティング増幅回路の構成を示す図である。なお、実施の形態１と同一の機能を有する構成要素は、実施の形態１と同一の符号を付して重複する説明を省略する。リミッティング増幅回路１０ｂは、信号検出回路１３の代わりに信号検出回路１３ｂを備える。また、リミッティング増幅回路１０ｂは、第３の差動増幅回路１５を備える。第３の差動増幅回路１５は、信号検出回路１３ｂが安定的に信号を検出できるように、第１の差動信号間の電圧差を電圧オフセットとして調整する。つまり、第１の差動信号を検出するための第３の差動増幅回路１５を主信号増幅段とは別に備える。なお、図８では、図７と同様に信号検出回路１３ｂにリセット信号が入力される構成を図示しているが、信号検出回路１３ｂがリセット信号を受信しなくても良い。

以上説明したように、本実施の形態では、リミッティング増幅回路１０ｂは、消費電力の増加を抑制しつつスケルチ機能を備えることができる。また、リミッティング増幅回路１０ｂは、第３の差動増幅回路１５を備えることで信号検出回路１３ｂが安定的に信号を検出することができる。

以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。

１０，１０ａ，１０ｂ リミッティング増幅回路、１１ 第１の差動増幅回路、１２ 第２の差動増幅回路、１３，１３ａ，１３ｂ 信号検出回路、１４ オフセット制御回路、１５ 第３の差動増幅回路、１１１，１１２，１２１，１２２ 信号入力端子、１１３，１１４，１２３，１２４ 信号出力端子、２００ 制御回路、２００ａ プロセッサ、２００ｂ メモリ、Ｖｉｎ１，Ｖｉｎ２，Ｖｉｎ３，Ｖｉｎ４ 入力信号、Ｖｏｕｔ１，Ｖｏｕｔ２，Ｖｏｕｔ３，Ｖｏｕｔ４ 出力信号。

Claims (6)

1. 入力される第１の差動信号の直流電圧成分の差を電圧オフセットとして調整可能であり、前記第１の差動信号を増幅して第２の差動信号として出力する第１の差動増幅回路と、
   前記第２の差動信号の直流電圧成分の差に応じた増幅率で前記第２の差動信号を増幅する第２の差動増幅回路と、
   前記第２の差動信号の振幅を検知し、前記振幅が閾値より大きいか否かを判定し判定結果を出力する信号検出回路と、
   前記信号検出回路が前記閾値よりも大きい判定結果を出力したときは前記第１の差動信号の差が０であるように前記電圧オフセットを制御し、前記信号検出回路が前記閾値よりも小さい判定結果を出力したときは前記第１の差動信号に直流電圧差があるように前記電圧オフセットを制御するオフセット制御回路と、
   を備えることを特徴とするリミッティング増幅回路。
2. 前記信号検出回路は、
   前記振幅が前記閾値よりも大きい場合、前記判定結果として信号を検出したことを示す第１の値を出力し、前記振幅が前記閾値以下である場合、前記判定結果として信号を検出していないことを示す第２の値を出力することを特徴とする請求項１に記載のリミッティング増幅回路。
3. 前記第２の差動増幅回路は、前記判定結果が前記第２の値である時、増幅率がほとんど０とみなせる範囲で動作させ、
   前記判定結果が前記第２の値である時の前記第２の差動増幅回路の増幅率は、前記判定結果が前記第１の値である時の前記第２の差動増幅回路の増幅率より小さいことを特徴とする請求項２に記載のリミッティング増幅回路。
4. 前記信号検出回路は、
   前記判定結果をリセットする信号を受信すると前記判定結果をリセットすることを特徴とする請求項１から３のいずれか１つに記載のリミッティング増幅回路。
5. 前記振幅を検知する第３の差動増幅回路を前記信号検出回路の前段に備えることを特徴とする請求項１から４のいずれか１つに記載のリミッティング増幅回路。
6. 外部レートセレクト信号に応じてフィルタの透過帯域を切り替え可能であることを特徴とする請求項１から５のいずれか１つに記載のリミッティング増幅回路。

Images