JP6785680B2 - 増幅器 - Google Patents
増幅器 Download PDFInfo
- Publication number
- JP6785680B2 JP6785680B2 JP2017033340A JP2017033340A JP6785680B2 JP 6785680 B2 JP6785680 B2 JP 6785680B2 JP 2017033340 A JP2017033340 A JP 2017033340A JP 2017033340 A JP2017033340 A JP 2017033340A JP 6785680 B2 JP6785680 B2 JP 6785680B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- impedance
- amplifier
- amplification element
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Microwave Amplifiers (AREA)
Description
増幅器の広帯域化を実現するための1つの手法として、増幅素子の入力インピーダンスを周波数に関係無く、一定のインピーダンスに変換するプリマッチ回路を用いる方法がある。
そのため、従来のプリマッチ回路を用いた増幅器では、リードインダクタの影響により、FETの入力インピーダンスを一定の抵抗成分のみのインピーダンスに変換することができない。その結果、帯域が狭くなってしまう。
増幅素子と、
前記増幅素子と入力端子との間に設けられた入力整合回路と、
前記増幅素子と前記入力整合回路との間に設けられた変換回路と
を備え、
前記変換回路は、
一端が前記増幅素子の入力端子に接続され、他端が接地された第1直列回路であって、抵抗とインダクタとの第1直列回路と、
前記第1直列回路と並列に接続された第2直列回路であって、抵抗とキャパシタとの第2直列回路と
を備える。
***構成の説明***
図1を参照して、実施の形態1に係る増幅器30の構成を説明する。
増幅器30は、GaAsデバイス又はGaNデバイスといった増幅素子1と、増幅素子1と入力端子3との間に設けられた入力整合回路2と、増幅素子1と出力端子5との間に設けられた出力整合回路4と、増幅素子1と入力整合回路2との間に設けられた変換回路6とを備える。変換回路6及び入力整合回路2は、マイクロ波集積回路技術を用いて誘電体基板14上に形成されている。
また、接地用キャパシタ9は、低周波からマイクロ波に至る周波数帯でインピーダンスが十分低くなるような値が選ばれている。金属島11の長さは、マイクロ波帯で波長に比べ十分短く選ばれている。
電源インピーダンス及び負荷インピーダンスは、50Ωが選ばれる。
増幅素子の入力側は、値Riの抵抗と値Ciのキャパシタとの直列回路として表されることが多い。しかし、増幅素子1はパッケージタイプであるため、さらに値Liのリードインダクタ16が直列接続されたものとして表される。つまり、増幅素子1は、値Liのリードインダクタ16と値Riの抵抗と値Ciのキャパシタとの直列回路として表される。
接地用キャパシタ9の素子値は低周波帯でも十分低インピーダンスとなるような値が選ばれ、かつ、金属島11の長さはマイクロ波帯で無視できる長さが選ばれる。これにより、抵抗7とインダクタ8との第1直列回路は、等価回路的には抵抗7とインダクタ8との直列回路なる。したがって、変換回路6は、抵抗7とインダクタ8との第1直列回路と、抵抗12と整合用キャパシタ13との第2直列回路とが並列接続されたものとして表される。
インピーダンスZ1は、数1によりω=0及びω=∞では∞になり、ω=ωcでは抵抗Riが装荷されたものとして表される。
インピーダンスZmは、数2によりω=0では値R1の抵抗が装荷されたものとして表され、ω=ωcでは値R’の抵抗が装荷されたものとして表され、ω=∞では値R2の抵抗が装荷されたものとして表される。値R’は数3で与えられる。
インピーダンスZ2がω=0とω=ωcとω=∞とで一定の値Rとなる条件を求めるにはR=R1=R2とし、値Rは数4で求まる。
以上のように、実施の形態1に係る増幅器30は、インピーダンスZ2は、ω=0とω=ωcとω=∞とにおいて一定の抵抗値Rになる。ω=0とω=ωcとω=∞とにおいて一定の抵抗値Rになる場合、それ以外の周波数帯でもほぼ同等の値となる。したがって、広帯域に渡って周波数特性の小さなインピーダンスが得られる。
図4では、実線はリードインダクタ16を含む増幅素子1側を見たインピーダンスZ1を示し、点線は変換回路6を介して増幅素子1側を見たインピーダンスZ2を示す。
インピーダンスZ1は、周波数f1〜f2に渡って、実数部が値Riで一定となり、虚数部のみ大きく時計回りに変化するような軌跡になる。これに対して、インピーダンスZ2は、ほぼ実軸上の値Rに収束する。
図5では、図5の(c)に示すように、ここでは増幅素子1についての値Riと値Ciと値Liとをそれぞれ30Ωと1pFと0.5nHとし、変換回路6についての値R1と値L1と値R2と値C1とをそれぞれ13.7Ωと、0.5nHと、13.7Ωと、1pFとしている。
図5の(a)に示すように、インピーダンスZ1は、周波数1GHz〜21GHzに渡って実数部が30Ω一定となり、虚数部が−155Ω〜60Ωの値を示す。これに対して、インピーダンスZ2は、図5(b)に示すように、実数部が13.7Ω近傍に収束する。
図6では、入力整合回路2の一例として、増幅素子1の直列共振周波数7.1GHzで1/4波長を有する3個の伝送線路を用いた場合が示されている。この場合、帯域4.5GHzに渡ってリターンロス20dB以上の特性が得られる。このように変換回路6を用いることで、比較的簡単な構成の入力整合回路2を用いても増幅器の入力リターンロスの広帯域化を図ることができる。
図6では、入力整合回路2を3個の伝送線路で構成した場合について説明したが、さらに伝送線路の数を増やすことにより、さらなる広帯域化を図ることができる。
図7では、図6と同様に、入力整合回路2の一例として、増幅素子1の直列共振周波数7.1GHzで1/4波長を有する3個の伝送線路で構成した場合が示されている。この場合、帯域1.6Hzに渡ってリターンロス20dB以上の特性である。
図6と図7との比較から変換回路6を装荷することにより、装荷しない場合に比べ約3倍と著しく広帯域化を図ることができる。
<変形例1>
図8を参照して、変形例1に係る増幅器30の構成を説明する。
図8に示す増幅器30は、変換回路6が有する第1の直列回路の素子順が抵抗7、インダクタ8、接地用キャパシタ9から接地用キャパシタ9、インダクタ8、抵抗7に入れ替えられ、第2直列回路の素子順を抵抗12、整合用キャパシタ13から整合用キャパシタ13、抵抗12に入れ替えられている点が図1に示された増幅器30と異なる。
このように素子順を入れ替えた場合であっても変換回路6の機能は同じであり、増幅素子1の入力インピーダンスを1点に収束させることができる。
図9を参照して、変形例2に係る増幅器30の構成を説明する。
図9に示す増幅器30は、変換回路6を構成する接地用キャパシタ9及び整合用キャパシタ13が、金ワイヤ17で接続するタイプのキャパシタに置き換えられている点が図1に示された増幅器30と異なる。
金ワイヤ17の長さを波長に比べ、十分短く選ぶことにより、機能は図1に示された増幅器30と同じになる。金ワイヤ17を用いるタイプのキャパシタは、高周波特性が良好であるため、特に、高周波帯で変換回路6を実現する場合に有効である。
図10を参照して、変形例3に係る増幅器30の構成を説明する。
図10に示す増幅器30は、変換回路6を構成するインダクタ8の先端が接地用キャパシタ9を介さずに直接接地された点が図1に示された増幅器30と異なる。
このような構成にすることにより、直流では増幅素子1の入力端子と接地との間に抵抗7が装荷されたものと見なすことができる。そして、増幅素子1の接地端子(例えばソース端子)に抵抗とキャパシタとからなる接地回路18を接続すれば増幅素子1を単一電源で動作させることができる。
このように接地用キャパシタ9を介さずにインダクタ8の先端を直接接地する場合であっても変換回路6は同じである。
実施の形態2は、変換回路6を介して増幅素子1側を見たインピーダンスZ2を可変にする点が実施の形態1と異なる。実施の形態2では、この異なる点を説明し、同一の構成については同一の符号を付して説明を省略する。
図11を参照して、実施の形態2に係る増幅器30の構成を説明する。
図11に示す増幅器30は、入力整合回路2と変換回路6との間に抵抗19が接続されている点が図1に示された増幅器30と異なる。
図12に示す増幅器30は、入力整合回路2と変換回路6との接続点と、接地との間に抵抗20が装荷されている点が図1に示された増幅器30と異なる。
図13に示すように、図11に示された増幅器30において、変換回路6を介して増幅素子1側を見たインピーダンスZ2’は、図1に示された増幅器30において、変換回路6を介して増幅素子1側を見たインピーダンスZ2よりも高いインピーダンスになる。また、図12に示された増幅器30において、変換回路6を介して増幅素子1側を見たインピーダンスZ2’’は、図1に示された増幅器30において、変換回路6を介して増幅素子1側を見たインピーダンスZ2よりも低いインピーダンスになる。
このように、変換回路6を介して増幅素子1側を見たインピーダンスZ2を可変にできる。そのため、入力端子3に接続する電源インピーダンスと増幅素子1の入力インピーダンスとを整合させるための入力整合回路2の設計の自由度が増える。
実施の形態1及び実施の形態2では、増幅素子1の入力インピーダンスをほぼ一定のインピーダンスに収束させるために、変換回路6を増幅素子1と入力整合回路2との間に設けた場合について説明した。
実施の形態3は、増幅素子1の出力インピーダンスをほぼ一定のインピーダンスに収束させるために、変換回路21を増幅素子1と出力整合回路4との間に設ける点が実施の形態1,2と異なる。実施の形態3では、この異なる点を説明し、同一の構成については同一の符号を付して説明を省略する。
図14を参照して、実施の形態3に係る増幅器30の構成を説明する。
増幅器30は、GaAsデバイス又はGaNデバイスといった増幅素子1と、増幅素子1と入力端子3との間に設けられた入力整合回路2と、増幅素子1と出力端子5との間に設けられた出力整合回路4と、増幅素子1と出力整合回路4との間に設けられた変換回路21とを備える。変換回路21及び出力整合回路4は、マイクロ波集積回路技術を用いて誘電体基板14上に形成されている。
負荷インピーダンスは50Ωが選ばれる。
増幅素子1の出力側は、値Roの抵抗と値Coのキャパシタとの並列回路と、この並列回路に直列に接続される値Loのリードインダクタ26とで表される。
変換回路21は、抵抗22とインダクタ23との第1並列回路の一端が増幅素子1の出力端子に接続され、第1並列回路の他端と接地と間には、抵抗24とキャパシタ25との直列回路が接続されたものとして表される。
以上のように、実施の形態3に係る増幅器30は、変換回路21を介して増幅素子1側を見た等価回路は抵抗Roのみになる。したがって、広帯域に渡って周波数特性の小さなインピーダンスが得られる。
値Roの抵抗と値Coのキャパシタとの第2並列回路のインピーダンスZ4は、実線で示すように周波数f1から周波数f2へと周波数が高くなるに従い、サセプタンス一定の円を時計方向に回転する。インピーダンスZ4にリードインダクタ26が付加されたインピーダンスZ5は、1点鎖線で示すようにインピーダンスZ4の実数部を維持しつつ、虚数部のみ変化するように時計方向に回転する。インピーダンスZ5に抵抗22とインダクタ23との並列回路が付加されたインピーダンスZ6は、点線で示すように実数部がRoで、虚数部のみ変化するような軌跡になる。そして、インピーダンスZ6に抵抗24とキャパシタ25との直列回路が付加されたインピーダンスZ7は、Roの位置に収束する。
図18では、図18の(e)に示すように、増幅素子1の値Roと値Coと値Loとをそれぞれ20Ωと1pFと0.5nHとし、変換回路21の値R3と値L2と値R4と値C3とをそれぞれ20Ωと0.4nHと20Ωと1.25pFとしている。
図18の(a)と図18の(b)と図18の(c)と図18の(d)とは、それぞれインピーダンスZ4とインピーダンスZ5とインピーダンスZ6とインピーダンスZ7と軌跡を示しており、周波数1GHz〜21GHzに渡って計算された軌跡を示す。いずれの軌跡も図17を参照して説明した軌跡と同じであり、インピーダンスZ7は20Ωの1点に収束する。
実施の形態4は、変換回路6を介して増幅素子1側を見たインピーダンスZ2を可変にする点が実施の形態3と異なる。実施の形態4では、この異なる点を説明し、同一の構成については同一の符号を付して説明を省略する。
図19を参照して、実施の形態4に係る増幅器30の構成を説明する。
図19に示す増幅器30は、出力整合回路4と変換回路21との間に抵抗27が接続されている点が図14に示す増幅器30と異なる。
図20に示す増幅器30は、出力整合回路4と変換回路21との接続点と、接地との間に抵抗28が接続されている点が図14に示す増幅器30と異なる。
図21に示すように、図19に示された増幅器30において、変換回路21を介して増幅素子1側を見たインピーダンスZ7’は、図14に示された増幅器30において、変換回路21を介して増幅素子1側を見たインピーダンスZ7よりも高いインピーダンスになる。また、図20に示された増幅器30において、変換回路21を介して増幅素子1側を見たインピーダンスZ7’’は、図14に示された増幅器30において、変換回路21を介して増幅素子1側を見たインピーダンスZ7よりも低いインピーダンスになる。
このように、変換回路21を介して増幅素子1側を見たインピーダンスZ7を可変にできる。そのため、出力端子5に接続する負荷インピーダンスと増幅素子1の出力インピーダンスとを整合させるための出力整合回路4の設計の自由度が増える。
<変形例4>
実施の形態1,2では、変換回路6を増幅素子1の入力側に接続した場合について説明した。また、実施の形態3,4では、変換回路21を増幅素子1の出力側に接続した場合について説明した。同時に、変換回路6を増幅素子1の入力側に接続し、変換回路21を増幅素子1の出力側に接続してもよい。この場合にも、実施の形態1〜4と同様の効果を得ることができる。
なお、実施の形態1〜4では、増幅器1について説明した。しかし、変換回路6を検波器、可変減衰器又はリニアライザに、また、変換回路21を高耐電力終端器といったマイクロ波コンポーネントに適用してもよい。
Claims (3)
- 増幅素子と、
前記増幅素子と入力端子との間に設けられた入力整合回路と、
前記増幅素子と前記入力整合回路との間に設けられた変換回路と
を備え、
前記変換回路は、
一端が前記増幅素子の入力端子に接続され、他端が接地された第1直列回路であって、抵抗とインダクタとの第1直列回路と、
前記第1直列回路と並列に接続された第2直列回路であって、抵抗とキャパシタとの第2直列回路と
を備え、
前記増幅素子は、値Liのリードインダクタと値Riの抵抗と値Ciのキャパシタとの直列回路として表され、
前記変換回路の並列共振周波数と、前記増幅素子の入力側を見た場合のインピーダンスの直列共振周波数との差が基準値よりも小さく、かつ、前記第1直列回路の抵抗の値R1と前記第2直列回路の抵抗の値R2とは同一の値Rであり、前記インダクタの値をL1とし、前記キャパシタの値をC1とすると、前記値RはR 3 +Ri×R 2 +(R−Ri)×L1/C1=0を満たす増幅器。 - 前記増幅器は、さらに、
前記入力整合回路と前記変換回路との間に直列に接続された抵抗
を備える請求項1に記載の増幅器。 - 前記増幅器は、さらに、
前記入力整合回路と前記変換回路との接続点と、接地との間に接続された抵抗
を備える請求項1に記載の増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017033340A JP6785680B2 (ja) | 2017-02-24 | 2017-02-24 | 増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017033340A JP6785680B2 (ja) | 2017-02-24 | 2017-02-24 | 増幅器 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020147188A Division JP7008768B2 (ja) | 2020-09-02 | 2020-09-02 | 増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018139355A JP2018139355A (ja) | 2018-09-06 |
JP6785680B2 true JP6785680B2 (ja) | 2020-11-18 |
Family
ID=63451141
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017033340A Active JP6785680B2 (ja) | 2017-02-24 | 2017-02-24 | 増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6785680B2 (ja) |
-
2017
- 2017-02-24 JP JP2017033340A patent/JP6785680B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018139355A (ja) | 2018-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6760668B2 (ja) | 組み合わせローパス・ハイパス段間回路を備えたハイブリッド電力増幅器回路またはシステムおよびその動作方法 | |
CN105874706B (zh) | 陶赫蒂Doherty功率放大器、通信设备及系统 | |
JP6513225B2 (ja) | ドハティ増幅器 | |
EP1831995B1 (en) | A power device and a method for controlling a power device | |
FR2730880A1 (fr) | Procede et circuit de linearisation par predistorsion pour un amplificateur de puissance | |
JP2007329641A (ja) | 周波数・帯域幅切り換え増幅器 | |
US6346853B1 (en) | Predistortion linearizer circuit | |
US10862440B2 (en) | High-frequency amplifier | |
CN108233892A (zh) | 电压可变衰减器、集成电路和衰减方法 | |
JPWO2020202674A1 (ja) | 高周波増幅器 | |
JP2008022232A (ja) | リミッタ回路 | |
JP6785680B2 (ja) | 増幅器 | |
JP7008768B2 (ja) | 増幅器 | |
KR101661151B1 (ko) | 테이퍼링된 캐패시터를 갖는 비균일 분산 전력 증폭기 | |
US10637405B2 (en) | Wideband biasing of high power amplifiers | |
US6801098B2 (en) | Group delay equalizer integrated with a wideband distributed amplifier monolithic microwave integrated circuit | |
US6104259A (en) | Harmonic suppression circuit | |
KR20210033090A (ko) | 초고주파 증폭 회로 | |
JP2008085987A (ja) | インピーダンス整合方法およびそれを用いた信号処理回路を製造する方法、信号処理回路、無線装置 | |
US20160126897A1 (en) | Semiconductor amplifier bias circuit and semiconductor amplifier device | |
JP6532618B2 (ja) | 高周波回路及び高周波電力増幅器 | |
US9893683B2 (en) | Systems for amplifying a signal using a transformer matched transistor | |
JP2008236354A (ja) | 増幅器 | |
JP2018142827A (ja) | 半導体装置および電子機器 | |
JP6135316B2 (ja) | 高調波抑圧回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190905 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200323 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200714 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200902 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200929 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201027 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6785680 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |