JP6777070B2 - バリスタ内蔵多層基板およびその製造方法 - Google Patents
バリスタ内蔵多層基板およびその製造方法 Download PDFInfo
- Publication number
- JP6777070B2 JP6777070B2 JP2017509556A JP2017509556A JP6777070B2 JP 6777070 B2 JP6777070 B2 JP 6777070B2 JP 2017509556 A JP2017509556 A JP 2017509556A JP 2017509556 A JP2017509556 A JP 2017509556A JP 6777070 B2 JP6777070 B2 JP 6777070B2
- Authority
- JP
- Japan
- Prior art keywords
- mol
- oxide
- varistor
- layer
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
- H01C7/105—Varistor cores
- H01C7/108—Metal oxide
- H01C7/112—ZnO type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
- H01C7/12—Overvoltage protection resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Thermistors And Varistors (AREA)
- Details Of Resistors (AREA)
Description
バリスタ素子は、印加される電圧が低い場合は大きな電気抵抗値を示し、僅かな電流しか流れないが、印加される電圧が大きくなると顕著に電気抵抗が低下し、多くの電流が流れる非直線性抵抗を示すバリスタ(バリスタ材料)を用いている。このようなバリスタの中でも容易に所望の特性を得られることから、酸化亜鉛を主成分として、酸化亜鉛以外の酸化物等を添加した酸化亜鉛系バリスタ(酸化亜鉛系バリスタ材料)が多く用いられている。
酸化亜鉛系バリスタ材料、特に同材料を焼結して得た酸化亜鉛系バリスタ用焼結体を用いたバリスタ素子を電子回路に組み込むことにより、電子回路の一部分に静電気またはノイズ等による高電圧に起因した電流が流れても、電子回路の所望の部分および所望の素子に、このような大きな電流が流れるのを抑制することができる。
この問題を解決するため、ESD(静電気放電)保護デバイスをLTCC(低温同時焼成セラミックス)として多層基板内に電極と一体的に形成することが、例えば特許文献1に開示されている。
このため、表面に銀より成る電極材料を形成した、バリスタ材料の混合原料シート(グリーンシート)等を含む積層体を850℃〜950℃程度の範囲の温度で焼成してバリスタ素子(ESD保護デバイス)を含む多層部品を形成する方法が特許文献2〜6に開示されている。
また、多層基板に用いられる誘電体材料としては、組織中にSrAl2Si2O8を含むことにより、1000℃以下、例えば、850℃〜950℃の低温の温度範囲で焼成可能な、優れた誘電体特性を有する誘電体材料が特許文献7および8に提案されている。
Zn2SiO4+xBi2O3+ySiO2(0.06≦x≦1.30、0.50≦y≦2.00) (1)
Zn2SiO4+xBi2O3+ySiO2(0.06≦x≦1.30、0.50≦y≦2.00) (2)
Zn2SiO4+xBi2O3+ySiO2(0.06≦x≦1.30、0.50≦y≦2.00) (3)
Zn2SiO4+xBi2O3+ySiO2(0.06≦x≦1.30、0.50≦y≦2.00) (4)
また、本発明に係る製造方法では、内蔵されているバリスタ層が、バリスタ単体の場合に比べて、同等の高い非線形定数を有する、バリスタ内蔵多層基板を製造することができる。
図1Aは、第1の実施形態に係るバリスタ内蔵多層基板100の全体構成を示す斜視図であり、図1Bは、図1AのIb−Ib断面を示す、断面図である。
図1Aに示すように、多層基板100は、バリスタ層含有絶縁体層14と、バリスタ層含有絶縁体層14の上面に接触して設けられた第1拡散防止層12と、第1拡散防止層12の上面に接触して設けられた第1誘電体層10と、バリスタ層含有絶縁体層14の下面に接触して設けられた第2拡散防止層16と、第2拡散防止層16の下面に接触して設けられた第2誘電体層18と、から構成されている。すなわち、下から順に(図1Aに示す実施形態では下から順に)、第2誘電体層18と、第2拡散防止層16と、バリスタ層含有絶縁体層14と、第1拡散防止層12と、第1誘電体層10とが積層している。
図1Bに示すように、第1の実施形態に係るバリスタ内蔵多層基板100では、バリスタ層含有絶縁体層14は、バリスタ層15および絶縁体層から構成されており、絶縁体層を貫通する貫通孔の内部に、バリスタ層15が配置されている。
バリスタ層含有絶縁体層14は、この形態に限定されない。例えば、バリスタ層含有絶縁体層14は、絶縁体層を含まず、バリスタ層15のみから構成されていてもよい。
バリスタ層15の上面に配置された第1内部電極20は、第1誘電体層10および第1拡散防止層12を貫通する第1貫通電極24と接続されている。これにより、第1貫通電極24が第1誘電体層10の上面から露出した部分と、バリスタ層15とが電気的に接続できる。
同様に、バリスタ層15の下面に配置された第2内部電極22は、第2拡散防止層16および第2誘電体層18を貫通する第2貫通電極26と接続されている。これにより、第2貫通電極26が第2誘電体層18の下面から露出した部分と、バリスタ層15とが電気的に接続できる。第1内部電極と第2内部電極とは、互いに対向した対向電極となっており、その間にバリスタ層15が配置されている。
この構成により、多層基板100に接続された集積回路に、ノイズ等により異常高電圧(高電流)が発生した場合であっても、貫通電極24、26および内部電極20、22を経由してバリスタ層15に電流が流れ、半導体チップ等の保護対象のデバイスにはほとんど電流が流れず、これらデバイスを保護することができる。また高速通信モジュールやインターポーザ等に対して、多層基板100のような部分的にバリスタ層を絶縁層中に内蔵した基本構造を適用することにより、電極で形成される電気配線がほぼ絶縁層中に配置されるため、絶縁層の優れた伝送特性を活かした多層基板の実現が可能となる。
同様に、第2貫通電極26は、第2内部電極22と電気的に接続し、バリスタ層15と外部電源とを電気的に接続することができれば、任意の形態であってよく、例えば、第2貫通電極26に代えて、多層基板100の側面に配置された電極であってもよい。
このように、第1誘電体層10(第2誘電体層18)とバリスタ層15との間に、拡散防止層として第1拡散防止層12(第2拡散防止層16)を配置することにより、多層基板100におけるバリスタ層15が、バリスタ単体の時と同等に高い非線形定数を有することができる。
以下、バリスタ層、拡散防止層および誘電体層の組織について説明する。
1−1.バリスタ層
上述のように、本発明に係る多層基板100のバリスタ層15は、主相がZnOであり、ZnO結晶粒の粒界または粒界三重点に、Zn−Bi−Si−M酸化物(MはCo、Mn、Crのいずれか1つ以上の元素)および/またはZn−Si−M酸化物(MはCo、Mn、Crのいずれか1つ以上の元素)が存在している。
バリスタ層15は、以下の組成を有することにより、850℃〜1000℃の低温で焼成を行っても、十分なバリスタ特性を有することができる。
以下に、バリスタ層の組成について説明する。
本明細書において、A−B−C酸化物(A〜Cは元素記号)のように記載するときは、A、BおよびCを含む1つの複合酸化物であってもよく、またはA、BおよびCのいずれかの元素を1つ以上含む酸化物を複数種類含むもの(例えば、A酸化物とB酸化物とC酸化物)であってもよい。
なお、本明細書において、組成を規定する際の「金属元素全体を100mol%とする」とは、「Si、BおよびSbなどの半金属を含む金属元素全体を100mol%とする」ことを意味する。また金属元素換算とは、「金属元素全体を100mol%とした時の」当該金属の含有量のことを意味する。
本発明に係るバリスタ層15において、Zn−Bi−Si−M酸化物の組成は、金属元素全体を100mol%としたとき、Znを10mol%以上、Siを0.5〜8.0mol%、Biを30.0〜70.0mol%含み、0.1〜8.0mol%のCrと、0.2〜4.0mol%のMnと、0.2〜3.0mol%のCoとから選択される1種以上を含む。Zn−Bi−Si−M酸化物は、残部が不可避的不純物のみであってもよいが、さらにその他の元素を含んでもよい。
本発明に係るバリスタ層15において、Zn−Si−M酸化物の組成は、金属元素全体を100mol%としたとき、Znを50mol%以上、Siを28.0〜40.0mol%、Biを1.0mol%以下含み、0〜1.0mol%のCrと、0〜1.5mol%のMnと、0〜2.4mol%のCoとから選択される1種以上を含む。Zn−Si−M酸化物は、残部が不可避的不純物のみであってもよいが、さらにその他の元素を含んでもよい。
以下に、アンチモン(Sb)、希土類元素および錫(Sn)のそれぞれについて、不純物レベルと認識される量を記載する。
不純物レベルとして認識されるアンチモン(Sb)の一般的な含有量は、例えば、金属元素全体を100mol%としたとき0.01mol%以下であり、好ましくは0.005mol%以下である。実用測定上は、例えばICP(誘導結合型プラズマ)湿式分析装置の検出限界(質量比で100ppm)以下であれば、0.01mol%以下の条件を満足する。
不純物レベルとして認識される希土類元素の一般的な含有量は、例えば、金属元素全体を100mol%としたとき、希土類元素の各々について0.01mol%以下程度であり、希土類元素合計で0.05mol%以下程度である。好ましくは、希土類元素の各々について0.005mol%以下であり、希土類元素合計で0.025mol%以下である。実用測定上は、例えばICP(誘導結合型プラズマ)湿式分析装置の検出限界(質量比で100ppm)以下であれば、0.01mol%以下の条件を満足する。
本発明においては、「希土類元素」は、イットリウム(Y)、ランタン(La)、セリウム(Ce)、プラセオジム(Pr)、ネオジム(Nd)、プロメチウム(Pm)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)およびルテチウム(Lu)を意味する。
すなわち、本明細書における「希土類元素」にスカンジウム(Sc)は含まれない。
不純物レベルとして認識される錫(Sn)の一般的な含有量は、例えば、金属元素全体を100mol%としたとき0.01mol%以下であり、好ましくは0.005mol%以下である。実用測定上は、例えばICP(誘導結合型プラズマ)湿式分析装置の検出限界(質量比で100ppm)以下であれば、0.01mol%以下の条件を満足する。
上述したように、本発明に係るバリスタ層15は、残部としてZnと不可避的不純物とその他の元素とを含んで成ってもよい。
このような、不可避的不純物のレベルとして、1種類の元素あたり0.03mol%以下であり、不可避的不純物全体で0.1mol%以下であることを例示できる。
なお、「不可避的不純物」は、通常、製造工程およびハンドリング時等において意図せずに含有された不純物を意味する。しかし、たとえ、意図的に添加を行った場合であっても上述した「不純物レベル」以下の含有量であれば、添加による技術的効果を充分に得ることができるものではない。すなわち、本明細書においては、「不可避的不純物」とは、意図して添加したか、意図せずに含有するものかを問わず、含有量が上述の「不純物レベル」以下であることを意味する。従って、本発明では、上述のように、アンチモン(Sb)と希土類元素と錫(Sn)の含有量が不純物レベル以下であることからアンチモン(Sb)、希土類元素および錫(Sn)は、「不可避的不純物」に含まれる。
このような元素は、合計で例えば10mol%以下、好ましくは5mol%以下含まれてよい。この程度であれば、十分なバリスタ特性を確保することが可能である。
・酸化ボロン
本発明のバリスタ層15は、例えば、B2O5のような酸化ボロンを含有してよい。この場合、酸化ボロンをボロン(B)換算で0.1〜4.0mol%、好ましくは0.1〜2.0mol%含有している。
酸化ボロン(ボロン)は、焼結性を向上させる効果を有する。酸化ボロンの含有量がボロン換算で0.1mol%より少ないとこの効果が充分得られず、4.0mol%を超えると他の添加剤とともにガラス成分を形成して偏析するという問題がある。また、好ましい範囲の0.1〜2.0mol%であれば、この効果をより充分に得ることができる。
本発明のバリスタ層15は、例えば、Sc2O3のような酸化スカンジウムを含有してよい。この場合、酸化スカンジウムをスカンジウム(Sc)換算で0.1〜2.0mol%、好ましくは0.4〜0.7mol%含有している。
酸化スカンジウム(スカンジウム)は、焼結性を向上させる効果を有する。酸化スカンジウムの含有量がスカンジウム換算で0.1mol%より少ないとこの効果が充分得られず、2.0mol%を超えると緻密化しにくくなり偏析が多くなるという問題がある。また、好ましい範囲の0.4〜0.7mol%であれば、この効果をより充分に得ることができる。
本発明のバリスタ層15は、例えば、Ba2Oのような酸化バリウムを含有してよい。この場合、酸化バリウムをバリウム(Ba)換算で0.1〜2.0mol%、好ましくは0.2〜1.5mol%含有している。
酸化バリウム(バリウム)は、粒界に偏析することで好適な粒界を形成するのに寄与する。酸化バリウムの含有量がバリウム換算で0.1mol%より少ないとこの効果が充分得られず、2.0mol%を超えると焼結を阻害し酸化バリウムが偏析するという問題がある。また、好ましい範囲の0.2〜1.5mol%であれば、この効果をより充分に得ることができる。
本発明のバリスタ層15は、必要に応じて、更に、酸化ジルコニウムおよび酸化タングステンから成る群から選択される1つ以上を含んでよい。
これらの酸化物は、非線形定数を向上させるという効果がある。酸化ジルコニウムを含有する場合、酸化ジルコニウムをジルコニウム(Zr)換算で0.1〜2.0mol%(好ましくは、0.2〜1.5mol%)含有することにより上述の効果を得ることができる。
酸化タングステンを含有する場合、酸化タングステンをタングステン(W)換算で0.1〜2.0mol%(好ましくは、0.2〜1.5mol%)含有することにより上述の効果を得ることができる。
すなわち、本実施形態においては、Siの組成をこのような範囲にすることにより、焼成後の本発明に係るバリスタ内蔵多層基板100の絶縁性能をより向上させ、かつバリスタ層単体の時と同等の高い非線形定数を有することができる。
上述のように、本発明に係る第1および第2拡散防止層12、16は、Zn2SiO4を主成分とするZn−Si酸化物と、Bi−Si酸化物とを含んでいる。
ここで、第1および第2拡散防止層12、16に含まれてもよいその他の元素とは、Al、Ag、Cr、MnおよびCo等である。本発明においてこれらの元素は、多層基板100を同時焼成する時に、隣接するバリスタ層15、誘電体層10、18および/またはAg電極から由来するものである。
本発明において、第1および第2拡散防止層12、16は、Alを0〜2.0mol%、Agを0〜2.0mol%、Crを0〜1.0mol%、Mnを0〜1.0mol%、およびCoを0〜1.0mol%の範囲で含んでいても、本発明に係る効果を得ることができる。
本発明にかかる第1および第2拡散防止層12、16において、Zn2SiO4を主成分とするZn−Si酸化物の組成は、金属元素全体を100mol%としたとき、Znを60mol%以上、Siを30.0〜40.0mol%、Biを0〜2.0mol%含む。Zn−Si酸化物は、残部が不可避的不純物のみであってもよいが、Znが60mol%以上であれば、上述したその他の元素を含んでもよい。
なお、「Zn2SiO4」が「Zn−Si酸化物」の主成分であるとは、「Zn−Si酸化物」中において、「Zn2SiO4」が体積比率で50%以上であることをいう。
本発明にかかる第1および第2拡散防止層12、16において、Bi−Si酸化物の組成は、金属元素全体を100mol%としたとき、Siを30.0〜70.0mol%、Biを5.0〜30.0mol%含む。Bi−Si酸化物は、残部が不可避的不純物のみであってもよいが、Biを5.0〜30.0mol%含有するのであれば、上述したその他の元素を含んでもよい。
第1拡散防止層12と第2拡散防止層16とが、同一の組成であれば、同一の製造工程により第1拡散防止層12および第2拡散防止層16の焼結前の原料が得られるため、全体としての製造工程を効率的にすることができる。
本発明に係る第1および第2誘電体層10、18は、ボイドが面積比率で5%未満であり、電気抵抗率が1010Ω・cm以上であり、比誘電率が6〜9である。
ボイドの面積比率が5%未満であることにより、基板の破壊強度が向上するという効果がある。電気抵抗率が1010Ω・cm以上であることにより、絶縁性に優れるという効果がある。比誘電率が6〜9であることにより、寄生容量が小さくなり高速伝送に優れるという効果がある。
なお、「Al−Si−Sr酸化物」が主成分であるとは、誘電体層中において、「Al−Si−Sr酸化物」が体積比率で50%以上であることをいう。
第1誘電体層10と第2誘電体層18とが、同一の組成であれば、同一の製造工程により第1誘電体層10および第2誘電体層18の焼結前の原料が得られるため、全体としての製造工程を効率的にすることができる。
誘電体層と拡散防止層とバリスタ層とを同時焼成して得られるバリスタ内蔵多層基板を、外周刃切断機を用いて切断し、得られる切断片を樹脂埋めする。得られる樹脂埋めサンプルから、図1Bでしめすような構造体の断面観察像が得られる部分を狙ってクロスセクションポリッシャー(イオンポリッシャー)で断面研磨する。このようにすることで、砥粒を用いた研磨では延びてしまう電極構造を乱すことなく観察することが可能となる。
研磨面をFE−SEMで観察し、測定したい部分をポイントで狙ってEDX(エネルギー分散型X線分光)法にて分析する。分析は10μm×10μm以上の矩形面積に電子線を照射して得られたX線スペクトルを用いて解析を行ってもよい。層中の特定の組織を分析する際はビーム径1μm以下で照射して得られるX線スペクトルを用いて解析を行ってもよい。定量化する際には金属元素全体を100mol%換算する。
含まれる結晶構造物はX線回折法で判定する。
バリスタ層の分析において、SEMで観察する際、Zn−Bi−Si−M酸化物は明るいコントラストで、またZn−Si−M酸化物は暗いコントラストで観察される。
拡散防止層の分析において、SEMで観察する際、Bi−Si酸化物はZn−Si酸化物と比較して明るいコントラストで見えるため識別は容易である。しかし、Bi−Si酸化物は、大きさが1μm程度であるため、分析時に周囲に存在するZn−Si酸化物由来のZnの特性X線を検出してしまいBi−Si−Zn酸化物のように見えてしまう。
そのため、Biを含有する領域に対してSEM−EDX法を適用し、Bi−Si酸化物と仮に規定して、Zn量を0mol%とみなし、ZnとO以外の元素を100mol%として換算して評価する。Zn−Si酸化物がZn2SiO4であることは分析値の比率から推定する。
以下に、第2の実施形態に係るバリスタ内蔵多層基板200について、第1の実施形態と異なる部分を中心に説明する。第2の実施形態に係るバリスタ内蔵多層基板200の各要素について、特段の説明の無いものについては、第1の実施形態の対応する要素と同じ構成を有してもよい。
図2Bに示すように、第2の実施形態にかかるバリスタ内蔵多層基板200は、第1内部電極20および第2内部電極22の両方が、バリスタ層15の2つの主面のうちの同じ主面(図2Bではバリスタ層15の上面)に配置されている点が、第1の実施形態に係るバリスタ内蔵多層基板100とは異なる。
このような構成にすることにより、バリスタ素子の厚さを薄くすることができるという効果を得ることができる。
また、このように、バリスタ層15の1つの主面にのみ、第1内部電極20および第2内部電極22の両方を配置しても、多層基板200に接続された集積回路に、ノイズ等により異常高電圧(高電流)が発生した場合には、第1および第2貫通電極24、26および第1および第2内部電極20、22を経由してバリスタ層15に電流が流れ、半導体チップ等の保護対象のデバイスにはほとんど電流が流れず、これらデバイスを保護することができる。
また、第2の実施形態においても、バリスタ層15と、第1および第2誘電体層10、18との間には、それぞれ第1および第2拡散防止層12、16が配置されており、バリスタ内蔵多層基板200を得る際に、焼結による、バリスタ層15から他の層へのBiの拡散を抑制し、バリスタ内蔵多層基板200は、高い非線形定数を有することができる。
以下に、第3の実施形態に係るバリスタ内蔵多層基板300について、他の実施形態と異なる部分を中心に説明する。第3の実施形態に係るバリスタ内蔵多層基板300の各要素について、特段の説明の無いものについては、他の実施形態の対応する要素と同じ構成を有してもよい。
図3Bに示すように、第3の実施形態にかかるバリスタ内蔵多層基板300は、第1拡散防止層12が、上面だけでなく、上面および側面において第1誘電体層10と接触するように設けられており、同様に第2拡散防止層16が、下面だけでなく、下面および側面において第2誘電体層18と接触するように設けられている点が、第1の実施形態に係るバリスタ内蔵多層基板100とは異なる。
また、第3の実施形態にかかるバリスタ内蔵多層基板300においては、第1貫通電極24は、第1拡散防止層12を貫通しておらず、第1誘電体層10のみを貫通しており、第2貫通電極26は、第2拡散防止層16を貫通しておらず、第2誘電体層18のみを貫通している点が、第1の実施形態に係るバリスタ内蔵多層基板100とは異なる。
このような構成にすることにより、LTCC基板内に占める拡散防止層の体積が減り、誘電体層の優れた電気的特性を得るための回路設計が容易になるという効果を得ることができる。
この構成により多層基板300に接続された集積回路に、ノイズ等により異常高電圧(高電流)が発生した場合には、第1および第2貫通電極24、26および第1および第2内部電極20、22を経由してバリスタ層15に電流が流れ、半導体チップ等の保護対象のデバイスにはほとんど電流が流れず、これらデバイスを保護することができる。
また、第3の実施形態においても、バリスタ層15と、第1および第2誘電体層10、18との間には、それぞれ第1および第2拡散防止層12、16が配置されており、バリスタ内蔵多層基板300を得る際に、焼結により、バリスタ層15から他の層へのBiの拡散を抑制し、バリスタ内蔵多層基板300は、高い非線形定数を有することができる。
以下に、第4の実施形態に係るバリスタ内蔵多層基板400について、他の実施形態と異なる部分を中心に説明する。第4の実施形態に係るバリスタ内蔵多層基板400の各要素について、特段の説明の無いものについては、他の実施形態の対応する要素と同じ構成を有してもよい。
図4Bに示すように、第4の実施形態にかかるバリスタ内蔵多層基板400は、第1内部電極20および第2内部電極22の両方が、バリスタ層15の2つの主面のうちの同じ主面に配置されている点が、第3の実施形態に係るバリスタ内蔵多層基板300とは異なる。
このような構成にすることにより、バリスタ素子の厚さを薄くすることができるという効果を得ることができる。
また、このように、バリスタ層15の1つの主面にのみ、第1内部電極20および第2内部電極22の両方を配置しても、多層基板400に接続された集積回路に、ノイズ等により異常高電圧(高電流)が発生した場合には、第1および第2貫通電極24、26および第1および第2内部電極20、22を経由してバリスタ層15に電流が流れ、半導体チップ等の保護対象のデバイスにはほとんど電流が流れず、これらデバイスを保護することができる。
また、第4の実施形態においても、バリスタ層15と、第1および第2誘電体層10、18との間には、それぞれ第1および第2拡散防止層12、16が配置されており、バリスタ内蔵多層基板400を得る際に、焼結により、バリスタ層15から他の層へのBiの拡散を抑制し、バリスタ内蔵多層基板400は、高い非線形定数を有することができる。
(1)バリスタ特性
上述したような組成を有する本発明のバリスタ内蔵多層基板は、上述したように、バリスタ層単体の時と同等の優れたバリスタ特性を有する。そこで、本発明のバリスタ内蔵多層基板が有するバリスタ特性について以下に説明する。
主なバリスタ特性として、電流―電圧特性、絶縁抵抗および非線形抵抗が知られている。
バリスタ素子に電圧を印加した際、抵抗値に応じた電流が流れる。このとき測定された電流値(A)を電流断面積(cm2)で除した値を電流値(A/cm2)とし、測定された電圧(V)を電極間距離(mm)で除した値を電圧(V/mm)とする。
図5の(a)および(b)は、本発明の第1の実施形態に係る多層基板100における電流断面積S1および電極間距離D1を説明する図である。図5の(a)は、図1AのIb−Ib断面を示す断面図であり、図5の(b)は、図5の(a)のVb−Vb断面を示す断面図である。図5の(b)においては、説明を容易にするため、第1拡散防止層12を省略し、かつ第2内部電極22を点線により示している。
図5の(a)に示すように、第1内部電極20と第2内部電極22とが、それぞれバリスタ層15の異なる主面に対向して設けられている場合は、電流断面積は、第1および第2内部電極に対し、積層基板の積層方向から見た時に重なりあう面積(図5の(b)に示すS1)であり、電極間距離は、第1内部電極20と第2内部電極22との間の最短距離(図5の(a)に示すD1)である。
なお、図5の(a)および(b)は、例示的に第1の実施形態に係る多層基板100における電流断面積S1および電極間距離D1の規定の仕方について説明しているが、本規定は第1の実施形態に限定されない。すなわち、図5の(a)に示すように、バリスタ層の異なる主面に対向して複数の電極が設けられている多層基板であれば、電流断面積S1および電極間距離D1を上記と同様に規定することができる。例えば、第3の実施形態に係る多層基板300においても上記と同様に規定することができる。
図6の(a)に示すように、第1内部電極20と第2内部電極22とが、バリスタ層15の同一主面に設けられている場合は、電流断面積は、バリスタ層15の厚みと第1内部電極の幅の長さとを乗じて得られる面積(図6の(c)に示すS2)であり、電極間距離は、第1内部電極20と第2内部電極22との間の最短距離(図6の(b)に示すD2)である。
なお、図6の(a)、(b)および(c)は、例示的に第2の実施形態に係る多層基板200における電流断面積S2および電極間距離D2の規定の仕方について説明しているが、本規定は第2の実施形態に限定されない。すなわち、図6の(a)に示すように、バリスタ層の同一の主面に複数の電極が設けられている多層基板であれば、電流断面積S2および電極間距離D2を上記と同様に規定することができる。例えば、第4の実施形態に係る多層基板400においても上記と同様に規定することができる。
絶縁抵抗率(Ω・cm)は、電流断面積1cm2のバリスタ素子に、端子間電圧25V/mmを印加した時の抵抗率を意味する。または、同等の値として電圧(V/mm)を電流値(A/cm2)で除して10を乗じた値としてもよい。絶縁抵抗率が低いと、多くの電流が流れ、リーク電流を生ずることとなる。このため、素子では、10MΩ以上の絶縁抵抗を有することが目安とされている。そして、この10MΩを確実に達成できるように、より高い抵抗率を有している場合、設計の自由度が高く好ましい。
非線形定数として、電流−電圧特性を両対数軸で表記した際に、電流値が1mA/cm2となる点の接線の傾きを非線形定数とした。接線の傾きの算出方法は、電流値が1mA/cm2となる電圧値V1(V/mm)に対して、V1+0.05V1となる範囲の測定点2点と、V1―0.05V1となる範囲の測定点2点の、合計4点に対して最小二乗法を適用し、得られた傾きを接線の傾きとした。
また、上述したように、本発明のバリスタ内蔵多層基板は、バリスタ層のSiの組成が0.01〜0.3mol%であるときに、バリスタ層の空孔率が低減し、バリスタ内蔵多層基板の絶縁性能をより向上することができる。バリスタ内蔵多層基板では、バリスタ層の空孔率が低いほど、焼成後のバリスタ内蔵多層基板の絶縁性能が向上し、好ましいとされている。バリスタ層の空孔率が20%以下であれば、空孔率が低減しているといえ、絶縁性能がより向上していると言える。そこで、本発明のバリスタ内蔵多層基板のバリスタ層の空孔率について、以下に説明する。
次に、上述したバリスタ内蔵多層基板の製造方法を説明する。
バリスタ内蔵多層基板の製造方法には、粉末シートを使用して製造する方法と、粉末ペーストを使用して製造する方法の2種類の方法がある。
以下に示すように、本実施形態に係る製造方法は、(1)バリスタ層粉シートを作製する工程、(2)拡散防止層粉シートを作製する工程、(3)誘電体層粉シートを作製する工程、(4)バリスタ層粉シート、拡散防止層粉シートおよび誘電体層粉シートを積層して焼成する工程を含む。
焼結後にバリスタ層となる、バリスタ層粉シートの作製方法について説明する。
なお、混合原料(混合粉末)の組成という場合、混合を促進するため、または混合した混合粉末をスラリー状に保持するために用い、そのほとんどが焼成工程において蒸発してしまう、例えばエタノールおよびPVB(ポリビニルブチラール)等の分散媒ならびに、シート成型時の形状の維持のために用いる、例えばフタル酸ジオクチルのような可塑剤を含まない。
同様の趣旨から、混合原料(混合粉末)の組成という場合、混合原料をシート状等の所望の形状にするために用い、そのほとんどが焼成工程において蒸発してしまう、有機溶剤、可塑剤、バインダ、およびこれらより得たビヒクルを含まない。
なお、SiをBi4Si3O12の化合物の状態で添加すると、BiもBi4Si3O12の割合で添加されるため、Biに関しては、組成の狙い値からBi4Si3O12によって供給されるBi量を差し引いた量を、Bi酸化物(Bi2O3)の状態で添加してもよい。また、この場合、バリスタ層全体の組成のうち、Siの組成を0.01〜0.3mol%、好ましくは、0.01〜0.1mol%、さらに好ましくは0.01〜0.05mol%とすることによって、焼成後のバリスタ層をさらに緻密にすることができ、焼成後のバリスタ内蔵多層基板の絶縁性能をより向上することができるので、好ましい。
酸化ビスマス(Bi2O3)と酸化シリコン(SiO2)の混合原料(混合粉末)を準備する。混合原料の組成がBi4Si3O12となるように、酸化ビスマスおよび酸化シリコンを秤量し混合する。混合は、水溶媒のボールミルで20時間混合してもよい。混合が終了した後、スラリーを回収し乾燥することで混合原料が得られる。得られた混合粉を大気中で700〜800℃で熱処理することで、Bi4Si3O12を主相とする化合物を得ることができる。熱処理で得られた粉をあらかじめボールミルで粉砕し、粒子径を小さくしておいてもよい。このようにすることで、バリスタ層粉シートを作製する際の素原料混合時に、ビスマス・シリコン酸化化合物が十分に粉砕されているので、最終的に得られる焼結体の組成の偏析を抑制することができる。
焼結後に拡散防止層となる、拡散防止層粉シートの作製方法について説明する。
組成式:Zn2SiO4+xBi2O3+ySiO2(0.06≦x≦1.30、0.50≦y≦2.00) (1)
上記組成式(1)は拡散防止層を作製する場合の狙い組成であり、焼成後の拡散防止層組成はバリスタ層や誘電体層やAg電極に由来する元素が各層からの拡散により含まれたり、拡散防止層から各元素が各層に拡散することによって、狙い組成と異なってもよい。
混合の方法として、ボールミルを用いることを例示できる。例えば、ボールミル容器中にエタノールのような分散媒と、ジルコニアボールのようなボールとともに秤量した素原料とを投入してボールミル混合を行って混合原料を得てよい。
混合により得られた混合原料を、エタノール等の有機分散媒または無機分散媒に分散させ、スラリー(スラリー状の混合原料、ペースト)を得る。得られたスラリーに対して、PVB等を添加して溶媒の部分的な蒸発を行い、スラリーの粘度を約3Pa・sとした後に、既知のシート成型方法、例えば、シート成型機を用いたドクターブレード法等により成型し、拡散防止層粉シートを得る。
焼結後に誘電体層となる、誘電体層粉シートの作製方法について説明する。
(第1の実施形態に係る多層基板の製造工程)
次に、多層基板の製造工程を説明する。以下において、本発明の第1の実施形態に係るバリスタ内蔵多層基板100の製造工程を、例示的に説明する。当該製造工程は、他の実施形態に係るバリスタ内蔵多層基板の製造工程においても、用いることができる。
図7Aの(a)に示すように、焼成により誘電体層となる誘電体層粉シート30(38)を準備する。誘電体層粉シート30(38)は、例えば、前述した(3)の方法により得られたものを用いる。
次に図7Aの(b)に示すように、誘電体層粉シート30(38)に貫通孔40(41)を、例えばレーザー等により形成する。
次に、図7Aの(c)に示すように、誘電体層粉シート30(38)の貫通孔40(41)に銀電極ペーストを充填し、乾燥させることにより、焼成後に貫通電極24(26)となる電極層ペースト24(26)を形成する。貫通孔40(41)への銀ペーストの充填には、例えば、スクリーン印刷法を用いてよい。
これにより焼成前誘電体層10(18)を得ることができる。焼成前誘電体層は同じものを2つ、すなわち、焼成前誘電体層10と焼成前誘電体層18を作製する。
図7Bの(d)に示すように、焼成により拡散防止層となる拡散防止層粉シート32(36)を準備する。拡散防止層粉シート32(36)は、例えば、前述した(2)の方法により得られたものを用いる。
次に、図7Bの(e)に示すように、拡散防止層粉シート32(36)に第1貫通孔40(41)を、例えばレーザーにより形成する。
次に、図7Bの(f)に示すように、拡散防止層粉シート32(36)の貫通孔40(41)に銀電極ペーストを充填し、乾燥させることにより、焼成後に貫通電極24(26)となる電極層ペースト24(26)を形成する。貫通孔40(41)への銀ペーストの充填には、例えば、スクリーン印刷法を用いてよい。
次に、図7Bの(g)に示すように、電極ペースト24(26)と重なるように、焼成後に内部電極20(22)となる電極層ペースト20(22)を形成する。電極層ペースト20(22)は、スクリーン印刷法を用いてよい。
これにより、焼成前拡散防止層12(16)を得ることができる。焼成前拡散防止層は同じものを2つ、すなわち、焼成前拡散防止層12と焼成前拡散防止層16を作製する。
図7Cの(h)に示すように、焼成により絶縁層となる誘電体層粉シート34を準備する。誘電体層粉シート34は、例えば、前述した(3)の方法により得られたものを用いる。次に図7Cの(i)に示すように、誘電体層粉シート34にバリスタ用貫通孔42を、例えば金型を用いて形成する。
これにより、焼成前絶縁層14を得ることができる。
図7Cの(j)に示すように、焼成によりバリスタ層となるバリスタ層粉シート35を準備する。バリスタ層粉シート35は、例えば、前述した(1)の方法により得られたものを用いる。
次に図7Cの(k)に示すように、焼成前絶縁層14が有するバリスタ用貫通孔42と略同一形状を有するように、バリスタ層粉シート35を打ち抜く。
これにより、焼成前バリスタ層15を得ることができる。
下から順に、焼成前誘電体層18と、電極層ペースト22が上面側となり、かつ焼成前拡散防止層16に設けられた第2貫通孔41と、焼成前誘電体層18に設けられた第2貫通孔41とが重なるように配置された焼成前拡散防止層16と、焼成前拡散防止層16の上面に設けられた電極層ペースト22とバリスタ用貫通孔42とが重なるように配置された焼成前絶縁層14と、焼成前絶縁層14のバリスタ用貫通孔42と重なり、かつ焼成前拡散防止層16の電極層ペースト22と重なるように配置された焼成前バリスタ層15と、電極層ペースト20が下面側となり、かつ焼成前バリスタ層15と電極層ペースト20とが重なるように配置された焼成前拡散防止層12と、焼成前拡散防止層12に設けられた第1貫通孔40と焼成前誘電体層10に設けられた第1貫通孔40とが重なるように配置された焼成前誘電体層10と、を整列して配置する。
この状態でプレスすることで、複合積層体を得ることができる。
以下に、本発明の第2の実施形態に係るバリスタ内蔵多層基板200の製造工程を、例示的に説明する。当該製造工程は、他の実施形態に係るバリスタ内蔵多層基板の製造工程においても、用いることができる。
図8Aの(a)に示すように、焼成により誘電体層となる誘電体層粉シート30(38)を準備する。誘電体層粉シートは同じものを2つ、すなわち、誘電体層粉シート30と誘電体層粉シート38を用意する。誘電体層粉シート30(38)は、例えば、前述した(3)の方法により得られたものを用いる。誘電体層粉シート38はそのまま焼成前誘電体層18とし、誘電体層粉シート30を用いて以下のようにして焼成前誘電体層10を作製する。
誘電体用粉シート30に対して、図8Aの(b)に示すように、第1貫通孔40および第2貫通孔41を、例えばレーザー等により形成する。
次に、図8Aの(c)に示すように、第1貫通孔40および第2貫通孔41に銀電極ペーストを充填し、乾燥させる。これにより、焼成後にそれぞれ第1貫通電極24および第2貫通電極26となる、電極層ペースト24および26を形成する。第1貫通孔40、第2貫通孔41への銀ペーストの充填には、例えば、スクリーン印刷法を用いてよい。
これにより焼成前誘電体層10を得ることができる。
図8Bの(d)に示すように、焼成により拡散防止層となる拡散防止層粉シート32(36)を準備する。拡散防止層用粉シートは同じものを2つ、すなわち、拡散防止層用粉シート32と拡散防止層用粉シート36を用意する。拡散防止層粉シート32(36)は、例えば、前述した(2)の方法により得られたものを用いる。拡散防止層粉シート36はそのまま焼成前拡散防止層16とし、拡散防止層粉シート32を用いて以下のようにして焼成前拡散防止層12を作製する。
図8Bの(e)に示すように、拡散防止層粉シート32に第1貫通孔40および第2貫通孔41を、例えばレーザーにより形成する。
次に、図8Bの(f)に示すように、拡散防止層粉シート32の第1貫通孔40および第2貫通孔41に銀電極ペーストを充填し、乾燥させる。これにより、焼成後にそれぞれ第1貫通電極24および第2貫通電極26となる電極層ペースト24および26を形成する。第1貫通孔40および第2貫通孔41への銀ペーストの充填には、例えば、スクリーン印刷法を用いてよい。
次に、図8Bの(g)に示すように、電極層ペースト24および26と重なるように、焼成後にそれぞれ第1内部電極20および第2内部電極22となる電極層ペースト20および22を形成する。電極層ペースト20および22は、スクリーン印刷法を用いてよい。
これにより、焼成前拡散防止層12を得ることができる。
図8Cの(h)に示すように、焼成により絶縁層となる誘電体層粉シート34を準備する。誘電体層粉シート34は、例えば、前述した(3)の方法により得られたものを用いる。次に図8Cの(i)に示すように、誘電体層粉シート34にバリスタ用貫通孔42を、例えば金型を用いて形成する。
これにより、焼成前絶縁層14を得ることができる。
図8Cの(j)に示すように、焼成によりバリスタ層となるバリスタ層粉シート35を準備する。バリスタ層粉シート35は、例えば、前述した(1)の方法により得られたものを用いる。
次に図8Cの(k)に示すように、焼成前絶縁層14が有するバリスタ用貫通孔42と略同一形状を有するように、バリスタ層粉シート35を打ち抜く。
これにより、焼成前バリスタ層15を得ることができる。
下から順に、
焼成前誘電体層10と、電極層ペースト20、22が上面側となり、かつ焼成前拡散防止層12に設けられた第1貫通孔40および第2貫通孔41と、焼成前誘電体層10に設けられた第1貫通孔40および第2貫通孔41とがそれぞれ重なるように配置された焼成前拡散防止層12と、焼成前拡散防止層12の上面に設けられた電極層ペースト20、22と、バリスタ用貫通孔42とが重なるように配置された焼成前絶縁層14と、焼成前絶縁層14に設けられたバリスタ用貫通孔42と重なり、かつ焼成前拡散防止層12の電極層ペースト20、22と重なるように配置された焼成前バリスタ層15と、焼成前拡散防止層16と、焼成前誘電体層18と、を整列して配置する。
この状態でプレスすることで、複合積層体を得ることができる。
以下に示すように、本実施形態に係る製造方法は、(1)バリスタ層粉ペーストを作製する工程、(2)拡散防止層粉ペーストを作製する工程、(3)誘電体層粉シートを作製する工程、(4)バリスタ層粉ペースト、拡散防止層粉ペーストおよび誘電体層粉シートを積層して焼成する工程を含む。
バリスタ層粉ペーストを作成する工程を説明する。
まず、以下の組成を有する混合原料(混合粉末)を準備する。混合原料の組成は、少なくとも酸化ビスマスをビスマス換算で0.3〜4.0mol%、および酸化ケイ素をシリコン換算で0.01〜2.0mol%含み、コバルト換算で0.1〜2.5mol%の酸化コバルト、クロム換算で0.1〜2.5mol%の酸化クロムおよびマンガン換算で0.1〜5.0mol%酸化マンガンから選ばれる1種以上を含み、残りを酸化亜鉛とする。バリスタ層の原料組成は、バリスタ層から拡散防止層や誘電体層への元素拡散や拡散防止層や誘電体層からバリスタ層への元素拡散を見越して設定されるため、焼成後のバリスタ層の組成と異なっていてもよい。
なお、SiをBi4Si3O12の化合物の状態で添加すると、BiもBi4Si3O12の割合で添加されるため、Biに関しては、組成の狙い値からBi4Si3O12によって供給されるBi量を差し引いた量を、Bi酸化物(Bi2O3)の状態で添加してもよい。また、この場合、バリスタ層全体の組成のうち、Siの組成を0.01〜0.3mol%、好ましくは、0.01〜0.1mol%、さらに好ましくは0.01〜0.05mol%とすることによって、焼成後のバリスタ層をさらに緻密にすることができ、焼成後のバリスタ内蔵多層基板の絶縁性能をより向上することができるので、好ましい。
酸化ビスマス(Bi2O3)と酸化シリコン(SiO2)の混合原料(混合粉末)を準備する。混合原料の組成がBi4Si3O12となるように、酸化ビスマスおよび酸化シリコンを秤量し混合する。混合は、水溶媒のボールミルで20時間混合してもよい。混合が終了した後、スラリーを回収し乾燥することで混合原料が得られる。得られた混合粉を大気中で700〜800℃で熱処理することで、Bi4Si3O12を主相とする化合物を得ることができる。熱処理で得られた粉をあらかじめボールミルで粉砕し、粒子径を小さくしておいてもよい。このようにすることで、バリスタ層粉ペーストを作製する際の素原料混合時に、ビスマス・シリコン酸化化合物が十分に粉砕されているので、最終的に得られる焼結体の組成の偏析を抑制することができる。
まず、Zn2SiO4とBi2O3とSiO2を以下の組成式(2)で表される関係を満たすように秤量し、これらを混合する。
組成式:Zn2SiO4+xBi2O3+ySiO2(0.06≦x≦1.30、0.50≦y≦2.00) (2)
上記組成式(2)は拡散防止層を作製する場合の狙い組成であり、焼成後の拡散防止層組成はバリスタ層や誘電体層やAg電極に由来する元素が各層からの拡散により含まれたり、拡散防止層から各元素が各層に拡散することによって、狙い組成と異なってもよい。
混合の方法として、ボールミルを用いることを例示できる。例えば、ボールミル容器中にエタノールのような分散媒と、ジルコニアボールのようなボールとともに秤量した素原料とを投入してボールミル混合を行って混合原料を得てよい。
得られたスラリー混合原料を乾燥させ、得られた粉を粉砕する。粉砕して得られた粉と、例えば、ビヒクルを配合して混練することにより拡散防止層粉ペーストを得る。
得ようとする誘電体層と実質的に同じ組成を有する混合原料(混合粉末)を準備する。
(第3の実施形態に係る多層基板の製造工程)
次に、多層基板の製造工程を説明する。以下において、本発明の第3の実施形態に係るバリスタ内蔵多層基板300の製造工程を、例示的に説明する。当該製造工程は、他の実施形態に係るバリスタ内蔵多層基板の製造工程においても、用いることができる。
図9Aの(a)に示すように、焼成により誘電体層となる誘電体層粉シート30(38)を準備する。誘電体層粉シート30(38)は、例えば、前述した(3)の方法により得られたものを用いる。次に図9Aの(b)に示すように、誘電体層粉シート30(38)に貫通孔40(41)を、例えばレーザー等により形成する。
次に、図9Aの(c)に示すように、誘電体層粉シート30(38)の貫通孔40(41)に銀電極ペーストを充填し、乾燥させることにより、焼成後に貫通電極24(26)となる電極層ペースト24(26)を形成する。貫通孔40(41)への銀ペーストの充填には、例えば、スクリーン印刷法を用いてよい。
これにより焼成前誘電体層10(18)を得ることができる。焼成前誘電体層は同じものを2つ、すなわち、焼成前誘電体層10と焼成前誘電体層18を作製する。
次に、図9Bの(e)に示すように、貫通電極24(26)および積層した拡散防止層粉ペースト32(36)と重なるように、電極層ペースト20(22)を形成(塗布)する。電極層ペースト20(22)の形成は、例えば、スクリーン印刷法を用いてもよい。
これにより、積層体150を得ることができる。積層体150は2つ作製する。
これにより、焼成前絶縁層14を得ることができる。
図9Cの(i)を用いて、積層体を得るためのプレス工程を説明する。
下から順に、バリスタ層粉ペースト35が上面側になるように配置された積層体160と、バリスタ用貫通孔42が、積層体160のバリスタ層粉ペースト35と重ならないように配置された焼成前絶縁層14と、拡散防止層粉ペースト32が下面側になり、積層体150が有する電極層ペースト20と、積層体160が有する焼成前バリスタ層15とが重なるように配置された積層体150とを、整列して配置する。
この状態でプレスすることで、複合積層体を得ることができる。
なお、プレス工程により、積層体150、160および焼成前絶縁層14が変形し、拡散防止層粉ペースト32、36は、積層体150、160および焼成前絶縁層14によって完全に覆われる。
次に、多層基板の製造工程を説明する。以下において、本発明の第4の実施形態に係るバリスタ内蔵多層基板400の製造工程を、例示的に説明する。当該製造工程は、他の実施形態に係るバリスタ内蔵多層基板の製造工程においても、用いることができる。
図10Aの(a)に示すように、焼成により誘電体層となる誘電体層粉シート30を準備する。誘電体層粉シート30は、例えば、前述した(3)の方法により得られたものを用いる。次に図10Aの(b)に示すように、誘電体層粉シート30に第1貫通孔40および第2貫通孔41を、例えばレーザー等により形成する。
次に、図10Aの(c)に示すように、誘電体層粉シート30の第1貫通孔40および第2貫通孔41に銀電極ペーストを充填し、乾燥させる。これにより、焼成後にそれぞれ第1貫通電極24および第2貫通電極26となる電極層ペースト24および26を形成する。第1貫通孔40および第2貫通孔41への銀ペーストの充填には、例えば、スクリーン印刷法を用いてよい。
これにより、焼成前絶縁層14を得ることができる。
図10Dの(k)を用いて、積層体を得るためのプレス工程を説明する。
下から順に、バリスタ層粉ペースト35が上面側になるように配置された積層体180と、バリスタ用貫通孔42が、積層体180のバリスタ層粉ペースト35と重ならないように配置された焼成前絶縁層14と、拡散防止層粉ペースト36が下面側になり、かつ上面視して、積層体180が有するバリスタ層粉ペースト35が積層体190が有する拡散防止層粉ペースト36からはみ出ないように配置された積層体190とを、整列して配置する。
この状態でプレスすることで、複合積層体を得ることができる。
なお、プレス工程により、積層体190、180および焼成前絶縁層14が変形し、拡散防止層粉ペースト32、36は、積層体190、180および焼成前絶縁層14によって完全に覆われる。
1−1.バリスタ層粉シート作製
表1に示す組成となるように、ZnO、Bi2O3、Co3O4、Mn3O4、Cr2O3、SiO2を秤量し、ボールミル容器中にエタノール、ジルコニアボールとともに投入して、100rpmで20時間ボールミル混合した。なお、本実施例における組成は金属元素換算のmol%で示している。すなわち、それぞれの酸化物が含有する酸素原子を考慮せず、酸素と結びついている金属原子のみを考慮して、モル比率を算出し求めたものであり、表1では、Zn、Bi、Si、Co、Mn、Crのそれぞれの金属元素のmol%を示している。
このスラリー状の混合原料を用い、ドクターブレード法により成型し、バリスタ層粉シートを作製した。
表1に示す組成となるように、素原料であるZnO、SiO2を秤量し、ボールミル容器中に水、ジルコニアボールとともに投入して、100rpmで20時間ボールミル混合した。
得られた混合原料を取り出して乾燥後、得られた粉を1200℃で2時間、大気中で仮焼きした。得られた仮焼き粉に、Bi2O3を加えた。
得られた粉を、ボールミル容器中にエタノールおよびブタノールの混合液をジルコニアボールとともに加え、100rpmで20時間ボールミルで混合した。
Al2O3粉末、SiO2粉末、SrCO3粉末、TiO2粉末、Bi2O3粉末、CuO粉末、MnO2粉末、Na2CO3粉末、及びK2CO3粉末を秤量し、ボールミル容器中に水、ジルコニアボールとともに投入して、100rpmで20時間ボールミル混合して、混合原料を得た。得られた混合原料に、PVAを、混合原料の乾燥重量に対して1質量%の割合で添加した後、スプレードライヤーで乾燥し、平均粒径が約0.1mmであり顆粒状の乾燥粉を得た。
得られた顆粒粉を、連続炉内で、最高温度800℃で2時間仮焼きし、Al2O3結晶及びTiO2結晶を含有するケイ酸塩系ガラスからなる仮焼粉を得た。
仮焼粉の組成は、酸化物換算で34mol%のAl2O3、51mol%のSiO2、11mol%のSrO、2.5mol%のTiO2から成る複合酸化物100mol%に対し添加物が外割で0.4mol%のBi2O3、1.4mol%のNa2O、0.5mol%のK2O、0.3mol%のCuO、0.2mol%のMnO2及び0.7mol%のZrO2であった。
この仮焼粉を、エタノールおよびブタノールの混合溶媒に分散させて、ボールミルで平均粒径1.0μmとなるまで粉砕した。
得られたスラリーに、バインダとしてのPVBおよび可塑剤としてのブチルフタリルブチルグリコレートを、仮焼粉100質量%に対して、それぞれ15質量%および7.5質量%の割合で分散させて添加し、スラリーを得た。
減圧下で脱泡及び溶媒の部分的な蒸発を行って、スラリーの粘度を約10Pa・sにした後、ドクターブレード法でシート成形し、約80μmの乾燥厚さを有する、誘電体層粉シートを得た。
得られたサンプル1〜30について、バリスタ層、拡散防止層および誘電体層についての組成を、以下の手順で分析した。
得られたバリスタ内蔵多層基板のサンプルを、外周刃切断機を用いて切断し、得られた切断片を樹脂埋めした。得られた樹脂埋めサンプルから、図1Bでしめすような構造体の断面観察像が得られる部分を狙って、クロスセクションポリッシャー(イオンポリッシャー)で断面研磨した。このようにすることで、砥粒を用いた研磨では延びてしまう電極構造を乱すことなく観察することが可能となった。
研磨面をFE−SEMで観察し、測定したい部分を狙って、FE−SEMに付属のEDX(エネルギー分散型X線分光)装置にて分析した。
分析は10μm×10μm以上の矩形面積に電子線を照射して得られたX線スペクトルを用いて解析を行った。
層中の特定の組織を分析する際は、ビーム径1μm以下で照射して得られるX線スペクトルを用いて解析を行った。含まれる結晶構造物は、X線回折法で判定した。
実施例であるサンプルNo.5、9、14、15、18、22、24および26〜30について、得られたバリスタ層の組成を表2、得られた拡散防止層の組成を表3に示す。
得られた誘電体層組成は、全てのサンプルにおいて同じ値であるため、代表として、実施例であるサンプルNo.5の誘電体層の組成を分析した結果を表4に示す。
バリスタ内蔵多層基板のサンプルNo.1〜30に対して、アドバンテスト社製絶縁抵抗計R8340を用いて、電極間に流れる電流を、電圧を掃引しながら測定した。例としてサンプル10の測定結果を図11に示す。また、この測定結果からバリスタ特性(絶縁抵抗値、非線形定数、バリスタ電圧)を求めた。絶縁抵抗値は、電圧(V/mm)を電流値(A/cm2)で除して10を乗じた値である。非線形定数は、電流−電圧特性を両対数軸で表記した際に、電流値が1mA/cm2となる点の接線の傾きとした。接線の傾きの算出方法は、電流値が1mA/cm2となる電圧値V1(V/mm)に対して、V1+0.05V1となる範囲の測定点2点と、V1―0.05V1となる範囲の測定点2点の、合計4点に対して最小二乗法を適用し、得られた傾きを接線の傾きとした。
このようにして得られたサンプル1〜30についての、絶縁抵抗率および非線形定数の値を、表5に示す。
比較例No.2、3および4のサンプルでは、非線形定数が低下していた。これは、拡散防止層中のSiO2量がゼロであり、焼結時に拡散防止層中にBi−Si酸化物が形成されず、バリスタ層中のBiが絶縁体層へ拡散したためであると考えられる。
比較例No.8のサンプルは、非線形定数が低下していた。これは、拡散防止層中のBi2O3量が0.01と量が少なかったため、十分なBi−Si酸化物が形成されず、またバリスタ層中のBiが絶縁体層へ拡散したためであると考えられる。
比較例No.16のサンプルは、非線形定数が19と低くなった。これは、拡散防止層中のBi2O3量が1.5であったため、Bi量が多すぎた結果、絶縁体層へ拡散したためであると考えられる。
実施例No.5〜7および9〜15のサンプルの結果から、拡散防止層における適切なSiO2量は、0.5〜2.0、適切なBi2O3の量は0.15〜1.3であると言える。
比較例No.23のサンプルは、非線形定数が低下していた。これは、バリスタ層中のSiO2量が2.5であったため、Zn−Bi−Si−M酸化物が過剰に形成され、バリスタ層の緻密化が阻害されたためであると考えられる。
実施例No.10、18〜22のサンプルの結果から、バリスタ層の適切なSi量は、0.1〜2.0であると言える。
拡散防止層は、Zn2SiO4を主な構成物とするZn−Si酸化物と、Bi−Si酸化物とが主な構成物であるセラミックス組成物からなり、Siが26.6〜55.0mol%、Biが1.5〜35.0mol%、Alが0〜2.0mol%、Agが0〜2.0mol%、Crが0〜1.0mol%、Mnが0〜1.0mol%、Coが0〜1.0mol%含み、残部がZnであることを特徴とするセラミックス組成物からなることが分かった。
2−1.バリスタ層粉シート作製
表6に示す組成となるように、ZnO、Bi2O3、Co3O4、Mn3O4、Cr2O3、Bi4Si3O12を秤量し、ボールミル容器中にエタノール、ジルコニアボールとともに投入して、100rpmで20時間ボールミル混合した。Bi4Si3O12は、Bi2O3およびSiO2を、BiとSiがBi4Si3O12組成の割合となるように秤量混合し、ボールミル容器中にエタノール、ジルコニアボールとともに投入して、100rpmで20時間ボールミル混合し、乾燥して得られた混合粉を大気中700℃で熱処理することによって作製した。Bi4Si3O12の添加によって足りない量のBiは、Bi2O3を添加することで調整した。なお、本実施例における組成は、金属元素換算のmol%で示している。すなわち、それぞれの酸化物が含有する酸素原子を考慮せず、酸素と結びついている金属原子のみを考慮して、モル比率を算出し求めたものであり、表6では、Zn、Bi、Si、Co、Mn、Crのそれぞれの金属元素のmol%を示している。
このスラリー状の混合原料を用い、ドクターブレード法により成型し、バリスタ層粉シートを作製した。
拡散防止層の組成を表6に示す組成とした他は実施例1と同様にして、拡散防止層粉シートを作製した。
実施例1と同様にして、誘電体層粉シートを作製した。
得られたバリスタ内蔵多層基板のサンプルNo.31〜48に対して、アドバンテスト社製絶縁抵抗計R8340を用いて、電極間に流れる電流を、電圧を掃引しながら測定した。また、この測定結果からバリスタ特性(絶縁抵抗値、非線形定数、バリスタ電圧)を求めた。絶縁抵抗値は、電圧(V/mm)を電流値(A/cm2)で除して10を乗じた値である。非線形定数は、電流−電圧特性を両対数軸で表記した際に、電流値が1mA/cm2となる点の接線の傾きとした。接線の傾きの算出方法は、電流値が1mA/cm2となる電圧値V1(V/mm)に対して、V1+0.05V1となる範囲の測定点2点と、V1―0.05V1となる範囲の測定点2点の、合計4点に対して最小二乗法を適用し、得られた傾きを接線の傾きとした。
このようにして得られたサンプルNo.31〜48についての、絶縁抵抗率および非線形係数の値を、表7に示す。また、サンプルNo.31〜48の空孔率を求めた。空孔率は、バリスタ層を機械加工により切断し、断面を研磨した後、研磨面から測定する視野をランダムに5つ選択し、各視野を走査型電子顕微鏡によって観察し、それぞれの視野に対して、視野内における空孔部分の面積割合を算出した。具体的には、算出方法は、観察像を紙面に印刷し空孔部のみを黒く塗りつぶした後スキャナで読込み、Scandium(OLYMPUS社製)を用いた画像処理によって、観察像中の空孔とそれ以外の部分を二値化することにより、視野内の空孔部分の面積割合を求めた。5つの視野における空孔部分の面積割合の平均値を求めて、バリスタ層の空孔率(%)とした。図12にサンプル32の断面写真を示す。
12:第1拡散防止層(焼成前は混合原料シートまたはペースト)
14:バリスタ層含有絶縁体層(焼成前は混合原料シート)
15:バリスタ層(焼成前は混合原料シートまたはペースト)
16:第2拡散防止層(焼成前は混合原料シートまたはペースト)
18:第2誘電体層(焼成前は混合原料シート)
20:第1内部電極(焼成前は電極層ペースト)
22:第2内部電極(焼成前は電極層ペースト)
24:第1貫通電極(焼成前は電極層ペースト)
26:第2貫通電極(焼成前は電極層ペースト)
30、38:誘電体層粉シート
32、36:拡散防止層粉シートまたはペースト
34:誘電体層粉シート
35:バリスタ層粉シートまたはペースト
40:第1貫通孔
41:第2貫通孔
42:バリスタ用貫通孔
150、160、170、180、190:積層体
100、200、300、400:多層基板
D1、D2:電極間距離
S1、S2:電流断面積
Claims (16)
- 順に積層されている、第1誘電体層、第1拡散防止層、バリスタ層、第2拡散防止層および第2誘電体層と、前記バリスタ層のいずれかの主面にそれぞれ配置された第1内部電極および第2内部電極とを有し、
前記第1誘電体層および前記第2誘電体層は、ボイドが面積比率で5%未満であり、電気抵抗率が1010Ω・cm以上であり、比誘電率が6〜9であり、
前記第1拡散防止層および前記第2拡散防止層は、Zn2SiO4を主成分とするZn−Si酸化物と、Bi−Si酸化物とを含み、
前記バリスタ層は、主相がZnOであり、前記ZnOの粒界または粒界三重点にZn−Bi−Si−M酸化物(MはCo、Mn、Crのいずれか一つ以上)および/またはZn−Si−M酸化物(MはCo、Mn、Crのいずれか一つ以上)が存在しており、
前記バリスタ層は、Siを含む金属元素全体を100mol%としたとき、Siを0.01〜0.3mol%含み、
前記バリスタ層の空孔率が20%以下であることを特徴とする、バリスタ内蔵多層基板。 - 前記バリスタ層は、Siを含む金属元素全体を100mol%としたとき、
Znを90.0mol%以上およびBiを0.3〜4.0mol%含み、0.1〜2.0mol%のCr、0.1〜4.0mol%のMnおよび0.1〜2.0mol%のCoから選択されるいずれか1種以上を含むことを特徴とする、請求項1に記載のバリスタ内蔵多層基板。 - 前記バリスタ層は、残部が不可避的不純物であることを特徴とする、請求項2に記載のバリスタ内蔵多層基板。
- 前記バリスタ層は、0.1〜2.0mol%のScおよび0.1〜4.0mol%のBから成る群から選択される少なくとも1つをさらに含むことを特徴とする請求項2または3に記載のバリスタ内蔵多層基板。
- 前記バリスタ層は、アンチモン(Sb)、希土類元素および錫(Sn)のそれぞれの含有量が不純物レベル以下であることを特徴とする、請求項2〜4のいずれか1項に記載のバリスタ内蔵多層基板。
- 前記第1拡散防止層および前記第2拡散防止層は、Siを含む金属元素全体を100mol%としたとき、
Znを30mol%以上、Siを26.6〜55.0mol%、Biを1.5〜35.0mol%含むことを特徴とする、請求項1〜5のいずれか1項に記載のバリスタ内蔵多層基板。 - 前記第1誘電体層および前記第2誘電体層は、Al−Si−Sr酸化物を主成分とし、SrAl2Si2O8、Al2O3およびTiO2を含むセラミックス組成物であることを特徴とする、請求項1〜6のいずれか1項に記載のバリスタ内蔵多層基板。
- 前記第1誘電体層および前記第2誘電体層は、Siを含む金属元素全体を100mol%としたとき、
Alを23.6〜63.5mol%、Siを24.2〜60.0mol%、Srを5.1〜26.8mol%、Tiを0.1〜2.8mol%、Biを0.1〜0.7mol%、Naを0.1〜3.4mol%、Kを0〜1.2mol%、Coを0〜0.5mol%、Cuを0.1〜0.7mol%、Mnを0.1〜0.6mol%、Agを0.1〜2.0mol%およびZrを0.4〜1.7mol%含むセラミックス組成物であることを特徴とする、請求項1〜7のいずれか1項に記載のバリスタ内蔵多層基板。 - 前記第1内部電極は、前記バリスタ層の一方の主面に配置され、前記第1誘電体層を貫通する第1貫通電極と電気的に接続されており、
前記第2内部電極は、前記バリスタ層の他方の主面に配置され、前記第2誘電体層を貫通する第2貫通電極と電気的に接続されている、請求項1〜8のいずれか1項に記載のバリスタ内蔵多層基板。 - 前記第1貫通電極は、前記第1誘電体層と前記第1拡散防止層とを貫通しており、前記第2貫通電極は、前記第2誘電体層と前記第2拡散防止層とを貫通している、請求項9に記載のバリスタ内蔵多層基板。
- 前記第1内部電極および前記第2内部電極は、前記バリスタ層の1つの主面に離間して配置され、前記第1内部電極は、前記第1誘電体層を貫通する第1貫通電極と電気的に接続され、前記第2内部電極は、前記第1誘電体層を貫通する第2貫通電極と電気的に接続されている、請求項1〜8のいずれか1項に記載のバリスタ内蔵多層基板。
- 前記第1貫通電極および前記第2貫通電極は、前記第1誘電体層と前記第1拡散防止層とを貫通している、請求項11に記載のバリスタ内蔵多層基板。
- 1)酸化亜鉛と、酸化ビスマスと、酸化ケイ素と、酸化コバルト、酸化クロムおよび酸化マンガンから選択される1種以上とを混合して、酸化亜鉛を主成分とし、酸化ビスマスをビスマス換算で0.3〜4.0mol%、および酸化ケイ素をシリコン換算で0.01〜2.0mol%含み、コバルト換算で0.1〜2.5mol%の酸化コバルト、クロム換算で0.1〜2.5mol%の酸化クロムおよびマンガン換算で0.1〜5.0mol%酸化マンガンから選ばれる1種以上を含む第1混合原料を得て、前記第1混合原料を含むバリスタ層粉シートを形成する工程と、
2)Zn2SiO4とBi2O3とSiO2とを、モル比率で以下の組成式(1)を満たすように混合して、第2混合原料を得て、前記第2混合原料を含む拡散防止層粉シートを形成する工程と、
Zn2SiO4+xBi2O3+ySiO2(0.06≦x≦1.30、0.50≦y≦2.00) (1)
3)少なくとも、酸化アルミニウムと、酸化ケイ素と、炭酸ストロンチウムと、酸化チタンと、酸化ビスマスと、酸化ナトリウムと、炭酸カリウムと、酸化銅と、酸化マンガンと、酸化銀と、酸化ジルコニウムとを混合して、Alを23.6〜63.5mol%、Siを24.2〜60.0mol%、Srを5.1〜26.8mol%、Tiを0.1〜2.8mol%、Biを0.1〜0.7mol%、Naを0.1〜3.4mol%、Kを0〜1.2mol%、Cuを0.1〜0.7mol%、Mnを0.1〜0.6mol%、Agを0.1〜2.0mol%およびZrを0.4〜1.7mol%含む第3混合原料を得て、前記第3混合原料を含む誘電体層粉シートを形成する工程と、
4)順に、前記誘電体層粉シート、前記拡散防止層粉シート、前記バリスタ層粉シート、前記拡散防止層粉シートおよび前記誘電体層粉シートを配置して、積層体を得る工程と、
5)前記積層体を850℃〜900℃で焼成する工程と、
を含むことを特徴とするバリスタ内蔵多層基板の製造方法。 - 1)酸化亜鉛と、酸化ビスマスと、酸化ケイ素と、酸化コバルト、酸化クロムおよび酸化マンガンから選択される1種以上とを混合して、酸化亜鉛を主成分とし、酸化ビスマスをビスマス換算で0.3〜4.0mol%、および酸化ケイ素をシリコン換算で0.01〜2.0mol%含み、コバルト換算で0.1〜2.5mol%の酸化コバルト、クロム換算で0.1〜2.5mol%の酸化クロムおよびマンガン換算で0.1〜5.0mol%酸化マンガンから選ばれる1種以上を含む第1混合原料を得て、前記第1混合原料を含むバリスタ層粉ペーストを形成する工程と、
2)Zn2SiO4とBi2O3とSiO2とを、モル比率で以下の組成式(2)を満たすように混合して、第2混合原料を得て、前記第2混合原料を含む拡散防止層粉ペーストを形成する工程と、
Zn2SiO4+xBi2O3+ySiO2(0.06≦x≦1.30、0.50≦y≦2.00) (2)
3)少なくとも、酸化アルミニウムと、酸化ケイ素と、炭酸ストロンチウムと、酸化チタンと、酸化ビスマスと、酸化ナトリウムと、炭酸カリウムと、酸化銅と、酸化マンガンと、酸化銀と、酸化ジルコニウムとを混合して、Alを23.6〜63.5mol%、Siを24.2〜60.0mol%、Srを5.1〜26.8mol%、Tiを0.1〜2.8mol%、Biを0.1〜0.7mol%、Naを0.1〜3.4mol%、Kを0〜1.2mol%、Cuを0.1〜0.7mol%、Mnを0.1〜0.6mol%、Agを0.1〜2.0mol%およびZrを0.4〜1.7mol%含む第3混合原料を得て、前記第3混合原料を含む誘電体層粉シートを形成する工程と、
4)順に、前記誘電体層粉シート、前記拡散防止層粉ペースト、前記バリスタ層粉ペースト、前記拡散防止層粉ペーストおよび前記誘電体層粉シートを配置して、積層体を得る工程と、
5)前記積層体を850℃〜900℃で焼成する工程と、
を含むことを特徴とするバリスタ内蔵多層基板の製造方法。 - 1)酸化亜鉛と、ビスマス・シリコン酸化化合物と、酸化ビスマスと、酸化コバルト、酸化クロムおよび酸化マンガンから選択される1種以上とを混合して、酸化亜鉛を主成分とし、酸化ビスマスをビスマス換算で0.3〜4.0mol%、および酸化ケイ素をシリコン換算で0.01〜2.0mol%含み、コバルト換算で0.1〜2.5mol%の酸化コバルト、クロム換算で0.1〜2.5mol%の酸化クロムおよびマンガン換算で0.1〜5.0mol%酸化マンガンから選ばれる1種以上を含む第1混合原料を得て、前記第1混合原料を含むバリスタ層粉シートを形成する工程と、
2)Zn2SiO4とBi2O3とSiO2とを、モル比率で以下の組成式(3)を満たすように混合して、第2混合原料を得て、前記第2混合原料を含む拡散防止層粉シートを形成する工程と、
Zn2SiO4+xBi2O3+ySiO2(0.06≦x≦1.30、0.50≦y≦2.00) (3)
3)少なくとも、酸化アルミニウムと、酸化ケイ素と、炭酸ストロンチウムと、酸化チタンと、酸化ビスマスと、酸化ナトリウムと、炭酸カリウムと、酸化銅と、酸化マンガンと、酸化銀と、酸化ジルコニウムとを混合して、Alを23.6〜63.5mol%、Siを24.2〜60.0mol%、Srを5.1〜26.8mol%、Tiを0.1〜2.8mol%、Biを0.1〜0.7mol%、Naを0.1〜3.4mol%、Kを0〜1.2mol%、Cuを0.1〜0.7mol%、Mnを0.1〜0.6mol%、Agを0.1〜2.0mol%およびZrを0.4〜1.7mol%含む第3混合原料を得て、前記第3混合原料を含む誘電体層粉シートを形成する工程と、
4)順に、前記誘電体層粉シート、前記拡散防止層粉シート、前記バリスタ層粉シート、前記拡散防止層粉シートおよび前記誘電体層粉シートを配置して、積層体を得る工程と、
5)前記積層体を850℃〜900℃で焼成する工程と、
を含むことを特徴とするバリスタ内蔵多層基板の製造方法。 - 1)酸化亜鉛と、ビスマス・シリコン酸化化合物と、酸化ビスマスと、酸化コバルト、酸化クロムおよび酸化マンガンから選択される1種以上とを混合して、酸化亜鉛を主成分とし、酸化ビスマスをビスマス換算で0.3〜4.0mol%、および酸化ケイ素をシリコン換算で0.01〜2.0mol%含み、コバルト換算で0.1〜2.5mol%の酸化コバルト、クロム換算で0.1〜2.5mol%の酸化クロムおよびマンガン換算で0.1〜5.0mol%酸化マンガンから選ばれる1種以上を含む第1混合原料を得て、前記第1混合原料を含むバリスタ層粉ペーストを形成する工程と、
2)Zn2SiO4とBi2O3とSiO2とを、モル比率で以下の組成式(4)を満たすように混合して、第2混合原料を得て、前記第2混合原料を含む拡散防止層粉ペーストを形成する工程と、
Zn2SiO4+xBi2O3+ySiO2(0.06≦x≦1.30、0.50≦y≦2.00) (4)
3)少なくとも、酸化アルミニウムと、酸化ケイ素と、炭酸ストロンチウムと、酸化チタンと、酸化ビスマスと、酸化ナトリウムと、炭酸カリウムと、酸化銅と、酸化マンガンと、酸化銀と、酸化ジルコニウムとを混合して、Alを23.6〜63.5mol%、Siを24.2〜60.0mol%、Srを5.1〜26.8mol%、Tiを0.1〜2.8mol%、Biを0.1〜0.7mol%、Naを0.1〜3.4mol%、Kを0〜1.2mol%、Cuを0.1〜0.7mol%、Mnを0.1〜0.6mol%、Agを0.1〜2.0mol%およびZrを0.4〜1.7mol%含む第3混合原料を得て、前記第3混合原料を含む誘電体層粉シートを形成する工程と、
4)順に、前記誘電体層粉シート、前記拡散防止層粉ペースト、前記バリスタ層粉ペースト、前記拡散防止層粉ペーストおよび前記誘電体層粉シートを配置して、積層体を得る工程と、
5)前記積層体を850℃〜900℃で焼成する工程と、
を含むことを特徴とするバリスタ内蔵多層基板の製造方法。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015073187 | 2015-03-31 | ||
JP2015073187 | 2015-03-31 | ||
JP2015241198 | 2015-12-10 | ||
JP2015241198 | 2015-12-10 | ||
PCT/JP2016/058555 WO2016158464A1 (ja) | 2015-03-31 | 2016-03-17 | バリスタ内蔵多層基板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2016158464A1 JPWO2016158464A1 (ja) | 2018-01-25 |
JP6777070B2 true JP6777070B2 (ja) | 2020-10-28 |
Family
ID=57004298
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017509556A Active JP6777070B2 (ja) | 2015-03-31 | 2016-03-17 | バリスタ内蔵多層基板およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6777070B2 (ja) |
WO (1) | WO2016158464A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110467818A (zh) * | 2019-08-23 | 2019-11-19 | 国网天津市电力公司 | 一种微-纳米混合ZnO非线性硅橡胶复合绝缘子及制备工艺 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5454296A (en) * | 1977-10-06 | 1979-04-28 | Marukon Denshi Kk | Method of producing voltage nonnlinear resistor |
JP4688016B2 (ja) * | 2002-12-06 | 2011-05-25 | 日立金属株式会社 | 高強度低温焼成セラミック組成物及びこれを用いた積層電子部品 |
WO2004089049A1 (ja) * | 2003-03-28 | 2004-10-14 | Tdk Corporation | 多層基板およびその製造方法 |
JP4715248B2 (ja) * | 2005-03-11 | 2011-07-06 | パナソニック株式会社 | 積層セラミック電子部品 |
JP2013115107A (ja) * | 2011-11-25 | 2013-06-10 | Panasonic Corp | バリスタ内蔵セラミック基板 |
-
2016
- 2016-03-17 JP JP2017509556A patent/JP6777070B2/ja active Active
- 2016-03-17 WO PCT/JP2016/058555 patent/WO2016158464A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
JPWO2016158464A1 (ja) | 2018-01-25 |
WO2016158464A1 (ja) | 2016-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI399766B (zh) | 積層陶瓷電容器及其製法 | |
CN108467266B (zh) | 电介质组合物、电介质元件、电子部件和层叠电子部件 | |
JP5472667B2 (ja) | バリスタ機能付き積層型半導体セラミックコンデンサとその製造方法 | |
JP5088029B2 (ja) | バリスタ | |
US10262796B2 (en) | Dielectric composition and electronic component | |
CN101004956B (zh) | 电介质陶瓷组合物及电子元件 | |
CN111724992B (zh) | 层叠陶瓷电容器 | |
US10726994B2 (en) | Multilayer ceramic capacitor | |
CN100550235C (zh) | 叠层陶瓷电子部件的制造方法 | |
CN112216510B (zh) | 陶瓷电子器件及其制造方法 | |
CN1983478B (zh) | 电子部件、电介质陶瓷组合物及其制造方法 | |
CN101345105B (zh) | 电压非线性电阻体陶瓷组合物、电子部件和叠层芯片压敏电阻 | |
US20150279565A1 (en) | Multi-layer ceramic capacitor | |
CN114914085B (zh) | 电介质组合物、电子部件及层叠电子部件 | |
JP2006290675A (ja) | 誘電体磁器組成物およびそれを用いた積層セラミックコンデンサ | |
CN103449812B (zh) | 电介质陶瓷组合物以及电子元件 | |
KR20220102568A (ko) | 유전체, 세라믹 전자 부품, 유전체의 제조 방법, 및 세라믹 전자 부품의 제조 방법 | |
KR100673916B1 (ko) | 유전체 자기 조성물 및 전자 부품 | |
CN114914086A (zh) | 电介质组合物、电子部件及层叠电子部件 | |
JP6777070B2 (ja) | バリスタ内蔵多層基板およびその製造方法 | |
JP6387969B2 (ja) | バリスタ用焼結体およびこれを用いた多層基板、ならびにそれらの製造方法 | |
JP6766510B2 (ja) | 誘電体組成物及び電子部品 | |
CN105359236A (zh) | 层叠陶瓷电容器 | |
WO2021131819A1 (ja) | コンデンサ | |
JP2004217509A (ja) | 非還元性誘電体セラミックおよび積層セラミックコンデンサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200423 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200908 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200921 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6777070 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |