JP6769552B2

JP6769552B2 - バラン

Info

Publication number: JP6769552B2
Application number: JP2019526688A
Authority: JP
Inventors: 登塩川
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2017-06-30
Filing date: 2018-05-22
Publication date: 2020-10-14
Anticipated expiration: 2038-05-22
Also published as: TWI712259B; US10998876B2; US20200119709A1; WO2019003722A1; TW201906310A; JPWO2019003722A1

Description

本発明は、不平衡信号と平衡信号とを相互に変換するバランに関する。

通信機器のＲＦ（Radio Frequency）回路およびその周辺回路においては、外部からのノイズの影響を小さくするため、不平衡信号と平衡信号とを相互に変換するバランが用いられる場合がある。特開２０１１−１２４８８０号公報（特許文献１）には、不平衡信号と平衡信号とを相互に変換するバランの一例として、積層バランスフィルタが開示されている。

特開２０１１−１２４８８０号公報

特許文献１に開示されている積層バランスフィルタにおいては、不平衡側インダクタと、平衡側インダクタとが磁気結合することにより、不平衡信号と平衡信号とが相互に変換される。特許文献１に開示されている積層バランスフィルタにおいては、磁気結合のためのインダクタとは別に、キャパシタとともにローパスフィルタを形成するインダクタが平衡側に配置されている。

特許文献１に開示されている積層バランスフィルタのように、信号伝達に必要な磁気結合のためのインダクタとは別に、ローパスフィルタのためのインダクタを配置する場合、通過帯域の信号がローパスフィルタのインダクタを通過するときに減衰してしまう。このため、バランの通過帯域における挿入損失が、ローパスフィルタのインダクタにより悪化してしまうことになる。

本発明は上記のような課題を解決するためになされたものであり、その目的は、ローパスフィルタを備えるバランの挿入損失を改善することである。

本発明に係るバランは、第１〜第３端子と、第１〜第３インダクタと、第１キャパシタとを備える。第１端子は、不平衡信号用の端子である。第２および第３端子は、平衡信号用の端子である。第１および第２インダクタは、第１端子と接地点との間で直列に接続されている。第１キャパシタは、第１端子と接地点との間で第１インダクタと直列に接続されている。第１キャパシタは、第１インダクタと接地点との間で第２インダクタと並列に接続されている。第３インダクタは、第２端子と第３端子との間に接続されている。第３インダクタは、少なくとも第１インダクタと磁気結合する。

なお、平衡信号とは、振幅の最大値が略等しく、位相が互いに１８０度異なる２つの信号である。不平衡信号とは、接地電位を基準にした振幅を有する信号である。また、磁気結合とは、一方のインダクタに流れる電流の変化に伴ってインダクタ間の磁束が変化し、他方のインダクタに誘導起電力が生じるという、磁束を介した結合である。

本発明に係るバランにおいては、不平衡信号を受ける第１インダクタが、平衡信号を受ける第３インダクタと磁気結合する。また、第１インダクタは、第１端子と接地点との間で第１キャパシタと直列に接続されているため、第１キャパシタとともにローパスフィルタを形成する。第１インダクタは、磁気結合のためのインダクタとローパスフィルタのためのインダクタとを兼ねている。本発明に係るバランにおいては、ローパスフィルタのためのインダクタを追加する必要がない。

本発明に係るバランによれば、挿入損失を改善することができる。

実施の形態に係るバランの等価回路図である。図１のバランの外観斜視図である。図１のバランの積層構造の一例を示す分解斜視図である。図３のバランの挿入損失を示す図である。実施の形態の変形例に係るバランの積層構造の一例を示す分解斜視図である。

以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は原則として繰り返さない。

図１は、実施の形態に係るバラン１００の等価回路図である。図１に示されるように、バラン１００は、端子Ｐ１〜Ｐ３と、インダクタＬ１１〜Ｌ１３と、キャパシタＣ２１〜Ｃ２３とを備える。

端子Ｐ１は、不平衡信号用の端子である。端子Ｐ１は、たとえば不図示のアンテナに接続される。端子Ｐ２，Ｐ３の各々は、平衡信号用の端子である。端子Ｐ２，Ｐ３は、たとえば不図示のＲＦ回路に接続される。端子Ｐ２から出力される信号の位相と端子Ｐ３から出力される信号の位相との差は１８０度である。端子Ｐ２に入力される信号の位相と端子Ｐ３に入力される信号の位相との差は１８０度である。

インダクタＬ１１およびＬ１２は、端子Ｐ１と接地点との間で直列に接続されている。キャパシタＣ２１は、端子Ｐ１と接地点との間でインダクタＬ１１と直列に接続されている。キャパシタＣ２１は、インダクタＬ１１と接地点との間でインダクタＬ１２と並列に接続されている。インダクタＬ１２とキャパシタＣ２１とは、ＬＣ並列共振器を形成している。当該ＬＣ並列共振器の共振周波数は、周波数ｆ９１である。インダクタＬ１１とキャパシタＣ２１とは、ローパスフィルタを形成している。

インダクタＬ１３は、端子Ｐ２とＰ３との間に接続されている。インダクタＬ１３は、インダクタＬ１１およびＬ１２と磁気結合する。キャパシタＣ２２は、インダクタＬ１３の両端部の間の部分と接地点との間に接続されている。キャパシタＣ２３は、端子Ｐ２とＰ３との間でインダクタＬ１３と並列に接続されている。インダクタＬ１３とキャパシタＣ２３とは、ＬＣ並列共振器を形成している。当該ＬＣ共振器の共振周波数は、周波数ｆ９２である。周波数ｆ９２は、周波数ｆ９１にほぼ等しい。

バラン１００は、通過帯域が共振周波数ｆ９１，ｆ９２を含むように形成されたマッチドフィルタである。端子Ｐ１に入力された通過帯域の不平衡信号は、インダクタＬ１１およびＬ１２から磁気結合を介してインダクタＬ１３へ伝達される。インダクタＬ１３の両端部からそれぞれ出力される信号の位相差は、１８０度である。端子Ｐ２およびＰ３から通過帯域の平衡信号が出力される。

端子Ｐ２およびＰ３に入力された通過帯域の平衡信号は、インダクタＬ１３の両端部へ入力され、インダクタＬ１３から磁気結合を介して、不平衡信号としてインダクタＬ１１およびＬ１２へ伝達される。当該不平衡信号は、端子Ｐ１から出力される。

端子Ｐ１に接続される不図示のアンテナ、あるいは端子Ｐ２，Ｐ３が接続される不図示のＲＦ回路から、通過帯域の信号の高調波が発生する場合がある。或る信号の高調波とは、当該信号の周波数の整数倍の周波数の信号である。

通過帯域の信号の高調波を低減するために、インダクタを含むローパスフィルタが配置される場合がある。磁気結合しているインダクタＬ１１〜Ｌ１３とは別のインダクタを含むローパスフィルタが配置される場合、通過帯域の信号がローパスフィルタのインダクタを通過するときに減衰し得る。高調波を低減するためにローパスフィルタを追加すると、バラン１００の通過帯域における挿入損失が悪化し得る。

バラン１００においては、インダクタＬ１１がＬ１３と磁気結合するとともに、キャパシタＣ２１とともにローパスフィルタを形成している。バラン１００によれば、ローパスフィルタのためのインダクタを追加する必要がないため、通過帯域の高調波を低減しながら通過帯域の挿入損失を維持することができる。

図２は、図１のバラン１００の外観斜視図である。図２に示されるように、バラン１００はたとえば直方体状である。バラン１００は、複数の誘電体層が積層方向（Ｚ軸方向）に積層された積層体である。Ｚ軸方向に垂直な面を底面ＢＦおよび上面ＵＦとする。積層方向に平行な面のうちＺＸ平面と平行な面を側面Ｆ３１およびＦ３３とする。積層方向に平行な面のうちＹＺ平面と平行な面を側面Ｆ３２およびＦ３４とする。端子Ｐ１、Ｐ２、および接地端子Ｇ４３は、上面ＵＦ、側面Ｆ３３、および底面ＢＦに亘って形成されている。接地端子Ｇ４１，Ｇ４２および端子Ｐ３は、上面ＵＦ、側面Ｆ３１、および底面ＢＦに亘って形成されている。上面ＵＦには、バラン１００の実装方向を識別するための方向識別マークＤＭが形成されている。底面ＢＦは、不図示の基板に接続される。

図３は、図１のバラン１００の積層構造の一例を示す分解斜視図である。以下では主に図３を参照するとともに必要に応じて図１（等価回路図）を参照しながら、各誘電体層に形成された導体パターンについて説明する。

図３に示されるように、誘電体層１１０は、底面ＢＦを含む。誘電体層１１０には、キャパシタ導体パターン１１１が形成されている。キャパシタ導体パターン１１１は、接地端子Ｇ４１，Ｇ４２に接続されている。誘電体層１２０には、キャパシタ導体パターン１２１が形成されている。キャパシタ導体パターン１１１，１２１は、キャパシタＣ２１（図１参照）を形成している。

誘電体層１２０と１６０との間には、誘電体層１３０，１４０，１５０が配置されている。誘電体層１６０には、インダクタ導体パターン１６１が形成されている。インダクタ導体パターン１６１は、端子Ｐ１に接続されている。インダクタ導体パターン１６１は、インダクタＬ１１（図１参照）を形成している。インダクタ導体パターン１６１は、ビア導体パターンＶ６１によってキャパシタ導体パターン１２１に接続されている。

誘電体層１６０と１８０との間には、誘電体層１７０が配置されている。誘電体層１８０には、インダクタ導体パターン１８１が形成されている。インダクタ導体パターン１８１は、接地端子Ｇ４１に接続されている。インダクタ導体パターン１８１は、インダクタＬ１２（図１参照）を形成している。インダクタ導体パターン１８１は、ビア導体パターンＶ６１によってインダクタ導体パターン１６１に接続されている。

誘電体層１９０には、インダクタ導体パターン１９１が形成されている。インダクタ導体パターン１９１は、端子Ｐ２に接続されている。誘電体層２００には、インダクタ導体パターン２０１が形成されている。インダクタ導体パターン２０１は、ビア導体パターンＶ６２によってインダクタ導体パターン１９１に接続されている。誘電体層２１０には、インダクタ導体パターン２１１が形成されている。インダクタ導体パターン２１１は、端子Ｐ３に接続されている。インダクタ導体パターン２１１は、ビア導体パターンＶ６３によってインダクタ導体パターン２０１に接続されている。インダクタ導体パターン１９１，２０１，２１１は、インダクタＬ１３（図１参照）を形成している。

誘電体層２１０と２４０との間には、誘電体層２２０，２３０が配置されている。誘電体層２４０には、キャパシタ導体パターン２４１が形成されている。キャパシタ導体パターン２４１は、ビア導体パターンＶ６４によってインダクタ導体パターン２０１に接続されている。誘電体層２５０には、キャパシタ導体パターン２５１，２５２が形成されている。キャパシタ導体パターン２５１は、接地端子Ｇ４１に接続されている。キャパシタ導体パターン２４１，２５１は、キャパシタＣ２２（図１参照）を形成している。キャパシタ導体パターン２５２は、端子Ｐ２に接続されている。

誘電体層２６０には、キャパシタ導体パターン２６１が形成されている。キャパシタ導体パターン２６１は、端子Ｐ３に接続されている。誘電体層２７０には、キャパシタ導体パターン２７１が形成されている。キャパシタ導体パターン２７１は、端子Ｐ２に接続されている。キャパシタ導体パターン２５２，２６１，２７１は、キャパシタＣ２３（図１参照）を形成している。誘電体層２８０は、上面ＵＦを含む。

バラン１００においては、インダクタＬ１２が形成されているインダクタ層（誘電体層１８０）は、インダクタＬ１１が形成されているインダクタ層（誘電体層１６０）とインダクタＬ１３が形成されているインダクタ層（誘電体層１９０〜２１０）との間に配置されている。バラン１００においては、積層方向において、ＬＣ並列共振器のインダクタＬ１２は、ローパスフィルタのインダクタＬ１１よりも、平衡信号用の端子Ｐ２，Ｐ３に接続されたインダクタＬ１３に近い。

図４は、図３のバラン１００の挿入損失ＩＬを示す図である。図４において縦軸の減衰量（ｄＢ）はマイナスの値として示されている。減衰量の絶対値が大きいほど挿入損失は大きい。挿入損失とは、電子部品の或る端子に入力された信号のうち、電子部品の他の端子に伝達された信号の割合を示す指標である。挿入損失が大きい程、電子部品に入力された信号のうち当該電子部品の内部で失われた信号の割合が大きいことを意味する。

挿入損失ＩＬは、端子Ｐ１に入力された信号のうち、端子Ｐ２に伝達された信号の割合を示している。端子Ｐ１に入力された信号のうち、端子Ｐ３に伝達された信号の割合も挿入損失ＩＬと同様の変化の態様を示す。

図４に示される周波数帯において、挿入損失ＩＬは、周波数ｆ９１（ｆ９２）付近で最小となる。また、挿入損失ＩＬは、周波数ｆ９３（＞ｆ９１）付近で極大となっている。これは、周波数ｆ９３付近の高調波が、インダクタＬ１１およびキャパシタＣ２１によって形成されるローパスフィルタによって減衰されるためである。

図５は、実施の形態の変形例に係るバラン１００Ａの積層構造の一例を示す分解斜視図である。バラン１００Ａの積層構造は、図３に示されるバラン１００の誘電体層１６０と１８０とが入れ替えられた構造である。図３の誘電体層１６０，１８０は、図５の誘電体層１８０Ａ，１６０Ａにそれぞれ対応する。図５の誘電体層１６０Ａ，１８０Ａ以外の誘電体層は、図３の誘電体層と同様であるため、説明を繰り返さない。

図５に示されるように、インダクタＬ１１が形成されているインダクタ層（誘電体層１８０Ａ）は、インダクタＬ１２が形成されているインダクタ層（誘電体層１６０Ａ）とインダクタＬ１３が形成されているインダクタ層（誘電体層１９０〜２１０）との間に配置されている。バラン１００Ａにおいては、積層方向において、ローパスフィルタのインダクタＬ１１は、ＬＣ並列共振器のインダクタＬ１２よりも、平衡信号用の端子Ｐ２，Ｐ３に接続されたインダクタＬ１３に近い。

以上、実施の形態および変形例に係るバランによれば、挿入損失を改善することができる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１００，１００Ａバラン、１１０，１２０，１３０，１４０，１５０，１６０，１６０Ａ，１７０，１８０，１８０Ａ，１９０，２００，２１０，２２０，２３０，２４０，２５０，２６０，２７０，２８０誘電体層、１１１，１２１，２４１，２５１，２５２，２６１，２７１キャパシタ導体パターン、１６１，１８１，１９１，２０１，２１１インダクタ導体パターン、Ｃ２１〜Ｃ２３キャパシタ、ＤＭ方向識別マーク、Ｇ４１〜Ｇ４３接地端子、Ｌ１１〜Ｌ１３インダクタ、Ｐ１〜Ｐ３端子、Ｖ６１〜Ｖ６４ビア導体パターン。

Claims

不平衡信号用の第１端子と、
平衡信号用の第２および第３端子と、
前記第１端子と接地点との間で直列に接続された第１および第２インダクタと、
前記第１端子と前記接地点との間で前記第１インダクタと直列に接続されているとともに、前記第１インダクタと前記接地点との間で前記第２インダクタと並列に接続された第１キャパシタと、
前記第２端子と前記第３端子との間に接続された第３インダクタとを備え、
前記第３インダクタは、前記第１および第２インダクタと磁気結合する、バラン。
前記バランは、複数の誘電体層が積層された積層体であり、
前記複数の誘電体層は、
前記第１インダクタが形成された第１インダクタ層と、
前記第２インダクタが形成された第２インダクタ層と、
前記第３インダクタが形成された第３インダクタ層とを含み、
前記第２インダクタ層は、前記第１インダクタ層と前記第３インダクタ層との間に配置されている、請求項１に記載のバラン。
前記バランは、複数の誘電体層が積層された積層体であり、
前記複数の誘電体層は、
前記第１インダクタが形成された第１インダクタ層と、
前記第２インダクタが形成された第２インダクタ層と、
前記第３インダクタが形成された第３インダクタ層とを含み、
前記第１インダクタ層は、前記第２インダクタ層と前記第３インダクタ層との間に配置されている、請求項１に記載のバラン。