JP6769200B2

JP6769200B2 - 制御基板、印刷装置及びヘッドモジュール

Info

Publication number: JP6769200B2
Application number: JP2016181980A
Authority: JP
Inventors: 山下　徹; 徹山下
Original assignee: Brother Industries Ltd
Current assignee: Brother Industries Ltd
Priority date: 2016-09-16
Filing date: 2016-09-16
Publication date: 2020-10-14
Anticipated expiration: 2036-09-16
Also published as: US10093090B2; JP2018043486A; US20180079205A1

Description

本発明は、液体の吐出を制御する制御基板、印刷装置及びヘッドモジュールに関する。

従来、インクの吐出制御を行う液滴吐出制御装置と、インクの温度を検出する温度センサとを備えるインクジェットヘッドが開示されている。液滴吐出制御装置は、温度センサにて検出された温度に基づいて、インクを吐出する複数の圧電素子に印加する電圧を一括で補正する（例えば特許文献１参照）。

特開２００６−２５６２２０号公報

しかし、全ての圧電素子を同時に一括で補正した場合、紙等の印刷対象において、補正前の部分と、補正後の部分との境界が明確に視認されるおそれがある。特に産業用プリンタにおいて、前記液滴吐出制御装置を使用した場合、１回の印刷時間が家庭用プリンタに比べて長いため、印刷中における温度変化が大きくなり、境界が明確になり易い。

本発明は斯かる事情に鑑みてなされたものであり、液体を吐出する駆動素子それぞれに印加する電圧を変更するか、又は補正した場合でも、印刷対象において、境界が視認され難い制御基板、印刷装置及びヘッドモジュールを提供することを目的とする。

本発明に係る制御基板は、液体を吐出するための異なる信号を供給する複数の信号供給源と、該複数の信号供給源に接続可能な複数の駆動素子の駆動を制御する制御回路とを備え、前記制御回路は、前記複数の駆動素子それぞれに関し、メモリに記憶した前記複数の駆動素子と前記複数の信号供給源の信号との対応関係に基づいて、前記複数の信号供給源のいずれか一つと前記駆動素子とを接続し、温度センサによって検出された前記液体の温度に基づいて、前記駆動素子に供給される前記信号を、前記複数の駆動素子に関して、前記複数の信号供給源に対して異なるタイミングで補正する。

本発明に係る印刷装置は、液体を吐出するための異なる信号を供給する複数の信号供給源と、該複数の信号供給源に接続可能な複数の駆動素子と、該複数の駆動素子と前記複数の信号供給源の信号との対応関係を記憶したメモリと、前記駆動素子の駆動を制御する制御回路とを備え、前記制御回路は、前記複数の駆動素子それぞれに関し、前記メモリに記憶した前記対応関係に基づいて、前記複数の信号供給源のいずれか一つと前記駆動素子とを接続し、温度センサによって検出された前記液体の温度に基づいて、前記駆動素子に供給される前記信号を、前記複数の駆動素子に関して、前記複数の信号供給源に対して異なる順番で補正する。

本発明に係るヘッドモジュールは、液体を吐出するための異なる信号を供給する複数の信号供給源と、該複数の信号供給源に接続可能な複数の駆動素子を有し、液体を吐出するヘッドユニットと、前記複数の駆動素子の駆動を制御する制御回路とを備え、前記制御回路は、前記複数の駆動素子それぞれに関し、メモリに記憶した複数の駆動素子と前記複数の信号供給源の信号との対応関係に基づいて、前記複数の信号供給源のいずれか一つと前記駆動素子とを接続し、温度センサによって検出された前記液体の温度に基づいて、前記駆動素子に供給される前記信号を、前記複数の駆動素子に関して、前記複数の信号供給源に対して異なる順番で補正する。

本発明に係る制御基板、印刷装置及びヘッドモジュールにあっては、駆動素子に供給され、液体を吐出するための信号（例えば、電圧信号（パルス）の波高値、パルス幅又はパルスの立ち上がり時間）を供給するいずれかの信号供給源と駆動素子を接続し、更に液体の温度に基づいて、各駆動素子に供給される信号を異なる順番で、例えば信号供給源毎に順番で信号を補正する。そのため、複数の駆動素子について、一斉に信号が補正されることを回避することができる。その結果、補正前後において印刷物に境界が発生することを防止することができる。また液体の温度に基づいて、前記信号を補正するので、液体の粘度変化に対応させた補正を行い、印刷物の画質を向上させることができる。

実施の形態１に係る印刷装置１を略示する平面図である。図１に示すＩＩ−ＩＩ線を切断線とした印刷装置１の略示断面図である。インクジェットヘッド４の底面図である。制御装置７及びヘッドユニットの接続を略示するブロック図である。電源回路２１〜２６付近の第２制御基板７２の構成を略示するブロック図である。駆動素子１１ｂを駆動するＣＭＯＳ回路３０の構成を略示する回路図である。各ノズル１１ａを識別するノズルアドレスと、一定電圧を圧電体１１ｂ１、１１ｂ２に印加した場合に、ノズルアドレスに対応した各ノズル１１ａから吐出される液滴（インク）速度との関係を示すグラフである。ノズルアドレス、ランク及び駆動電圧の対応関係を示す第１テーブルの一例を示す概念図である。電源回路２１〜２６を割り当てる第２テーブルの一例を示す概念図である。印刷を開始する前に実行する電源接続処理を説明するフローチャートである。印刷開始後に実行する電圧補正処理を説明するフローチャートである。不揮発メモリ１１ｅに記憶されており、温度変化、補正値及び補正時間を示す第３テーブルである。実施の形態２に係る印刷装置において、印刷開始後に実行する電圧補正処理を説明するフローチャートである。実施の形態３に係る印刷装置において、印刷開始後に実行する電圧補正処理を説明するフローチャートである。使用ノズル数と電源回路２１〜２６との関係を示す第４テーブルの一例を示す概念図である。実施の形態４に係る印刷装置において、印刷開始後に実行する電圧補正処理を説明するフローチャートである。実施の形態５に係る印刷装置のインクジェットヘッド４４の底面図である。印刷開始後に実行する電圧補正処理を説明するフローチャートである。

（実施の形態１）
以下実施の形態１に係る印刷装置を図面に基づいて説明する。

図１において、記録用紙１００の搬送方向下流側を印刷装置１の前方、搬送方向上流側を印刷装置１の後方と定義する。また、記録用紙１００が搬送される面（図１の紙面と平行な面）と平行で、且つ、前記搬送方向と直交する用紙幅方向を、印刷装置１の左右方向と定義する。尚、図１の左側が印刷装置１の左方、図１の右側が印刷装置１の右方である。さらに、記録用紙１００の搬送面と直交する方向（図１の紙面に直交する方向）を、印刷装置１の上下方向と定義する。図１において、表側が上方、裏側が下方である。以下では、前後左右上下を適宜使用して説明する。

図１に示すように、印刷装置１は、筐体２と、プラテン３と、四つのインクジェットヘッド４と、二つの搬送ローラ５、６と、制御装置７とを備える。

プラテン３は筐体２内に平置きされている。プラテン３の上面には、記録用紙１００が設けられる。四つのインクジェットヘッド４は、プラテン３の上方にて前後方向に並設されている。二つの搬送ローラ５、６は、プラテン３に対して後側と前側にそれぞれ配置されている。二つの搬送ローラ５、６は、図示しないモータによってそれぞれ駆動され、プラテン３上の記録用紙１００を前方へ搬送する。

制御装置７は、複数のＦＰＧＡ（Field Programmable Gate Array）７１ａ、７２ａ（図４参照）、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、不揮発性メモリ（例えばＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory））を備える。尚、ＲＯＭ、ＲＡＭ、不揮発性メモリについては図示を省略する。また制御装置７は、ＰＣ等の外部装置９とデータ通信可能に接続されており、外部装置９から送信された印刷データに基づいて、印刷装置１の各部を制御する。

例えば制御装置７は、搬送ローラ５、６を駆動するモータを制御して、搬送ローラ５、６に記録用紙１００を搬送方向に搬送させつつ、インクジェットヘッド４を制御して記録用紙１００に向けて液体（本実施例においてはインク）を吐出させる。これにより、記録用紙１００に画像が印刷される。

筐体２には、複数のヘッド保持部８が取り付けられている。複数のヘッド保持部８は、プラテン３の上方で、且つ、二つの搬送ローラ５、６の間の位置において、前後に並設されている。ヘッド保持部８によって、インクジェットヘッド４がそれぞれ保持される。

四つのインクジェットヘッド４は、それぞれ、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）、ブラック（Ｋ）の４色のインクを吐出するものである。各インクジェットヘッド４には、図示しないインクタンクから、対応する色のインクが供給される。

図２及び図３に示すように、各インクジェットヘッド４は、用紙幅方向に長い矩形板状のホルダ１０と、該ホルダ１０に取り付けられた複数のヘッドユニット１１とを備えている。複数のヘッドユニット１１は左右方向に並設されており、且つ前後二列に並んでいる。ヘッドユニット１１は千鳥状に配置されている。

各ヘッドユニット１１の下面には、インクを吐出する複数のノズル１１ａが形成されている。ヘッドユニット１１は、圧電体１１ｂ１、１１ｂ２を有する駆動素子１１ｂを備える（図６参照）。各ヘッドユニット１１の複数のノズル１１ａは左右方向に沿って並設されている。圧電体１１ｂ１、１１ｂ２はインクを貯留する貯留室（図示略）の壁の一部を構成し、該貯留室の底面にノズル１１ａが設けられている。圧電体１１ｂ１、１１ｂ２の駆動によってノズル１１ａから液体が吐出される。

フレキシブル基板（図示略）を介して、ヘッドユニット１１と制御装置７とが接続されている。本実施形態では、複数のヘッドユニット１１が、搬送方向と直交する方向（用紙幅方向）に沿って並設されているが、搬送方向とは９０度以外の角度で交差する方向に沿って、いわば斜めに、複数のヘッドユニット１１が配列されていてもよい。

図１及び図２に示すように、複数のリザーバ１２が複数のヘッドユニット１１それぞれの上方に設けられている。なお図３では、リザーバ１２の図示を省略した。

リザーバ１２は、インクタンク（図示略）にチューブ１６を介して接続されており、インクタンクから供給されたインクが一時的に貯留される。リザーバ１２の下部は複数のヘッドユニット１１に接続されており、リザーバ１２から各ヘッドユニット１１にインクが供給される。なおヘッドユニット１１を用紙幅方向に移動させてもよい。

図４に示すように、制御装置７は、第１制御基板７１と複数の第２制御基板７２（制御基板）とを備える。第１制御基板７１にはＦＰＧＡ７１ａが設けられている。一つの第２制御基板７２には一つのＦＰＧＡ７２ａ（制御回路）が設けられている。ＦＰＧＡ７１ａは、複数のＦＰＧＡ７２ａにそれぞれ接続されており、複数のＦＰＧＡ７２ａの駆動を制御する。

複数の第２制御基板７２、即ち複数のＦＰＧＡ７２ａは複数のヘッドユニット１１にそれぞれ対応しており、ＦＰＧＡ７２ａの数はヘッドユニット１１と同じである。複数のＦＰＧＡ７２ａ及び複数のヘッドユニット１１はそれぞれ接続されている。ＦＰＧＡ７１ａ及びＦＰＧＡ７２ａは、ビットストリーム情報を記憶したＲＯＭ（図示略）及びメモリとしてのＲＡＭ（図示略）に接続されている。第２制御基板７２とヘッドユニット１１はヘッドモジュール１１０を構成する。

ヘッドユニット１１は基板１１ｃを備えており、基板１１ｃには、着脱可能なコネクタ１１ｄ、不揮発性メモリ１１ｅ及びドライバＩＣ１１ｆが実装されている。ヘッドユニット１１は、コネクタ１１ｄを介して、取り外し可能に第２制御基板７２に接続されている。ドライバＩＣ１１ｆは、後述するスイッチング回路２７を備える。各ヘッドユニット１１にはインクの温度を検出する温度センサ１１ｇが設けられている。

図５に示すように、第２制御基板７２にはＤ／Ａ(Digital/Analog)コンバータ２０が設けられている。また第２制御基板７２には複数の電源回路、例えば第１電源回路２１〜第６電源回路２６が設けられている。なお電源回路は電源に対応する。第１電源回路２１〜第６電源回路２６は、ＦＥＴ及び抵抗等を有し、出力電圧を変更することができる。これらの第１電源回路２１〜第６電源回路２６としては、例えばスイッチング方式のＤＣ／ＤＣコンバータを用いてもよい。ＦＰＧＡ７２ａはＤ／Ａコンバータ２０を介して、第１電源回路２１〜第６電源回路２６に、出力電圧を設定する信号を出力する。

第１電源回路２１〜第６電源回路２６は、スイッチング回路２７を介して、第１電源線３４（１）〜第ｎ電源線３４（ｎ）（ｎは２以上の自然数）に接続されている。スイッチング回路２７は、第１電源線３４（１）〜第ｎ電源線３４（ｎ）それぞれを第１電源回路２１〜第６電源回路２６のいずれかに接続させる。第１電源回路２１〜第４電源回路２４は、通常使用する通常電源回路である。第５電源回路２５は、通常電源回路または予備電源回路になる場合もあり、第６電源回路２６は特別仕様の電源回路である。第６電源回路２６は、例えば、一番高い駆動電圧のランクに使用されるか、駆動素子のＶＣＯＭ用電源電圧として併用されるか、又はインクを吐出し難い駆動素子１１ｂに対して使用されるか、ＰＭＯＳトランジスタ３１のＨＶＤＤ（ハイサイド側バックゲート電圧）として使用される。

ＨＶＤＤ電圧は、ハイサイド側のＰＭＯＳトランジスタ３１の寄生ダイオードに、ＰＭＯＳトランジスタ３１のソース端子３１ａよりも高い電圧がドレイン端子３１ｂに印加された場合においても電流が流れないように第１電源回路２１〜第５電源回路２５よりも高い出力電圧の第６電源回路２６に接続されている。

図６に示すように、印刷装置１は、複数の駆動素子１１ｂを駆動する複数のＣＭＯＳ回路３０をそれぞれ備える。ＦＰＧＡ７２ａは、第１制御線３３（１）〜第ｎ制御線３３（ｎ）（ｎは２以上の自然数）を介して、ＣＭＯＳ回路３０にゲート信号を出力する。なお第１制御線３３（１）〜第ｎ制御線３３（ｎ）及び第１電源線３４（１）〜第ｎ電源線３４（ｎ）は対応している。すなわち、第１制御線３３（１）は第１電源線３４（１）に対応し、第ｎ制御線３３（ｎ）は第ｎ電源線３４（ｎ）に対応する。

ＦＰＧＡ７２ａは、スイッチング回路２７に対して、第１電源線３４（１）〜第ｎ電源線３４（ｎ）それぞれを第１電源回路２１〜第６電源回路２６のいずれかに接続させる信号を出力する。ＦＰＧＡ７２ａは必要に応じて不揮発性メモリ１１ｅにアクセスする。不揮発性メモリ１１ｅは、各駆動素子１１ｂを識別する複数のノズルアドレス及び該ノズルアドレスに対応したランク等を記憶する。ランクについては後述する。

図６に示すように、ＣＭＯＳ回路３０は、ＰＭＯＳ(P-type Metal-Oxide-Semiconductor)トランジスタ３１、ＮＭＯＳ(N-type Metal-Oxide-Semiconductor)トランジスタ３２、抵抗３５、二つの圧電体１１ｂ１、１１ｂ２等を備える。圧電体１１ｂ１、１１ｂ２はキャパシタとして機能する。なお単数の圧電体のみを設けてもよい。ＰＭＯＳトランジスタ３１のソース端子３１ａは、いずれかの第１電源線３４（１）〜第ｎ電源線３４（ｎ）のいずれかに接続されている。ＮＭＯＳトランジスタ３２のソース端子３２ａは、グランドに接続されている。

ＰＭＯＳトランジスタ３１及びＮＭＯＳトランジスタ３２のドレイン端子３１ｂ、３２ｂは、抵抗３５の一端に接続されている。抵抗３５の他端は、一方の圧電体１１ｂ１の他端及び他方の圧電体１１ｂ２の一端に接続されている。一方の圧電体１１ｂ１の一端はＶＣＯＭ電圧、すなわち第６電源電圧に接続され、他方の圧電体１１ｂ２の他端はグランドに接続されている。

ＰＭＯＳトランジスタ３１及びＮＭＯＳトランジスタ３２のゲート端子３１ｃ、３２ｃは、ＰＭＯＳトランジスタ３１のソース端子３１ａに接続された前記電源線に対応した、いずれかの第１制御線３３（１）〜第ｎ制御線３３（ｎ）に接続している。

「Ｌ」の出力信号が、ＦＰＧＡ７２ａからＰＭＯＳトランジスタ３１及びＮＭＯＳトランジスタ３２のゲート端子３１ｃ、３２ｃに入力された場合、ＰＭＯＳトランジスタ３１は導通し、圧電体１１ｂ２は充電され、１１ｂ１は放電される。「Ｈ」の出力信号が、ＦＰＧＡ７２ａからＰＭＯＳトランジスタ３１及びＮＭＯＳトランジスタ３２のゲート端子３１ｃ、３２ｃに入力された場合、ＮＭＯＳトランジスタ３２は導通し、圧電体１１ｂ２は放電され、１１ｂ１は充電される。圧電体１１ｂ１、１１ｂ２が充電及び放電することによって、圧電体１１ｂ１、１１ｂ２は変形し、ノズル１１ａからインクが吐出する。

ノズル１１ａのランクについて説明する。なおノズル１１ａそれぞれと駆動素子１１ｂそれぞれとは対応している。各ノズル１１ａを識別するノズルアドレスと、一定電圧を圧電体１１ｂ１、１１ｂ２に印加した場合に、ノズルアドレスに対応した各ノズル１１ａから吐出される液滴（インク）速度との関係は、例えば、図７のグラフによって示される。ノズルアドレスは、例えば１６８０ある。

図７に示すように、例えば、液滴速度に関し、五つの速度幅を設定し、速度幅をそれぞれランクＡ〜ランクＥに対応させる。なおランクＡが最も高速な速度幅に対応し、ランクＥが最も低速な速度幅に対応する。各ノズル１１ａの液滴速度に応じ、各ノズルアドレスに対応させてランクＡ〜ランクＥを不揮発性メモリ１１ｅに記憶する。ここでは一例として液滴速度を挙げているが、液滴吐出量でも同様の考え方を用いることができる。

インクの吐出し易さの度合において、ランクＡに該当するノズル１１ａ（駆動素子１１ｂ）は最も吐出しやすく、ランクＥに該当するノズル１１ａ（駆動素子１１ｂ）は最も吐出し難い。従って、それぞれのノズル１１ａにおける液滴速度又は液滴吐出量を平均化するためには、ランクＡに該当する駆動素子１１ｂに最も低い電圧を印加し、ランクＥに該当する駆動素子１１ｂに最も高い電圧を印加する。

第１テーブル及び第２テーブルは不揮発性メモリ１１ｅに記憶されている（図８、図９参照）。

図８において、ノズルアドレスの欄は、各ノズル１１ａ（駆動素子１１ｂ）に対応したノズルアドレスを示す。ランクの欄は、ノズル１１ａに対応したランクＡ〜Ｅのいずれかを示し、また駆動電圧の欄は、ランクに対応した駆動素子１１ｂを駆動する電圧を示す。なお図７に示す関係に基づいて、各ノズルアドレスに各ランクが割り当てられている。

図９において、ノズル数の欄は、各ランクに対応したノズル１１ａ（駆動素子１１ｂ）の数を示す。電源番号の欄は、各ランクに割り当てられた電源回路の番号を示す。ランク及び駆動電圧の欄は図８と同様である。

前記駆動電圧は、目標とする液滴速度でノズル１１ａからインクを吐出させるための電圧であり、複数のノズル１１ａ間の液滴速度の差を抑制するために、ランク毎に予め不揮発性メモリ１１ｅに設定される。なお電源番号１〜６は、第１電源回路２１〜第６電源回路２６にそれぞれ対応する。

各ランクＡ〜Ｅのノズル数は実測を含む方法で予め算出されている。算出されたノズル数は不揮発性メモリ１１ｅの第２テーブルに記憶される。例えば、図９に示すように、ランクＡ〜Ｅのノズル数は、それぞれ１０、３５０、８００、５００、２０となる。

なお一番高い駆動電圧のランクＥに電源番号６が割り当てられている。また、ノズル数の降順に、第１電源回路２１〜第５電源回路２５が各ランクＡ〜Ｄに割り当てられている。割り当てられた電源回路の番号は第２テーブルに記憶されている。例えば、図９に示すように、ランクＡに電源番号４が、ランクＢに電源番号３が、ランクＣに電源番号１及び５が、ランクＤに電源番号２がそれぞれ割り当てられる。ランクＣのノズル数は最も多いので、二つの電源番号１、５が割り当てられている。電源番号１〜６に対応する駆動電圧と略同じ電圧が、第１電源回路２１〜第６電源回路２６の出力電圧となる。

印刷を開始する前に実行する電源接続処理を説明する（図１０参照）。なお不揮発性メモリ１１ｅには、後述する変数ｋ、温度Ｔ（ｋ）を記憶するための記憶領域が設定されている。印刷装置の起動後、印刷を開始する前に、ＦＰＧＡ７２ａは第１及び第２テーブルを参照し（ステップＳ１）、ノズルアドレスと電源番号との対応関係に従って、それぞれのノズルアドレスが示す駆動素子１１ｂと、いずれか一つの電源回路２１〜２６とを接続させる（ステップＳ２）。例えば、ノズルアドレス１はランクＥに対応し、ランクＥは電源番号６に対応するので、ノズルアドレス１が示す駆動素子１１ｂと、第６電源回路２６とを接続させ、ノズルアドレス５００はランクＣに対応し、ランクＣは電源番号１及び５に対応するので、ノズルアドレス５００が示す駆動素子１１ｂと、第１電源回路２１又は第５電源回路２５のいずれか一方とを接続させる。

ＦＰＧＡ７２ａは変数ｋに１を設定し（ステップＳ３）、温度センサ１１ｇにてインクの温度を検出し（ステップＳ４）、検出した温度を変数Ｔ（ｋ）、すなわち変数Ｔ（１）に記憶し（ステップＳ５）、電源接続処理を終了する。

次に印刷開始後に実行する電圧補正処理を説明する（図１１参照）。なお不揮発メモリ１１ｅには、温度変化、補正値及び補正時間を示す第３テーブルが記憶されている（図１２参照）。

第３テーブルの累計値の欄は、「Ｔ（ｋ）−Ｔ（ｋ−１）」の正又は負の累計値を示す。また補正値の欄は、加算すべき（補正すべき）正又は負の電圧値[Ｖ]を示す。また補正時間の欄は、補正に費やすべき時間[ｓ]を示す。例えば、前記累計値が０．１以上０．２未満である場合、補正値は０．０５[ｖ]であり、補正時間は０．０１[ｓ]であり、前記累計値が−０．２以上−０．１未満である場合、補正値は−０．０５[ｖ]であり、補正時間は０．０１[ｓ]である。

ＦＰＧＡ７２ａは、電源接続処理を終了した後に、印刷を開始し、電圧補正処理を実行する。なお所定範囲が不揮発メモリ１１ｅに予め記憶されている。

ＦＰＧＡ７２ａはｋを一つインクリメントし（ステップＳ１１）、温度センサ１１ｇにてインクの温度を検出し（ステップＳ１２）、検出した温度を変数Ｔ（ｋ）に記憶する（ステップＳ１３）。

ＦＰＧＡ７２ａは、Ｔ（ｋ）とＴ（ｋ−１）の差分の累計値を演算する（ステップＳ１４）。例えば、ＦＰＧＡ７２ａは累計値を演算するための記憶領域を予め準備し、この記憶領域に前記差分を加算する。なお記憶領域の初期値は０である。そして、ＦＰＧＡ７２ａは累計値が所定範囲内にあるか否か判定する（ステップＳ１５）。

前記累計値が所定範囲内にある場合（ステップＳ１５：ＹＥＳ）、ＦＰＧＡ７２ａはステップＳ１１に処理を戻す。前記累積値が所定範囲内にある場合、インクの温度変化がほとんど生じていないので、インクの温度変化に対応させて、駆動素子１１ｂに供給する電圧を補正する必要は無い。所定範囲は特定の範囲に限定されるものではないが、例えば−０．１以上０．１未満[℃]である。累計値は所定範囲と比較する為の値であり、駆動素子１１ｂに供給する電圧に対する補正の必要性を判断する為の値である。

前記累計値が所定範囲内にない場合（ステップＳ１５：ＮＯ）、ＦＰＧＡ７２ａは、第３テーブルを参照し（ステップＳ１６）、正又は負の累計値に対応する補正値及び補正時間を取得する（ステップＳ１７）。

そしてＦＰＧＡ７２ａは、第２テーブルを参照し（ステップＳ１８）、ノズル数に応じて駆動素子１１ｂに供給する電圧を補正する（ステップＳ１９）。そしてＦＰＧＡ７２ａは前記累計値をクリアし、初期値０に戻す（ステップＳ２０）。

例えば、Ｔ（１）＝２０．００℃、Ｔ（２）＝２０．０６℃、Ｔ（３）＝２０．１４℃であり、且つ所定範囲が−０．１以上、+０．１未満[℃]である場合、Ｔ（２）−Ｔ（１）＝０．０６なので、累計値は０（初期値）＋０．０６＝０．０６となり、累計値が０．１未満であるから、Ｔ（２）−Ｔ（１）を演算したときに、補正は実行されない（ステップＳ１５：ＹＥＳ）。

一方、Ｔ（３）−Ｔ（２）＝０．０８なので、累計値は０＋０．０６＋０．０８＝０．１４となり、累計値が０．１以上であるため、Ｔ（３）−Ｔ（２）を演算したときには、補正が実行される（ステップＳ１５：ＮＯ、Ｓ１６〜Ｓ１９）。

例えば、ＦＰＧＡ７２ａは、ノズル数の降順に、第１電源回路２１〜第６電源回路２６の出力電圧を補正する。第２テーブルに示すように、ノズル数の降順にランクを並べると、Ｃ、Ｄ、Ｂ、Ｅ、Ａとなる（図９参照）。各ランクに対応した電源番号は、順に１及び５、２、３、６、４となる。すなわち、ＦＰＧＡ７２ａは、第１電源回路２１及び第５電源回路２５の出力電圧の補正を最初に実行し、その後、第２電源回路２２、第３電源回路２３、第６電源回路２６の順に補正を実行し、最後に第４電源回路２４の出力電圧を補正する。なお第１電源回路２１及び第５電源回路２５の順番については、いずれを先にしてもよい。すなわち、同ランクに複数の電源回路が対応している場合には、それらの補正の順番は特に限定されない。

Ｔ（ｋ）とＴ（ｋ−１）の差分がＰ１以上〜Ｐ２未満である場合、第１電源回路２１の出力電圧の補正は以下のように行われる。第１電源回路２１の出力電圧は２６．０[Ｖ]であるので、補正後の出力電圧の目標値は、２６．０＋α１[Ｖ]となる。ＦＰＧＡ７２ａは、第１電源回路２１の出力電圧２６．０[Ｖ]が、補正を開始してから補正時間β１経過後に２６．０＋α１[Ｖ]になるように、段階的に第１電源回路２１の出力電圧を変更する（図１２参照）。第２電源回路２２〜第６電源回路２６に対しても同様に、出力電圧の補正を行う。

駆動素子１１ｂに供給される電圧を段階的に補正することによって、駆動素子１１ｂから吐出されるインクの量が徐々に変更されるので、印刷された画像における補正前後の境界が視認しにくくなり、画質に対する影響を抑えることができる。

なおＴ（ｋ）とＴ（ｋ−１）の差分が大きくなるに従って、補正時間が長くなるように、第３テーブルは設定されている。温度変化量が大きい場合、駆動素子１１ｂから吐出されるインクの変化量も大きくなる。駆動素子１１ｂから吐出されるインクの量を、短時間で大きく変更した場合、変更前後において、境界が視認されやすい。

前記差分が大きい場合、駆動素子１１ｂに印加される電圧を、長時間かけて変更することによって、駆動素子１１ｂから吐出されるインクの量が徐々に変更され、画質に対する影響を最小限に抑えることができる。すなわち、長時間かけてインクの吐出量を徐々に変更するので、変更前後の差が小さくなり、形成した画像に境界が発生することを抑制することができる。一方、前記差分が小さい場合、駆動素子１１ｂに印加される電圧を短時間で変更するので、補正を効率的に実行することができる。

なお第１電源回路２１〜第６電源回路２６は、液体を吐出するための信号を駆動素子１１ｂに供給する信号供給源の一例に過ぎず、第１電源回路２１〜第６電源回路２６から駆動素子１１ｂに供給される電圧、換言すれば電圧信号（パルス）の波高値は、液体を吐出するための信号の一例に過ぎない。即ち、第１電源回路２１〜第６電源回路２６に代えて、パルス幅又はパルスの立ち上がり時間を示す信号を供給する他の信号供給源であってもよい。

実施の形態１にあっては、いずれかの信号供給源、例えば電源回路２１〜２６と駆動素子１１ｂを接続し、更にインクの温度に基づいて、各駆動素子１１ｂに供給され、液体を吐出するための信号、例えば電圧を、異なる順番で電源回路２１〜２６毎に補正する。そのため、複数の駆動素子１１ｂについて、一斉に前記電圧が補正されることを回避することができる。その結果、補正前後において印刷物に境界が発生することを防止することができる。またインクの温度に基づいて、前記電圧を補正するので、インクの粘度変化に対応させた補正を行い、印刷物の画質を向上させることができる。

また各電源回路２１〜２６の出力電圧に対する駆動素子１１ｂの数の多少に対応させて、各電源回路２１〜２６の出力電圧を補正する順番を変更するので、短時間に効率良く、補正を実行することができる。

また駆動素子１１ｂの数の多い電源回路２１〜２６の出力電圧に対する補正を、駆動素子の数の少ない電源回路２１〜２６の出力電圧よりも優先的に実行し、より多くの駆動素子１１ｂを液体の粘度変化に早期に対応させる。早期に対応させることによって、粘度変化による印刷物の画質の低下を早期に抑制することができる

また印刷開始後に電源回路２１〜２６と駆動素子１１ｂとを接続すると、電源回路２１〜２６と駆動素子１１ｂとの接続が終了するまで待機しなければならないので、印刷物の生産性が低下する。実施の形態１にあっては、印刷開始前にいずれかの一つの電源回路２１〜２６と駆動素子１１ｂとを接続するので、印刷開始後に電源回路２１〜２６と駆動素子１１ｂとを接続する場合に比べて、印刷物の生産性の低下を抑制することができる。一方、印刷開始後に、液体の温度に基づいて、電源回路２１〜２６の出力電圧を補正するので、印刷中に変化する液体の粘度変化に対応させた補正を行うことができる。

また複数の駆動素子１１ｂは、それぞれ吐出特性を有する。そのため、各駆動素子１１ｂに、吐出特性に応じた電圧（電源回路２１〜２６の出力電圧）を供給することによって、いずれの駆動素子１１ｂからも所望の吐出量を吐出させることができる。

またステップＳ４、Ｓ５、Ｓ１１〜Ｓ１４において、温度センサ１１ｇによって検出されたインクの温度を不揮発性メモリ１１ｅに経時的に記憶する。その後、ＦＰＧＡ７２ａは、不揮発性メモリ１１ｅに記憶した最新のインクの温度と、温度センサ１１ｇによって検出された液体の温度（演算時の液体の温度）との差分に基づいて、目標電圧に至るまでの時間を調整する。そのため、温度変化の程度に応じて、駆動素子１１ｂから吐出される液体の量を適切に変更することができる。

（実施の形態２）
以下本発明を実施の形態２に係る印刷装置１を示す図面に基づいて説明する。実施の形態２に係る印刷装置１は、後述するステップＳ２１〜Ｓ２３において、実施の形態１と異なる。ステップＳ２１〜Ｓ２３では、多数のノズルに対応する電圧を少数のノズルに対応する電圧に比べて、優先的に補正する。実施の形態２に係る印刷装置１は、実施の形態１と同様に、印刷を開始する前に電源接続処理を実行する（図１０参照）。

印刷開始後に実行する電圧補正処理について説明する（図１３参照）。図１３のステップＳ１１〜Ｓ１８での処理は、図１１のステップＳ１１〜Ｓ１８での処理と同様なので、その詳細な説明を省略する。

ステップＳ１８において、第２テーブルを参照したＦＰＧＡ７２ａは、多数のノズル１１ａに電圧を供給するランクにフラグを設定する（ステップＳ２１）。

ＦＰＧＡ７２ａは、例えば、所定の閾値以上のノズル数に対応するランクに、フラグを設定する。この場合、所定の閾値は予め不揮発性メモリに１１ｅに記憶されている。

所定の閾値が３００である場合、第２テーブルを参照したＦＰＧＡ７２ａは、ランクＢ、Ｃ及びＤにフラグを設定する。閾値未満のランクには、フラグは設定されない。換言すれば、フラグが設定されなかったランクは、少数のノズル１１ａに電圧を供給するランクである。

なおノズル数の多少を判断する方法は上述した方法に限らない。例えば、六つの電源のノズル数を比較して、上位三つの電源にフラグを設定してもよい。

ＦＰＧＡ７２ａは、外部装置９から送信された印刷データを参照し、液体を吐出不要なタイミング、例えば、余白又は印字の切れ目に該当するタイミングで、フラグを設定した電源回路、すなわち、多数のノズル１１ａに対応する電源回路の出力電圧を補正する（ステップＳ２２）。

ランクＢ、Ｃ及びＤにフラグを設定した場合、例えば、ランクＢに対応する第３電源回路２３、ランクＣに対応する第１電源回路２１及び第５電源回路２５、ランクＤに対応する第２電源回路２２の各出力電圧を、ＦＰＧＡ７２ａはノズル数の多い順に補正する。すなわち、ＦＰＧＡ７２ａは、第１電源回路２１及び第５電源回路２５の出力電圧の補正を最初に実行し、その後、第２電源回路２２の出力電圧の補正を実行し、最後に第３電源回路２３の出力電圧を補正する。

そしてＦＰＧＡ７２ａは、外部装置９から送信された印刷データを参照し、液体を吐出するタイミングで、フラグを設定しなかった電源回路、すなわち、少数のノズル１１ａに対応する電源回路の出力電圧を補正する（ステップＳ２３）。ステップＳ２３の処理後、ＦＰＧＡ７２ａは、ステップＳ２１に処理を戻す。

ランクＡ、Ｅにフラグが設定されていない場合、ステップＳ２３において、ＦＰＧＡ７２ａは、ランクＡに対応する第４電源回路２４及びランクＥに対応する第６電源回路２６の各出力電圧をノズル数の多い順に補正する。すなわち、ＦＰＧＡ７２ａは、第６電源回路２６の出力電圧の補正を最初に実行し、その後、第４電源回路２４の出力電圧の補正を実行する。

なお実施の形態１と同様に、補正時間経過後に、補正後の出力電圧の目標値になるように、段階的に出力電圧を変更することによって、ＦＰＧＡ７２ａは各電源回路２１〜２６の出力電圧の補正を行う（図１２参照）。

ステップＳ２２において、液体を吐出不要なタイミング、例えば余白又は印字の切れ目に対応するタイミングで、ＦＰＧＡ７２ａは多数のノズル１１ａ（換言すれば、多数の駆動素子１１ｂ）に対応した電源回路２１〜２３、２５の出力電圧を補正する。すなわち、印刷動作を一時中断している場合に補正が実行されるので、印刷物に画像を形成している途中に、液体の吐出量が変更されず、印刷物の画質を保ちやすい。

また多数の駆動素子１１ｂからの吐出量が、液体を吐出しないタイミングで補正されるので、効果的に、印刷物の画質に対する補正の影響を削減することができる。

ステップＳ２３において、液体を吐出するタイミングで、ＦＰＧＡ７２ａは少数のノズル１１ａに対応した電源回路２４、２６の出力電圧を補正する。少数のノズル１１ａ（換言すれば少数の駆動素子１１ｂ）に供給される信号を、液体を吐出するタイミングで補正したとしても、補正前後において境界が画像に発生しにくく、画質への影響は少ない。そのため、例えば、多数の駆動素子１１ｂに供給される信号を、液体を吐出しないタイミングで補正する一方で、少数の駆動素子１１ｂに供給される信号を、液体を吐出するタイミングで補正することによって、少数の駆動素子１１ｂに供給される信号を補正するタイミングを、多数の駆動素子１１ｂに供給される信号を補正するタイミングと異ならせることができ、補正を分散処理し、ＦＰＧＡ７２ａへの負荷を軽減させることができる。

なお少数のノズル１１ａに対応する電源回路２４、２６の出力電圧の補正を、液体を吐出するタイミング以外のタイミングで実行してもよい。すなわち、任意のタイミングで前記補正を実行してもよい。少数のノズル１１ａ（少数の駆動素子１１ｂ）に供給される電圧を、液体を吐出しないタイミング以外のタイミングで補正したとしても、画質への影響は少ない。すなわち、少数の駆動素子１１ｂに供給される電圧については、液体を吐出不要なタイミングに拘泥されずに、液体を吐出するタイミングを含む任意のタイミングで補正することによって、生産性の低下を抑制することができる。

実施の形態２に係る構成の内、実施の形態１と同様な構成については同じ符号を付し、その詳細な説明を省略する。

（実施の形態３）
以下本発明を実施の形態３に係る印刷装置１を示す図面に基づいて説明する。実施の形態３に係る印刷装置１は、後述するステップＳ３１及びＳ３２において、実施の形態１と異なる。ステップＳ３１及びＳ３２では、使用ノズル数の多い電圧を使用ノズル数の少ない電圧に比べて、優先的に補正する。印刷開始後に実行する電圧補正処理について説明する（図１４参照）。なお図１４のステップＳ１１〜Ｓ１７での処理は、図１１のステップＳ１１〜Ｓ１７での処理と同様なので、その詳細な説明を省略する。

ステップＳ１７において、Ｔ（ｋ）とＴ（ｋ−１）の差分に対応する補正値及び補正時間を取得したＦＰＧＡ７２ａは、電源回路２１〜２６それぞれについて、使用するノズル数（使用ノズル数）を演算する（ステップＳ３１）。

例えば、第２電源回路２２に対応するノズル数は５００であるが（図９参照）、ノズル数５００の内、使用するノズル１１ａの数が３００であれば、第２電源回路２２の使用ノズル数は３００である。なおＦＰＧＡ７２ａは、外部装置９から送信された印刷データに基づいて、電源回路２１〜２６それぞれについて、各ノズル１１ａの使用及び不使用を判定する。

そしてＦＰＧＡ７２ａは、使用ノズル数に応じて、駆動素子１１ｂに供給する電圧を補正する（ステップＳ３２）。

例えば、ＦＰＧＡ７２ａは、使用ノズル数の降順に第１電源回路２１〜第６電源回路２６の出力電圧を補正する。図１５の第４テーブルに示すように、第１電源回路２１に対応するノズル数が８００で、使用ノズル数が４００、第２電源回路２２に対応するノズル数が５００で、使用ノズル数が２５０、第３電源回路２３に対応するノズル数が３５０で使用ノズル数が３００、第４電源回路２４に対応するノズル数が１０で、使用ノズル数が０、第５電源回路２５に対応するノズル数が８００で使用ノズル数が４５０、第６電源回路２６に対応するノズル数が２０で使用ノズル数が５である場合、使用ノズル数の降順に電源回路を並べると、第５電源回路２５、第１電源回路２１、第３電源回路２３、第２電源回路２２、第６電源回路２６、第４電源回路２４となる。なお第４テーブルは、ステップＳ３１での演算によって作成される。

すなわち、ＦＰＧＡ７２ａは、第５電源回路２５の出力電圧の補正を最初に実行し、その後、第１電源回路２１、第３電源回路２３、第２電源回路２２の順に補正を実行し、最後に、第６電源回路２６の出力電圧を補正する。第４電源回路２４については、対応する使用ノズル数が０、すなわち、ノズル１１ａを使用しないので、出力電圧の補正を行わない。

第３電源回路２３に対応するノズル数（３５０）は、第２電源回路２２に対応するノズル数（５００）よりも小さいが（図９参照）、第３電源回路２５に対応する使用ノズル数（３００）は、第２電源回路２２に対応する使用ノズル数（２５０）よりも大きい。そのため、第２電源回路２２の出力電圧の補正は、第３電源回路２３の出力電圧の補正よりも先に実行される。即ち、ノズル数の大小関係に拘わらず、使用ノズル数の大小関係に応じて、補正の順番を変更することができ、使用状況に応じた適切な補正を実行することができる。

ステップＳ３２において、入力された印刷データに基づき、各電源回路２１〜２６について駆動素子１１ｂの使用数を算出し、駆動素子１１ｂの使用数の多少に対応させて、電源回路２１〜２６の出力電圧を補正する順番を変更する。これにより、使用状況に応じた適切な補正を実行することができる。また印刷データが入力される都度、補正を実行するので、入力された印刷データの内容如何に拘わらず、入力された印刷データにとって適切な補正を行うことができる。

またノズル１１ａを全く使用しない第４電源回路２４については、駆動素子１１ｂに供給される出力電圧を補正しないので、補正処理全体の処理速度を向上させることができる。

実施の形態３に係る構成の内、実施の形態１又は２と同様な構成については同じ符号を付し、その詳細な説明を省略する。

（実施の形態４）
以下本発明を実施の形態４に係る印刷装置１を示す図面に基づいて説明する。実施の形態４に係る印刷装置１は、後述するステップＳ４１において、実施の形態１と異なる。ステップＳ４１では、駆動電圧に応じた補正を実行する。実施の形態４に係る印刷装置１は、実施の形態１と同様に、印刷を開始する前に電源接続処理を実行する（図１０参照）。

印刷開始後に実行する電圧補正処理を説明する（図１６参照）。なお図１６のステップＳ１１〜Ｓ１８での処理は、図１１のステップＳ１１〜Ｓ１８での処理と同様なので、その詳細な説明を省略する。

ステップＳ１８において、第２テーブルを参照したＦＰＧＡ７２ａは、各駆動素子１１ｂの駆動電圧に応じた補正を実行する（ステップＳ４１）。

ＦＰＧＡ７２ａは、例えば、複数の駆動電圧のうち、中央値に対応する電源回路の出力電圧を最先で補正する。中央値をより詳細に説明すると、複数の駆動電圧を昇順又は降順で並べた場合に、中央に位置する値が中央値である。例えば、第２テーブルの全ての駆動電圧２４．４[Ｖ]、２５．２[Ｖ]、２６．０[Ｖ]、２６．８[Ｖ]及び２７．６[Ｖ]を、昇順に並べた場合、２７．６[Ｖ]、２６．８[Ｖ]、２６．０[Ｖ]、２５．２[Ｖ]、２４．４[Ｖ]となり、五つの駆動電圧の中で３番目に位置する２６．０[Ｖ]が中央値である。そのため、２６．０[Ｖ]に対応する第１電源回路２１及び第５電源回路２５の出力電圧を最先で補正する。

次に、ＦＰＧＡ７２ａは、中央値に最も近い駆動電圧に対応する電源回路の出力電圧を補正する。すなわち、２５．２[Ｖ]及び２６．８[Ｖ]に対応する第３電源回路２３及び第２電源回路２２の出力電圧を補正する。

第３電源回路２３及び第２電源回路２２の出力電圧の補正の順番は特に限定されないが、以下の理由により、第２電源回路２２の出力電圧を第３電源回路２３よりも先に補正することが好ましい。

電圧の補正量に対してのインクの吐出変化量は、供給される電圧が高い方が大きいことがある。すなわち、高電圧に対する補正が遅れた場合、インクの粘性変化に対して、比較的多くのインクの吐出量を変更すべきであるにも拘わらず、インクの吐出量が変更されないため、画質の低下を招きやすい。そのため第２電源回路２２の出力電圧（高電圧）に対する補正を、第３電源回路２３の出力電圧（低電圧）に対する補正よりも先に行うことによって、インクの粘性変化による画質の低下を迅速に防止することができる。

次に、ＦＰＧＡ７２ａは、中央値に二番目に近い駆動電圧に対応する電源回路の出力電圧を補正する。すなわち、２４．４[Ｖ]及び２７．６[Ｖ]に対応する第４電源回路２４及び第６電源回路２６の出力電圧を補正する。

第４電源回路２４及び第６電源回路２６の出力電圧の補正の順番は特に限定されないが、上述した理由により、出力電圧の高い第６電源回路２６の出力電圧を出力電圧の低い第４電源回路２４よりも先に補正することが好ましい。

第４電源回路２４及び第６電源回路２６の出力電圧を補正した後、すなわち全ての電源回路２１〜２６の出力電圧を補正した後、ＦＰＧＡ７２ａはステップＳ１１に処理を戻す。

ステップＳ４１において、複数の駆動電圧の値に応じて、駆動素子１１ｂに供給される電圧を補正する。駆動電圧の値と、駆動素子１１ｂの数とには所定の相関関係があるので、駆動電圧の値に応じて、電源回路２１〜２６の出力電圧を補正することによって、駆動素子の数の多い電源回路２１〜２６の出力電圧を優先的に補正することができる。すなわち、駆動電圧に対応する駆動素子１１ｂの数又は印刷データ等を参照することなく、効率的に、電源回路２１〜２６の出力電圧を補正することができる。

また最高電圧又は最低電圧との差分が大きい電圧、すなわち、複数の駆動電圧における中央値に近い電源回路２１〜２６の出力電圧を優先的に補正する。前記中央値は駆動素子１１ｂの仕様電圧に設定されている。なぜなら、以下のようにして電圧が設定されているからである。インクジェットヘッド４の特性として、１６８０個のノズル１１ａに対する電圧の分布が、所定の電圧の領域を中心に、中心から離れる程分布が少なくなる傾向がある。その中心の電圧を、例えば５つの電源のうち、３番目に高い電源の電圧として設定する。そして、その中心の電圧から近くで且つ分布が多い電圧を、２番目及び４番目に高い電圧として設定する。このように電圧を設定するので、中央値に近い電源回路２１〜２６の出力電圧に、最も多くの駆動素子１１ｂが対応しており、最高電圧又は最低電圧には、最も少ない駆動素子１１ｂが対応しているので、中央値に近い電源回路２１〜２６の出力電圧を優先的に補正することによって、駆動素子１１ｂの数の多い電源回路２１〜２６の出力電圧を優先的に補正することができる。

数の少ない駆動素子１１ｂに供給される電圧を補正するよりも、数の多い駆動素子１１ｂに供給される電圧を補正する方が、画質を向上させることができる。中央値に対応する電源回路２１〜２６の出力電圧を最優先に補正することによって、最も数の多い駆動素子１１ｂに対して補正することができ、画質を迅速且つ効率的に向上させることができる。

実施の形態４に係る構成の内、実施の形態１〜３と同様な構成については同じ符号を付し、その詳細な説明を省略する。

（実施の形態５）
以下本発明を実施の形態５に係る印刷装置１を示す図面に基づいて説明する。図１７に示すように、インクジェットヘッド４４には、インクが通流する左右に伸びた流路４１が設けられている。複数のヘッドユニット１１はそれぞれ流路４１に接続されている。換言すれば、複数のヘッドユニット１１は流路４１を介して連結されている。インクは流路４１を左側から右側に流れる。実施の形態５に係る印刷装置１は、後述するステップＳ５１において、実施の形態１と異なる。ステップＳ５１では、ヘッドユニット１１の位置に応じて、電圧を補正する。

実施の形態５に係る印刷装置１は、実施の形態１と同様に、印刷を開始する前に電源接続処理を実行する（図１０参照）。不揮発性メモリ１１ｅには、ヘッドユニット１１それぞれの左右位置が記憶されている。

印刷開始後に実行する電圧補正処理を説明する（図１８参照）。なお図１８のステップＳ１１〜Ｓ１７での処理は、図１１のステップＳ１１〜Ｓ１７での処理と同様なので、その詳細な説明を省略する。

ステップＳ１７において、補正値及び補正時間を取得したＦＰＧＡ７２ａは、ヘッドユニット１１の左右位置に基づいて、各電源回路２１〜２６の出力電圧を補正する（ステップＳ５１）。

ＦＰＧＡ７２ａは、不揮発性メモリ１１ｅにアクセスして、ヘッドユニット１１の左右位置を取得する。ＦＰＧＡ７２ａは、例えば、第３テーブルから取得した補正時間を左右位置に基づいて、変更する。補正時間の変更は以下のように実行される。取得した左右位置が、右側（下流側）に位置する場合、左側（上流側）の位置である場合よりも、長くなるように、補正時間が変更される。すなわち、ヘッドユニット１１の位置が下流側に向かうに従って、補正時間が長くなる。

インク供給側から遠くなると、ヘッドユニット１１の発熱による環境温度の影響を受けるので、下流側のヘッドユニット１１に供給されるインクの温度は上流側のヘッドユニット１１に供給されるインクよりも高くなる。すなわち、下流側のヘッドユニット１１におけるインクの温度変動は上流側よりも大きいので、下流側のヘッドユニット１１の駆動素子１１ｂに供給される電圧に対する補正を、上流側のヘッドユニット１１の駆動素子１１ｂに供給される電圧に対する補正よりも長時間かけて実行することによって、補正前後の境界が視認され難くなる。

実施の形態５に係る構成の内、実施の形態１〜４と同様な構成については同じ符号を付し、その詳細な説明を省略する。

本実施形態の第１電源回路２１〜第６電源回路２６は、本発明の信号供給源、電源の一例である。本実施形態の第２制御基板７２は、本発明の制御基板の一例である。本実施形態のＦＰＧＡ７２ａは、本発明の制御回路の一例である。本実施形態の不揮発性メモリ１１ｅは、本発明のメモリの一例である。本実施形態の使用ノズル数は、本発明の使用数の一例である。本実施形態の第２制御基板７２及びヘッドユニット１１は、本発明のヘッドモジュールの一例である。

今回開示した実施の形態は、全ての点で例示であって、制限的なものではないと考えられるべきである。各実施例にて記載されている技術的特徴は互いに組み合わせることができ、本発明の範囲は、特許請求の範囲内での全ての変更及び特許請求の範囲と均等の範囲が含まれることが意図される。

１印刷装置
４インクジェットヘッド
２１〜２６第１電源回路〜第６電源回路（信号供給源、電源）
１１ヘッドユニット
１１ａノズル
１１ｂ駆動素子
１１ｅ不揮発性メモリ（メモリ）
１１ｇ温度センサ
７制御装置
７２第２制御基板（制御基板）
７２ａＦＰＧＡ（制御回路）

Claims

液体を吐出するための異なる信号を供給する複数の信号供給源と、
該複数の信号供給源に接続可能な複数の駆動素子の駆動を制御する制御回路と
を備え、
前記制御回路は、
前記複数の駆動素子それぞれに関し、メモリに記憶した前記複数の駆動素子と前記複数の信号供給源の信号との対応関係に基づいて、前記複数の信号供給源のいずれか一つと前記駆動素子とを接続し、
温度センサによって検出された前記液体の温度に基づいて、前記駆動素子に供給される前記信号を、前記複数の駆動素子に関して、前記複数の信号供給源に対して異なるタイミングで補正する
制御基板。
前記制御回路は、
前記駆動素子に供給される前記信号を補正する場合、
各信号供給源の信号に対応する前記駆動素子の数に応じて、前記信号供給源毎に異なる順番で補正する
請求項１に記載の制御基板。
前記制御回路は、
前記駆動素子の数の多い前記信号供給源の信号に対応しており、前記駆動素子に出力される信号を、前記駆動素子の数の少ない前記信号供給源の信号に対応しており、前記駆動素子に出力される信号よりも先に補正する
請求項２に記載の制御基板。
前記制御回路は、液体を吐出しないタイミングで、前記駆動素子に供給される信号を補正する
請求項１から３のいずれか一つに記載の制御基板。
前記制御回路は、液体を吐出しないタイミングで、前記駆動素子の数の多い前記信号供給源の信号を補正する請求項４に記載の制御基板。
前記制御回路は、任意のタイミングで、前記駆動素子の数の少ない前記信号供給源の信号を補正する請求項１から３のいずれか一つに記載の制御基板。
前記制御回路は、液体を吐出するタイミングで、前記駆動素子の数の少ない前記信号供給源の信号を補正する請求項６に記載の制御基板。
前記制御回路は、
印刷開始前に、前記複数の信号供給源のいずれか一つと前記駆動素子とを接続し、
印刷開始後に、前記信号を異なる順番で補正する
請求項１から７のいずれか一つに記載の制御基板。
前記制御回路は、入力された印刷データに基づいて、前記信号供給源の信号に対応する前記駆動素子の使用数を演算し、前記駆動素子の使用数に応じて、前記信号を順に補正する
請求項１から８のいずれか一つに記載の制御基板。
前記制御回路は、不使用の前記駆動素子に関し、前記信号の補正を行わない
請求項９に記載の制御基板。
前記信号供給源は電源であり、
前記信号は電圧を含み、
前記制御回路は、前記駆動素子に供給される電圧を補正する場合、複数の前記電源の電圧の値に応じて、前記駆動素子に供給される電圧を異なる順番で補正する
請求項１から１０のいずれか一つに記載の制御基板。
前記複数の電源の電圧は、前記複数の駆動素子それぞれの駆動によって吐出される液体の量を均一化するために設定されていること
を特徴とする請求項１１に記載の制御基板。
前記制御回路は、一の前記駆動素子に供給される電圧が、他の前記駆動素子の電圧よりも、前記複数の電源の電圧における最高電圧及び最低電圧の間の中央値に近い電圧である場合に、一の前記駆動素子に供給される電圧を他の前記駆動素子に供給される電圧よりも先に補正する
請求項１１又は１２に記載の制御基板。
前記複数の電源の電圧における中央値に対応する駆動素子の数が最も多く、
前記中央値に対応する駆動素子に供給される電圧を最先で補正する
請求項１３に記載の制御基板。
一の前記駆動素子に供給される電圧が他の前記駆動素子に供給される電圧よりも高い場合、一の前記駆動素子に供給される電圧を他の前記駆動素子に供給される電圧よりも先に補正する
請求項１１又は１２に記載の制御基板。
前記制御回路は、前記駆動素子に供給される電圧を補正する場合、目標電圧に至るまで段階的に電圧を変更する
請求項１１から１５のいずれか一つに記載の制御基板。
前記制御回路は、
前記温度センサによって検出された前記液体の温度を経時的に記憶し、
前記駆動素子に供給される電圧を補正する場合、記憶した最新の前記液体の温度と前記温度センサによって検出された前記液体の温度との差分に応じて、前記目標電圧に至るまでの時間を変更する
請求項１６に記載の制御基板。
前記差分が大きい場合、前記差分が小さい場合よりも、前記目標電圧に至るまでの時間が長い
請求項１７に記載の制御基板。
前記複数の駆動素子は、連結された複数のヘッドユニットに設けられており、
前記液体は前記複数のヘッドユニットに亘って流れており、
下流側の前記ヘッドユニットの前記駆動素子に供給される信号に対する補正を、上流側の前記ヘッドユニットの前記駆動素子に供給される信号に対する補正よりも長時間かけて行う
請求項１から１８のいずれか一つに記載の制御基板。
液体を吐出するための異なる信号を供給する複数の信号供給源と、
該複数の信号供給源に接続可能な複数の駆動素子と、
該複数の駆動素子と前記複数の信号供給源の信号との対応関係を記憶したメモリと、
前記駆動素子の駆動を制御する制御回路と
を備え、
前記制御回路は、
前記複数の駆動素子それぞれに関し、前記メモリに記憶した前記対応関係に基づいて、前記複数の信号供給源のいずれか一つと前記駆動素子とを接続し、
温度センサによって検出された前記液体の温度に基づいて、前記駆動素子に供給される前記信号を、前記複数の駆動素子に関して、前記複数の信号供給源に対して異なる順番で補正する
印刷装置。
液体を吐出するための異なる信号を供給する複数の信号供給源と、
該複数の信号供給源に接続可能な複数の駆動素子を有し、液体を吐出するヘッドユニットと、
前記複数の駆動素子の駆動を制御する制御回路と
を備え、
前記制御回路は、
前記複数の駆動素子それぞれに関し、メモリに記憶した複数の駆動素子と前記複数の信号供給源の信号との対応関係に基づいて、前記複数の信号供給源のいずれか一つと前記駆動素子とを接続し、
温度センサによって検出された前記液体の温度に基づいて、前記駆動素子に供給される前記信号を、前記複数の駆動素子に関して、前記複数の信号供給源に対して異なる順番で補正する
ヘッドモジュール。