JP2020057685A

JP2020057685A - ヘッド用ボード及び処理装置

Info

Publication number: JP2020057685A
Application number: JP2018186758A
Authority: JP
Inventors: 隆太長根; Ryuta Nagane
Original assignee: Toshiba TEC Corp
Current assignee: Toshiba TEC Corp
Priority date: 2018-10-01
Filing date: 2018-10-01
Publication date: 2020-04-09
Also published as: CN110962456B; CN110962456A

Abstract

【課題】コストを低減できるヘッド用ボード及び処理装置を提供することである。【解決手段】ヘッド用ボードは、メイン基板と、デバイスと、サブ基板と、を備える。デバイスは、ヘッドの制御信号を生成する素子が実装された集積回路である。サブ基板は、前記デバイスが実装され、前記メイン基板と接続されるとともに、フレキシブルケーブルにより前記ヘッドと接続される。【選択図】図１

Description

本発明の実施形態は、ヘッド用ボード及び処理装置に関する。

従前から、紙葉類に印字する記録装置（プリンタ）等に用いられるヘッドとして、インク等の液体を吐出するヘッドが知られている。

このようなヘッドは、例えば、評価や製造後の検査において、評価や検査等を行う処理装置の評価ボードにフレキシブルケーブルを介して接続され、ヘッドの機能の評価や設定が行われる。評価ボードは、複数のヘッドを評価するために、フレキシブルケーブルが挿抜される。

また、記録装置は、ヘッドを交換するときにフレキシブルケーブルが挿抜されるボードが搭載されている。繰り返しボードにフレキシブルケーブルが挿抜されることによるボードの劣化や故障が起きやすく、故障の度にボードを交換する必要がある。そのため、コストがかかるという課題がある。

特開２０１３−１７８７３０号公報

本発明が解決しようとする課題は、コストを低減できるヘッド用ボード及び処理装置を提供することである。

実施形態のヘッド用ボードは、メイン基板と、デバイスと、サブ基板と、を備える。デバイスは、ヘッドの制御信号を生成する素子が実装された集積回路である。サブ基板は、前記デバイスが実装され、前記メイン基板と接続されるとともに、フレキシブルケーブルにより前記ヘッドと接続される。

第１実施形態に係る処理装置の構成を模式的に示す説明図。同処理装置に用いられるボードの要部構成を示す斜視図。同ボードの要部構成を示す説明図。第２実施形態に係る処理装置の構成を模式的に示す説明図。第３実施形態に係る処理装置の構成を模式的に示す説明図。第４実施形態に係る処理装置の構成を模式的に示す説明図。

以下に、第１実施形態に係る処理装置１について、図１乃至図３を用いて説明する。図１は、第１実施形態に係る処理装置１の構成を模式的に示す説明図であり、図２は、処理装置１に用いられるボード１１のメイン基板２１、サブ基板２２及び第３コネクタ４３の構成を示す斜視図、図３は、ボード１１のメイン基板２１に設けられた第１コネクタ３２及びサブ基板２２に設けられた第２コネクタ４２の構成を示す説明図である。

処理装置１は、記録装置に用いられる液体吐出ヘッド等のヘッド１００の評価やヘッド１００の出荷検査の処理を行う装置である。

例えば、記録装置は、インク等の液体を吐出する液体吐出プリンタである。記録装置は、例えば、記録媒体である記録紙を搬送しながら画像形成等の各種処理を行う。記録装置は、例えば、筐体、給紙カセット、排紙トレイ、搬送装置、保持装置、画像形成装置と、クリーニング装置及び制御基板等を備える。
なお、記録装置は、記録媒体である記録紙を搬送しながら画像形成等の各種処理を行う液体吐出プリンタに限られるものではない。例えば、記録装置は、３Ｄプリンタ、産業用の製造機械、医療用途に用いられるものであってもよい。

図１及び図２に示すように、ヘッド１００は、例えば、圧電素子が駆動することでノズル孔から液体を噴射する液体吐出ヘッドである。ヘッド１００は、記録装置や処理装置１に接続されるフレキシブルケーブル１０１を有する。ヘッド１００は、製造時や販売時等において、記録装置に装着される前に、処理装置１に接続され、処理装置１によって、評価テストや出荷検査等の処理が行われる。

図２に示すように、フレキシブルケーブル１０１は、記録装置や処理装置１とヘッド１００とを電気的に接続する。フレキシブルケーブル１０１は、フレキシブル基板（ＦＰＣ、Flexible printed circuits）である。フレキシブルケーブル１０１は、端部に、記録装置や処理装置１と接続できる複数の端子がプリントされた端子部１０１ａを有する。

図１に示すように、処理装置１は、ホストコンピュータ１０と、ホストコンピュータ１０及びヘッド１００に接続されるボード（ヘッド用ボード）１１と、を備える。また、処理装置１は、ホストコンピュータ１０に接続される表示装置及び入力装置を備える。

ホストコンピュータ１０は、ボード１１を制御する。ホストコンピュータ１０は、例えば、ボード１１の制御情報を表示部に表示するとともに、入力装置で入力された指令やボード１１の制御情報等に基づいてプログラムを制御する。

ボード１１は、例えば、ヘッド１００の評価や出荷検査を行う、所謂評価ボードである。ボード１１は、ヘッド１００を駆動するための電源回路やヘッド１００を制御する制御信号を生成して供給する回路を有する。例えば、ヘッド１００を駆動するための電源回路の電圧は２０Ｖに設定され、そして、制御信号の電圧は３Ｖに設定される。

また、ボード１１は、ヘッド１００の駆動状態、例えばヘッド１００の圧電素子の駆動状態を検出する回路を有する。ボード１１は、メイン基板２１と、メイン基板２１に接続されたサブ基板２２と、を備える。また、ボード１１は、検出した圧電素子の駆動状態の情報の表示等を行う機器と接続可能に構成される。

図１示すように、メイン基板２１は、ホストコンピュータ１０に接続される。図１乃至図３に示すように、メイン基板２１は、第１回路部３１と、第１コネクタ３２と、取付部３３と、を有する。メイン基板２１は、例えば、矩形状に構成され、全面に渡って第１回路部３１が設けられる。メイン基板２１は、一辺側の中央に第１コネクタ３２及び取付部３３が配置される。

第１回路部３１は、ヘッド１００を駆動する電源回路やヘッド１００を駆動する電気信号等を生成するための複数の素子が実装された回路である。第１回路部３１は、ホストコンピュータ１０に接続される。また、第１回路部３１は、第１コネクタ３２に接続される。

第１コネクタ３２は、第１回路部３１をサブ基板２２に接続する。

取付部３３は、サブ基板２２をメイン基板２１に機械的に取り付ける。具体例として、取付部３３は、メイン基板２１上にサブ基板２２を所定の間隙を有して支持し、固定する複数のボルト等により構成される。取付部３３は、例えば、第１コネクタ３２の周囲に設けられる。

図１乃至図３に示すように、サブ基板２２は、例えば、第２回路部４１と、第２コネクタ４２と、第３コネクタ４３と、被取付部４４と、を備える。サブ基板２２は、例えば、メイン基板２１よりも小さい矩形状に構成される。サブ基板２２は、取付部３３に取り付けられる被取付部４４を有する。また、サブ基板２２は、例えば、検出した圧電素子の駆動状態の情報の表示等を行う機器と接続する拡張コネクタ４５を有している。なお、拡張コネクタ４５は、メイン基板２１に設けられていても良い。

第２回路部４１は、第１回路部３１とともにヘッド１００の制御信号の生成を行う。第２回路部４１は、第２コネクタ４２及び第３コネクタ４３に電気的に接続される。第２回路部４１は、第１コネクタ３２及び第２コネクタ４２を介して、第１回路部３１に接続される。第２回路部４１は、デバイス４１ａを有する。

具体例として、デバイス４１ａは、ヘッド１００の制御信号を生成する最終段の複数の素子が実装された集積回路である。また、デバイス４１ａは、ヘッド１００の制御信号用のバッファである。また、デバイス４１ａは、例えば、サーデス（SERDES、Serializer Deserializer）を行う。このようなデバイス４１ａは、例えば、ＦＰＧＡ（field programmable gate array）である。このような第２回路部４１は、デバイス４１ａをＦＰＧＡとし、評価試験等の処理やヘッド１００の種類等に対応した構成に修正可能に構成される。

第２コネクタ４２は、機械的及び電気的に第１コネクタ３２と接続される。具体例として、図３に示すように、第２コネクタ４２は、第１コネクタ３２に嵌合することで、第１コネクタ３２の所定の位置に配置されるとともに、第１コネクタ３２と電気的に接続される。また、例えば、第１コネクタ３２及び第２コネクタ４２は、位置決め用のボルト等の案内部材を有する。

第３コネクタ４３は、フレキシブルケーブル１０１の端子部１０１ａと接続される。例えば、第３コネクタ４３は、フレキシブルケーブル１０１の端子部１０１ａを保持する台座４３ａと、台座４３ａに設けられ、フレキシブルケーブル１０１の複数の端子部１０１ａと接続する端子部４３ｂと、台座４３ａにフレキシブルケーブル１０１を固定する鍔４３ｃと、を有する。台座４３ａは、例えば、上面に端子部４３ｂが設けられた底壁４３ａ１と、フレキシブルケーブル１０１の幅と同一の幅で離間する一対の側壁４３ａ２と、を有する。

被取付部４４は、取付部３３に取り付けられることで、サブ基板２２をメイン基板２１に固定する。例えば、被取付部４４は、取付部３３のボルトを挿通し、固定されるサブ基板２２に設けられた複数の孔である。

このように構成された処理装置１を用いたヘッド１００の評価試験等の処理におけるボード１１の使用の一例を説明する。

先ず、処理を行う作業者は、ヘッド１００の評価試験等の処理を行う前に、予め第１コネクタ３２及び第２コネクタ４２を接続し、取付部３３に被取付部４４を取り付けて、メイン基板２１にサブ基板２２を固定する。作業者は、メイン基板２１及びサブ基板２２を一体に組み立てたボード１１をホストコンピュータ１０に接続し、ホストコンピュータ１０を起動し、処理を行う状態とする。

次いで、作業者は、ヘッド１００のフレキシブルケーブル１０１の端子部１０１ａを第３コネクタ４３の台座４３ａに配置し、鍔４３ｃを操作してフレキシブルケーブル１０１を第３コネクタ４３に接続する。これにより、フレキシブルケーブル１０１の端子部１０１ａが第３コネクタ４３の端子部４３ｂに接続される。

次いで、作業者が入力装置に指令を入力すると、ホストコンピュータ１０は、ボード１１を制御し、ヘッド１００の評価試験等を行う。ヘッド１００の評価試験終了後、作業者は、鍔４３ｃを操作して、フレキシブルケーブル１０１の固定を解除し、フレキシブルケーブル１０１を第３コネクタ４３から取り外す。次に、作業者は、評価試験等を行うヘッド１００のフレキシブルケーブル１０１を第３コネクタ４３に固定し、同様に評価試験等を行う。このように、作業者は、評価試験等の処理毎に、第３コネクタ４３にフレキシブルケーブル１０１を挿抜し、評価試験等の処理を行うヘッド１００を繰り返しボード１１に接続する。

このように構成された処理装置１によれば、フレキシブルケーブル１０１が繰り返し挿抜されるための第３コネクタ４３をサブ基板２２に設ける構成とした。このため、繰り返しの使用による劣化や故障が第３コネクタ４３に生じた場合に、ボード１１のうちサブ基板２２のみを交換すればよい。

また、ヘッド１００の電源回路を流れる電圧は、ヘッド１００を駆動制御する制御信号の電圧よりも高く設定されるところ、フレキシブルケーブル１０１の挿抜時に、フレキシブルケーブル１０１が第３コネクタ４３に斜めに挿入される所謂斜め差しが生じると、制御信号用の回路に高圧が流れてショートする虞がある。特に、評価試験や出荷検査等にボード１１を用いる場合には、フレキシブルケーブル１０１は固定や保持がされておらず、このため、フレキシブルケーブル１０１の斜め差しが生じる虞がある。

しかしながら、フレキシブルケーブル１０１を第３コネクタ４３に斜めに挿すこと等によって回路のショートが生じたとしても、バッファであるデバイス４１ａをサブ基板２２が有することから、サブ基板２２が故障することになる。このため、ショートが生じた場合であっても、ボード１１のうちサブ基板２２のみを交換すればよい。

さらに、デバイス４１ａをＦＰＧＡにより構成することで、交換するサブ基板２２を安価とすることができる。また、ヘッド１００の種類や評価試験の処理等の使用に応じてサブ基板２２を複数用意し、使用に応じてサブ基板２２を交換する構成としても、安価にサブ基板２２を交換できる。加えて、デバイス４１ａをＦＰＧＡにより構成することで、第２回路部４１を評価試験等の処理やヘッド１００の種類等に対応した構成に修正することも可能となる。

これらのように、ボード１１は、使用や設計において、高い自由度を有する。また、ボード１１は、安価にサブ基板２２を製造することができることから、故障しやすいサブ基板２２の製造コスト及びランニングコストを抑えることができる。また、サブ基板２２の交換作業は、被取付部４４を取付部３３から取り外して第２コネクタ４２を第１コネクタ３２から抜き、サブ基板２２を新たなサブ基板２２に交換するだけでよい。このため、ボード１１は、交換作業において高い作業性を有する。

上述したように、第１の実施形態に係るボード１１を有する処理装置１は、故障しやすいデバイス４１ａ及びフレキシブルケーブル１０１に接続される第３コネクタ４３をサブ基板２２に実装し、サブ基板２２をメイン基板２１と、コネクタ３２、４２同士で接続する構成とした。このため、ボード１１及び処理装置１は、コストを低減できる。

なお、本実施形態は、上述した例に限定されない。例えば、上述した例では、メイン基板２１上に隙間を空けてサブ基板２２を配置する構成を説明したがこれに限定されない。例えば、図４に示す第２の実施形態に係る処理装置１のように、第１コネクタ３２をメイン基板２１の一辺に設けるとともに、第２コネクタ４２をサブ基板２２の一辺に設け、メイン基板２１及びサブ基板２２を隣接して配置する構成としてもよい。即ち、メイン基板２１及びサブ基板２２の配置は、ボード１１を設置するスペースに応じて適宜設定することができる。

また、上述した例では、サブ基板２２に第３コネクタ４３を一つ設け、一つのヘッド１００が接続される例を挙げて説明したがこれに限定されず、例えば、図５に示す第３の実施形態に係る処理装置１のように、サブ基板２２に第３コネクタ４３を複数設け、一つのサブ基板２２に複数のヘッド１００を接続できる構成としてもよい。また、例えば、図６に示す第４の実施形態に係る処理装置１のように、複数のサブ基板２２をメイン基板２１に接続する構成としてもよい。また、ボード１１は、複数の第３コネクタ４３を有するサブ基板２２を複数備える構成としてもよい。なお、ボード１１に接続するヘッド１００の数は任意に設定可能である。

また、上述した例では、メイン基板２１が矩形状であり、そして、サブ基板２２がメイン基板２１よりも小さい矩形状である構成を説明したがこれに限定されず、メイン基板２１及びサブ基板２２の形状は適宜設定可能である。但し、故障しやすいサブ基板２２のコストを抑えるためには、サブ基板２２をメイン基板２１よりも小さい形状か、又は、安価な構成とすることが好ましい。

また、上述した例では、処理装置１は、評価試験や出荷検査等の処理を行う装置を一例として説明したが、他の処理を行う装置であってもよい。即ち、処理装置１は、ヘッド１００のフレキシブルケーブル１０１が繰り返し挿抜されるボード１１を有する構成であれば適宜設定できる。具体例としては、処理装置１は、吐出する液体に応じてヘッド１００が交換される記録装置であってもよい。同様に、ボード１１は、ヘッド１００の評価や検査を行う評価ボードでなくてもよく、記録装置に設けられるボードであってもよく、他のボードであってもよい。

以上述べた少なくともひとつの実施形態のボード１１及び処理装置１によれば、コストを低減することができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１…処理装置、１０…ホストコンピュータ、１１…ボード（ヘッド用ボード）、２１…メイン基板、２２…サブ基板、３１…第１回路部、３２…第１コネクタ、３３…取付部、４１…第２回路部、４１ａ…デバイス、４２…第２コネクタ、４３…第３コネクタ、４３ａ…台座、４３ａ１…底壁、４３ａ２…側壁、４３ｂ…端子部、４３ｃ…鍔、４４…被取付部、４５…拡張コネクタ、１００…ヘッド、１０１…フレキシブルケーブル、１０１ａ…端子部。

Claims

メイン基板と、
ヘッドの制御信号を生成する素子が実装された集積回路であるデバイスと、
前記デバイスが実装され、前記メイン基板と接続されるとともに、フレキシブルケーブルにより前記ヘッドと接続されるサブ基板と、
を備えるヘッド用ボード。
前記メイン基板は、第１コネクタを有し、
前記サブ基板は、前記第１コネクタと嵌合する第２コネクタ及び前記フレキシブルケーブルを接続する第３コネクタを有する、
請求項１に記載のヘッド用ボード。
前記デバイスは、ＦＰＧＡである、請求項１に記載のヘッド用ボード。
前記メイン基板は、前記ヘッドの電源回路及び前記制御信号を生成する回路を含み、
前記サブ基板は、前記メイン基板の主面上に配置される、請求項１乃至請求項３のいずれか一項に記載のヘッド用ボード。
メイン基板と、
ヘッドの制御信号を生成する素子が実装されたデバイスと、
前記デバイスが実装され、前記メイン基板と接続されるとともに、フレキシブルケーブルにより前記ヘッドと接続されるサブ基板と、
前記メイン基板に接続されるホストコンピュータと、
を備える処理装置。