JP6750901B2 - チャンネル選択フィルタを備えた高線形性WiGigベースバンドアンプ - Google Patents

チャンネル選択フィルタを備えた高線形性WiGigベースバンドアンプ Download PDF

Info

Publication number
JP6750901B2
JP6750901B2 JP2018524819A JP2018524819A JP6750901B2 JP 6750901 B2 JP6750901 B2 JP 6750901B2 JP 2018524819 A JP2018524819 A JP 2018524819A JP 2018524819 A JP2018524819 A JP 2018524819A JP 6750901 B2 JP6750901 B2 JP 6750901B2
Authority
JP
Japan
Prior art keywords
circuit
filter
sallen
amplifier
gain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018524819A
Other languages
English (en)
Other versions
JP2018537913A (ja
Inventor
スー,ゾー
ジン,ケビン
ガオ,スティーブ
Original Assignee
テンサーコム,インク.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テンサーコム,インク. filed Critical テンサーコム,インク.
Publication of JP2018537913A publication Critical patent/JP2018537913A/ja
Application granted granted Critical
Publication of JP6750901B2 publication Critical patent/JP6750901B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00Networks using active elements
    • H03H11/02Multiple-port networks
    • H03H11/04Frequency selective two-port networks
    • H03H11/12Frequency selective two-port networks using amplifiers with feedback
    • H03H11/1217Frequency selective two-port networks using amplifiers with feedback using a plurality of operational amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45197Pl types
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G1/00Details of arrangements for controlling amplification
    • H03G1/0005Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0035Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
    • H03G1/007Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using FET type devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G5/00Tone control or bandwidth control in amplifiers
    • H03G5/16Automatic control
    • H03G5/24Automatic control in frequency-selective amplifiers
    • H03G5/28Automatic control in frequency-selective amplifiers having semiconductor devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00Networks using active elements
    • H03H11/02Multiple-port networks
    • H03H11/04Frequency selective two-port networks
    • H03H11/12Frequency selective two-port networks using amplifiers with feedback
    • H03H11/1213Frequency selective two-port networks using amplifiers with feedback using transistor amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00Networks using active elements
    • H03H11/02Multiple-port networks
    • H03H11/04Frequency selective two-port networks
    • H03H11/12Frequency selective two-port networks using amplifiers with feedback
    • H03H11/126Frequency selective two-port networks using amplifiers with feedback using a single operational amplifier
    • H03H11/1286Sallen-Key biquad
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/165A filter circuit coupled to the input of an amplifier
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/171A filter circuit coupled to the output of an amplifier
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/69Indexing scheme relating to amplifiers the amplifier stage being a common drain coupled MOSFET, i.e. source follower
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45372Indexing scheme relating to differential amplifiers the AAC comprising one or more potentiometers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45374Indexing scheme relating to differential amplifiers the AAC comprising one or more discrete resistors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45412Indexing scheme relating to differential amplifiers the CMCL comprising a folding circuit as addition circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45512Indexing scheme relating to differential amplifiers the FBC comprising one or more capacitors, not being switched capacitors, and being coupled between the LC and the IC
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45544Indexing scheme relating to differential amplifiers the IC comprising one or more capacitors, e.g. coupling capacitors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45594Indexing scheme relating to differential amplifiers the IC comprising one or more resistors, which are not biasing resistor
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45686Indexing scheme relating to differential amplifiers the LC comprising one or more potentiometers, which are not shunting potentiometers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45702Indexing scheme relating to differential amplifiers the LC comprising two resistors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2210/00Indexing scheme relating to details of tunable filters
    • H03H2210/01Tuned parameter of filter characteristics
    • H03H2210/015Quality factor or bandwidth
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2210/00Indexing scheme relating to details of tunable filters
    • H03H2210/01Tuned parameter of filter characteristics
    • H03H2210/017Amplitude, gain or attenuation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Networks Using Active Elements (AREA)

Description

<関連出願への相互参照>
この出願は、2015年11月17日に出願された米国仮出願第62/256,460号に対する優先権の利益を主張する。本明細書に参照されたこの参考文献および他のすべての外部の参考文献が、参照によってその全体が組み込まれる。
本発明は、概して、フィルタとプログラマブルゲインアンプとを含む回路に関し、具体的には、独立したフィルタ帯域幅制御およびゲインを提供する回路に関する。
背景記述は、本発明の理解に有用となりうる情報を含む。本明細書で提供される情報のいずれかが先行技術であるか、または本願発明に関連していること、または具体的または暗示的に参照されている任意の出版物が先行技術であること、を認めるものではない。
WiGigベースバンド信号処理システムの性能要件は3通りある。入力信号レベルに基づいて、ベースバンド出力における最大の信号対雑音比(SNR)のために十分なゲインを生成することが望ましい。また、規定された拒絶レベルに対し帯域外の信号を減衰させること、および、高線形性を維持しながら高ダイナミックレンジを有する入力信号を提供することができること、が望ましい。
図1は、プログラマブルゲインを提供するように構成された第2の専用アンプに連結された閉ループ構成における第1の専用アンプを用いてフィルタ機能が実現される、ベースバンドシステムの図である。第一のステージは、入力インピーダンスは大きく、出力インピーダンスは小さいサレンキー型フィルタである。フィルタへの入力は抵抗器Rを介して行われ、この抵抗器の出力は、抵抗器RおよびコンデンサCに連結され、これは出力Voutに連結する。抵抗器Rは、(アースされている)コンデンサCとオペアンプの正入力に連結される。出力Voutは、オペアンプの負入力に直接連結され、ユニティゲインバッファ(unity−gain buffer)として機能する。オペアンプは高いゲインを提示し、誘導子を使用しない二次フィルタ(a second−order filter)の構造を可能にする。この場合、このサレンキー型フィルタにおいて示されたインピーダンスはローパスフィルタを提供する。これらのフィルタはローパスフィルタ、ハイパスフィルタ、またはバンドパスフィルタとして設計しうる。第二のステージは、図1に描写された調整可能なインピーダンスRadj(1)およびRadj(2)を介して調整可能なゲインを提供する。
以下の説明は、本発明の理解に有用であり得る情報を含む。本明細書で提供される情報のいずれかが先行技術であるか、または本願発明に関連していること、または具体的または暗示的に参照されている任意の出版物が先行技術であること、を認めるものではない。
本開示の1つの態様では、回路は、サレンキー型フィルタと、サレンキー型フィルタに連結されたプログラマブルゲインアンプと、を含む。サレンキー型フィルタは、ユニティゲインアンプを実装するソースフォロワを含む。プログラマブルゲインアンプは、そのゲイン設定から回路の帯域幅を切り離すプログラマブルゲインアンプ中のカレントミラーのコピー比率を調節してプログラマブルゲインを提供するように構成される。プログラマブルゲインアンプは、差動電圧電流変換器と、カレントミラー対と、プログラマブル出力ゲインステージと、を含みうる。いくつかの態様において、回路はローパスフィルタ、ハイパスフィルタまたはバンドパスフィルタとして機能するように構成される。
別の態様では、回路は、プログラマブルゲインアンプに連結されたサレンキー型フィルタを含み、ここで、回路は、第1の回路構成において配置された第1の複数のトランジスタを含むサレンキー型フィルタの内部のソースフォロワと、少なくとも1つの第2の回路構成に配置された少なくとも第2の複数のトランジスタを含むプログラマブルゲインアンプ内の少なくとも1つのブランチ(branch)と、を含み、少なくとも第2の回路構成は第1の回路構成と同じである。いくつかの態様において、第1の複数のトランジスタと、少なくとも第2の複数のトランジスタとは、単位素子サイズおよび電流密度が同じである。回路は、単位素子の均一な配列を含む製作配置を有していてもよい。この回路および他の回路を作成する方法が本明細書に開示される。
別の態様では、サレンキー型フィルタにおけるアンプ中のトランジスタの作動領域に線形性が依存することを回避する方法を提供する。該方法はユニティゲインを提供するためにサレンキー型フィルタにおけるソースフォロワを利用する工程であって、該ソースフォロワは能動素子および負荷素子を含む工程と;サレンキー型フィルタへの入力信号の直流(DC)レベルを選択する工程であって、プログラマブルアンプとして利用されるカレントミラー対における素子および負荷素子のうちの少なくとも1つの十分なヘッドルームを保証するための工程と、を含む。
本明細書中の記述および下記の特許請求の範囲を通して使用されるように、「a」、「an」および「the」の意味は、文脈から明らかに示されていない限り、複数への参照を含む。また、本明細書の記載において使用されているように、「中に(in)」の意味は、文脈上他に明確に指示されない限り、「中に(in)」および「上に(on)」を含む。
本明細書における値の範囲の列挙は、範囲内に入る個々の値ごとに個々に言及する簡略な方法として役立つことを意図するに過ぎない。本明細書中で他に示されない限り、個々の各値は、本明細書中に個別に列挙されているかのように明細書に組み込まれる。本明細書中に記載される全ての方法は、本明細書中で他に示されない限り、または文脈によって明らかに矛盾しない限り、任意の適切な順序で実行され得る。本明細書の特定の態様に関して提供される任意の例およびすべての例、または例示的な言葉(例えば、「など」)の使用は、単に本発明の実施をよりよく示すことを意図しており、そうでないと主張する本発明の範囲の限定を提示するものではない。本明細書中のいかなる言葉も、本発明の実施に不可欠な任意の請求されていない要素を示すものとして解釈されるべきではない。
本明細書で開示される本発明の代替的な要素または態様のグループ分けは、限定として解釈されるべきではない。グループの各部分は、個別に、または、本明細書中にあるグループまたは他の要素の一部分または他の要素との任意の組み合わせで、参照され主張されうる。利便性および/または特許性の理由から、1つ以上のグループの一部分をグループに含めたり、またはグループから削除したりすることができる。そのような包含または削除が生じる場合、本明細書は、改変されたグループを含み、したがって、添付の特許請求の範囲で使用されるすべてのマーカッシュグループの記述を満たすものとみなされる。
本開示の方法を示すフローチャートは、「処理ブロック」または「工程」を含み、これらはコンピュータソフトウェア命令または命令群を表しうる。あるいは、処理ブロックまたは工程は、デジタル信号プロセッサまたは特定用途向け集積回路(ASIC)などの機能的に等価な回路によって実行される工程を表しうる。フロー図は、任意の特定のプログラミング言語のシンタックスを表さない。むしろ、フロー図は、当業者が本開示に従って必要とされる処理を実行するために回路を製作するか、またはコンピュータソフトウェアを生成するために必要とする機能情報を示している。ループおよび変数の初期化やテンポラリ変数の使用など、多くのルーチンプログラム要素は示されていないことに留意されたい。当業者であれば、本明細書中に別段の指示がない限り、記載された工程の特定の順序は単なる例示に過ぎず、変更することができることを理解するであろう。特に明記しない限り、以下に説明する工程は順不同であり、工程が都合の良いまたは望ましい順序で実行できることを意味する。
図1は、プログラマブルゲインを提供するように構成された第2の専用アンプに連結された閉ループ構成における第1の専用アンプを用いてフィルタ機能が実現される、回路のブロック図である。 図2は、本発明の1つの態様に従って構成されたフィルタおよびアンプを描写する回路図である。 図3は、本発明の態様に従って実行された方法の工程を例示するフローチャートである。 図4は、本発明の態様に従って実行された方法の工程を例示するフローチャートである。
添付の図面に関連して以下に述べる詳細な説明は、本発明の実施の様々な態様の説明として意図されており、本発明を実施しうる唯一の態様を表すことを意図するものではない。詳細な説明には、本発明を完全に理解するための具体的な詳細が含まれる。しかしながら、当業者には、これらの具体的な詳細なしに本発明を実施することができることが明らかであろう。場合によっては、本発明の概念を不明瞭にすることを避けるために、周知の構造および構成要素をブロック図において示す。
本開示の各態様が本発明の要素の単一の組み合わせを表しうる場合、本発明は、開示された要素のすべてのとりうる組み合わせを含むと考えられる。したがって、1つの態様が要素A、BおよびCを含み、第2の態様が要素BおよびDを含む場合、明示的に開示されていなくとも、本発明はA、B、CまたはDの他の残りの組み合わせも含むと考えられる。
本明細書中で使用されるとおり、文脈から別途示されない限り、「連結する」という用語は、直接的な連結(互いに連結した2つの要素が互いに接触している)および間接的な連結(少なくとも1つの追加要素が2つの要素の間に位置している)の両方を含むと意図されている。したがって、「〜に連結される」および「〜と連結される」という用語は同義的に使用される。
図2は、本発明の1つの態様に従って構成されたフィルタおよびアンプを描写する回路図である。1対の信号入力ノード(inp)および1対の信号出力ノード(outn)が設けられる。トランジスタ(電界効果トランジスタなど)はM1−M8およびM1b−M8bで示される。抵抗器はR0、R1−R3およびR1b−R3bで示される。コンデンサはC1、C2、C1bおよびC2bで示される。C2とC2bのキャパシタンスは調整可能(例えば、プログラム可能)であってもよい。電源電圧と、トランジスタベース電圧と、アースとは当該技術分野において一般に使用される記号で示される。
図2に表される回路構成では、M2、M2b、M5およびM5bはソースフォロワ機能を提供する。ソースフォロワアンプは、電源電圧VDDとアースとの間に連結された2つの直列積層素子を備え、ここで、第1の素子(すなわち能動素子)が入力信号を翻訳し、一方、第2の素子(すなわち負荷素子)が負荷を提供する。負荷素子はDCバイアス電圧によってバイアスをかけられている。ソースフォロワの出力信号は入力信号を備えた位相にあり、電圧ゲインはおよそ0dBで、線形的に挙動する。
集積回路中で利用される低電力の電源電圧は電圧ヘッドルーム(すなわち利用可能な出力信号の揺れ)を制限する。ヘッドルームの問題を軽減するために、有効電流源負荷を使用することができる。例えば、負荷素子は、能動素子への制御された電流負荷を提供することができ、これは入力によって駆動される。したがって、負荷素子はソースフォロワを操作するためにDCバイアスを提供する。
構成要素R1、R2、C1、C2およびM5は、サレンキー型フィルタとして機能する。したがって、本開示の1つの態様によれば、ソースフォロワはサレンキー型フィルタの設計に組みこまれる。図1の従来のサレンキー型フィルタにおけるオペアンプは、フィルタの高周波挙動を制限し、たいていは電力消費が高い。ソースフォロワは、低電力消費を達成しながら、このフィルタの高周波挙動の範囲を大幅に進展させることができる。このソースフォロワの入力/出力特性は、オペアンプの入力/出力特性に似ている。オペアンプは、入力端子と出力端子において無限の入力インピーダンス、良好な電流駆動、小さな出力インピーダンスを提示する。同様に、ソースフォロワは、その入力端子および出力端子において高い入力インピーダンス、良好な電流駆動および低い出力インピーダンスを有することを含む属性を有する。
構成要素M2、M2bおよびR0は、トランジスタM1およびM1bを通じ、回路図中に描写された電圧VxおよびVxbの間の差動電圧を差動電流に変換する。トランジスタ対M1、M7およびM1b、M7bは、M7とM1の間の素子比率に等しいゲインでカレントミラー対を提供する。構成要素M7およびR3は第1の出力ゲインステージを形成し、構成要素M7bおよびR3bは第2の出力ゲインステージを形成し、第1および第2の出力ゲインステージは入力差動電流を出力差動電圧に変換する。
入力信号の全体的な差動ゲインは、以下の通りである。
Figure 0006750901
フィルタ伝達関数は、
Figure 0006750901
であり、式中、
Figure 0006750901
である。
本開示のいくつかの態様によれば、本明細書に開示される回路は、WiGig規格の中で使用されるものなどの、広い帯域幅の信号のベースバンド処理の中で利用することができる。そのような態様では、従来の回路と比較して、電力の消費を減らすことができる。例えば、従来のサレンキー型フィルタにおけるアンプの閉ループ帯域幅は、フィルタ帯域幅と同等である必要がある。これは通常、特にWiGig信号の場合には、高い電力消費を必要とする。しかしながら、本明細書に開示された態様では、ユニティゲインはソースフォロワによって達成される。
本開示のいくつかの態様では、線形性を向上させることができる。従来のサレンキー型フィルタ設計では、線形性は、フィルタのアンプ中のトランジスタの作動領域に依存する。それらのトランジスタの理想的な作動領域は、ドレインソース間電圧が十分に提示されている飽和状態である。大きな入力信号については、トランジスタヘッドルームは減らされる。したがって、アンプの開ループゲインは低減され、アンプの閉ループゲインがユニティ(unity)であるという仮定は崩され、線形性を低下させる原因となる。
本開示のいくつかの態様では、サレンキー型フィルタ中のソースフォロワ(M5およびM5b)が、ユニティゲインを提供するため、ヘッドルームの懸念事項としては、トランジスタM4およびM4bにのみ限定されており、これは入力をより高いDCレベルに設定することによって容易に対処できる。同様に、プログラマブルゲインアンプについては、入力が十分に高いDCレベルに設定されると、トランジスタM1およびM7に対して十分なヘッドルームを保証することができ、これによりM1からM7へのカレントコピーを入力信号レベルに影響させなくする。出力では、トランジスタM8がカスケード素子として作用し、カレントコピー(ひいては直線性)に影響を与えることなく、ヘッドルームを軽度に圧迫することができる。
図2に示される回路は独立したフィルタ帯域幅およびゲインの制御を提供することができる。従来のフィルタアンプ回路では、プログラマブルゲインアンプの帯域幅もゲイン設定の関数である。独立した帯域幅およびゲインの制御(すなわち、帯域幅はサレンキー型フィルタを通じてのみ制御され、一方でゲインはプログラマブルゲインアンプによってのみ制御されている)を有するために、プログラマブルゲインアンプの帯域幅は、最悪の場合のゲイン設定が全体の帯域幅に影響を回避することができるよう十分に大きくなければならず、これは準最適設計になってしまい、電力消費が大きくなる。対照的に、図2に示される回路では、プログラマブルゲインは、カレントミラーのコピー比率(W7/W1)および抵抗器比率(R3/R0)によって達成されうる。これは、著しく電力を消費することのない高帯域を可能にする。したがって、本開示の特定の態様によれば、独立したフィルタ帯域幅およびゲインの制御を、電力消費量を増加させずに達成することができる。
本開示の特定の態様に係る回路の設計は、プログラマブルゲインアンプと連結するサレンキー型フィルタを含む回路の製作を容易にすることができる。サレンキー型フィルタの内部のアンプとプログラマブルゲインアンプとの間の回路の構造(例えばブランチM6、M5、M4、ブランチM3b、M2、M1およびブランチM8、M7)においても同様のものを開発して、配置を容易にし、設計を単純化し、制作費を削減し、および/または、チップ機能(chip function)を向上させることができる。共通の単位素子サイズおよび電流密度を提供するためにトランジスタのサイズを合わせる(sizing)ことにより、配置を非常にコンパクトにすることができ、特定の配置に依存する効果を軽減することができる単位素子の均一な配列を提供しうる。したがって、本開示の態様には集積回路の設計および製作を含み、これは本明細書で開示される設計態様に従って集積回路を製造するように構成された方法、装置、およびプログラム可能な制御システムを含みうる。
図2は回路のローパスの実装を例示しているが、本明細書に開示される新規な態様は、代替的な回路構成において利用することができ、かつ、ベースバンド、中間周波数、および/または、無線周波数処理に望ましい可能性がある様々なタイプのフィルタ特性のうちのいずれかに適合することができる。
一例として、R1、R2、R1b、R2bをコンデンサで置き換え、C1、C2、C1b、C2bを抵抗器で置き換えることにより、ハイパスの実装を実現することができる。結果として得られるハイパス帯域幅は、
Figure 0006750901
である。
別の態様では、バンドパスの応用は、ローパスフィルタとハイパスフィルタを縦につなぐこと(cascading)により達成しうる。例えば、図示されたローパスフィルタの実装の後にAC結合コンデンサがあってもよい。本明細書に開示される教示によれば、これらの回路および関連する回路の代替的なフィルタの設計および応用を提供することができることが当業者には明白だろう。
M6、M6b、M3およびM3bからの電流にバイアスをかけることは回路性能に影響を与えるだろう。大きなバイアス電流は、素子M5およびM2が大きな相互コンダクタンスgを有することを可能にし、これは、ユニティゲインのためのソースフォロワステージの出力インピーダンスを低減する。しかしながら、過度に大きなバイアス電流は通常、結果として、所与の電流密度のための素子サイズを大きくしてしまう。これにより、サレンキー型フィルタの出力とソースフォロワM2の出力に大きな容量性負荷をかけさせ、結果として帯域幅を減縮させてしまう。したがって、本明細書に開示された態様に従って設計された回路は、このようなトレードオフの主な原因となり得、前述のパラメータに関して最適な設計を有する回路を生成する。
図3は、本開示の態様に従って実行されうる工程を描写するフロー図である。これらの工程は、サレンキー型フィルタにおけるアンプ中のトランジスタの作動領域に線形性が依存することを回避する方法を提供する。第1の工程(301)はサレンキー型フィルタにおいてソースフォロワを利用する工程を含む。ソースフォロワは能動素子と負荷素子を含み、ユニティゲインを提供しうる。第2の工程(302)は、プログラマブルアンプとして利用されるカレントミラー対における負荷素子および素子などの、フィルタアンプ回路のトランジスタの少なくとも1つにおいて必要なヘッドルームを判定する工程を含む。第3の工程(303)は、少なくとも1つのトランジスタにおいて適切なヘッドルームを確保するためにサレンキー型フィルタへの入力信号のDCレベルを選択する工程を含む。
図4は、本開示の態様に従って構成された方法を描写するフロー図である。図2に関して上述したように、サレンキー型フィルタの内部のアンプとプログラマブルゲインアンプとの間の回路の構造(例えばブランチM6、M5、M4、ブランチM3b、M2、M1およびブランチM8、M7)においても同様のものを開発して、配置を容易にし、設計を単純化し、制作費を削減し、および/または、チップ機能を向上させることができる。
集積回路の製作のための方法における第1の工程(401)は、サレンキー型フィルタと少なくとも1つのプログラマブルゲインアンプとに共通するトランジスタ配置を利用する工程を含む。第2の工程(402)は、トランジスタ配置を含むように、サレンキー型フィルタおよびプログラマブルゲインアンプ(および、随意に他の回路および/または回路部分)を設計する工程を含む。これにより、サレンキー型フィルタおよびプログラムマブルゲインアンプのための回路設計を生成することを提供することができる。第3の工程(403)は、随意に工程(402)に先行することができ、共通の単位素子サイズおよび電流密度を提供するために、トランジスタ配置内のトランジスタのサイズを合わせる工程を含む。工程(402)および/または(403)は、さらに、配置を非常にコンパクトにし、配置に依存する効果を軽減することができる単位素子の均一な配列を提供することを含みうる。生成された回路設計に基づいて、サレンキー型フィルタおよびプログラマブルゲインアンプを製作する(404)。
本開示のいくつかの態様に従って構成された方法は、本明細書に開示される回路構成に従って集積回路の設計を提供することができる。いくつかの態様では、方法は、本明細書に開示される設計に従って集積回路の製造を提供するように構成される。本明細書で開示される方法は、前述の設計態様に従って集積回路を設計および/または製造するように構成されたプログラム可能なシステムを備えることができる。
方法に向けられた任意の言葉が、サーバ、インターフェース、システム、データベース、エージェント、ピア、エンジン、モジュール、コントローラ、または、個々にまたは集合的に作動する他のタイプのコンピューティングデバイスを含む、コンピューティングデバイスの任意の適切な組み合わせによって実行されうることに留意されたい。コンピューティングデバイスは、有形の非一時的なコンピュータ可読記憶媒体(例えば、ハードドライブ、ソリッドステートドライブ、RAM、フラッシュ、ROMなど)に記憶されたソフトウェア命令を実行するように構成されたプロセッサを含むことを理解すべきである。ソフトウェア命令は、好ましくは、開示された回路および方法に関して本明細書で開示されるような役割、責任または他の機能を提供するようにコンピューティングデバイスを構成する。
本明細書の発明の概念から逸脱することなく、既に記載したもの以外の多くの変更が可能であることは、当業者には明らかである。したがって、本発明の主題は、添付の特許請求の範囲の精神以外には制限されない。さらに、明細書および特許請求の範囲の両方を解釈する際には、すべての用語は文脈と一致する可能な限り広い方法で解釈されるべきである。特に、「含む(comprises)」および「含む(comprising)」という用語は、要素、構成要素、または工程を非排他的に参照し、参照されている要素、構成要素、または工程が、明示的に参照されていない他の要素、構成要素、または工程に存在するか、利用されるか、または組み合わせられてもよいことを示す、と解釈されるべきである。明細書がA、B、C...およびNからなる群から選択されたものの少なくとも1つを参照して主張する場合、その文章は、A+N、B+Nなどではなく、群の要素を1つだけ必要とすると解釈されるべきである。

Claims (4)

  1. ユニティゲインアンプを実装するソースフォロワを含むサレンキー型フィルタと、前記サレンキー型フィルタに連結されたプログラマブルゲインアンプと、を含む回路であって、
    前記回路において、前記プログラマブルゲインアンプは、そのゲイン設定から回路の帯域幅を切り離すためにカレントミラーのコピー比率および抵抗器比率が調節されるように構成され、
    前記ソースフォロワは、複数の第1の直列に連結された積層素子を含み、
    前記プログラマブルゲインアンプ内の少なくとも1つのブランチは、複数の第2の直列に連結された積層素子を含み、
    前記第1の直列に連結された積層素子および前記第2の直列に連結された積層素子は、同一の単位素子サイズおよび電流密度を有する、回路。
  2. 前記プログラマブルゲインアンプは、差動電圧電流変換器と、カレントミラー対と、プログラマブル出力ゲインステージとを含むことを特徴とする、請求項1に記載の回路。
  3. ローパスフィルタ、ハイパスフィルタ、およびバンドパスフィルタのうちの少なくとも1つとして機能するように構成されることを特徴とする、請求項1に記載の回路。
  4. 前記回路のフィルタ帯域幅は、前記サレンキー型フィルタによってのみ制御され、前記回路のゲインは、前記プログラマブルゲインアンプによってのみ制御される、請求項1に記載の回路。
JP2018524819A 2015-11-17 2016-11-16 チャンネル選択フィルタを備えた高線形性WiGigベースバンドアンプ Active JP6750901B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562256460P 2015-11-17 2015-11-17
US62/256,460 2015-11-17
PCT/US2016/062224 WO2017087485A1 (en) 2015-11-17 2016-11-16 High linearly wigig baseband amplifier with channel select filter

Publications (2)

Publication Number Publication Date
JP2018537913A JP2018537913A (ja) 2018-12-20
JP6750901B2 true JP6750901B2 (ja) 2020-09-02

Family

ID=58691580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018524819A Active JP6750901B2 (ja) 2015-11-17 2016-11-16 チャンネル選択フィルタを備えた高線形性WiGigベースバンドアンプ

Country Status (9)

Country Link
US (3) US9893692B2 (ja)
EP (1) EP3378159B1 (ja)
JP (1) JP6750901B2 (ja)
KR (2) KR102642071B1 (ja)
CN (2) CN114629466A (ja)
AU (2) AU2016358191A1 (ja)
CA (1) CA3005740A1 (ja)
HK (1) HK1258162A1 (ja)
WO (1) WO2017087485A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10734958B2 (en) * 2016-08-09 2020-08-04 Mediatek Inc. Low-voltage high-speed receiver
TWI596895B (zh) * 2016-12-16 2017-08-21 國立臺灣大學 具有超級源極隨耦器的低通濾波器及傳輸零點控制方法
US11736091B2 (en) 2021-12-20 2023-08-22 International Business Machines Corporation Baseband filter for current-mode signal path
US11777496B1 (en) 2022-08-22 2023-10-03 International Business Machines Corporation Low voltage signal path in a radio frequency signal generator

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH631047B (fr) 1979-07-13 Ebauches Electroniques Sa Amplificateur pour signaux alternatifs.
US4442410A (en) 1981-10-29 1984-04-10 Halliburton Company Temperature stabilized amplifier for borehole use
US5464984A (en) 1985-12-11 1995-11-07 General Imaging Corporation X-ray imaging system and solid state detector therefor
DE3701791A1 (de) 1987-01-22 1988-08-04 Siemens Ag Differenzverstaerker mit steuerbarer leistungsaufnahme
US4851714A (en) 1987-12-11 1989-07-25 American Telephone And Telgraph Company, At&T Bell Laboratories Multiple output field effect transistor logic
US5264736A (en) 1992-04-28 1993-11-23 Raytheon Company High frequency resonant gate drive for a power MOSFET
US5361041A (en) 1993-06-17 1994-11-01 Unitrode Corporation Push-pull amplifier
US5396128A (en) 1993-09-13 1995-03-07 Motorola, Inc. Output circuit for interfacing integrated circuits having different power supply potentials
JP3318725B2 (ja) * 1994-01-12 2002-08-26 株式会社日立製作所 アナログフィルタ回路
US5589783A (en) 1994-07-29 1996-12-31 Sgs-Thomson Microelectronics, Inc. Variable input threshold adjustment
US5926060A (en) * 1996-05-10 1999-07-20 National Semiconductor Corporation Mirror model for designing a continuous-time filter with reduced filter noise
US6646508B1 (en) 1996-12-30 2003-11-11 Anthony T. Barbetta Wide bandwidth, current sharing, MOSFET audio power amplifier with multiple feedback loops
US5959504A (en) 1998-03-10 1999-09-28 Wang; Hongmo Voltage controlled oscillator (VCO) CMOS circuit
JPH11340760A (ja) * 1998-05-28 1999-12-10 Fuji Film Microdevices Co Ltd 可変利得増幅回路
US6057714A (en) 1998-05-29 2000-05-02 Conexant Systems, Inc. Double balance differential active ring mixer with current shared active input balun
JP2001016868A (ja) 1999-07-01 2001-01-19 Matsushita Electric Ind Co Ltd 系統連系インバータ
US6832075B1 (en) 1999-10-05 2004-12-14 Ericsson Inc. Method for calibrating the power output of a mobile device
JP2001160614A (ja) * 1999-12-03 2001-06-12 Hitachi Ltd 半導体集積回路
JP3300321B2 (ja) * 1999-12-10 2002-07-08 松下電器産業株式会社 低域通過フィルタ回路
US6426658B1 (en) 2000-09-29 2002-07-30 Infineon Technologies Ag Buffers with reduced voltage input/output signals
US6570450B2 (en) 2001-04-02 2003-05-27 Zeevo, Inc. Efficient AC coupled CMOS RF amplifier
JP3880345B2 (ja) * 2001-08-27 2007-02-14 キヤノン株式会社 差動増幅回路及びそれを用いた固体撮像装置並びに撮像システム
US6590430B2 (en) 2001-10-09 2003-07-08 Thomson Licensing, S.A. Dual use of an integrated circuit pin and the switching of signals at said pin
GB2382242B (en) 2001-11-15 2005-08-03 Hitachi Ltd Direct-conversion transmitting circuit and integrated transmitting/receiving circuit
US6646498B2 (en) * 2001-12-18 2003-11-11 Texas Instruments Incorporated High frequency tunable filter
US6801090B1 (en) 2002-08-13 2004-10-05 Applied Microcircuits Corporation High performance differential amplifier
US7181180B1 (en) 2003-05-15 2007-02-20 Marvell International Ltd. Sigma delta modulated phase lock loop with phase interpolation
US6980055B2 (en) 2003-08-11 2005-12-27 Texas Instruments Incorporated CMOS differential buffer circuit
JP4230881B2 (ja) 2003-10-23 2009-02-25 富士通マイクロエレクトロニクス株式会社 半導体集積回路、及びレベル変換回路
JP2005148418A (ja) * 2003-11-14 2005-06-09 Toshiba Matsushita Display Technology Co Ltd 電流出力型半導体回路
US7102444B2 (en) * 2004-01-20 2006-09-05 Anadigics, Inc. Method and apparatus for compensating and improving efficiency in a variable power amplifier
US6937071B1 (en) 2004-03-16 2005-08-30 Micrel, Incorporated High frequency differential power amplifier
US7212068B2 (en) * 2004-04-02 2007-05-01 Integration Associates Inc. Tunable Sallen-Key filter stage and filter assembly
US7880536B2 (en) * 2004-06-23 2011-02-01 Nxp B.V. Simplified sallen-key low-pass filter circuit
KR100669995B1 (ko) * 2004-06-30 2007-01-16 강근순 디지털 입력의 증감에 따라 전압 이득이 지수적으로 증감하는 가변이득 증폭기
WO2007013045A1 (en) 2005-07-29 2007-02-01 Nxp B.V. Wireless transceiver configuration with self-calibration for improved out of band interferer rejection
US7598811B2 (en) 2005-07-29 2009-10-06 Broadcom Corporation Current-controlled CMOS (C3MOS) fully differential integrated wideband amplifier/equalizer with adjustable gain and frequency response without additional power or loading
EP1764919A1 (en) * 2005-09-19 2007-03-21 Infineon Technologies AG Circuit device for filtering or impedance matching
US7372335B2 (en) 2005-10-21 2008-05-13 Wilinx, Inc. Wideband circuits and methods
EP1788626B1 (en) 2005-11-17 2009-04-29 Seiko Epson Corporation Multilayer circuit with variable inductor, and method of manufacturing it
EP1811662B1 (en) 2006-01-11 2009-12-30 Stmicroelectronics Sa A lowpass biquad VGA filter
KR100748721B1 (ko) 2006-06-15 2007-08-13 삼성전자주식회사 저잡음 증폭을 위한 푸시-풀 증폭기 및 방법
US7704874B1 (en) 2006-10-02 2010-04-27 Newport Fab, Llc Method for fabricating a frontside through-wafer via in a processed wafer and related structure
US7486145B2 (en) 2007-01-10 2009-02-03 International Business Machines Corporation Circuits and methods for implementing sub-integer-N frequency dividers using phase rotators
US7936217B2 (en) 2007-11-29 2011-05-03 Qualcomm, Incorporated High-linearity complementary amplifier
US8135055B2 (en) 2008-07-30 2012-03-13 Qualcomm Incorporated I/Q calibration of transmit and receive paths in OFDM FDD communication systems
EP2151834A3 (en) 2008-08-05 2012-09-19 Nxp B.V. Inductor assembly
JP2012502512A (ja) 2008-09-05 2012-01-26 イセラ・カナダ・ユーエルシー 無線用途向けの切換可能出力付き受動送信器構成
EP2353018B1 (en) 2008-10-31 2013-01-23 Nxp B.V. Integrated circuit and test method therefor
US8606193B2 (en) 2008-11-13 2013-12-10 Qualcomm Incorporated RF transceiver IC having internal loopback conductor for IP2 self test
US8688045B2 (en) 2008-11-19 2014-04-01 Qualcomm Incorporated FM transmitter and non-FM receiver integrated on single chip
KR101004853B1 (ko) 2008-12-03 2010-12-28 삼성전기주식회사 버퍼 증폭기
US8953663B2 (en) 2009-09-25 2015-02-10 Intel Corporation Calibration of quadrature imbalance via loopback phase shifts
US8004361B2 (en) 2010-01-08 2011-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Constant transconductance operational amplifier and method for operation
US8138835B2 (en) 2010-02-11 2012-03-20 Qualcomm, Incorporated Wide band LNA with noise canceling
JP5437506B2 (ja) 2010-03-05 2014-03-12 エプコス アクチエンゲゼルシャフト 回路ユニットを有するバイアス回路、並びに第1及び第2の回路ユニットを有する差動増幅回路
FR2958095B1 (fr) * 2010-03-26 2012-04-13 St Microelectronics Sa Circuit passe-bas du second ordre
TWI427984B (zh) 2010-07-20 2014-02-21 Ind Tech Res Inst 電流式類比基頻裝置
EP2439559B1 (en) 2010-10-07 2013-05-29 Mettler-Toledo Safeline Limited Method for operating of a metal detection system and metal detection system
JP5665571B2 (ja) * 2011-01-28 2015-02-04 ルネサスエレクトロニクス株式会社 半導体集積回路およびその動作方法
US9143204B2 (en) 2011-06-17 2015-09-22 Tensorcom, Inc. Direct coupled biasing circuit for high frequency applications
US8487695B2 (en) 2011-09-23 2013-07-16 Tensorcom, Inc. Differential source follower having 6dB gain with applications to WiGig baseband filters
US8724679B2 (en) 2012-04-09 2014-05-13 Tensorcom, Inc. Method and apparatus of transceiver calibration using substrate coupling
WO2014123593A1 (en) * 2013-02-07 2014-08-14 The Boeing Company Flight deck lighting for information display

Also Published As

Publication number Publication date
EP3378159A1 (en) 2018-09-26
AU2021202432B2 (en) 2023-02-02
JP2018537913A (ja) 2018-12-20
US20170141746A1 (en) 2017-05-18
CN114629466A (zh) 2022-06-14
AU2016358191A1 (en) 2018-05-31
EP3378159B1 (en) 2024-08-21
WO2017087485A1 (en) 2017-05-26
US20180097489A1 (en) 2018-04-05
HK1258162A1 (zh) 2019-11-08
KR102697501B1 (ko) 2024-08-22
CN108370241B (zh) 2022-04-12
KR20240028555A (ko) 2024-03-05
CA3005740A1 (en) 2017-05-26
KR102642071B1 (ko) 2024-02-28
US9893692B2 (en) 2018-02-13
US20190214953A1 (en) 2019-07-11
EP3378159A4 (en) 2019-11-06
US10277182B2 (en) 2019-04-30
KR20180089430A (ko) 2018-08-08
US10734957B2 (en) 2020-08-04
AU2021202432A1 (en) 2021-05-13
CN108370241A (zh) 2018-08-03

Similar Documents

Publication Publication Date Title
AU2021202432B2 (en) High linearly wigig baseband amplifier with channel select filter
KR100648379B1 (ko) 가변이득 증폭기 및 가변이득 증폭 모듈
CN106169914A (zh) 用于补偿运算放大器的装置及方法
EP2495872B1 (en) Two-stage class AB operational amplifier
CN111193477A (zh) 一种复合放大器
TW201824747A (zh) 具有超級源極隨耦器的低通濾波器及傳輸零點控制方法
US8604871B2 (en) High gain amplifier method using low-valued resistances
Pourashraf et al. A super class-AB OTA with high output current and no open loop gain degradation
US10938357B2 (en) Audio amplifier with integrated filter
Lopez-Martin et al. On the optimal current followers for wide-swing current-efficient amplifiers
EP1783895A2 (en) Transconductance amplifiers with compensation
AbuShawish et al. Digitally programmable gain and tunable band-width DPOTA based bio-medical amplifier
TWI711271B (zh) 具通道選擇濾波器之高線性無線千兆基頻放大器
WO2019113931A1 (zh) 负反馈放大电路
Chen et al. Voltage-mode multifunction filter with single input and three outputs based on single plus-type DVCC
WO2014167882A1 (ja) 可変利得回路
Seth et al. Design and optimization of continuous-time filters using geometric programming
Zhiqiang et al. The design of multi-band reconfigurable CMOS Gm-C filter
Diamantopoulos et al. CCCII with electronically controlled current gain and reduced supply voltage requirement

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200720

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200807

R150 Certificate of patent or registration of utility model

Ref document number: 6750901

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250