JP6748512B2 - 半導体デバイス - Google Patents

半導体デバイス Download PDF

Info

Publication number
JP6748512B2
JP6748512B2 JP2016155395A JP2016155395A JP6748512B2 JP 6748512 B2 JP6748512 B2 JP 6748512B2 JP 2016155395 A JP2016155395 A JP 2016155395A JP 2016155395 A JP2016155395 A JP 2016155395A JP 6748512 B2 JP6748512 B2 JP 6748512B2
Authority
JP
Japan
Prior art keywords
layer
etching
stop layer
etching stop
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016155395A
Other languages
English (en)
Other versions
JP2018026381A (ja
Inventor
藤井 佳詞
佳詞 藤井
中村 真也
真也 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2016155395A priority Critical patent/JP6748512B2/ja
Publication of JP2018026381A publication Critical patent/JP2018026381A/ja
Application granted granted Critical
Publication of JP6748512B2 publication Critical patent/JP6748512B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、エッチングストップ層と被エッチング層との積層構造を有する半導体デバイスに関する。
大容量の半導体メモリとして、メモリセルを縦方向に積層してなる3D(3次元)−NANDフラッシュメモリが注目されている。3D−NANDフラッシュメモリの製造工程の中には、酸化アルミニウム膜や酸化タンタル膜で構成されるエッチングストップ層を形成する工程と、エッチングストップ層表面に、メモリセルを構成するポリシリコン層や酸化シリコン層などを積層する工程とがある。そして、これら積層されたものを被エッチング層とし、被エッチング層を縦方向にドライエッチングして配線形成用のホールが形成される。
ここで、被エッチング層をドライエッチングする場合、エッチングストップ層までドライエッチングが進行したとき、これを可及的に検出して被エッチング層のドライエッチングを停止する必要がある。従来、エッチングストップ層がドライエッチングされたときに生じる反応生成物でプラズマの発光強度が変化することを捉え、エッチングの終点を検知することが例えば特許文献1で知られている。
ところで、近年、メモリセルの更なる多層化が検討されており、これに伴い、エッチングストップ層の厚みも薄くすることも要求されている。然し、上記従来例の方法では、メモリセルが更に多層化され、被エッチング層に形成すべきホールのアスペクト比が大きくなると、反応生成物でプラズマの発光強度が変化するまでの時間がかかる。このため、エッチングストップ層の厚みが薄いと、プラズマの発光強度が変化したときにはエッチングストップ層までエッチングされるという不具合がある。
特開2012−238734号公報
本発明は、以上の点に鑑み、被エッチング層をドライエッチングするときにプラズマの発光強度の変化を容易に捉えることが可能なエッチングストップ層を持つ半導体デバイスを提供することをその課題とするものである。
上記課題を解決するために、エッチングストップ層と被エッチング層との積層構造を有する本発明の半導体デバイスは、前記エッチングストップ層が、Bを含む酸化アルミニウム膜であることを特徴とする。
本発明によれば、エッチングストップ層が、Bを含むため、被エッチング層をドライエッチングする際、エッチングストップ層までドライエッチングが進行したとき、プラズマが強く発光する。このため、プラズマの発光強度の変化を容易に捉えることができ、被エッチング層のドライエッチングの終点を可及的速やかに検知することができ、エッチングストップ層がエッチングされることを防止できる。尚、本発明は、例えば、ドライエッチングにより被エッチング層にアスペクト比の大きいホールが形成されるものに、好適に適用することができる。
本発明は、前記被エッチング層が、ポリシリコン層とシリコンを含む絶縁層とが32層以上積層されたものである場合に適用することがより好ましい
本発明の実施形態の半導体デバイスの構成を模式的に説明する断面図。 (a)〜(c)は、図1に示す半導体デバイスの製造方法を説明する模式図。 図1に示す半導体デバイスのエッチングストップ層を形成できるスパッタリング装置の構成を模式的に説明する図。
以下、図面を参照して、本発明の実施形態の半導体デバイスについて、エッチングストップ層と被エッチング層との積層構造を持つものを例に説明する。
図1に示すように、本実施形態の半導体デバイスSDは、基板Sと、基板S上に形成されたエッチングストップ層Lsと、エッチングストップ層Ls上に形成された被エッチング層Leとを有する。
基板Sとしては、半導体デバイスSDの種類に応じて、シリコン基板、GaAs基板、GaP基板、InP基板等から適宜選択して用いることができる。エッチングストップ層Lsとしては、Mg又はBを含む酸化アルミニウム膜を用いることができ、特に、MgAlxOy膜を用いることができる。被エッチング層Leは、例えば、ポリシリコン層やシリコンを含む絶縁層が多数(例えば、32層以上)積層されたものである。シリコンを含む絶縁層としては、酸化シリコン膜、窒化シリコン膜や酸窒化シリコン膜を用いることができる。
次に、図2を参照して、上記半導体デバイスSDの製造方法について説明する。先ず、図2(a)に示すように、基板S上に、エッチングストップ層Lsを形成する。
ここで、エッチングストップ層Lsは、図3に示すスパッタリング装置SMを用いて形成することができる。スパッタリング装置SMは、処理室1aを画成する真空チャンバ1を備え、真空チャンバ1の側壁には排気管10を介して真空ポンプPが接続され、真空チャンバ1内を所定圧力(例えば1×10−5Pa)まで真空引きできるようにしている。また、真空チャンバ1の側壁にはガス管11が接続され、ガス管11は2つのガス管11a,11bに分岐されている。ガス管11aにはマスフローコントローラ12aが介設され、アルゴンガス等の希ガスのガス源13aに連通し、また、ガス管11bにはマスフローコントローラ12bが介設され、酸素ガス等の酸素含有の反応ガスのガス源13bに連通している。これにより、希ガスと反応ガスとの混合ガスからなるスパッタガスを処理室1a内に所定流量で導入できるようになっている。
真空チャンバ1の底部には、ステージ2が配置され、ステージ2には図示省略する静電チャックが設けられ、基板Sがその成膜面を上側にして位置決め保持されるようにしている。ステージ2には、図示省略の冷媒用通路が設けられ、この冷媒用通路に冷媒を循環させることで、スパッタリング中、ステージ2ひいては基板Sを冷却できるようになっている。真空チャンバ1の天井部には、ターゲットアッセンブリ3が設けられている。ターゲットアッセンブリ3は、エッチングストップ層Lsの組成に応じて適宜選択される材料製(例えば、MgAlx製)のターゲット31と、ターゲット31のスパッタ面31aと背向する面(上面)に図示省略のインジウムやスズ等のボンディング材を介して接合される例えばCu製のバッキングプレート32とを備える。バッキングプレート32には図示省略の冷媒用通路が形成され、この冷媒用通路に冷媒を循環させることで、スパッタリング中、ターゲット31を冷却出来るようになっている。ターゲット31には、スパッタ電源Eとしての公知の構造を有する高周波電源、直流電源やパルス電源等からの出力が接続され、スパッタリング中、負の電位を持つ電力が投入される。バッキングプレート32の上方には、ターゲット31のスパッタ面31aの下方空間に磁場を発生させる公知構造を有する磁石ユニット4が配置され、ターゲット31からのスパッタ粒子を効率よくイオン化できるようにしている。
上記エッチングストップ層LsとしてMgAlxOy膜を形成する場合を例に説明すると、MgAlx製のターゲット31が配置された真空チャンバ1内(処理室1a)を所定の真空度(例えば、1×10−5Pa)まで真空引きし、図外の搬送ロボットにより真空チャンバ1内に基板Sを搬送し、ステージ2上に基板Sを位置決め保持する。次いで、マスフローコントローラ12a,12bを制御し、アルゴンガス及び反応ガスを所定流量で導入すると共に(このとき、処理室1aの圧力が0.01〜30Paの範囲となる)、スパッタ電源Eからターゲット31に直流電力を例えば1kW〜10kW投入し、真空チャンバ1内にプラズマを形成する。これにより、ターゲット31から飛散したスパッタ粒子と酸素との反応物が基板S表面に付着、堆積してMgAlxOy膜が成膜される。
次に、エッチングストップ層Ls上に被エッチング層Leとして、ポリシリコン膜やシリコン酸化膜等を多層(例えば、32層以上)形成する。これらポリシリコン膜やシリコン酸化膜は、スパッタリング法やCVD法等の公知の方法を用いて形成することができるため、ここでは、詳細な説明を省略する。図3に示すスパッタリング装置を用いる場合、ターゲット31としてシリコン製のものを用いればよい。
最後に、被エッチング層Le上に、公知の方法を用いてマスク層Lmとしてレジストパターンを形成すると、図2(a)に示す構造が得られる。
次に、図2(b)に示すように、被エッチング層Leを縦方向にドライエッチングして、被エッチング層Leに配線用のホールhを形成する。尚、後述するように、ドライエッチングを行う前に通例基板SにはAlを含む層(図示省略)が既に形成されている。
ここで、ドライエッチングがエッチングストップ層Lsまで進行すると、Mgがプラズマに放出されるため、プラズマの発光強度の変化を容易に捉えることができる。このため、被エッチング層Leのドライエッチングの終点を容易に検知することができ、エッチングストップ層Lsがエッチングされることを可及的に抑制することができる。尚、ドライエッチングの条件については、公知のものを用いることができるため、ここでは詳細な説明を省略する。
これに比して、エッチングストップ層として従来のように酸化アルミニウム膜を形成した場合、ドライエッチングがエッチングストップ層まで進行するとAlがプラズマに放出され、プラズマの発光強度の変化を捉える。しかし、ドライエッチングを行う前に通例基板にはAlを含む層が既に形成されているため、ドライエッチングがエッチングストップ層まで進行した瞬間の急峻な変化を捉えることができない。また、MgやBに代えて他の元素を検出マーカーとして酸化アルミニウム膜に含ませることも考えられるが、この場合エッチングストップ層の性能低下を招く虞がある。それに対して、本発明の如くMgやBを含ませる場合は、エッチングストップ層の性能を低下させることなく、プラズマの発光強度の変化を容易に捉えることができる程度の量を含ませることができる。
次いで、図2(c)に示すように、エッチングストップ層Lsをウェットエッチングする。そして、マスク層Lmをアッシングにより除去すると、図2(d)に示す半導体デバイスSDが得られる。尚、必要に応じて、ホールh内に導電膜が成膜される。また、ウェットエッチングやアッシングの条件については、公知のものを用いることができるため、ここでは詳細な説明を省略する。
以上の実施形態によれば、エッチングストップ層Lsが、Mg又はBを含むため、被エッチング層Leをドライエッチングする際、被エッチング層Le直下のエッチングストップ層Lsまでドライエッチングが進行したとき、プラズマが強く発光する。このため、プラズマの発光強度の変化を容易に捉えることができ、被エッチング層Leのドライエッチングの終点を可及的速やかに検知できるため、エッチングストップ層がエッチングされることを防止できる。
以上、本発明の実施形態について説明したが、本発明は上記のものに限定されるものではない。上記実施形態では、被エッチング層Leをドライエッチングして高アスペクト比のホールhを形成する場合を例に説明したが、トレンチを形成する場合にも本発明を適用することができる。
また、上記実施形態では、被エッチングLeをポリシリコン膜とシリコン酸化膜を交互に複数積層したものを例に説明したが、シリコン窒化膜やシリコン酸窒化膜等を積層したものに対しても、本発明を適用することができる。
Ls…エッチングストップ層、Le…被エッチング層、S…基板(処理対象物)、SD…半導体デバイス、1…真空チャンバ、31…ターゲット。

Claims (2)

  1. エッチングストップ層と被エッチング層との積層構造を有する半導体デバイスであって、
    前記エッチングストップ層は、Bを含む酸化アルミニウム膜であることを特徴とする半導体デバイス
  2. 求項記載の半導体デバイスであって、前記被エッチング層は、ポリシリコン層とシリコンを含む絶縁層とが32層以上積層されたものであることを特徴とする半導体デバイス
JP2016155395A 2016-08-08 2016-08-08 半導体デバイス Active JP6748512B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016155395A JP6748512B2 (ja) 2016-08-08 2016-08-08 半導体デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016155395A JP6748512B2 (ja) 2016-08-08 2016-08-08 半導体デバイス

Publications (2)

Publication Number Publication Date
JP2018026381A JP2018026381A (ja) 2018-02-15
JP6748512B2 true JP6748512B2 (ja) 2020-09-02

Family

ID=61194712

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016155395A Active JP6748512B2 (ja) 2016-08-08 2016-08-08 半導体デバイス

Country Status (1)

Country Link
JP (1) JP6748512B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4767724A (en) * 1986-03-27 1988-08-30 General Electric Company Unframed via interconnection with dielectric etch stop
SE533395C2 (sv) * 2007-06-08 2010-09-14 Sandvik Intellectual Property Sätt att göra PVD-beläggningar
JP2013502724A (ja) * 2009-08-19 2013-01-24 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア (Ga、Al、In、B)Nのレーザダイオードにおいて選択的エッチングを達成するための構造および方法
JP6230930B2 (ja) * 2014-02-17 2017-11-15 東京エレクトロン株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2018026381A (ja) 2018-02-15

Similar Documents

Publication Publication Date Title
US8987140B2 (en) Methods for etching through-silicon vias with tunable profile angles
US20130264201A1 (en) Method and apparatus for high aspect ratio dielectric etch
KR101399181B1 (ko) 플라즈마 프로세싱 시스템에 대한 마스크 언더컷 및 노치를최소화시키는 방법
JP6285213B2 (ja) プラズマ処理装置のクリーニング方法
US20130313718A1 (en) Substrates Comprising Integrated Circuitry, Methods Of Processing A Substrate Comprising Integrated Circuitry, And Methods Of Back-Side Thinning A Substrate Comprising Integrated Circuitry
JP2008198659A (ja) プラズマエッチング方法
KR100886274B1 (ko) 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
JP6748512B2 (ja) 半導体デバイス
JP5913830B2 (ja) シリコン基板のエッチング方法
TW434816B (en) Method for forming contact hole
JP2009076711A (ja) 半導体装置の製造方法
JP6603436B2 (ja) エッチングストップ層及び半導体デバイスの製造方法
TWI584375B (zh) 提高氧化物蝕刻選擇性的方法
US10438848B2 (en) Inorganic lift-off profile process for semiconductor wafer processing
JP2016531447A (ja) ダイのパッケージング品質改善のためのウエハのダイシング方法
JP2004080045A (ja) マスクを利用した金属膜エッチング方法、半導体素子の配線形成方法、金属膜エッチング方法及びエッチングガス
US9502264B2 (en) Method for selective oxide removal
JP2009105272A (ja) プラズマエッチング方法及び記憶媒体
JP2005519470A (ja) 半導体ウェーハの乾式蝕刻方法
TWI483309B (zh) 蝕刻方法及蝕刻設備
Leng et al. TSV via-last: Optimization of multilayer dielectric stack etching
KR20050059782A (ko) 스퍼터링 장치 및 이를 이용한 장벽 금속층 형성 방법
JP5350174B2 (ja) プラズマエッチング方法
US9814143B1 (en) Method of forming pattern with high aspect ratio on polycrystalline aluminum nitride substrate
JP5710711B2 (ja) 基板製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190612

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200804

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200807

R150 Certificate of patent or registration of utility model

Ref document number: 6748512

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250