KR20050059782A - 스퍼터링 장치 및 이를 이용한 장벽 금속층 형성 방법 - Google Patents
스퍼터링 장치 및 이를 이용한 장벽 금속층 형성 방법 Download PDFInfo
- Publication number
- KR20050059782A KR20050059782A KR1020030091497A KR20030091497A KR20050059782A KR 20050059782 A KR20050059782 A KR 20050059782A KR 1020030091497 A KR1020030091497 A KR 1020030091497A KR 20030091497 A KR20030091497 A KR 20030091497A KR 20050059782 A KR20050059782 A KR 20050059782A
- Authority
- KR
- South Korea
- Prior art keywords
- power
- target
- plate
- barrier metal
- titanium
- Prior art date
Links
- 238000004544 sputter deposition Methods 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 title claims abstract description 14
- 239000002245 particle Substances 0.000 title claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 title abstract description 35
- 239000002184 metal Substances 0.000 title abstract description 35
- 230000004888 barrier function Effects 0.000 title abstract description 27
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 30
- 239000010936 titanium Substances 0.000 claims abstract description 30
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 28
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 7
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 2
- 238000005530 etching Methods 0.000 abstract description 7
- 238000003475 lamination Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 44
- 239000010408 film Substances 0.000 description 25
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 16
- 229910052786 argon Inorganic materials 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 7
- 239000007789 gas Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000012421 spiking Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/54—Controlling or regulating the coating process
- C23C14/548—Controlling the composition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
- H01J37/3464—Operating strategies
- H01J37/347—Thickness uniformity of coated layers or desired profile of target erosion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Analytical Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
스퍼터링 장치 및 이를 이용한 장벽 금속층 형성 방법이 개시된다. 개구부를 갖는 패턴이 형성된 기판을 챔버 내의 플레이트에 놓고, 플라즈마 분위기를 형성하여 고 에너지를 갖는 입자를 타겟에 충돌시켜 상기 타겟으로부터 이탈하는 티타늄을 상기 개구부의 측벽과 저부 및 상기 패턴의 표면 상에 연속적으로 적층시킨다. 여기서, 상기 플라즈마 분위기를 형성시킬 때 상기 타겟에 제1DC 파워를 인가하고, 상기 제1DC 파워가 인가된 후 시간 차이를 두고 상기 플레이트에 제2DC 파워를 인가한다. 이와 같이, 상기 제1DC 파워 및 제2DC 파워를 번갈아가면서 인가한다. 따라서, 상기 장벽 금속층의 적층 및 식각이 번갈아가면서 이루어진다. 때문에, 상기 개구부의 입구 부위에도 우수한 스텝 커버리지를 갖는 장벽 금속층의 적층이 가능하다.
Description
본 발명은 스퍼터링 장치 및 이를 이용한 장벽 금속층 형성 방법에 관한 것으로서, 보다 상세하게는 스퍼터링을 통하여 티타늄층 및 질화 티타늄층을 형성하기 위한 장치 및 방법에 관한 것이다.
최근, 컴퓨터와 같은 정보 매체의 급속한 보급에 따라 반도체 장치도 비약적으로 발전하고 있다. 그 기능 면에 있어서, 반도체 장치는 고속으로 동작하는 동시에 대용량의 저장 능력을 가질 것이 요구된다. 이러한 요구에 부응하여, 반도체 장치는 집적도, 신뢰도 및 응답 속도 등을 향상시키는 방향으로 제조 기술이 발전되고 있다. 때문에, 반도체 장치의 금속 배선층에 대한 요구도 엄격해지고 있다.
금속 배선층은 주로 알루미늄층을 형성한다. 그러나, 알루미늄층은 실리콘 기판과 용이하게 반응하고, 그 결과 졍선 스파이킹(junction spiking)을 발생시킨다. 때문에, 알루미늄에 실리콘 물질을 과포화시킨 Al-1%Si 물질을 금속 배선층으로 사용한다. 그러나, 금속 배선층을 약 450℃ 이상이 온도로 열처리할 경우, 금속 배선층의 Al-1%Si 물질로부터 Si가 석출된다. 여기서, Si 석출은 Si 잔사(residue) 및 Si 노듈(nodule)을 발생시키는 원인으로 작용한다. 그리고, 금속 배선층의 저항을 증가시키는 원인으로 작용한다.
이에 따라, 졍선 스파이킹, Si 잔사 또는 Si 노듈이 발생을 최소화하기 위하여 확산 방지층으로서 장벽 금속층을 금속 배선층과 기판 또는 금속 배선층과 절연층 사이에 형성한다.
장벽 금속층에 대한 예들은 미합중국 특허 5,904,561호(issued to Tseng), 미합중국 특허 5,970,374호(issued to Teo), 미합중국 특허 5,998,870호(issued to Lee et al.) 및 미합중국 특허 6,033,983호(issued to Lee et al.) 등에 개시되어 있다. 그리고, 장벽 금속층으로는 주로 티타늄층 및/또는 질화 티타늄층을 이용하고, 주로 스퍼터링 방법에 의해 형성한다. 상기 스퍼터링 방법에 대한 예들은 미합중국 특허 5,958,193호(issued to Brugge) 및 미합중국 특허 6,096,176호(issued to Van Buskirk) 등에 개시되어 있다.
그러나, 개구부(window)를 갖는 구조물 상에 통상의 스퍼터링 장치를 사용하여 장벽 금속층을 형성할 경우, 상기 개구부에는 장벽 금속층이 용이하게 적층되지 않는다. 즉, 도 1에 도시된 바와 같이, 기판(10) 상에 형성한 콘택홀 또는 비아홀 등과 같은 개구부(11)를 갖는 절연층 패턴(12) 상에 장벽 금속층(14)을 형성할 경우, 상기 개구부(11)의 입구 부분(A)에 상기 장벽 금속층(14)이 많이 적층되는 오버행(over hang)이 빈번하게 발생하는 것이다. 따라서, 상기 개구부 입구에는 우수한 스텝 커버리지를 갖는 장벽 금속층의 형성이 용이하지 않다.
이와 같이, 종래의 방법 및 장치를 사용할 경우에는 우수한 스텝 커버리지 및 낮은 저항을 갖는 장벽 금속층의 형성이 용이하지 않다. 따라서, 반도체 장치의 제조에 따른 신뢰도가 저하되는 문제점이 있다.
본 발명의 제1목적은 우수한 스텝 커버리지를 갖는 장벽 금속층의 적층이 가능한 스퍼터링 장치를 제공하는데 있다.
본 발명의 제2목적은 우수한 스텝 커버리지를 갖는 장벽 금속층의 형성 방법을 제공하는데 있다.
상기 제1목적을 달성하기 위한 본 발명의 스퍼터링 장치는,
기판이 놓여지는 플레이트;
상기 플레이트와 마주하도록 설치되고 상기 기판에 적층될 물질과 동일한 물질을 갖는 타겟;
상기 플레이트와 타겟을 수용하고, 고 에너지를 갖는 입자를 상기 타겟에 충돌시켜 상기 타겟으부터 이탈하는 물질을 기판 상에 적층하는 공간을 제공하는 챔버;
상기 챔버 내를 플라즈마 분위기로 형성하기 위한 RF 파워를 인가하는 RF 파워부;
상기 타겟에 제1DC 파워를 인가하는 제1DC 파워부; 및
상기 플레이트에 제2DC 파워를 인가하는 제2DC 파워부를 포함한다.
상기 제2목적을 달성하기 위한 본 발명의 장벽 금속층 형성 방법은,
개구부를 갖는 패턴이 형성된 기판을 챔버 내의 플레이트에 놓는 단계;
플라즈마 분위기를 형성하여 고 에너지를 갖는 입자를 타겟에 충돌시켜 상기 타겟으로부터 이탈하는 티타늄을 상기 개구부의 측벽과 저부 및 상기 패턴의 표면 상에 연속적으로 적층시키는 단계;
상기 플라즈마 분위기를 형성시킬 때 상기 타겟에 제1DC 파워를 인가하는 단계;
상기 제1DC 파워가 인가된 후 시간 차이를 두고 상기 플레이트에 제2DC 파워를 인가하는 단계를 포함한다.
본 발명에 의하면 티타늄층 또는 질화 티타늄층 등과 같은 장벽 금속층을 형성할 때 기판이 놓여지는 플레이트에도 DC 파워를 인가한다. 이와 같이, 상기 플레이트에 DC 파워를 인가할 경우에는 적층이 이루어지는 장벽 금속층의 식각이 다소 이루어진다. 때문에, 상기 개구부의 입구 부위에 적층되는 장벽 금속층 또한 식각이 다소 이루어질 것이다. 따라서, 상기 개구부의 입구 부위에도 우수한 스텝 커버리지를 갖는 장벽 금속층의 적층이 가능하다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면에 따라서 더욱 상세히 설명하기로 한다.
도 2는 본 발명의 일 실시예에 따른 스퍼터링 장치를 나타내는 개략적인 구성도이다.
도 2를 참조하면, 상기 장치는 저부에 기판(W)이 놓여지는 플레이트(22)와, 상기 플레이트(22)와 마주하는 상부에 설치되고 상기 기판(W)에 적층될 물질과 동일한 물질을 갖는 타겟(24)을 수용하는 챔버(20)를 포함한다. 이때, 상기 챔버(20)는 고 에너를 갖는 입자를 상기 타겟(24)에 충돌시켜 상기 타겟(24)으로부터 이탈하는 물질을 기판(W) 상에 적층하는 공간을 제공한다.
그리고, 상기 장치는 챔버(20) 내를 플라즈마 분위기로 형성하기 위한 RF 파워를 인가하는 RF 파워부(26)와, 상기 타겟(24)에 제1DC 파워를 인가하는 제1DC 파워부(27a) 및 상기 기판(W)이 놓여진 플레이트(22)에 제2DC 파워를 인가하는 제2DC 파워부(27b)를 포함한다.
이에 따라, 상기 RF 파워부(26)를 통하여 RF 파워를 인가함으로서 상기 챔버(20) 내에 제공되는 아르곤 가스를 여기시켜 플라즈마 분위기로 만든다. 그리고, 상기 타겟(24)에 제1DC 파워를 인가함으로서 고 에너지를 갖도록 상기 플라즈마 분위기의 아르곤 입자를 가속시킨다. 이와 같이, 가속된 아르곤 입자가 상기 타겟(24)에 충돌하고, 상기 충돌에 의해 상기 타겟(24)으로부터 입자가 이탈한다. 그리고, 이탈된 입자가 상기 기판(W) 상에 적층됨으로서 박막을 형성하는 것이다. 이때, 상기 타겟(24)이 티타늄을 갖기 때문에 상기 기판(W) 상에는 티타늄이 적층되고, 계속적인 적층을 통하여 티타늄막으로 형성된다. 또한, 상기 챔버(20) 내에 질소 가스를 제공함으로서 상기 이탈된 티타늄이 질소와 반응함으로서 상기 기판(W)에는 질화 티타늄이 적층되고, 계속적인 적층을 통하여 질화 티타늄막으로 형성되는 것이다.
여기서, 상기 적층을 진행한 이후, 상기 기판(W)이 놓여지는 플레이트(22)에 제2DC 파워를 인가함으로서 적층이 이루어지는 티타늄막 또는 질화 티타늄막의 식각을 유도한다. 이때, 상기 기판(W)에 개구부를 갖는 패턴이 형성되어 있을 경우에는 상기 개구부의 입구 부위에서 상기 식각이 집중된다. 이는, 상기 개구부의 입구 부위에 상기 티타늄막 또는 질화 티타늄막이 다소 많이 적층되기 때문이다.
그리고, 상기 장치는 상기 제1DC 파워와 제2DC 파워가 시간 차이를 두고 또는 번갈아가면서 인가되도록 상기 제1DC 파워부(27a) 및 제2DC 파워부(27b)의 인가 시간을 제어하기 위한 제어부(28)를 포함한다. 따라서, 상기 제어부(28)를 통하여 상기 제1DC 파워의 인가 및 제2DC 파워의 인가를 제어할 수 있다.
이와 같이, 상기 스퍼터링 장치를 사용할 경우 적층 및 식각이 번갈아가면서 이루어지기 때문에 개구부를 갖는 패턴 상에 우수한 스텝 커버리지를 갖는 장벽 금속층의 형성이 가능하다.
상기 스퍼터링 장치를 사용한 티타늄층 및/또는 질화 티타늄층을 포함하는 장벽 금속층의 형성 방법을 설명하면 다음과 같다.
도 3a 내지 도 3c는 본 발명의 일 실시예에 따른 장벽 금속층의 형성 방법을 설명하기 위한 단면도들이다.
도 3a를 참조하면, 개구부(33)를 갖는 패턴(32)이 형성된 기판(30)을 스퍼터링 장치의 챔버 내로 이송한다. 그리고, 상기 기판(30)을 플레이트에 올려놓는다. 여기서, 상기 개구부(33)를 갖는 패턴(32)은 층간 절연막 패턴으로서 상기 개구부(33)는 비아홀 또는 콘택홀 등에 해당된다.
이어서, 상기 챔버에 아르곤 가스를 제공한다. 그리고, 상기 챔버 내를 약 100mTorr의 압력 상태로 만든다. 계속해서, 상기 챔버 내에 약 13.5MHz의 주파수를 RF 파워를 제공하고, 상기 타겟에 약 2kV의 전압을 갖는 제1DC 파워를 제공한다. 이에 따라, 상기 아르곤 가스가 여기됨으로서 플라즈마 분위기를 형성한다. 그리고, 여기된 아르곤 가스는 고 에너지를 갖고 상기 타겟에 충돌한다. 이와 같이, 상기 고 에너지를 가진 아르곤 입자가 타겟에 충돌함으로서 상기 타겟으로부터 티타늄 입자가 이탈하고, 상기 기판(30)에 적층된다.
따라서, 상기 티타늄의 계속적인 적층을 통하여 상기 층간 절연막 패턴(32)의 표면, 개구부(33)의 측벽 및 저면에 티타늄막(34)이 형성된다. 이때, 상기 개구부(33)의 입구 부위(B)에는 오버행진 티타늄막(34)이 형성된다.
이어서, 상기 제1DC 파워의 인가를 중단하고, 상기 플레이트에 제2DC 파워를 인가한다. 이에 따라, 여기된 아르곤 가스가 상기 기판(30)으로 향한다. 이에 따라, 상기 기판(30) 상에 형성된 티타늄막(34)의 식각이 이루어진다. 특히, 상기 개구부(33)의 입구 부위(B)에 오버행진 티타늄막(34)의 식각이 많이 이루어진다. 따라서, 도 2b에 도시된 바와 같이, 상기 개구부(33)의 입구 부위에는 우수한 스텝 커버리지를 갖는 티타늄막(34)이 형성된다.
이와 같이, 상기 제1DC 파워의 인가를 통하여 티타늄막(34)의 적층을 달성하고, 제2DC 파워의 인가를 통하여 티타늄막(34)의 식각을 달성한다. 즉, 상기 제1DC 파워 및 제2DC 파워를 번갈아가면서 인가하여 티타늄막(34)의 적층 및 식각을 번갈아가면서 수행하는 것이다. 따라서, 우수한 스텝 커버리지를 갖는 티타늄막(34)의 획득이 가능하다. 또한, 상기 스퍼터링에 의한 티타늄막(34)의 형성에서는 플레이트에 열을 제공하는 것이 일반적인데, 상기 식각을 실시함으로서 열이 자연스럽게 발생한다. 때문에, 상기 플레이트에 별도로 열을 제공할 필요가 없다.
도 3c를 참조하면, 상기 기판(30) 상에 티타늄막(34)을 형성한 후, 상기 챔버 내로 질소 가스를 제공하여 상기 티타늄막(34) 상에 질화 티타늄막(36)을 형성한다. 이때, 질소 가스는 약 10 내지 100sccm을 제공한다.
마찬가지로, 상기 질화 티타늄막(36)의 형성에서도 제1DC 파워 및 제2DC 파워를 번갈아가면서 인가한다. 따라서, 상기 질화 티타늄막(36) 또한 적층 및 식각이 번갈아가면서 이루어진다. 이에 따라, 상기 티타늄막(34) 상에도 우수한 스텝 커버리지를 갖는 질화 티타늄막(36)의 형성이 가능하다.
이와 같이, 본 발명에 의하면, 우수한 스텝 커버리지를 갖는 장벽 금속층의 형성이 가능하다. 특히, 높은 종횡비를 갖는 최근의 반도체 장치의 제조에 본 발명의 장치 및 방법을 용이하게 적용할 수 있다.
따라서, 본 발명은 반도체 장치의 제조에 따른 신뢰도가 향상되는 효과가 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 종래의 스퍼터링 방법에 따라 제조된 장벽 금속층을 나타내는 단면도이다.
도 2는 본 발명의 일 실시예에 따른 스퍼터링 장치를 나타내는 개략적인 구성도이다.
도 3a 내지 도 3c는 본 발명의 일 실시예에 따른 장벽 금속층의 형성 방법을 설명하기 위한 단면도들이다.
Claims (6)
- 기판이 놓여지는 플레이트;상기 플레이트와 마주하도록 설치되고 상기 기판에 적층될 물질과 동일한 물질을 갖는 타겟;상기 플레이트와 타겟을 수용하고, 고 에너지를 갖는 입자를 상기 타겟에 충돌시켜 상기 타겟으부터 이탈하는 물질을 기판 상에 적층하는 공간을 제공하는 챔버;상기 챔버 내를 플라즈마 분위기로 형성하기 위한 RF 파워를 인가하는 RF 파워부;상기 타겟에 제1DC 파워를 인가하는 제1DC 파워부; 및상기 플레이트에 제2DC 파워를 인가하는 제2DC 파워부를 포함하는 스퍼터링 장치.
- 제1항에 있어서, 상기 제1DC 파워와 상기 제2DC 파워가 시간 차이를 두고 인가되도록 제어하기 위한 제어부를 더 포함하는 것을 특징으로 하는 스퍼터링 장치.
- 개구부를 갖는 패턴이 형성된 기판을 챔버 내의 플레이트에 놓는 단계;플라즈마 분위기를 형성하여 고 에너지를 갖는 입자를 타겟에 충돌시켜 상기 타겟으로부터 이탈하는 티타늄을 상기 개구부의 측벽과 저부 및 상기 패턴의 표면 상에 연속적으로 적층시키는 단계;상기 플라즈마 분위기를 형성시킬 때 상기 타겟에 제1DC 파워를 인가하는 단계;상기 제1DC 파워가 인가된 후 시간 차이를 두고 상기 플레이트에 제2DC 파워를 인가하는 단계를 포함하는 장벽 금속층 형성 방법.
- 제3항에 있어서, 상기 티타늄을 적층시킬 때 챔버 내부는 1 내지 200 mTorr의 압력 상태를 유지하는 것을 특징으로 장벽 금속층 형성 방법.
- 제3항에 있어서, 상기 제1DC 파워는 -2 내지 5kV가 인가되고, 상기 제2DC 파워는 -2 내지 5kV가 인가되는 것을 특징으로 하는 장벽 금속층 형성 방법.
- 제3항에 있어서, 상기 챔버 내에 질소 가스를 제공하는 단계;상기 타겟으로부터 이탈된 티타늄이 상기 질소 가스와 반응하여 질화 티타늄을 형성하는 단계; 및상기 개구부의 측벽과 저부 및 상기 패턴의 표면 상에 연속적으로 상기 질화 티타늄을 적층시키는 단계를 더 포함하는 것을 특징으로 하는 장벽 금속층 형성 바업.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030091497A KR20050059782A (ko) | 2003-12-15 | 2003-12-15 | 스퍼터링 장치 및 이를 이용한 장벽 금속층 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030091497A KR20050059782A (ko) | 2003-12-15 | 2003-12-15 | 스퍼터링 장치 및 이를 이용한 장벽 금속층 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050059782A true KR20050059782A (ko) | 2005-06-21 |
Family
ID=37252646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030091497A KR20050059782A (ko) | 2003-12-15 | 2003-12-15 | 스퍼터링 장치 및 이를 이용한 장벽 금속층 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050059782A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012015656A2 (en) * | 2010-07-30 | 2012-02-02 | Applied Materials, Inc. | Methods for depositing metal in high aspect ratio features |
| WO2015094515A1 (en) * | 2013-12-18 | 2015-06-25 | Applied Materials, Inc. | Physical vapor deposition (pvd) target having low friction pads |
| US9771648B2 (en) | 2004-08-13 | 2017-09-26 | Zond, Inc. | Method of ionized physical vapor deposition sputter coating high aspect-ratio structures |
-
2003
- 2003-12-15 KR KR1020030091497A patent/KR20050059782A/ko not_active Application Discontinuation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9771648B2 (en) | 2004-08-13 | 2017-09-26 | Zond, Inc. | Method of ionized physical vapor deposition sputter coating high aspect-ratio structures |
| WO2012015656A2 (en) * | 2010-07-30 | 2012-02-02 | Applied Materials, Inc. | Methods for depositing metal in high aspect ratio features |
| WO2012015656A3 (en) * | 2010-07-30 | 2012-04-12 | Applied Materials, Inc. | Methods for depositing metal in high aspect ratio features |
| US8846451B2 (en) | 2010-07-30 | 2014-09-30 | Applied Materials, Inc. | Methods for depositing metal in high aspect ratio features |
| WO2015094515A1 (en) * | 2013-12-18 | 2015-06-25 | Applied Materials, Inc. | Physical vapor deposition (pvd) target having low friction pads |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100512155B1 (ko) | 반도체 웨이퍼내의 접촉점, 비아 및 트렌치를 저온에서금속으로 충전하고 평탄화하는 장치 | |
| JPH1174224A (ja) | 銅用の改善されたタンタル含有バリア層 | |
| KR102071732B1 (ko) | 반도체 장치의 제조 방법 및 컴퓨터 기록 매체 | |
| KR100414506B1 (ko) | 드라이 에칭 방법 및 반도체 장치의 제조 방법 | |
| US6479881B2 (en) | Low temperature process for forming intermetal gap-filling insulating layers in silicon wafer integrated circuitry | |
| US20070278611A1 (en) | Modified Facet Etch to Prevent Blown Gate Oxide and Increase Etch Chamber Life | |
| JP2006156486A (ja) | 基板処理方法および半導体装置の製造方法 | |
| JP3408463B2 (ja) | 半導体装置の製造方法 | |
| US20050023133A1 (en) | Temperature optimization of a physical vapor deposition process | |
| JP2020518725A (ja) | 超伝導体相互接続のための堆積方法 | |
| KR20050059782A (ko) | 스퍼터링 장치 및 이를 이용한 장벽 금속층 형성 방법 | |
| KR100439475B1 (ko) | 금속층 적층방법 및 장치 | |
| KR970063569A (ko) | 반도체 장치의 제조 방법 | |
| JPH09172079A (ja) | 半導体装置およびその製造方法 | |
| JP4167749B2 (ja) | スパッタリング方法及びスパッタリング装置 | |
| JP2003133255A (ja) | 障壁金属層の積層方法 | |
| US6835646B2 (en) | Forming conductive layers on insulators by physical vapor deposition | |
| JP3449736B2 (ja) | メタルプラグの形成方法 | |
| JP2000252359A (ja) | 絶縁膜のエッチング方法および配線層の形成方法 | |
| JP3239460B2 (ja) | 接続孔の形成方法 | |
| JPH1140545A (ja) | 半導体装置の製造方法 | |
| JPH0661195A (ja) | 半導体装置の製造方法 | |
| JPH08199377A (ja) | プラズマエッチング装置およびプラズマエッチング方法 | |
| JP3326864B2 (ja) | ドライエッチング方法 | |
| JP3950889B2 (ja) | コンタクトホール充填方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| WITN | Withdrawal due to no request for examination |