JP6736344B2 - スルーレート制御装置及びスルーレート制御方法 - Google Patents

Description

本実施の形態は、スルーレートを制御するスルーレート制御装置及びスルーレート制御方法に関する。

半導体集積回路の低消費電力化を実現するための技術として、ＤＶＳ（Dynamic Voltage Scaling）が知られている。ＤＶＳは、プロセッサなどの回路ブロックの処理能力に応じて、その回路ブロックの電圧を動的に可変にする技術である。

現在、ＤＣＤＣコンバータの出力スルーレートをＤＶＳによりデジタル制御する場合、一定間隔で同じスルーレートで出力電圧を上昇させる手法が一般的である。

特開２０１０−１９３２４６号公報

しかし、ＤＣＤＣコンバータを高速（例えば、４０ｍＶ／ｕｓ以上）に立ち上げ、立ち下げようとした場合、ラッシュ電流やオーバーシュートが増大する問題がある。特許文献１には、スルーレートを制御する技術が開示されているものの、ラッシュ電流やオーバーシュートを十分に低減できないのが現状である。

本実施の形態は、ラッシュ電流及びオーバーシュートの低減を図ることが可能なスルーレート制御装置及びスルーレート制御方法を提供する。

本実施の形態の一態様によれば、スルーレートを制御するスルーレート制御装置であって、前記スルーレートを決めるために用いられる電圧値を設定する設定部と、前記設定部により設定された電圧値に基づいて、遷移開始電圧から目標電圧に近づくにつれて前記スルーレートが遅くなるように制御する制御部と、前記制御部による制御にしたがって変更された電圧を入力し、入力した前記電圧の傾きを調整するアナログ処理部とを備え、前記アナログ処理部は、複数の電圧選択フィードバックスイッチと、前記複数の電圧選択フィードバックスイッチに接続され、前記複数の電圧選択フィードバックスイッチの出力と、前記アナログ処理部の出力電圧とを比較するコンパレータと、前記コンパレータの出力を入力するＰＷＭ変調器と、前記ＰＷＭ変調器の出力を駆動するドライバと、前記ドライバの出力に接続されるローパスフィルタとを備え、前記制御部内に生成されたカウント値を用いて時間の管理を行い、管理された前記時間の経過に応じて前記複数の電圧選択フィードバックスイッチを切り替えることにより、入力した前記電圧の傾きを前記スルーレートに応じて調整するスルーレート制御装置が提供される。

本実施の形態の他の態様によれば、スルーレートを制御するスルーレート制御装置によるスルーレート制御方法であって、前記スルーレートを決めるために用いられる電圧値を設定部が設定する設定ステップと、前記設定ステップで設定された電圧値に基づいて、遷移開始電圧から目標電圧に近づくにつれて前記スルーレートが遅くなるように制御部が制御する制御ステップと、前記制御部による制御にしたがって変更された電圧をアナログ処理部が入力し、入力した前記電圧の傾きを前記アナログ処理部が調整するステップとを有し、複数の電圧選択フィードバックスイッチと、前記複数の電圧選択フィードバックスイッチに接続され、前記複数の電圧選択フィードバックスイッチの出力と、前記アナログ処理部の出力電圧とを比較するコンパレータと、前記コンパレータの出力を入力するＰＷＭ変調器と、前記ＰＷＭ変調器の出力を駆動するドライバと、前記ドライバの出力に接続されるローパスフィルタとを備える前記アナログ処理部が、前記制御部内に生成されたカウント値を用いて時間の管理を行い、管理された前記時間の経過に応じて前記複数の電圧選択フィードバックスイッチを切り替えることにより、入力した前記電圧の傾きを前記スルーレートに応じて調整するスルーレート制御方法が提供される。

本実施の形態によれば、ラッシュ電流及びオーバーシュートの低減を図ることが可能なスルーレート制御装置及びスルーレート制御方法を提供することができる。

実施の形態に係るスルーレート制御装置により制御されたスルーレートを示すグラフ。 実施の形態に係るスルーレート制御装置の模式的ブロック構成図。 図２に示されるスルーレート制御装置の変形例１の模式的ブロック構成図。 図２に示されるスルーレート制御装置の変形例２の模式的ブロック構成図。 比較例に係るスルーレート制御装置のタイミングチャート。 図２に示されるスルーレート制御装置のタイミングチャート。 図２に示されるスルーレート制御装置が備えるアナログ処理部の模式的ブロック構成図。 図７に示されるアナログ処理部を用いて制御されたスルーレートを示すグラフ。 シミュレーション１の結果（比較例）を示す図であり、（ａ）スルーレート、（ｂ）画面例、（ｃ）画面例。 シミュレーション１の結果（実施の形態）を示す図であり、（ａ）スルーレート、（ｂ）画面例、（ｃ）画面例。 比較例に係るスルーレート制御装置を用いた場合の出力電圧、電圧の傾き、充電電流、入力電圧、入力電流の関係を示す図。 実施の形態に係るスルーレート制御装置を用いた場合の出力電圧、電圧の傾き、充電電流、入力電圧、入力電流の関係を示す図。 シミュレーション２の結果を示す画面例であり、（ａ）比較例、（ｂ）実施の形態。 シミュレーション２の結果を示す画面例であり、（ａ）比較例、（ｂ）実施の形態。 試作品評価結果を示す画面例であり、（ａ）比較例、（ｂ）実施の形態。 試作品評価結果を示す画面例であり、（ａ）比較例、（ｂ）実施の形態。

次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。

又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。

[実施の形態]
（概要）
図１は、実施の形態に係るスルーレート制御装置により制御されたスルーレートを示すグラフである。縦軸は、ＤＣＤＣコンバータなどの電源の最終の出力電圧を示し、横軸は、時間（カウンタの値）を示す。

例えば、ＤＣＤＣコンバータの出力スルーレートをＤＶＳによりデジタル制御する場合、図１に示される波形「ＮＯＲＭＡＬ」のように、一定間隔で同じスルーレートで出力電圧を上昇させる手法が一般的である。しかし、ＤＣＤＣコンバータを高速（例えば、４０ｍＶ／ｕｓ以上）に立ち上げ、立ち下げようとした場合、ラッシュ電流やオーバーシュートが増大する問題がある。

そこで、本実施の形態では、図１に示される波形「ＭＯＤＥ１」や「ＭＯＤＥ２」のように、遷移開始電圧から目標電圧に近づくにつれてスルーレートが遅くなるように制御する手法を採用している。言い換えると、弧を描くように、最初の立ち上がり領域はスルーレートが速くなるように制御し、出力電圧が目標電圧（最終到達点）に近い領域はスルーレートが遅くなるように制御している。これにより、後述するように、ラッシュ電流及びオーバーシュートの低減を図ることが可能となる。

ラッシュ電流の低減により、外付けコンデンサにかかるストレスを低減することができるため、寿命を延ばし、信頼性の向上を図ることが可能となる。また、入力電源の供給力を上回るような状態が発生した場合でも、その量を低減することができるため、システムが不安定になることを防止することが可能となる。また、充電しながら電池駆動で動作しているような装置に対してその充電池の残量が残り僅かであり、電圧が低下しているような場合でも、最大ラッシュ電流が低減することにより供給電源の出力がより小さい、安価で小型のアダプタを使うことが可能となり、システムがシャットダウンすることなく、動作の継続が可能となる。更に、オーバーシュートの低減により、耐圧オーバーによる負荷の回路の破壊などを防止することが可能となる。

（スルーレート制御装置）
実施の形態に係るスルーレート制御装置２０は、スルーレートを制御するスルーレート制御装置であって、スルーレートを決めるために用いられる電圧値を設定する設定部と、設定部により設定された電圧値に基づいて、遷移開始電圧から目標電圧に近づくにつれてスルーレートが遅くなるように制御する制御部と備える。具体的には、ＤＣＤＣコンバータなどの電源の出力スルーレートをＤＶＳによりデジタル制御する装置であって、図２に示すように、ＤＶＳステートトランジション２１と、電圧コントローラ２２と、タイミングカウンタ２３と、キャリーアップデコーダ２４と、電圧カウンタ２５とを備える。

ＤＶＳステートトランジション２１は、ＤＶＳ電圧遷移を管理する。例えば、シーケンサイネーブル信号１１、Ｉ２Ｃコマンド信号１２、外部イネーブル端子などによるトリガが入力されると、ＤＶＳ電圧遷移（上昇遷移又は下降遷移）を開始する。

電圧コントローラ２２には、ターゲット電圧コントローラ２２Ａと、イニシャル電圧コントローラ２２Ｂとが含まれる。ターゲット電圧コントローラ２２Ａは、任意の目標電圧を設定する機能を備える。イニシャル電圧コントローラ２２Ｂは、現在の電圧（任意の遷移開始電圧）を設定する機能を備える。

タイミングカウンタ２３は、スルーレートを決める際に用いられるカウンタである。

キャリーアップデコーダ２４は、目標電圧と現在の電圧との差分を少なくとも３つの領域に分割し、電圧変更を行うタイミングを調整する。

電圧カウンタ２５は、キャリーアップデコーダ２４により調整されたタイミングで電圧変更を行い、アナログ処理部３１へデコード値を出力する。

アナログ処理部３１は、電圧選択フィードバックスイッチなどを備えるアナログ回路である。アナログ処理部３１の詳細については後述する。

（スルーレート制御装置の変形例１）
図３は、図２に示されるスルーレート制御装置２０の変形例１を示す。図３に示すように、電圧コントローラ２２には、ターゲット電圧コントローラ２２Ａが含まれていなくてもよい。すなわち、固定の目標電圧（例えば１Ｖ）が図示しないメモリに設定されている場合は、その固定の目標電圧を用いてスルーレートを決めることができるため、ターゲット電圧コントローラ２２Ａは不要である。その他の機能部については図２と同様である。

（スルーレート制御装置の変形例２）
図４は、図２に示されるスルーレート制御装置２０の変形例２を示す。図４に示すように、電圧コントローラ２２には、イニシャル電圧コントローラ２２Ｂが含まれていなくてもよい。すなわち、固定の遷移開始電圧（例えば０Ｖ）が図示しないメモリに設定されている場合は、その固定の遷移開始電圧を用いてスルーレートを決めることができるため、イニシャル電圧コントローラ２２Ｂは不要である。その他の機能部については図２と同様である。

（スルーレート制御装置の動作例）
図５は、比較例に係るスルーレート制御装置のタイミングチャートである。具体的には、電源状態信号（State）、クロック信号（Clock）、電圧制御バス信号（Voltage control bus）、出力電圧信号（Voltage Output）、ＤＶＳスピード信号（DVS_SPEED）の遷移を示している。各信号の意味については後述する。

図５に示すように、比較例に係るスルーレート制御装置は、一般的なＤＶＳ制御を行い、１クロックごとに１０ｍＶずつ出力電圧を上昇させるようになっている。そのため、ＤＣＤＣコンバータを高速（例えば、４０ｍＶ／ｕｓ以上）に立ち上げ、立ち下げようとした場合、ラッシュ電流やオーバーシュートが増大する問題がある。

図６は、図２に示されるスルーレート制御装置２０のタイミングチャートである。ここでも、図５と同様、電源状態信号（State）、クロック信号（Clock）、電圧制御バス信号（Voltage control bus）、出力電圧信号（Voltage Output）、ＤＶＳスピード信号（DVS_SPEED）の遷移を示している。

電源状態信号（State）は、ＯＦＦ状態、Ｐｏｗｅｒ−ｕｐ状態、ＯＮ（電圧上昇完了）状態など電源状態を示す信号であり、ＤＶＳステートトランジション２１が電圧遷移を管理する場合などに用いられる。電源状態信号がＯＦＦ状態からＰｏｗｅｒ−ｕｐ状態へ遷移するための条件はアプリケーションによって異なる。Ｉ２ＣによるＯＮコマンド、外部端子によるもの、ＳＰＩ（Serial Peripheral Interface）のようなＩ／Ｆなど、多種多様の形態がありうる。Ｐｏｗｅｒ−ｕｐ状態からＯＮ状態へは、電圧上昇が目標電圧まで到達したことによって遷移する。

クロック信号（Clock）は、出力電圧を制御する電圧制御バスを変化させるためのクロック信号である。ここでは、クロック信号の立ち上がりで電圧変化が起きる場合を例示しているが、これに限定されるものではない。例えば、クロックがより多くのクロック数をカウントして電圧が１ｓｔｅｐ上昇する場合もありうる。

電圧制御バス信号（Voltage control bus）は、出力電圧を決めるためのバス信号である。ここでは、１ｓｔｅｐ＝１０ｍＶ分解能としているが、分解能に特に制限はなく、この値より大きくてもよいし、逆に小さくてもよい。

出力電圧信号（Voltage Output）は、実際のアナログ出力端で見たときのアナログ出力イメージである。

ＤＶＳスピード信号（DVS_SPEED）は、電圧上昇の速度を変化させるために用いる制御信号である。ここでは、ＤＶＳスピード信号「０」は、２クロックで１０ｍＶ上昇させる意味を持ち、ＤＶＳスピード信号「１」は、１クロックで１０ｍＶ上昇させる意味を持ち、ＤＶＳスピード信号「２」は、１クロックで２０ｍＶ上昇させる意味を持つ。ＤＶＳスピード信号の持つ意味は、その回路での指定のスルーレートに応じて変わってくる。どの間隔でＤＶＳスピード信号を変化させるか、またどの値に変化させるかは任意で変更が可能である。ＤＶＳスピードを変化させるタイミングを生成するために別のカウンタを用意し、そのカウント値が設定値に到達したらＤＶＳスピードを変化させるようになっている。

（アナログ処理部）
次に、アナログ処理部３１について詳細に説明する。

例えば、アナログ処理部３１は、図７に示すように、電圧選択フィードバックスイッチＳＷ１，ＳＷ２，ＳＷ３と、コンパレータ４１と、ＰＷＭ変調器４２と、ドライバ４３と、ローパスフィルタ（Ｌ・Ｃout）とを備え、時間経過に応じて電圧選択フィードバックスイッチＳＷ１，ＳＷ２，ＳＷ３の切り替えを実施する。これにより、ＳＯＦＴ電圧の傾きを調整することができるため、ラッシュ電流及びオーバーシュートの低減を図ることが可能となる。

アナログ回路で実現するには、あらかじめスルーレートの傾きを例えば３通り用意し、アナログ回路内でカウンタを生成し、そのカウンタを用いて時間管理を行い、３つの電圧選択フィードバックスイッチＳＷ１，ＳＷ２，ＳＷ３を任意のタイミングで切り替える。例えば、図８に示すように、最初の立ち上がり時は、電圧選択フィードバックスイッチＳＷ１，ＳＷ２，ＳＷ３の全てをオン状態にし、次いで、電圧選択フィードバックスイッチＳＷ１，ＳＷ２の２つをオン状態にし、最後に、電圧選択フィードバックスイッチＳＷ１の１つだけをオン状態にする。これにより、ＳＯＦＴ電圧の傾きが徐々に小さくなるため、ラッシュ電流及びオーバーシュートの低減を図ることが可能となる。

デジタル回路で実現するには、同様にデジタル回路内でカウンタを生成し、そのカウンタを用いて時間管理を行い、電圧選択フィードバックスイッチＳＷ１，ＳＷ２，ＳＷ３を切り替えてスルーレートを切り替えていく。デジタル回路側よりスルーレートを切り替える場合は、ＤＶＳスピード信号を用いて電圧選択フィードバックスイッチＳＷ１，ＳＷ２，ＳＷ３を切り替えるようになっている。

[シミュレーション１]
次に、シミュレーション１の結果について説明する。

図９は、比較例に係るスルーレート制御装置を用いた場合のシミュレーション１の結果を示す図であり、（ａ）はスルーレート、（ｂ）（ｃ）は画面例を示す。比較例では、図９（ａ）に示すように、４０ｍＶ／ｕｓｅｃの同じスルーレートで出力電圧を上昇させる場合を想定している。

図１０は、実施の形態に係るスルーレート制御装置２０を用いた場合のシミュレーション１の結果を示す図であり、（ａ）はスルーレート、（ｂ）（ｃ）は画面例を示す。実施の形態では、図１０（ａ）に示すように、５０ｍＶ／ｕｓｅｃ、４０ｍＶ／ｕｓｅｃ、３０ｍＶ／ｕｓｅｃの順にスルーレートを変化させる場合を想定している。

この場合、比較例に比べて、実施の形態によれば、図９（ｂ）及び図１０（ｂ）に示すように、ラッシュ電流が１９０ｍＡ（＝１．０１Ａ−０．８２Ａ）低減した。また、図９（ｃ）及び図１０（ｃ）に示すように、傾きを寝かすことにより過度応答が軽減し、オーバーシュートが４．０ｍＶ（１０．１ｍＶ−６．１ｍＶ）低減した。

[ラッシュ電流の減少量]
以下、図７を参照しながら、ラッシュ電流が減少する量について説明する。

図１１は、比較例に係るスルーレート制御装置を用いた場合の出力電圧Ｖ_ｏｕｔ、電圧の傾き、充電電流Ｉ_ｃｈｇ、入力電圧Ｖ_ｉｎ、入力電流Ｉ_ｉｎの関係を示す。出力コンデンサＣ_ｏｕｔの静電容量は１３２μＦとする。ここでも、図９（ａ）と同様、４０ｍＶ／ｕｓｅｃの同じスルーレートで出力電圧を上昇させる場合を想定している。

図１２は、実施の形態に係るスルーレート制御装置２０を用いた場合の出力電圧Ｖ_ｏｕｔ、電圧の傾き、充電電流Ｉ_ｃｈｇ、入力電圧Ｖ_ｉｎ、入力電流Ｉ_ｉｎの関係を示す。出力コンデンサＣ_ｏｕｔの静電容量は１３２μＦとする。ここでも、図１０（ａ）と同様、５０ｍＶ／ｕｓｅｃ、４０ｍＶ／ｕｓｅｃ、３０ｍＶ／ｕｓｅｃの順にスルーレートを変化させる場合を想定している。

電圧の傾きで出力コンデンサＣ_ｏｕｔへ充電していくので、出力コンデンサＣ_ｏｕｔの静電容量をＣ_ｏｕｔとすると、充電電流Ｉ_ｃｈｇは、次式のようになる。

Ｉ_ｃｈｇ＝傾き×Ｃ_ｏｕｔ
また、入力電流Ｉ_ｉｎは、次式のようになる。

Ｖ_ｉｎ×Ｉ_ｉｎ＝Ｖ_ｏｕｔ×Ｉ_ｏｕｔ
Ｉ_ｉｎ＝（Ｖ_ｏｕｔ×Ｉ_ｏｕｔ）／Ｖ_ｉｎ
この場合、出力電流Ｉ_ｏｕｔ＝充電電流Ｉ_ｃｈｇであるため、入力電流Ｉ_ｉｎは、次式のようになる。

Ｉ_ｉｎ＝（Ｖ_ｏｕｔ×Ｉ_ｃｈｇ）／Ｖ_ｉｎ
比較例によれば、図１１に示すように、出力電圧Ｖ_ｏｕｔが大きくなるにつれて入力電流Ｉ_ｉｎも大きくなり、出力電圧Ｖ_ｏｕｔが目標電圧の１Ｖに到達したときに入力電流Ｉ_ｉｎがピーク値（１．０５６Ａ）を示している。一方、実施の形態によれば、図１２に示すように、出力電圧Ｖ_ｏｕｔが目標電圧の１Ｖに到達する前に入力電流Ｉ_ｉｎがピーク値（０．７９２Ａ）を示し、その後は入力電流Ｉ_ｉｎの上昇が抑制されている。そのため、比較例と比べて、ラッシュ電流の低減を図ることが可能である。

なお、ここでは、５０ｍＶ／ｕｓｅｃ、４０ｍＶ／ｕｓｅｃ、３０ｍＶ／ｕｓｅｃの順にスルーレートを変化させる場合について説明したが、この値は単なる例示である。すなわち、スルーレートを変化させた時にラッシュ電流が減少する量を計算するために一意的に決めたものである。

[シミュレーション２]
次に、シミュレーション２の結果について説明する。以下、シミュレーション１と異なる点を中心に説明することとし、同様の点については詳しい説明を省略する。

比較例では、シミュレーション１と同様、４０ｍＶ／ｕｓｅｃの同じスルーレートで出力電圧を上昇させる場合を想定している。一方、実施の形態では、８０ｍＶ／ｕｓｅｃ、４０ｍＶ／ｕｓｅｃ、２０ｍＶ／ｕｓｅｃの順にスルーレートを変化させる場合を想定している。ＶＩＤを変更する際のスルーレートの傾きを変更することによって、ラッシュ電流及びオーバーシュートの低減を図る（ＶＧＧ ＶＳＹＳ＝３．６Ｖ，ＶＩＤ ４０ｍＶ／ｕｓｅｃ，Ｔａ＝２５ｄｅｇＣ）。

図１３は、シミュレーション２の結果を示す画面例であり、（ａ）は比較例、（ｂ）は実施の形態を示す。図中の「ＩＶＳＹＳ」は、電源から供給される電力を意味する。図１３に示すように、比較例に比べて、実施の形態によれば、ラッシュ電流が１８０ｍＡ低減した。

図１４は、シミュレーション２の結果を示す画面例であり、（ａ）は比較例、（ｂ）は実施の形態を示す。図１４に示すように、比較例に比べて、実施の形態によれば、オーバーシュートが３．２ｍＶ低減した。

[試作品評価結果]
次に、試作品の評価結果について説明する。以下、シミュレーション２と異なる点を中心に説明することとし、同様の点については詳しい説明を省略する。

図１５は、試作品評価結果を示す画面例であり、（ａ）は比較例、（ｂ）は実施の形態を示す。図１５に示すように、比較例に比べて、実施の形態によれば、ラッシュ電流が１６０ｍＡ低減した。

図１６は、試作品評価結果を示す画面例であり、（ａ）は比較例、（ｂ）は実施の形態を示す。図１６に示すように、比較例に比べて、実施の形態によれば、オーバーシュートが２．０６ｍＶ低減した。

本発明者らは、スルーレートを変化させる条件を変えて幾つも実験してみた結果、時間を追ってスルーレートが小さくなる方向に変化させることが重要であることが分かった。例えば、スルーレートが小さくなった後に大きくなった場合は、ラッシュ電流に対する効果が乏しかった。

また、ここでは、３つの領域に分割した場合を例示したが、より多くの領域に分割するのが望ましいことが分かった。遷移開始電圧から目標電圧まで孤を描くようにスルーレートを制御すれば、よりラッシュ電流に対する効果が得られた。

以上説明したように、本実施の形態によれば、ラッシュ電流及びオーバーシュートの低減を図ることが可能なスルーレート制御装置及びスルーレート制御方法を提供することができる。

［その他の実施の形態］
上記のように、実施の形態によって記載したが、この開示の一部をなす論述および図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。

このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。

本実施の形態に係るスルーレート制御装置は、ラッシュ電流及びオーバーシュートの低減を図ることが必要なＤＣＤＣコンバータなどに適用可能である。

１１…シーケンサイネーブル信号
１２…Ｉ２Ｃコマンド信号
２０…スルーレート制御装置
２１…ＤＶＳステートトランジション
２２…電圧コントローラ
２３…タイミングカウンタ
２４…キャリーアップデコーダ
２５…電圧カウンタ
２２Ａ…ターゲット電圧コントローラ
２２Ｂ…イニシャル電圧コントローラ
３１…アナログ処理部
ＳＷ１，ＳＷ２，ＳＷ３…電圧選択フィードバックスイッチ
４１…コンパレータ
４２…ＰＷＭ変調器
４３…ドライバ
Ｌ・Ｃout…ローパスフィルタ
Ｖ_ｉｎ…入力電圧
Ｖ_ｏｕｔ…出力電圧
Ｉ_ｉｎ…入力電流
Ｉ_ｏｕｔ…出力電流
Ｉ_ｃｈｇ…充電電流

Claims (20)

1. スルーレートを制御するスルーレート制御装置であって、
   前記スルーレートを決めるために用いられる電圧値を設定する設定部と、
   前記設定部により設定された電圧値に基づいて、遷移開始電圧から目標電圧に近づくにつれて前記スルーレートが遅くなるように制御する制御部と、
   前記制御部による制御にしたがって変更された電圧を入力し、入力した前記電圧の傾きを調整するアナログ処理部と
   を備え、
   前記アナログ処理部は、
   複数の電圧選択フィードバックスイッチと、
   前記複数の電圧選択フィードバックスイッチに接続され、前記複数の電圧選択フィードバックスイッチの出力と、前記アナログ処理部の出力電圧とを比較するコンパレータと、
   前記コンパレータの出力を入力するＰＷＭ変調器と、
   前記ＰＷＭ変調器の出力を駆動するドライバと、
   前記ドライバの出力に接続されるローパスフィルタとを備え、
   前記制御部内に生成されたカウント値を用いて時間の管理を行い、管理された前記時間の経過に応じて前記複数の電圧選択フィードバックスイッチを切り替えることにより、入力した前記電圧の傾きを前記スルーレートに応じて調整することを特徴とするスルーレート制御装置。
2. 前記制御部は、弧を描くように、前記遷移開始電圧に近い領域は前記スルーレートが速くなるように制御し、前記目標電圧に近い領域は前記スルーレートが遅くなるように制御することを特徴とする請求項１に記載のスルーレート制御装置。
3. 前記制御部は、ＤＶＳ電圧遷移を管理するＤＶＳステートトランジションを備えることを特徴とする請求項２に記載のスルーレート制御装置。
4. 前記制御部は、前記スルーレートを決める際に用いられるタイミングカウンタを備えることを特徴とする請求項３に記載のスルーレート制御装置。
5. 前記制御部は、前記目標電圧と前記遷移開始電圧との差分を少なくとも３つの領域に分割し、電圧変更を行うタイミングを調整するキャリーアップデコーダを備えることを特徴とする請求項４に記載のスルーレート制御装置。
6. 前記制御部は、前記キャリーアップデコーダにより調整されたタイミングで電圧変更を行い、前記アナログ処理部へデコード値を出力する電圧カウンタを備えることを特徴とする請求項５に記載のスルーレート制御装置。
7. 前記アナログ処理部は、前記時間経過に応じて前記複数の電圧選択フィードバックスイッチのオン状態とオフ状態との組み合わせの切り替えを実施することで前記電圧の傾きを前記スルーレートに応じて調整することを特徴とする請求項６に記載のスルーレート制御装置。
8. 前記設定部は、任意の前記目標電圧を設定するターゲット電圧コントローラを備えることを特徴とする請求項１に記載のスルーレート制御装置。
9. 前記設定部は、任意の前記遷移開始電圧を設定するイニシャル電圧コントローラを備えることを特徴とする請求項１に記載のスルーレート制御装置。
10. ＤＣＤＣコンバータの出力スルーレートを制御することを特徴とする請求項１から９のいずれか１項に記載のスルーレート制御装置。
11. スルーレートを制御するスルーレート制御装置によるスルーレート制御方法であって、
    前記スルーレートを決めるために用いられる電圧値を設定部が設定する設定ステップと、
    前記設定ステップで設定された電圧値に基づいて、遷移開始電圧から目標電圧に近づくにつれて前記スルーレートが遅くなるように制御部が制御する制御ステップと、
    前記制御部による制御にしたがって変更された電圧をアナログ処理部が入力し、入力した前記電圧の傾きを前記アナログ処理部が調整するステップと
    を有し、
    複数の電圧選択フィードバックスイッチと、
    前記複数の電圧選択フィードバックスイッチに接続され、前記複数の電圧選択フィードバックスイッチの出力と、前記アナログ処理部の出力電圧とを比較するコンパレータと、
    前記コンパレータの出力を入力するＰＷＭ変調器と、
    前記ＰＷＭ変調器の出力を駆動するドライバと、
    前記ドライバの出力に接続されるローパスフィルタとを備える前記アナログ処理部が、
    前記制御部内に生成されたカウント値を用いて時間の管理を行い、管理された前記時間の経過に応じて前記複数の電圧選択フィードバックスイッチを切り替えることにより、入力した前記電圧の傾きを前記スルーレートに応じて調整することを特徴とするスルーレート制御方法。
12. 前記制御ステップでは、弧を描くように、前記遷移開始電圧に近い領域は前記スルーレートが速くなるように制御し、前記目標電圧に近い領域は前記スルーレートが遅くなるように制御することを特徴とする請求項１１に記載のスルーレート制御方法。
13. 前記制御ステップでは、ＤＶＳステートトランジションがＤＶＳ電圧遷移を管理することを特徴とする請求項１２に記載のスルーレート制御方法。
14. 前記制御ステップでは、タイミングカウンタを用いて前記スルーレートを決めることを特徴とする請求項１３に記載のスルーレート制御方法。
15. 前記制御ステップでは、キャリーアップデコーダが、前記目標電圧と前記遷移開始電圧との差分を少なくとも３つの領域に分割し、電圧変更を行うタイミングを調整することを特徴とする請求項１４に記載のスルーレート制御方法。
16. 前記制御ステップでは、電圧カウンタが、前記キャリーアップデコーダにより調整されたタイミングで電圧変更を行い、前記アナログ処理部へデコード値を出力することを特徴とする請求項１５に記載のスルーレート制御方法。
17. 前記アナログ処理部は、前記時間経過に応じて前記複数の電圧選択フィードバックスイッチのオン状態とオフ状態との組み合わせの切り替えを実施することで前記電圧の傾きを前記スルーレートに応じて調整することを特徴とする請求項１６に記載のスルーレート制御方法。
18. 前記設定ステップでは、ターゲット電圧コントローラが任意の前記目標電圧を設定することを特徴とする請求項１１に記載のスルーレート制御方法。
19. 前記設定ステップでは、イニシャル電圧コントローラが任意の前記遷移開始電圧を設定することを特徴とする請求項１１に記載のスルーレート制御方法。
20. ＤＣＤＣコンバータの出力スルーレートを制御することを特徴とする請求項１１から１９のいずれか１項に記載のスルーレート制御方法。